JP4369215B2 - Ｐｅｔ装置 - Google Patents

Description

本発明は、ポジトロン放出核種分布の２次元あるいは３次元画像を得るためのＰＥＴ装置に関する。

ＰＥＴ装置は検査対象に短寿命の放射性同位元素を含む薬剤を投与し、その薬剤の集中度合いを放射線同位元素の崩壊により発生する放射線を利用して測定する装置の一種である。放射線としては、放射性同位元素の崩壊によるポジトロンが電子と対消滅をする時に互いに反対方向に発生する２個の光子を利用する。

放射性同位元素の崩壊によってできるポジトロンはその近傍で対消滅すると考えられる。そのため、検査対象の周囲に放射線検出器（以下、検出器と呼ぶ）を配置した装置において、検査対象から放出される光子が同時に２つの検出器で計測された場合、２個の検出器を結ぶ直線上で崩壊が起こったと推定することができる。このような計測を多数の検出器を用いて行うことにより、放射性同位元素の２次元あるいは３次元分布を描き出すことができる（例えば、特許文献１参照）。

ＰＥＴ装置では、検査対象の周囲に設置した多数の検出器からの信号（イベントと呼ばれる）のうち１０ｎＳ程度の範囲内の時間差で検出されたもの（コインシデンスと呼ばれる）を１つの対消滅から発生したものであるとみなしている。このため、ＰＥＴ装置では各検出器のイベントを高い時間分解能で記録し、その結果からコインシデンスを検出することが必要になる。特に、各検出器側にイベントメモリを持つような構成のＰＥＴ装置では、各検出器側の時計、つまりカウンタを互いに数ｎＳ以下の精度で合わせることが必要となる。

そのためには共通のカウンタ初期化信号を、長さの同じ伝送線を通して各検出器に分配するか、もしくは各検出器に到達するまでの初期化信号の遅れを遅延回路を用いて補正する等の手段を講じることが考えられる。

また、時間を計測するためのクロック信号についても、クロック信号の位相のずれを防ぐためには同様の手段が必要となる。
特開平１１−３４４５６８号公報

本発明は、複数の放射線の検出器側にそれぞれイベントメモリを持つ検出系を備えるＰＥＴ装置において、各検出系の持つ時計を合わせる手段を備えたＰＥＴ装置を提供することを課題としている。

本発明は、検査対象の周囲に、該検査対象に投与された放射性同位元素の崩壊によるポジトロンが電子と対消滅をする時に発生される２個の光子を検出するための複数の検出器が設置され、各検出器には内部クロックカウンタと前記検出器から検出信号が到来した時の該内部クロックカウンタのカウント値をイベントとして記憶するためのイベントメモリとを含む検出系が備えられているＰＥＴ装置において、クロック信号を発生するためのクロック信号発生器と、前記内部クロックカウンタを初期化するための初期化信号を発生するカウンタ初期化用信号源と、前記初期化信号を往復させるための往路と復路とを持つ初期化信号伝送線路とを備え、前記初期化信号伝送線路の往路及び復路、前記クロック信号発生器にそれぞれ複数の前記検出系を順次接続し、前記各検出系にはさらに、前記内部クロックカウンタを他の検出系における前記内部クロックカウンタと同期させるための時間同期系を備えたことを特徴とする。

本発明によるＰＥＴ装置においては、前記内部クロックカウンタは前記往路の初期化信号でリセットされるように構成されており、前記時間同期系は、前記往路の初期化信号を受信してから前記復路の初期化信号を受信するまでは前記内部クロックカウンタを前記クロック信号の１／２の割合でカウントさせ、前記復路の初期化信号を受信した後は前記内部クロックカウンタを前記クロック信号でカウントさせる回路手段とを含む。

前記時間同期系は更に、前記クロック信号発生器からのクロック信号を受信し、逓倍したクロック信号を内部クロックとして前記回路手段に出力するためのクロック信号逓倍用ＰＬＬ回路を備えても良い。

本発明によるＰＥＴ装置においてはまた、前記回路手段は、前記往路の初期化信号でセットされ、前記復路の初期化信号でリセットされるフリップ・フロップと、前記クロック信号を２倍の周期に変換して出力する初期化用フリップ・フロップと、前記フリップ・フロップがセット状態にある時には前記初期化用フリップ・フロップの出力を前記内部クロックカウンタに出力し、前記フリップ・フロップがリセット状態にある時には前記クロック信号を前記内部クロックカウンタに出力するクロック切替え用ゲートとを含む。この場合にも、前記時間同期系は更に、前記クロック信号発生器からのクロック信号を受信し、逓倍したクロック信号を前記初期化用フリップ・フロップ及びクロック切替え用ゲートに出力するためのクロック信号逓倍用ＰＬＬ回路を備えるようにしても良い。

本発明によれば、配線長などに特別な注意を払うことなく、複数の放射線の検出器間の時間同期を容易に実現することができる。

また、すべての検出系で検出されるイベントを高い時間分解能で記憶させることができ、結果として高精度でコインシデンスを検出することが可能になる。

本発明によるＰＥＴ装置のうち、時間同期系の構成を図１を参照して説明する。なお、時間同期系以外の構成、動作は、周知のＰＥＴ装置と同じであるので、説明は省略する。

図１において、１はカウンタ初期化用信号源、２は初期化信号伝送線路の往路、３は初期化信号伝送線路の復路、４は反射を防ぐための終端装置、５はクロック信号発生器、６はクロック伝送線路、７−１〜７−ｎ（ｎは２以上の正の整数）は検出系である。

図１に示されるように、初期化信号伝送線路の往路２、初期化信号伝送線路の復路３、クロック伝送線路６にはそれぞれ、検出系７−１〜７−ｎが順次接続されている。

図２には検出系１台の構成例を示す。図２において、前述したように、２は初期化信号伝送線路の往路、３は初期化信号伝送線路の復路、６はクロック伝送線路である。また、１０はクロック信号逓倍用ＰＬＬ回路、１１は初期化中を表すためのフリップ・フロップ、１２は初期化用フリップ・フロップ、１３は内部クロックカウンタ、１４は放射線を検出しこれを電気信号に変換して出力するための検出器、１５は検出器１４からの信号の到来時刻、つまり検出器１４から信号が到来した時の内部クロックカウンタのカウント値を記憶するためのイベントメモリ、１６は内部クロックカウンタ１３のクロック源を切り替えるためのクロック切替え用ゲートである。

クロック信号逓倍用ＰＬＬ回路１０は、クロック伝送線路６に接続されてクロック信号発生器５からのクロック信号を受信し、逓倍したクロック信号を内部クロックとして初期化用フリップ・フロップ１２、クロック切替え用ゲート１６に出力する。初期化用フリップ・フロップ１２は、クロック信号逓倍用ＰＬＬ回路１０からの内部クロックを２倍の周期に変換して出力する。フリップ・フロップ１１は、初期化信号伝送線路の往路２からの初期化信号でセットされ、初期化信号伝送線路の復路３からの初期化信号でリセットされる。クロック切替え用ゲート１６は、フリップ・フロップ１１のセット、リセットの状態に応じて初期化用フリップ・フロップ１２の出力、クロック信号逓倍用ＰＬＬ回路１０の出力を切り替える。内部クロックカウンタ１３は、クロック切替え用ゲート１６からのクロックをカウントし、カウント値をイベントメモリ１５に出力する。イベントメモリ１５には、検出器１４から検出信号が到来した時のカウント値が記憶される。

なお、クロック信号発生器５からのクロック信号の周波数が、内部で使用する内部クロックの周波数と同じである場合には、クロック信号逓倍用ＰＬＬ回路１０は省略される。

上記の構成によるＰＥＴ装置の時間同期系の動作を図３をも参照して説明する。なお、図３は、便宜上、検出系７−１〜７−ｎのうち検出系７−１〜７−３に入力される往路の初期化信号及び復路の初期化信号波形のみを示している。

１．クロック信号発生器５からはクロック伝送線路６を通してクロック信号が常時送られている。このクロック信号は各検出系７−１〜７−ｎで受信される。各検出系のクロック信号逓倍用ＰＬＬ回路１０は、受信したクロック信号を必要な精度以下の周期になるように逓倍することにより内部クロックを作成する。

２．ＰＥＴ装置のイベント検出動作前に、カウンタ初期化用信号源１から初期化信号が発生される。この初期化信号は初期化信号伝送線路の往路２を通して伝送され検出系７−１〜７−ｎに順次入力される。図３から明らかなように、検出系７−１〜７−３に入力される往路２の初期化信号の入力タイミングは少しずつずれる。その後、初期化信号は初期化信号伝送線路の復路３を戻り、終端装置４で吸収される。

３．上記２により、各検出系７−１〜７−ｎのフリップ・フロップ１１には往路２の初期化信号と復路３の初期化信号が入力される。勿論、図３に示されるように、検出系７−１〜７−３に入力される復路３の初期化信号の入力タイミングも少しずつずれている。但し、検出系７−１と７−２とについて言えば、往路２の初期化信号は検出系７−２の方が検出系７−１より遅れるのに対し、復路３の初期化信号は検出系７−１の方が検出系７−２より遅れる。その結果、これら往路及び復路の２つの初期化信号の時間間隔Ｔ１〜Ｔｎは、検出系がカウンタ初期化用信号源１に近い位置に接続されている場合は長く、遠い場合には短い。例えば、検出系７−１と７−２とについて言えば、検出系７−１の時間間隔Ｔ１は検出系７−２の時間間隔Ｔ２よりも長い。

４．往路２の初期化信号を受けた時、内部クロックカウンタ１３はクリアされる。初期化中を示すフリップ・フロップ１１は往路２の初期化信号を受けた時点でセットされ、復路３の初期化信号を受けた時点でリセットされる。初期化中を示すフリップ・フロップ１１がセットされている場合、クロック切替え用ゲート１６は初期化用フリップ・フロップ１２の出力、すなわちクロック信号逓倍用ＰＬＬ回路１０からの内部クロックを２倍の周期に変換したクロック信号を内部クロックカウンタ１３に送る。

５．上記４により、往路２の初期化信号を受けてから復路３の初期化信号を受けるまでの間に、内部クロックカウンタ１３にはクロック信号逓倍用ＰＬＬ回路１０からの内部クロック数の１／２が入ることになる。これは、内部クロックカウンタ１３が往路２の初期化信号受信時と復路３の初期化信号受信時の中央の時点（図３に一点鎖線で示す）から、クロック信号逓倍用ＰＬＬ回路１０からの内部クロックのカウントを開始したのと等価である。

６．復路３の初期化信号を受けるとフリップ・フロップ１１はリセットされる。これにより、クロック切替え用ゲート１６はクロック信号逓倍用ＰＬＬ回路１０からの逓倍されたクロック信号をそのまま内部クロックカウンタ１３に出力する。以後、内部クロックカウンタ１３は、クロック信号逓倍用ＰＬＬ回路１０からのクロックをカウントし、カウント値を出力する。

上記のような時間同期系により、往路２と復路３の初期化信号伝送線路上の信号伝送速度が同じならば、往路２の初期化信号と復路３の初期化信号との中央の時点は、図３に一点鎖線で示すように、どの検出系７−１〜７−ｎも同じになる。その結果、どの検出系７−１〜７−ｎの内部クロックカウンタ１３も同じカウント値を出力する。これを検出系７−１と７−２について説明すると、以下のようになる。

図３において、検出系７−１においては内部クロックカウンタ１３が時刻ｔ１ｆでリセットされ、時刻ｔ１ｂまでクロック信号逓倍用ＰＬＬ回路１０からの内部クロック数の１／２をカウントするので、ある時刻ｔｘにおけるカウント値Ｃｘ１は、以下の（１）式で表される。

Ｃｘ１＝Ｒ｛［（ｔ１ｂ−ｔ１ｆ）／２］＋ｔｘ−ｔ１ｂ｝ （１）
なお、Ｒは、カウントレート、つまり単位時間当たりのカウント数である。

一方、検出系７−２においては、同様にして、ある時刻ｔｘにおけるカウント値Ｃｘ２は、以下の（２）式で表される。

Ｃｘ２＝Ｒ｛［（ｔ２ｂ−ｔ２ｆ）／２］＋ｔｘ−ｔ２ｂ｝ （２）
ここで、検出系７−１と検出系７−２との間の遅延時間Δｔ（＝ｔ２ｆ−ｔ１ｆ）と（ｔ１ｂ−ｔ２ｂ）は等しいので、遅延時間Δｔは以下の式（３）で表される。

Δｔ＝ｔ２ｆ−ｔ１ｆ＝ｔ１ｂ−ｔ２ｂ （３）
式（１）からＣｘ１／Ｒは、以下の式（４）で表される。

Ｃｘ１／Ｒ＝ｔｘ−［（ｔ１ｂ＋ｔ１ｆ）／２］ （４）
同様に、式（２）からＣｘ２／Ｒは、以下の式（５）で表される。

Ｃｘ２／Ｒ＝ｔｘ−［（ｔ２ｂ＋ｔ２ｆ）／２］ （５）
式（３）から（ｔ２ｆ＋ｔ２ｂ）＝（ｔ１ｆ＋ｔ１ｂ）であるので、
式（４）と（５）は等しくなり、検出系７−１と７−２とは、時刻ｔｘにおいて同じカウント値が得られていることがわかる。検出系７−１と７−３、・・・、検出系７−１と７−ｎについても同様である。

上記のようにして、内部クロックカウンタ１３のカウント値をイベント発生時に記憶することにより、すべての検出系７−１〜７−ｎで検出されるイベントを高い時間分解能で記憶させることができ、結果として高精度でコインシデンスを検出することが可能になる。

本発明によるＰＥＴ装置のうち、時間同期系の構成を示した図である。 図１に示された検出系１台の構成例を示した図である。 本発明による時間同期系の動作を、いくつかの検出系について説明するための信号波形図である。

符号の説明

２ 初期化信号伝送線路の往路
３ 初期化信号伝送線路の復路
６ クロック伝送線路

Claims (4)

1. 検査対象の周囲に、該検査対象に投与された放射性同位元素の崩壊によるポジトロンが電子と対消滅をする時に発生される２個の光子を検出するための複数の検出器が設置され、各検出器には内部クロックカウンタと前記検出器から検出信号が到来した時の該内部クロックカウンタのカウント値をイベントとして記憶するためのイベントメモリとを含む検出系が備えられているＰＥＴ装置において、
   クロック信号を発生するためのクロック信号発生器と、
   前記内部クロックカウンタを初期化するための初期化信号を発生するカウンタ初期化用信号源と、
   前記初期化信号を往復させるための往路と復路とを持つ初期化信号伝送線路とを備え、
   前記初期化信号伝送線路の往路及び復路、前記クロック信号発生器にそれぞれ複数の前記検出系を順次接続し、
   前記各検出系にはさらに、前記内部クロックカウンタを他の検出系における前記内部クロックカウンタと同期させるための時間同期系を備え、
   前記内部クロックカウンタは前記往路の初期化信号でリセットされるように構成されており、
   前記時間同期系は、
   前記往路の初期化信号を受信してから前記復路の初期化信号を受信するまでは前記内部クロックカウンタを前記クロック信号の１／２の割合でカウントさせ、前記復路の初期化信号を受信した後は前記内部クロックカウンタを前記クロック信号でカウントさせる回路手段と、を含むことを特徴とするＰＥＴ装置。
2. 請求項１に記載のＰＥＴ装置において、
   前記時間同期系は更に、
   前記クロック信号発生器からのクロック信号を受信し、逓倍したクロック信号を内部クロックとして前記回路手段に出力するためのクロック信号逓倍用ＰＬＬ回路を備えることを特徴とするＰＥＴ装置。
3. 請求項１に記載のＰＥＴ装置において、
   前記回路手段は、
   前記往路の初期化信号でセットされ、前記復路の初期化信号でリセットされるフリップ・フロップと、
   前記クロック信号を２倍の周期に変換して出力する初期化用フリップ・フロップと、
   前記フリップ・フロップがセット状態にある時には前記初期化用フリップ・フロップの出力を前記内部クロックカウンタに出力し、前記フリップ・フロップがリセット状態にある時には前記クロック信号を前記内部クロックカウンタに出力するクロック切替え用ゲートとを含むことを特徴とするＰＥＴ装置。
4. 請求項３に記載のＰＥＴ装置において、
   前記時間同期系は更に、
   前記クロック信号発生器からのクロック信号を受信し、逓倍したクロック信号を前記初期化用フリップ・フロップ及びクロック切替え用ゲートに出力するためのクロック信号逓倍用ＰＬＬ回路を備えることを特徴とするＰＥＴ装置。

Images