JP4361443B2 - 列読出し増幅器をパワーゲーティングするための方法およびパワーゲーティングされた列読出し増幅器 - Google Patents
列読出し増幅器をパワーゲーティングするための方法およびパワーゲーティングされた列読出し増幅器 Download PDFInfo
- Publication number
- JP4361443B2 JP4361443B2 JP2004233330A JP2004233330A JP4361443B2 JP 4361443 B2 JP4361443 B2 JP 4361443B2 JP 2004233330 A JP2004233330 A JP 2004233330A JP 2004233330 A JP2004233330 A JP 2004233330A JP 4361443 B2 JP4361443 B2 JP 4361443B2
- Authority
- JP
- Japan
- Prior art keywords
- column read
- channel pass
- voltage level
- column
- read signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/18—Bit line organisation; Bit line lay-out
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/002—Isolation gates, i.e. gates coupling bit lines to the sense amplifier
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/22—Control and timing of internal memory operations
- G11C2207/2227—Standby or low power modes
Landscapes
- Dram (AREA)
Description
この発明は一般に、集積回路記憶装置、および埋込み型ダイナミックランダムアクセスメモリ(DRAM)を組込んだ装置の分野に関する。より具体的に、この発明は、DRAM装置、および埋込み型DRAMを組込んでパワーダウン(またはスリープ)動作モードを取入れた装置のための、列読出し増幅器のパワーゲーティング技術に関する。
り、パワーゲーティングトランジスタを通る電流サージが容認し得ないほど大きくなり得ることである。これにより、パワーゲーティングトランジスタに電圧降下が生じ、この電圧降下が読出し増幅器の切換速度を下げる。さらに、上述のように、この電圧降下を最小限にするためにパワーゲーティングトランジスタを極めて大きく形成しなければならず、それによって大量のオンチップ領域を消費する。
DRAM装置および埋込み型DRAMを組込んでパワーダウン(またはスリープ)動作モードを取入れた装置のための列読出し増幅器のパワーゲーティング技術がこの明細書で開示される。この技術は、従来のパワーゲーティングの手法の欠点を克服する。この技術は有利にも、大きな別個のパワーゲーティングトランジスタを必要とせず、それによってオンチップ領域を節約しながらもスリープモード中の電力を削減する。動作時には、さらに別のパワーゲーティング装置を追加する代わりに列選択信号YRが制御されて、Nチャネルパストランジスタが使用される場合には、列選択信号YRがスリープモード中にVSS未満で駆動されるようにする。Pチャネル装置が使用される場合には、YR信号がVCCの電源電圧レベルよりも上で駆動される。いずれの場合も、これによってパストランジスタを通る電流が著しく削減され、しかも列読出し増幅器の切換速度の低下を生じない。
ここで図1を参照すると、従来の集積回路メモリアレイ100のグローバルおよびローカルな読出しおよび書込みデータ線の高度な概略図および機能ブロック図が示され、それとともに、典型的なセンスアンプと、関連付けられた、パワーゲーティングされていない列の読出しおよび書込み回路が示される。
ス端子に接続される。Nチャネルトランジスタ134および136は、それらに共通の接続されたゲート端子に列読出し信号(YR)が与えられるとパストランジスタとして働く。トランジスタ134のドレイン端子は1対のローカルな読出しデータ線のうちの一方140(DRB)に接続され、トランジスタ136のドレイン端子はローカルな読出しデータ線142(DR)に接続される。読出しイネーブル(REN)信号が線148上においてトランジスタ144および146の共通の接続されたゲートに与えられたことに応答して、ローカルな読出しデータ線140および142はそれぞれ、Nチャネルトランジスタ144および148を介して1対のグローバルな読出しデータ線150および152のそれぞれに結合され得る。
06を「オフ」にオーバードライブして列読出し増幅器202を通る電流を削減する。
Claims (12)
- Nチャネルパストランジスタの制御端子に電圧レベルの異なる列読出し信号を与えることによって、列読出し増幅器に供給される電力を切り替える(パワーゲーティングする)ための方法であって、
選択動作モードにおいて、前記列読出し増幅器に対し、電源電圧レベルの列読出し信号を与えるステップと、
選択解除動作モードにおいて、前記列読出し増幅器に対し、基準電圧レベルの列読出し信号を与えるステップと、
スリープ動作モードにおいて、前記列読出し増幅器に対し、前記基準電圧レベル未満の列読出し信号を与えるステップとを含む、方法。 - Pチャネルパストランジスタの制御端子に電圧レベルの異なる列読出し信号を与えることによって、列読出し増幅器に供給される電力を切り替える(パワーゲーティングする)ための方法であって、
選択動作モードにおいて、前記列読出し増幅器に対し、基準電圧レベルの列読出し信号を与えるステップと、
選択解除動作モードにおいて、前記列読出し増幅器に対し、電源電圧レベルの列読出し信号を与えるステップと、
スリープ動作モードにおいて、前記列読出し増幅器に対し、前記電源電圧レベルよりも大きな列読出し信号を与えるステップとを含む、方法。 - 選択、選択解除、およびスリープの状態を有し、Nチャネルパストランジスタの制御端子に電圧レベルの異なる列読出し信号を与えることによって、供給される電力を切り替えられた(パワーゲーティングされた)列読出し増幅器であって、
その第1の端子が基準電圧レベルに結合され、かつ、その制御端子が1対の相補的なビット線の一方および他方に結合された第1および第2のNチャネルパストランジスタと、
前記第1および第2のNチャネルパストランジスタにそれぞれ直列である第3および第
4のNチャネルパストランジスタとを含み、前記第3および第4のNチャネルパストランジスタは、列読出し信号が前記第3および第4のNチャネルパストランジスタの制御端子に与えられることに応答して、1対の相補的な読出しデータ線の一方および他方を前記第1および第2のNチャネルパストランジスタの第2の端子に選択的に結合し、
スリープ動作モードにおいて、前記列読出し信号は前記基準電圧レベル未満のレベルにあり、
選択動作モードにおいて、前記列読出し信号は電源電圧レベルにあり、
選択解除動作モードにおいて、前記列読出し信号は前記基準電圧レベルにある、列読出し増幅器。 - 前記第1、第2、第3および第4のNチャネルパストランジスタはMOSトランジスタを含む、請求項3に記載の列読出し増幅器。
- 選択、選択解除、およびスリープの状態を有し、Pチャネルパストランジスタの制御端子に電圧レベルの異なる列読出し信号を与えることによって、供給される電力を切り替えられた(パワーゲーティングされた)列読出し増幅器であって、
その第1の端子が電源電圧レベルに結合され、かつ、その制御端子が1対の相補的なビット線の一方および他方に結合された第1および第2のPチャネルパストランジスタと、
前記第1および第2のPチャネルパストランジスタとそれぞれ直列である第3および第4のPチャネルパストランジスタとを含み、前記第3および第4のPチャネルパストランジスタは、列読出し信号が前記第3および第4のPチャネルパストランジスタの制御端子に与えられることに応答して、1対の相補的な読出しデータ線の一方および他方を前記第1および第2のPチャネルパストランジスタの第2の端子に選択的に結合し、
スリープ動作モードにおいて、前記列読出し信号は前記電源電圧レベルよりも上のレベルにあり、
選択動作モードにおいて、前記列読出し信号は基準電圧レベルにあり、
選択解除動作モードにおいて、前記列読出し信号は前記電源電圧レベルにある、列読出し増幅器。 - 前記第1、第2、第3および第4のPチャネルパストランジスタはMOSトランジスタを含む、請求項5に記載の列読出し増幅器。
- 選択、選択解除、およびスリープの動作モードを有し、Nチャネルパストランジスタの制御端子に電圧レベルの異なる列読出し信号を与えることによって、供給される電力を切り替えられた(パワーゲーティングされた)列読出し増幅器を含むメモリアレイを備えた集積回路装置であって、
3つの別個の電圧レベル状態を含む列読出し信号を受けるための前記列読出し増幅器に入力される列読出し信号を備え、前記電圧レベル状態の各々は、前記選択、選択解除、およびスリープの動作モードの1つに対応し、
前記スリープ動作モードにおいて、前記列読出し信号は、基準電圧レベル未満のレベルにあり、
前記選択動作モードにおいて、前記列読出し信号は、電源電圧レベルにあり、
前記選択解除動作モードにおいて、前記列読出し信号は、基準電圧レベルにある、集積回路装置。 - 前記列読出し増幅器は、
その第1の端子が基準電圧レベルに結合され、かつ、その制御端子が1対の相補的なビット線の一方および他方に結合された第1および第2のNチャネルパストランジスタと、
前記第1および第2のNチャネルパストランジスタとそれぞれ直列である第3および第4のNチャネルパストランジスタとを含み、前記第3および第4のNチャネルパストラン
ジスタは、前記列読出し信号が前記第3および第4のNチャネルパストランジスタの制御端子に結合されることに応答して、1対の相補的な読出しデータ線の一方および他方を前記第1および第2のNチャネルパストランジスタの第2の端子に選択的に結合する、請求項7に記載の集積回路装置。 - 前記第1、第2、第3および第4のNチャネルパストランジスタはMOSトランジスタを含む、請求項8に記載の集積回路装置。
- 選択、選択解除、およびスリープの動作モードを有し、Pチャネルパストランジスタの制御端子に電圧レベルの異なる列読出し信号を与えることによって、供給される電力を切り替えられた(パワーゲーティングされた)列読出し増幅器を含むメモリアレイを備えた集積回路装置であって、
3つの別個の電圧レベル状態を含む列読出し信号を受けるための前記列読出し増幅器に入力される列読出し信号を備え、前記電圧レベル状態の各々は、前記選択、選択解除、およびスリープの動作モードの1つに対応し、
前記スリープ動作モードにおいて、前記列読出し信号は、電源電圧レベルよりも上のレベルにあり、
前記選択動作モードにおいて、前記列読出し信号は、基準電圧レベルにあり、
前記選択解除動作モードにおいて、前記列読出し信号は、電源電圧レベルにある、集積回路装置。 - 前記列読出し増幅器は、
その第1の端子が電源電圧レベルに結合され、かつ、その制御端子が1対の相補的なビット線の一方および他方に結合された第1および第2のPチャネルパストランジスタと、
前記第1および第2のPチャネルパストランジスタとそれぞれ直列である第3および第4のPチャネルパストランジスタとを含み、前記第3および第4のPチャネルパストランジスタは、前記列読出し信号が前記第3および第4のPチャネルパストランジスタの制御端子に結合されることに応答して、1対の相補的な読出しデータ線の一方および他方を前記第1および第2のPチャネルパストランジスタの第2の端子に選択的に結合する、請求項10に記載の集積回路装置。 - 前記第1、第2、第3および第4のPチャネルパストランジスタはMOSトランジスタを含む、請求項11に記載の集積回路装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US50012603P | 2003-09-04 | 2003-09-04 | |
US10/776,054 US6990029B2 (en) | 2003-09-04 | 2004-02-11 | Column read amplifier power-gating technique for integrated circuit memory devices and those devices incorporating embedded dynamic random access memory (DRAM) |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005085455A JP2005085455A (ja) | 2005-03-31 |
JP4361443B2 true JP4361443B2 (ja) | 2009-11-11 |
Family
ID=34228655
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004233330A Expired - Fee Related JP4361443B2 (ja) | 2003-09-04 | 2004-08-10 | 列読出し増幅器をパワーゲーティングするための方法およびパワーゲーティングされた列読出し増幅器 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6990029B2 (ja) |
JP (1) | JP4361443B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009140304A (ja) * | 2007-12-07 | 2009-06-25 | Sony Corp | 半導体チップ |
US8164942B2 (en) * | 2010-02-01 | 2012-04-24 | International Business Machines Corporation | High performance eDRAM sense amplifier |
WO2015152857A1 (en) | 2014-03-29 | 2015-10-08 | Empire Technology Development Llc | Energy-efficient dynamic dram cache sizing |
US9990293B2 (en) | 2014-08-12 | 2018-06-05 | Empire Technology Development Llc | Energy-efficient dynamic dram cache sizing via selective refresh of a cache in a dram |
JP2017224978A (ja) | 2016-06-15 | 2017-12-21 | 東芝メモリ株式会社 | 半導体装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE69322237T2 (de) * | 1992-11-12 | 1999-07-08 | United Memories Inc | Leseverstärker für einen integrierten Speicher |
US6208575B1 (en) * | 1999-02-13 | 2001-03-27 | Robert J. Proebsting | Dynamic memory array bit line sense amplifier enabled to drive toward, but stopped before substantially reaching, a source of voltage |
JP2002216471A (ja) * | 2001-01-17 | 2002-08-02 | Mitsubishi Electric Corp | 半導体記憶装置 |
-
2004
- 2004-02-11 US US10/776,054 patent/US6990029B2/en not_active Expired - Lifetime
- 2004-08-10 JP JP2004233330A patent/JP4361443B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005085455A (ja) | 2005-03-31 |
US6990029B2 (en) | 2006-01-24 |
US20050052917A1 (en) | 2005-03-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6374136B1 (ja) | トリプルレベルセル・ダイナミック・ランダム・アクセス・メモリおよびその読み取り方法 | |
US7558134B2 (en) | Semiconductor memory device and its operation method | |
JP2876830B2 (ja) | 半導体記憶装置 | |
JP3101298B2 (ja) | 半導体メモリ装置 | |
JP2001006370A (ja) | Sram回路 | |
JP2007042172A (ja) | 半導体メモリ装置 | |
US7590003B2 (en) | Self-reference sense amplifier circuit and sensing method | |
JP2001291389A (ja) | 半導体集積回路 | |
US7423900B2 (en) | Methods and apparatus for low power SRAM using evaluation circuit | |
US5323345A (en) | Semiconductor memory device having read/write circuitry | |
JP2004186197A (ja) | 半導体記憶装置及び半導体集積回路 | |
JP4361443B2 (ja) | 列読出し増幅器をパワーゲーティングするための方法およびパワーゲーティングされた列読出し増幅器 | |
JPH0528761A (ja) | ダイナミツクramの読み出し回路 | |
KR20030009356A (ko) | 메모리 배열 | |
JP2007109325A (ja) | 半導体メモリデバイス | |
US7212429B2 (en) | Nonvolatile ferroelectric memory device | |
EP0166642A2 (en) | Block-divided semiconductor memory device having divided bit lines | |
US20080198676A1 (en) | Semiconductor memory device and method with a changeable substrate potential | |
US6137715A (en) | Static random access memory with rewriting circuit | |
US6316812B1 (en) | Static semiconductor memory device with expanded operating voltage range | |
JPH07169261A (ja) | 半導体記憶装置 | |
US6643214B2 (en) | Semiconductor memory device having write column select gate | |
JP2876799B2 (ja) | 半導体記憶装置 | |
JP3085526B2 (ja) | 記憶装置 | |
JP2008103055A (ja) | メモリ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050801 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050801 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070109 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070406 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070411 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070508 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070511 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070608 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070613 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070706 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071218 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080317 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080321 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080417 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081104 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090126 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090728 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090812 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120821 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120821 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130821 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |