JP4360578B2 - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP4360578B2
JP4360578B2 JP2000097246A JP2000097246A JP4360578B2 JP 4360578 B2 JP4360578 B2 JP 4360578B2 JP 2000097246 A JP2000097246 A JP 2000097246A JP 2000097246 A JP2000097246 A JP 2000097246A JP 4360578 B2 JP4360578 B2 JP 4360578B2
Authority
JP
Japan
Prior art keywords
pores
resin
angstroms
semiconductor element
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000097246A
Other languages
Japanese (ja)
Other versions
JP2001284477A (en
Inventor
隆弘 松永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2000097246A priority Critical patent/JP4360578B2/en
Publication of JP2001284477A publication Critical patent/JP2001284477A/en
Application granted granted Critical
Publication of JP4360578B2 publication Critical patent/JP4360578B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Description

【0001】
【発明の属する技術分野】
本発明は、半導体素子を内部に収容するための半導体装置に関するものでありより詳しくは、絶縁基体を蓋体により気密封止するプリモールドタイプ半導体装置や樹脂により封止するモールドタイプ半導体装置に関するものである。
【0002】
【従来の技術】
従来、コンピュータ等の情報処理装置に搭載されるプリモールドタイプ、あるいはモールドタイプの半導体装置は、例えばプリモールドタイプの場合、エポキシ樹脂から成り、上面に半導体素子を収容するための凹部を有する絶縁基体と、絶縁基体の凹部側から外側にかけて導出する複数個の外部リード端子と、絶縁基体の上面に封止材を介して取着され、絶縁基体の凹部を塞ぐ蓋体とから構成される半導体素子収納用パッケージを準備し、次に絶縁基体の凹部底面に半導体素子を樹脂製接着材を介して取着するとともに半導体素子の各電極を外部リード端子の一端にボンディングワイヤを介して電気的に接続し、しかる後、絶縁基体の上面に蓋体を樹脂製封止材を介して接合させ、半導体素子を絶縁基体と蓋体とから成る容器内部に気密に収容することによって製作され、また、モールドタイプの場合には、半導体素子と、Fe−Ni−Co合金やFe−Ni合金等の金属材料から成る基体および複数個の外部リード端子と、エポキシ樹脂等から成る被覆材とから構成されており、基体上に半導体素子を金−シリコン共晶合金等のロウ材を介して固定するとともに半導体素子の各電極を外部リード端子にボンディングワイヤを介して電気的に接続し、しかる後、半導体素子、基体および外部リード端子の一部を被覆材で被覆することによって製作されている。
【0003】
しかしながら、この従来の半導体装置においては、プリモールドタイプの場合は絶縁基体が、またモールドタイプの場合は被覆材がそれぞれ、エポキシ樹脂等から成り、エポキシ樹脂等の樹脂材は耐湿性に劣り水分を吸収し易いために、大気中に含まれる水分が絶縁基体もしくは被覆材を通して内部に容易に浸入し、その結果、半導体素子の電極やボンディングワイヤ等にこの水分に起因する酸化腐食が発生するとともに半導体素子の電極やボンディングワイヤに断線を招来して半導体装置としての機能が喪失するという欠点を有していた。
【0004】
上記欠点を解消するために、絶縁基体や被覆材に水分の浸入を防止するためシリカやアルミナ等の粒子から成るフィラーを埋入させておくことが考えられる。
【0005】
しかしながら、絶縁基体もしくは被覆材にシリカやアルミナ等の粒子から成るフィラーを埋入させた場合、絶縁基体もしくは被覆材の成形性を考慮するとその埋入量は最大で97重量%であり、3重量%程度は依然としてエポキシ樹脂等の樹脂材が存在するために、絶縁基体や被覆材における水分の浸入は完全に遮断されず、その結果、半導体素子の電極等に依然として酸化腐蝕が発生するという問題点を有していた。
【0006】
このような問題点をを解消するために、特開平9−208809号公報では半導体素子収納用パッケージを形成する樹脂中に、特定の粒子径・比表面積・平衡水分吸湿量(RH50%)および嵩密度を有する非晶質シリカ系定型粒子を埋入し、半導体素子収納用パッケージの吸湿性を改善することが提案されている。
【0007】
【発明が解決しようとする課題】
しかしながら、上記の非晶質シリカ系定型粒子を埋入した樹脂を用いて形成された半導体装置においては吸湿性は改善されるものの、非晶質シリカ系定形粒子と樹脂の密着性が悪く、非晶質シリカ系定形粒子を含有した樹脂基板の曲げ強度が15GPa程度であり、特に、最近の半導体装置の軽量薄型の要求によって半導体装置の厚みが0.7mm程度と薄くなっていることもあり、例えば、プリモールドタイプの半導体装置の場合には、樹脂製絶縁基体に半導体素子を実装する際に樹脂製絶縁基体が撓んで半導体素子の位置ずれが生じ、その結果、ボンディングマシンでワイヤボンディング時にボンディングワイヤの接続不良が発生してしまうという問題点を有していた。また、モールドタイプの半導体装置においては、半導体装置が撓むことにより、被覆材で固定されたボンディングワイヤが断線してしまい、接続不良を発生させてしまうという問題点を有していた。
【0008】
本発明はかかる従来技術の問題点に鑑み案出されたものであり、その目的は、半導体素子の電極やボンディングワイヤ等に酸化腐食による断線を発生することがなく、かつ、絶縁基体や被覆部の曲げ強度が高く、ワイヤボンディング時に接続不良を発生したりボンディングワイヤが断線したりすることがない半導体装置を提供することにある。
【0009】
【課題を解決するための手段】
本発明の半導体装置は、樹脂製絶縁基体と蓋体とから成る容器内部に半導体素子を気密に収容してなり、樹脂製絶縁基体中にフィラーを70〜97重量%埋入させるとともにその10〜80重量%のフィラーに対し全容積が0.1〜3.0ml/gと成る多数の細孔を形成した半導体装置であって、細孔は孔径が3〜100オングストロームのものが全容積のうち0.01〜0.3ml/g分、かつ1000〜30000オングストロームのものが3〜100オングストロームの孔径を有する細孔の全容積に対し1〜20倍の容積分含有されていることを特徴とするものである。
【0010】
また、本発明の半導体装置は、基体と、基体上に固定される半導体素子と、その半導体素子の電極が接続される外部リード端子と、半導体素子、基体および外部リード端子の一部を被覆する樹脂製被覆材とから成り、樹脂製被覆材中にフィラーを70〜97重量%埋入させるとともにその10〜80重量%のフィラーに対し全容積が0.1〜3.0ml/gと成る多数の細孔を形成した半導体装置であって、細孔は孔径が3〜100オングストロームのものが全容積のうち0.01〜0.3ml/g分、かつ1000〜 30000オングストロームのものが3〜100オングストロームの孔径を有する細孔の全容積に対し1〜20倍の容積分含有されていることを特徴とするものである。
【0011】
本発明の半導体装置によれば、半導体素子を収容する容器の樹脂製絶縁基体や半導体素子を被覆する樹脂製被覆材にシリカ等から成るフィラーを70〜97重量%埋入させたことから、樹脂製絶縁基体や樹脂製被覆材への水分の浸入が大幅に阻止される。
【0012】
また、本発明の半導体装置によれば、10〜80重量%のフィラーに対し全容積が0.1〜3.0ml/gと成る多数の細孔を形成したことから、樹脂製絶縁基体や樹脂製被覆材に浸入した少量の水分は細孔内に吸着されることとなって半導体素子やボンディングワイヤに水分が到達することはなく、その結果、半導体素子の電極やボンディングワイヤに酸化腐蝕に起因する断線が発生することはなく、半導体素子を長期間にわたり正常かつ、安定に作動させることができる。
【0013】
さらに、本発明の半導体装置によれば、樹脂がフィラーの孔径3〜100オングストロームおよび孔径1000〜30000オングストロームの細孔に充填され、孔径3〜100オングストロームの細孔に充填された樹脂のミクロなアンカー効果と孔径1000〜30000オングストロームの細孔に充填された樹脂のマクロなアンカー効果との相乗効果により樹脂とフィラーとの接合が強固なものとなり、樹脂製絶縁基体や樹脂製被覆材の曲げ強度を高くすることができることから、半導体装置の厚みが0.7mm程度と薄くなったとしても、樹脂製絶縁基体に半導体素子を実装する際に樹脂製絶縁基体が撓んで半導体素子の位置ずれが生じてしまったり、半導体装置が撓んで被覆材で固定されたボンディングワイヤが断線してしまうことはない。
【0014】
【発明の実施の形態】
次に、本発明を添付図面に基づき詳細に説明する。
【0015】
図1は本発明の半導体装置としてプリモールドタイプを例に取った実施の形態の一例を示す断面図であり、1は絶縁基体、2は蓋体である。この絶縁基体1と蓋体2とで半導体素子3を収容するための容器4が構成される。
【0016】
絶縁基体1はその上面中央部に半導体素子3を収容するための凹部1aを有しており、凹部1aの底面には半導体素子3が樹脂性接着剤7を介して接着固定される。
【0017】
絶縁基体1は、エポキシ樹脂・フェノール樹脂等の熱硬化性樹脂やポリフェニレンサルファイド(PPS)・液晶ポリマー(LCP)等の熱可塑性樹脂から成り、例えば、所定型内にタブレット状に成形された粉末のエポキシ樹脂をセットして注入するとともにこれを 150〜200℃の温度で熱硬化させることによって製作される。
【0018】
また絶縁基体1は、その内部にシリカ等から成るフィラーが埋入されており、このフィラーは大気中に含まれる水分が絶縁基体1に浸入しようとするのを有効に阻止する作用を成す。
【0019】
絶縁基体1に埋入されるフィラーはその埋入量が70重量%未満となると、絶縁基体1への水分の浸入を有効に阻止することが困難になる傾向があり、また97重量%を超えると金型を用いて絶縁基体1を形成する際の成形性が悪くなって、所定形状の絶縁基体1が得られなくなる傾向がある。したがって、絶縁基体1に埋入されるフィラーは70〜97重量%の範囲が好ましい。
【0020】
なお、フィラーは所定型内に注入されたエポキシ樹脂を熱硬化させることにより絶縁基体1を形成する際、型内に注入されたエポキシ樹脂にあらかじめシリカ等から成る粉末を添加混合しておくことによって絶縁基体1に埋入される。
【0021】
また、フィラーは直径が1〜10μmの球状と成しておくと、絶縁基体1への埋入が絶縁基体1の全体にわたって均一、かつ高密度となり、これによって絶縁基体1全体における水分の浸入を有効に阻止することが可能と成る。したがって、絶縁基体1に埋入されるフィラーは直径が1〜10μmの球状と成しておくことが好ましい。
【0022】
絶縁基体1に埋入されたフィラーは、その10〜80重量%に対して、全容積が0.1〜3.0ml/gと成る多数の細孔が形成されており、この多数の細孔によって絶縁基体1に浸入した少量の水分を完全に吸着し、水分が半導体素子3や後述するボンディングワイヤ6にまで浸入し、半導体素子3の電極やボンディングワイヤ6が水分と接触するのを防止する。
【0023】
このようなフィラーの細孔は、例えば、まず珪酸アルカリ金属やアルミン酸アルカリ金属・シリカゾル等の出発原料を混合するとともにこれを約80〜120℃の温度で水熱反応を起こさせてアルミニウムとシリコンからなるゼオライトの結晶を析出させ、次に、ゼオライトと珪酸アルカリ金属とを含有する水性スラリーを製作するとともにスラリーに酸を添加してゼオライトから成る芯体に非晶質シリカから成る多孔質の被膜層を被着させた被覆粒子を形成し、しかる後、被覆粒子に更に酸を作用させ、被覆粒子のゼオライト中のアルカリ金属成分およびアルミニウム成分の一部を溶出させることによって形成される。また、アルカリを作用させ、アルカリの濃度条件および処理時間を制御して所望とする細孔径の分布を得ることができる。
【0024】
また、細孔を有するフィラーは、絶縁基体1に埋入させたフィラーに対して10重量%未満であると絶縁基体1の曲げ強度が弱くなる傾向があり、また、80重量%を超えると金型を用いて絶縁基体1を形成する際の成形性が悪くなって所定形状および寸法精度の良好な絶縁基体1が得られなくなる傾向がある。したがって、細孔を有するフィラーはその埋入量が10〜80重量%の範囲が好ましく、とりわけ成型時の樹脂の混練安定性の観点からは15〜70重量%の範囲であることがより好ましい。
【0025】
さらに、フィラーに形成する細孔はその全容積が0.1ml/g未満であると耐湿性に劣る傾向があり、また、3.0ml/gを超えると金型を用いて絶縁基体1を成形する際の成形性が悪くなって所定形状および良好な寸法精度の絶縁基体1が得られなくなる傾向がある。したがって、フィラーに形成する細孔はその全容積が0.1〜3.0ml/gの範囲が好ましい。
【0026】
また、本発明においては、このような細孔の全容積の内、孔径3〜100オングストロームのものが全容積0.01〜0.3ml/g分、1000〜30000オングストロームのものが孔径3〜100オングストロームの細孔の全容積分に対し1〜20倍となっている。
【0027】
孔径3〜100オングストロームの細孔は、その全容積が0.01ml/g未満であると樹脂との接着強度が低くなり、その結果、絶縁基体1の曲げ強度が低くなる傾向があり、また0.3ml/gを超えると金型を用いて絶縁基体1を形成する際の成形性が悪くなって所定形状および良好な寸法精度の絶縁基体1が得られなくなる傾向がある。したがって、孔径3〜100オングストロームの細孔の全容積は0.01〜0.3ml/gの範囲であることが好ましい。なお、絶縁基体1の吸湿性の向上の観点からは、孔径3〜100オングストロームの細孔の全容積は0.05〜0.3ml/gの範囲であることがより好ましい。
【0028】
また、孔径1000〜30000オングストロームの細孔の全容積が孔径3〜100オングストロームの細孔の全容積の1倍未満であると、孔径1000〜30000オングストロームの細孔の絶対数が少なくなり、孔径1000〜30000オングストロームの細孔に充填された樹脂のマクロなアンカー効果が発現されず、絶縁基体1の曲げ強度が低下する傾向がある。また、20倍を超えると孔径3〜100オングストロームの細孔の絶対数が少なくなり、孔径3〜100オングストロームの細孔に充填された樹脂のミクロなアンカー効果が発現されず、樹脂とフィラーの接着強度が低下し、絶縁基体1の曲げ強度が低下する傾向がある。したがって、孔径1000〜30000オングストロームの細孔の全容積は、孔径3〜100オングストロームの細孔の全容積の1〜20倍の範囲とすることが好ましい。また、接着強度をより強くしてリフロー時の高温でのクラックの発生を防止するという観点からは、孔径1000〜30000オングストロームの細孔の全容積が孔径3〜100オングストロームの細孔の全容積の2〜12.5倍とすることがより好ましい。
【0029】
なお、フィラーの細孔の内、孔径3〜100オングストロームの細孔の容積は、固体に対する気体の吸着に対し提案されている吸着等温式(B.E.T.法)より算出するガス吸着法により測定したものであり、他方、孔径1000〜30000オングストロームの細孔の容積は、試料を没した水銀に順次圧力を加えながら異なる孔径の細孔中への水銀圧入量を測定することにより細孔の容積を求める水銀圧入法により測定したものである。
【0030】
このようなフィラーが埋入された絶縁基体1は、凹部1a内側から外側にかけて複数個の外部リード端子5が取着されており、外部リード端子5の凹部1a内側に露出するそれぞれの部位には、半導体素子3の各電極がボンディングワイヤ6を介して電気的に接続され、また、外側に露出する部位には外部電気回路が接続される。
【0031】
外部リード端子5は、Fe−Ni−Co合金や42アロイ(Fe−Ni合金)等の金属材料から成り、Fe−Ni−Co合金等のインゴット(塊)を圧延加工法や打ち抜き加工法等、従来周知の金属加工法を採用することによって所定の板状に形成される。
【0032】
外部リード端子5は、タブレット状に成形された粉末のエポキシ樹脂をセットして注入することによって絶縁基体1を製作する際、所定型内の所定位置にあらかじめセットしておくことによって絶縁基体1の凹部1a内側から外側にかけて一体的に取着される。
【0033】
なお、外部リード端子5はその露出する表面にニッケル、金等の耐蝕性に優れ、且つロウ材と濡れ性の良い金属を 0.1〜20μmの厚みに被着させておくと外部リード端子5の酸化腐食を有効に防止することができるとともに、外部リード端子5とボンディングワイヤ6との接続および外部リード端子5と外部電気回路との接続を強固なものと成すことができる。
【0034】
次に、外部リード端子5が取着された絶縁基体1は、更にその上面にガラスやセラミックス・金属・樹脂等の板材から成る蓋体2が樹脂製封止材を介して取着され、蓋体2で絶縁基体1の凹部1aを塞ぎ、絶縁基体1と蓋体2とから成る容器4の内部を気密に封止し、容器4内部に半導体素子3を気密に収容することによって最終製品としての半導体装置となる。
【0035】
また、図2は本発明の他の実施例の断面図であり、Fe−Ni−Co合金や42アロイ等の金属材料から成る基体11と、複数個の外部リード端子13とを準備し、基体11上に半導体素子12を金−シリコン共晶合金等のロウ材16を介して固定するとともに半導体素子12の各電極を外部リード端子13にボンディングワイヤ14を介して電気的に接続し、しかる後、半導体素子12、基体11および外部リード端子13の一部を樹脂材料からなる被覆材15で被覆することによって製作したものである。
【0036】
この場合、被覆材15に上述の実施例と同様に、シリカ等から成るフィラーを70〜97重量%埋入させ、そのうちの10〜80重量%のフィラーに対して全容積が0.1〜3.0ml/gと成る多数の細孔を形成して、孔径3〜100オングストロームのものが全容積0.01〜0.3ml/g分、孔径1000〜30000オングストロームのものが孔径3〜100オングストロームの細孔の全容積に対し1〜20倍の容積分としたことから、樹脂がフィラーの孔径3〜100オングストロームおよび孔径1000〜30000オングストロームの細孔に充填され、孔径3〜100オングストロームの細孔に充填された樹脂のミクロなアンカー効果と孔径1000〜30000オングストロームの細孔に充填された樹脂のマクロなアンカー効果との相乗効果により樹脂とフィラーとの接合が強固なものとなり、被覆材15の曲げ強度を高くすることができ、半導体装置の厚みが0.7mm程度と薄くなったとしても、半導体装置が撓んで被覆材15で固定されたボンディングワイヤが断線してしまうことはない。
【0037】
【実施例】
次に本発明の半導体装置を以下のようにして評価した。
【0038】
先ず、プリモールドタイプ半導体装置として、クレゾールノボラック型エポキシ樹脂とフェノールノボラックとからなる熱硬化性樹脂に、表1に示した配合比でフィラーおよび添加剤を添加混合して、42アロイ製の外部リードをセットした所定型内に注入するとともにこれを150〜200℃の温度で熱硬化させることによって製作製作した。
【0039】
【表1】

Figure 0004360578
【0040】
なお、本発明の評価用に用いたフィラーは、溶融シリカと多孔質シリカを混合したもので、多孔質シリカを全フィラーの37.5重量%の割合で混合したものであり、その細孔容積は0.6ml/gで、孔径1000〜30000オングストロームの細孔の容積が孔径3〜100オングストロームの細孔の容積の5倍のフィラーである。
【0041】
また、比較用として用いたフィラーは、溶融シリカと多孔質シリカを混合したもので、多孔質シリカを全フィラーの37.5重量%の割合で混合したものであり、その細孔容積は0.6ml/gで、孔径1000〜30000オングストロームの細孔の容積が、孔径3〜100オングストロームの細孔の容積の0.3倍と1000倍のフィラーである。
【0042】
評価は、まず評価用および比較用試料の半導体収納用パッケージの裏面中央部に、4mmφの剛球で58.8Nの点荷重を負荷したときの荷重点変位によりたわみ量の測定を行った。
【0043】
次に、接続信頼性の評価を、ボンディングマシーンを用いて半導体素子を半導体収納用パッケージに搭載しワイヤーボンダーにより半導体素子と外部リード端子とを電気的に接続した後、リード間の導通抵抗値をデジタルマルチメータで測定することにより接続の有無を測定し、接続不良のサンプル数で評価を行なった。
【0044】
さらに、耐湿性の評価は、半導体素子を搭載したパッケージにビスフェノールA型エポキシ封止材によりガラス製の蓋体を接着し、121℃、2.1×105Paの飽和蒸気中でプレッシャー・クッカ−・テスト(PCT)を行い、蓋体内面に結露が発生するまでの時間で行なった。
【0045】
また、曲げ弾性率は、配合材を所定の形状に成形した樹脂硬化体を用いて、JIS K−6911に準ずる方法で曲げ強度測定を行い曲げ弾性率を得た。
【0046】
次に、モールドタイプ半導体装置として、42アロイ製の基体上に半導体素子を搭載固定し、半導体素子をボンディングワイヤにより42アロイ製の外部リード端子と電気的に接続した後金型にセットし、表1に示した配合割合でフィラーおよび添加剤を添加混合したクレゾールノボラック型エポキシ樹脂とフェノールノボラックからなる熱硬化性樹脂を成形することにより製作した。
【0047】
なお、このモールドタイプ半導体装置の評価は、まずプリモールドタイプと同じ方法によりたわみ量を測定し、次に、接続信頼性を、たわみ量測定後の半導体装置外部リード端子間の導通抵抗値をデジタルマルチメータで測定することにより電気的接続の有無を測定し、接続不良のサンプル数で評価した。
【0048】
また、耐湿性の評価は、半導体装置を2.1×105Paの飽和蒸気中でプレッシャー・クッカー・テスト(PCT)を行った後、260℃の半田層に5秒間浸漬した時に耐湿性不良が発生するまでのPCT投入時間をで行なった。
【0049】
表2に、評価用および比較用試料の測定結果を示す。
【0050】
【表2】
Figure 0004360578
【0051】
表2から、プリモールドタイプ半導体装置の比較例である試料番号3および5は、曲げ弾性率が15GPa以下と低いためにたわみ量が50μm以上と大きく、接続信頼性においても60%以上の不良が生じた。また、モールドタイプ半導体装置の比較例である試料番号4および6も曲げ弾性率が15GPa以下と低いためにたわみ量が50μm以上と大きく、接続信頼性も40%以上と不良率が高かった。
【0052】
それらに対して本発明の評価用のプリモールドタイプ半導体装置の場合、曲げ弾性率が21GPaと高いためにたわみ量が43μmと小さく、接続不良も発生しなかった。また、同じくモールドタイプ半導体装置の場合も、曲げ弾性率が21GPaと高いためにたわみ量が38μmと小さく、接続信頼性においても不良率は0%であった。
【0053】
さらに、記プリモールドタイプにおける絶縁基体およびモールドタイプにおける被覆部を構成する樹脂の曲げ弾性率も比較例の1.4倍以上の大きさであった。
【0054】
他方、耐湿性においても評価用の試料は比較例より 1.2倍以上の時間、不良が発生しないという優れたものであった。
【0055】
なお、本発明の半導体装置は、前記実施例に限定されるものではなく、本発明の主旨を逸脱しない限り種々の適用が可能である。
【0056】
【発明の効果】
本発明の半導体装置によれば、半導体素子を収容する容器の樹脂製絶縁基体や半導体素子を被覆する樹脂製被覆材にシリカ等から成るフィラーを70〜97重量%埋入させたことから、樹脂製絶縁基体や樹脂製被覆材への水分の浸入が大幅に阻止される。
【0057】
また、本発明の半導体装置によれば、10〜80重量%のフィラーに対し全容積が0.1〜3.0ml/gと成る多数の細孔を形成したことから、樹脂製絶縁基体や樹脂製被覆材に浸入した少量の水分は細孔内に吸着されることとなって半導体素子やボンディングワイヤに水分が到達することはなく、その結果、半導体素子の電極やボンディングワイヤに酸化腐蝕に起因する断線が発生することはなく、半導体素子を長期間にわたり正常かつ、安定に作動させることができる。
【0058】
さらに、本発明の半導体装置によれば、樹脂がフィラーの孔径3〜100オングストロームおよび孔径1000〜30000オングストロームの細孔に充填され、孔径3〜100オングストロームの細孔に充填された樹脂のミクロなアンカー効果と孔径1000〜30000オングストロームの細孔に充填された樹脂のマクロなアンカー効果との相乗効果により樹脂とフィラーとの接合が強固なものとなり、樹脂製絶縁基体や樹脂製被覆材の曲げ強度を高くすることができることから、半導体装置の厚みが0.7mm程度と薄くなったとしても、樹脂製絶縁基体に半導体素子を実装する際に樹脂製絶縁基体が撓んで半導体素子の位置ずれが生じてしまったり、半導体装置が撓んで被覆材で固定されたボンディングワイヤが断線してしまうことはない。
【図面の簡単な説明】
【図1】本発明の半導体装置の一例を示すプリモールドタイプの断面図である。
【図2】本発明の半導体装置の一例を示すモールドタイプの断面図である。
【符号の説明】
1・・・・・・樹脂性絶縁基体
2・・・・・・蓋体
3、12・・・・半導体素子
4、・・・・・容器
5、13・・・・外部リード端子
11・・・・・・基体
15・・・・・・樹脂性被覆材[0001]
BACKGROUND OF THE INVENTION
More particularly, the present invention relates to a pre-mold type semiconductor device in which an insulating base is hermetically sealed with a lid or a mold type semiconductor device in which a resin is sealed with a resin. It is.
[0002]
[Prior art]
2. Description of the Related Art Conventionally, a pre-mold type or a mold-type semiconductor device mounted on an information processing apparatus such as a computer, for example, in the case of a pre-mold type, is made of an epoxy resin and has an insulating base having a recess for accommodating a semiconductor element on the upper surface. And a plurality of external lead terminals led out from the concave portion side to the outer side of the insulating base, and a lid that is attached to the upper surface of the insulating base via a sealing material and closes the concave portion of the insulating base Prepare the storage package, and then attach the semiconductor element to the bottom of the recess of the insulating substrate via a resin adhesive and electrically connect each electrode of the semiconductor element to one end of the external lead terminal via a bonding wire Thereafter, the lid is joined to the upper surface of the insulating base via a resin sealing material, and the semiconductor element is hermetically sealed inside the container composed of the insulating base and the lid. In the case of a mold type, a semiconductor element, a base made of a metal material such as Fe-Ni-Co alloy or Fe-Ni alloy, a plurality of external lead terminals, an epoxy resin, etc. The semiconductor element is fixed on the substrate via a brazing material such as a gold-silicon eutectic alloy, and each electrode of the semiconductor element is electrically connected to the external lead terminal via a bonding wire. After that, the semiconductor element, the base body, and a part of the external lead terminal are covered with a covering material.
[0003]
However, in this conventional semiconductor device, in the case of the pre-mold type, the insulating base is formed, and in the case of the mold type, the covering material is composed of an epoxy resin or the like, and the resin material such as the epoxy resin is inferior in moisture resistance and moisture. Because it is easily absorbed, moisture contained in the atmosphere easily penetrates into the inside through an insulating substrate or coating material. As a result, oxidative corrosion caused by this moisture occurs on the electrodes and bonding wires of semiconductor elements and the semiconductor. There has been a disadvantage that the function as a semiconductor device is lost due to breakage of the element electrodes and bonding wires.
[0004]
In order to eliminate the above disadvantages, it is conceivable to embed fillers made of particles such as silica and alumina in order to prevent moisture from entering the insulating base and the covering material.
[0005]
However, when a filler made of particles such as silica or alumina is embedded in the insulating substrate or coating material, the maximum amount of the embedded material is 97% by weight in consideration of the moldability of the insulating substrate or coating material. %, There is still a resin material such as epoxy resin, so that the intrusion of moisture in the insulating substrate and coating material is not completely blocked, and as a result, oxidative corrosion still occurs on the electrodes of the semiconductor element. Had.
[0006]
In order to solve such problems, Japanese Patent Application Laid-Open No. 9-208809 discloses a specific particle size, specific surface area, equilibrium moisture absorption (RH 50%) and bulk in a resin forming a semiconductor element housing package. It has been proposed to embed amorphous silica-based regular particles having a density to improve the hygroscopicity of a package for housing a semiconductor element.
[0007]
[Problems to be solved by the invention]
However, although the hygroscopicity is improved in the semiconductor device formed using the resin in which the amorphous silica-based regular particles are embedded, the adhesion between the amorphous silica-based regular particles and the resin is poor, The bending strength of the resin substrate containing crystalline silica-based regular particles is about 15 GPa, and the thickness of the semiconductor device may be as thin as about 0.7 mm due to the recent demand for lightweight and thin semiconductor devices. In the case of a pre-mold type semiconductor device, when the semiconductor element is mounted on the resin insulating substrate, the resin insulating substrate is bent and the semiconductor element is displaced. As a result, the bonding wire is bonded at the time of wire bonding by the bonding machine. There is a problem in that the connection failure occurs. Further, in the mold type semiconductor device, there is a problem that the bonding wire fixed by the covering material is disconnected due to the bending of the semiconductor device, thereby causing a connection failure.
[0008]
The present invention has been devised in view of the problems of the prior art, and the object thereof is to prevent the occurrence of disconnection due to oxidative corrosion in the electrodes and bonding wires of semiconductor elements, and to provide an insulating substrate and a covering portion. It is an object of the present invention to provide a semiconductor device that has a high bending strength and does not cause a connection failure or break a bonding wire during wire bonding.
[0009]
[Means for Solving the Problems]
In the semiconductor device of the present invention, a semiconductor element is hermetically accommodated in a container composed of a resin insulating base and a lid, and 70 to 97% by weight of filler is embedded in the resin insulating base and 10 to 10% thereof. A semiconductor device in which a large number of pores having a total volume of 0.1 to 3.0 ml / g are formed with respect to 80% by weight of a filler, and the pores having a pore diameter of 3 to 100 angstroms are 0.01 to 0.3% of the total volume . One having a volume of 1 to 20 times the total volume of pores having a pore size of 3 to 100 angstroms is included for those of ml / g and 1000 to 30000 angstroms.
[0010]
The semiconductor device of the present invention covers a base, a semiconductor element fixed on the base, an external lead terminal to which an electrode of the semiconductor element is connected, and a part of the semiconductor element, the base, and the external lead terminal. A large number of pores consisting of a resin coating and 70 to 97% by weight of filler embedded in the resin coating and a total volume of 0.1 to 3.0 ml / g with respect to 10 to 80% by weight of the filler The fine pores having a pore diameter of 3 to 100 angstroms having a pore diameter of 0.01 to 0.3 ml / g of the total volume and those having a pore diameter of 3 to 100 angstroms having a pore diameter of 3 to 100 angstroms It contains 1 to 20 times the volume of the total volume of the holes.
[0011]
According to the semiconductor device of the present invention, the filler made of silica or the like is embedded in 70 to 97% by weight of the resin insulating base of the container for housing the semiconductor element or the resin covering material for covering the semiconductor element. Infiltration of moisture into the insulating base and the resin coating is greatly prevented.
[0012]
In addition, according to the semiconductor device of the present invention, since a large number of pores having a total volume of 0.1 to 3.0 ml / g are formed with respect to 10 to 80% by weight of filler, a resin insulating substrate or a resin coating material is formed. A small amount of moisture that has entered the pores is adsorbed in the pores, so that the moisture does not reach the semiconductor element or the bonding wire. As a result, the disconnection due to the oxidative corrosion is caused on the electrode or bonding wire of the semiconductor element. It does not occur and the semiconductor element can be operated normally and stably over a long period of time.
[0013]
Furthermore, according to the semiconductor device of the present invention, the resin is filled in pores having a pore diameter of 3 to 100 angstroms and a pore diameter of 1000 to 30000 angstroms, and the resin micro anchor is filled in the pores having a pore diameter of 3 to 100 angstroms. The effect and the macro anchor effect of the resin filled in pores with a pore size of 1000-30000 Angstroms make the joint between the resin and filler strong, and the bending strength of the resin insulating substrate and resin coating material Therefore, even if the thickness of the semiconductor device is reduced to about 0.7 mm, the resin insulating base is bent when the semiconductor element is mounted on the resin insulating base, and the semiconductor element is displaced. The bonding wire fixed by the covering material due to bending of the semiconductor device does not break.
[0014]
DETAILED DESCRIPTION OF THE INVENTION
Next, the present invention will be described in detail with reference to the accompanying drawings.
[0015]
FIG. 1 is a cross-sectional view showing an example of an embodiment in which a pre-mold type is taken as an example of a semiconductor device of the present invention, where 1 is an insulating substrate and 2 is a lid. The insulating substrate 1 and the lid 2 constitute a container 4 for housing the semiconductor element 3.
[0016]
The insulating substrate 1 has a recess 1 a for accommodating the semiconductor element 3 at the center of the upper surface, and the semiconductor element 3 is bonded and fixed to the bottom surface of the recess 1 a via a resin adhesive 7.
[0017]
The insulating substrate 1 is made of a thermosetting resin such as an epoxy resin or a phenol resin, or a thermoplastic resin such as polyphenylene sulfide (PPS) or a liquid crystal polymer (LCP). It is manufactured by setting and injecting an epoxy resin and thermosetting it at a temperature of 150 to 200 ° C.
[0018]
The insulating substrate 1 is filled with a filler made of silica or the like, and this filler effectively prevents moisture contained in the atmosphere from entering the insulating substrate 1.
[0019]
When the amount of filler embedded in the insulating substrate 1 is less than 70% by weight, it tends to be difficult to effectively prevent moisture from entering the insulating substrate 1, and it exceeds 97% by weight. When the insulating base 1 is formed using the metal mold, the moldability tends to deteriorate, and the insulating base 1 having a predetermined shape tends not to be obtained. Therefore, the filler embedded in the insulating substrate 1 is preferably in the range of 70 to 97% by weight.
[0020]
In addition, when forming the insulating substrate 1 by thermally curing the epoxy resin injected into the predetermined mold, the filler is prepared by adding and mixing powder made of silica or the like to the epoxy resin injected into the mold in advance. It is embedded in the insulating substrate 1.
[0021]
Further, if the filler has a spherical shape with a diameter of 1 to 10 μm, the embedding in the insulating base 1 becomes uniform and high density throughout the insulating base 1, thereby allowing moisture to enter the entire insulating base 1. It becomes possible to prevent effectively. Therefore, the filler embedded in the insulating substrate 1 is preferably formed in a spherical shape having a diameter of 1 to 10 μm.
[0022]
The filler embedded in the insulating substrate 1 has a large number of pores with a total volume of 0.1 to 3.0 ml / g based on 10 to 80% by weight of the filler. A small amount of moisture that has entered the substrate 1 is completely adsorbed, and the moisture penetrates into the semiconductor element 3 and bonding wires 6 described later, thereby preventing the electrodes of the semiconductor element 3 and the bonding wires 6 from coming into contact with moisture.
[0023]
The pores of such fillers are, for example, prepared by mixing starting materials such as alkali metal silicate, alkali metal aluminate, and silica sol, and causing a hydrothermal reaction at a temperature of about 80 to 120 ° C. to produce aluminum and silicon. A porous coating made of amorphous silica is formed on a core made of zeolite by precipitating a zeolite crystal comprising, and then producing an aqueous slurry containing zeolite and alkali metal silicate and adding an acid to the slurry. The coated particles with the layer applied are formed, and then the coated particles are further treated with an acid to elute a part of the alkali metal component and the aluminum component in the zeolite of the coated particles. In addition, a desired pore size distribution can be obtained by allowing alkali to act and controlling the alkali concentration condition and treatment time.
[0024]
Further, if the filler having pores is less than 10% by weight relative to the filler embedded in the insulating substrate 1, the bending strength of the insulating substrate 1 tends to be weak, and if it exceeds 80% by weight, the gold When the insulating substrate 1 is formed using a mold, the moldability tends to be poor, and the insulating substrate 1 having a predetermined shape and good dimensional accuracy cannot be obtained. Therefore, the amount of the filler having pores is preferably in the range of 10 to 80% by weight, and more preferably in the range of 15 to 70% by weight from the viewpoint of kneading stability of the resin during molding.
[0025]
Further, the pores formed in the filler tend to be inferior in moisture resistance when the total volume is less than 0.1 ml / g, and when the volume exceeds 3.0 ml / g, the insulating substrate 1 is molded using a mold. As a result, the moldability tends to deteriorate and the insulating substrate 1 having a predetermined shape and good dimensional accuracy cannot be obtained. Accordingly, the pores formed in the filler preferably have a total volume in the range of 0.1 to 3.0 ml / g.
[0026]
In the present invention, among the total volume of such pores, those having a pore diameter of 3 to 100 angstroms are fine particles having a total volume of 0.01 to 0.3 ml / g, and those having a pore diameter of 3 to 30 angstroms are fine particles having a pore diameter of 3 to 100 angstroms. It is 1 to 20 times the total volume of the hole.
[0027]
When the total volume of pores having a pore diameter of 3 to 100 angstroms is less than 0.01 ml / g, the adhesive strength with the resin is lowered, and as a result, the bending strength of the insulating substrate 1 tends to be lowered, and 0.3 ml. If it exceeds / g, the moldability when forming the insulating substrate 1 using a mold tends to be poor, and the insulating substrate 1 having a predetermined shape and good dimensional accuracy tends not to be obtained. Accordingly, the total volume of pores having a pore diameter of 3 to 100 angstroms is preferably in the range of 0.01 to 0.3 ml / g. From the viewpoint of improving the hygroscopicity of the insulating substrate 1, the total volume of pores having a pore diameter of 3 to 100 angstroms is more preferably in the range of 0.05 to 0.3 ml / g.
[0028]
In addition, if the total volume of pores with a pore diameter of 1000 to 30000 angstroms is less than 1 times the total volume of pores with a pore diameter of 3 to 100 angstroms, the absolute number of pores with a pore diameter of 1000 to 30000 angstroms will be reduced and the pore diameter of 1000 The macro anchor effect of the resin filled in pores of ˜30000 angstroms is not manifested, and the bending strength of the insulating substrate 1 tends to decrease. In addition, if it exceeds 20 times, the absolute number of pores with a pore diameter of 3 to 100 angstroms decreases, and the micro anchor effect of the resin filled in the pores with a pore diameter of 3 to 100 angstroms is not manifested, and the resin and filler are bonded. The strength tends to decrease, and the bending strength of the insulating substrate 1 tends to decrease. Therefore, the total volume of pores having a pore diameter of 1000 to 30000 angstroms is preferably in the range of 1 to 20 times the total volume of pores having a pore diameter of 3 to 100 angstroms. From the viewpoint of increasing the adhesive strength and preventing the occurrence of cracks at high temperatures during reflow, the total volume of pores with a pore diameter of 1000 to 30000 angstroms is the total volume of pores with a pore diameter of 3 to 100 angstroms. More preferably, it is 2 to 12.5 times.
[0029]
Of the pores in the filler, the volume of pores with a pore diameter of 3 to 100 angstroms was measured by the gas adsorption method calculated from the adsorption isotherm (BET method) proposed for gas adsorption on solids. On the other hand, the volume of pores with a pore size of 1000 to 30000 angstroms is mercury for determining the volume of pores by measuring the amount of mercury intruded into pores with different pore sizes while sequentially applying pressure to the mercury in which the sample is submerged. It is measured by the press-fitting method.
[0030]
The insulating base 1 in which such a filler is embedded has a plurality of external lead terminals 5 attached from the inside to the outside of the recess 1a. Each electrode of the semiconductor element 3 is electrically connected through the bonding wire 6, and an external electric circuit is connected to a portion exposed to the outside.
[0031]
The external lead terminal 5 is made of a metal material such as Fe-Ni-Co alloy or 42 alloy (Fe-Ni alloy), and an ingot (lumb) such as Fe-Ni-Co alloy is rolled or punched. By adopting a conventionally known metal processing method, it is formed into a predetermined plate shape.
[0032]
When the insulating base 1 is manufactured by setting and injecting a powdered epoxy resin formed into a tablet shape, the external lead terminal 5 is set in advance at a predetermined position in a predetermined mold. The recess 1a is integrally attached from the inside to the outside.
[0033]
It should be noted that the external lead terminal 5 has an excellent corrosion resistance such as nickel and gold on its exposed surface, and a brazing material and a metal having good wettability are deposited to a thickness of 0.1 to 20 μm to oxidize the external lead terminal 5. Corrosion can be effectively prevented, and the connection between the external lead terminal 5 and the bonding wire 6 and the connection between the external lead terminal 5 and the external electric circuit can be made strong.
[0034]
Next, the insulating base 1 to which the external lead terminals 5 are attached is further attached with a lid 2 made of a plate material such as glass, ceramics, metal, resin, etc. on the upper surface via a resin sealing material. The body 2 closes the concave portion 1a of the insulating base 1, seals the inside of the container 4 composed of the insulating base 1 and the lid 2 and airtightly accommodates the semiconductor element 3 in the container 4 as a final product. It becomes this semiconductor device.
[0035]
FIG. 2 is a cross-sectional view of another embodiment of the present invention, in which a base 11 made of a metal material such as Fe-Ni-Co alloy or 42 alloy and a plurality of external lead terminals 13 are prepared. 11, the semiconductor element 12 is fixed onto the semiconductor element 12 via a brazing material 16 such as a gold-silicon eutectic alloy, and each electrode of the semiconductor element 12 is electrically connected to the external lead terminal 13 via the bonding wire 14. The semiconductor element 12, the base 11 and the external lead terminal 13 are manufactured by covering a part with a covering material 15 made of a resin material.
[0036]
In this case, 70 to 97% by weight of a filler made of silica or the like is embedded in the covering material 15 in the same manner as in the above-described embodiment, and the total volume is 0.1 to 3.0 ml / of 10 to 80% by weight of the filler. A large number of pores with a diameter of 3 to 100 angstroms are formed, and a total volume of 0.01 to 0.3 ml / g for pores of 3 to 100 angstroms, and a pore volume of 3 to 100 angstroms for pores of 3 to 100 angstroms Since the volume was 1 to 20 times that of the resin, the resin was filled into pores having a pore diameter of 3 to 100 angstroms and a pore diameter of 1000 to 30000 angstroms, and the resin microfilled into pores having a pore diameter of 3 to 100 angstroms As a result of the synergistic effect of the anchor effect and the macro anchor effect of the resin filled in pores with a pore diameter of 1000 to 30000 angstroms, the bond between the resin and the filler becomes strong, and the bending strength of the covering material 15 is increased. Kusuru it possible, even thickness of the semiconductor device is as thin as about 0.7 mm, will not be a bonding wire semiconductor device is fixed by bent by dressing 15 will be disconnected.
[0037]
【Example】
Next, the semiconductor device of the present invention was evaluated as follows.
[0038]
First, as a pre-mold type semiconductor device, a filler and an additive are added and mixed in a thermosetting resin composed of a cresol novolac type epoxy resin and a phenol novolac at a compounding ratio shown in Table 1 to obtain an external lead made of 42 alloy. Was injected into a predetermined mold set, and was thermoset at a temperature of 150 to 200 ° C. to produce and manufacture.
[0039]
[Table 1]
Figure 0004360578
[0040]
The filler used for the evaluation of the present invention is a mixture of fused silica and porous silica, in which porous silica is mixed at a ratio of 37.5% by weight of the total filler, and the pore volume is 0.6. The volume of the pores having a pore diameter of 1000 to 30000 angstroms in ml / g is 5 times the volume of the pores having a pore diameter of 3 to 100 angstroms.
[0041]
The filler used for comparison is a mixture of fused silica and porous silica, which is a mixture of porous silica at a ratio of 37.5% by weight of the total filler, and its pore volume is 0.6 ml / g. Thus, the volume of the pores having a pore diameter of 1000 to 30000 angstroms is 0.3 times and 1000 times the volume of the pores having a pore diameter of 3 to 100 angstroms.
[0042]
In the evaluation, first, the amount of deflection was measured by the load point displacement when a point load of 58.8 N was applied to the central part of the back surface of the semiconductor storage package of the evaluation and comparative samples with a 4 mmφ hard sphere.
[0043]
Next, the connection reliability was evaluated by mounting the semiconductor element on the package for storing the semiconductor using a bonding machine, electrically connecting the semiconductor element and the external lead terminal using a wire bonder, and then determining the conduction resistance value between the leads. The presence or absence of connection was measured by measuring with a digital multimeter, and evaluation was performed based on the number of samples with poor connection.
[0044]
Furthermore, the moisture resistance was evaluated by bonding a glass lid to a package on which a semiconductor element was mounted with a bisphenol A type epoxy sealing material, and in a pressure cooker test (121 ° C, 2.1 × 10 5 Pa saturated steam) PCT), and the time until dew condensation occurred on the inner surface of the lid was performed.
[0045]
The flexural modulus was obtained by measuring the flexural strength by a method according to JIS K-6911 using a cured resin obtained by molding the compounded material into a predetermined shape.
[0046]
Next, as a mold type semiconductor device, a semiconductor element is mounted and fixed on a 42 alloy base, and the semiconductor element is electrically connected to a 42 alloy external lead terminal by a bonding wire and then set in a mold. It was produced by molding a thermosetting resin composed of a cresol novolac type epoxy resin and a phenol novolac, in which fillers and additives were added and mixed at the blending ratio shown in 1.
[0047]
This mold type semiconductor device is evaluated by first measuring the amount of deflection by the same method as the pre-mold type, and then calculating the connection reliability and the conduction resistance value between the external lead terminals of the semiconductor device after measuring the amount of deflection. The presence or absence of electrical connection was measured by measuring with a multimeter, and the number of samples with poor connection was evaluated.
[0048]
In addition, evaluation of moisture resistance is performed until a moisture resistance defect occurs when the semiconductor device is subjected to a pressure cooker test (PCT) in saturated steam of 2.1 × 10 5 Pa and then immersed in a solder layer at 260 ° C. for 5 seconds. The PCT charging time of
[0049]
Table 2 shows the measurement results of the evaluation and comparative samples.
[0050]
[Table 2]
Figure 0004360578
[0051]
From Table 2, sample numbers 3 and 5, which are comparative examples of the pre-mold type semiconductor device, have a large flexure amount of 50 μm or more because the flexural modulus is as low as 15 GPa or less, and the connection reliability has a defect of 60% or more. occured. Sample numbers 4 and 6, which are comparative examples of the mold type semiconductor device, also had a high flexural modulus of 50 μm or more due to a low flexural modulus of 15 GPa or less, and a high defect rate of 40% or more in connection reliability.
[0052]
On the other hand, in the case of the pre-mold type semiconductor device for evaluation of the present invention, the flexural modulus was as high as 21 GPa, so the amount of deflection was as small as 43 μm, and no connection failure occurred. Similarly, in the case of the mold type semiconductor device, since the flexural modulus was as high as 21 GPa, the deflection amount was as small as 38 μm, and the defect rate was 0% in connection reliability.
[0053]
Furthermore, the flexural modulus of the resin constituting the insulating base in the pre-mold type and the coating part in the mold type was 1.4 times or more that of the comparative example.
[0054]
On the other hand, in terms of moisture resistance, the sample for evaluation was excellent in that no defect occurred for 1.2 times as long as the comparative example.
[0055]
The semiconductor device of the present invention is not limited to the above embodiment, and various applications are possible without departing from the gist of the present invention.
[0056]
【The invention's effect】
According to the semiconductor device of the present invention, the filler made of silica or the like is embedded in 70 to 97% by weight of the resin insulating base of the container for housing the semiconductor element or the resin covering material for covering the semiconductor element. Infiltration of moisture into the insulating base and the resin coating is greatly prevented.
[0057]
In addition, according to the semiconductor device of the present invention, since a large number of pores having a total volume of 0.1 to 3.0 ml / g are formed with respect to 10 to 80% by weight of filler, a resin insulating substrate or a resin coating material is formed. A small amount of moisture that has entered the pores is adsorbed in the pores, so that the moisture does not reach the semiconductor element or the bonding wire. As a result, the disconnection due to the oxidative corrosion is caused on the electrode or bonding wire of the semiconductor element. It does not occur and the semiconductor element can be operated normally and stably over a long period of time.
[0058]
Furthermore, according to the semiconductor device of the present invention, the resin is filled in pores having a pore diameter of 3 to 100 angstroms and a pore diameter of 1000 to 30000 angstroms, and the resin micro anchor is filled in the pores having a pore diameter of 3 to 100 angstroms. The effect and the macro anchor effect of the resin filled in pores with a pore size of 1000-30000 Angstroms make the joint between the resin and filler strong, and the bending strength of the resin insulating substrate and resin coating material Therefore, even if the thickness of the semiconductor device is reduced to about 0.7 mm, the resin insulating base is bent when the semiconductor element is mounted on the resin insulating base, and the semiconductor element is displaced. The bonding wire fixed by the covering material due to bending of the semiconductor device does not break.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view of a pre-mold type showing an example of a semiconductor device of the present invention.
FIG. 2 is a cross-sectional view of a mold type showing an example of a semiconductor device of the present invention.
[Explanation of symbols]
1 ······· Resin insulating base 2 ··· Lid 3 and 12 ··· Semiconductor element 4 · · · Container 5 and 13 ··· External lead terminal
11 ・ ・ ・ ・ ・ ・ Base
15 ・ ・ ・ ・ ・ ・ Resin coating material

Claims (2)

樹脂製絶縁基体と蓋体とから成る容器内部に半導体素子を気密に収容してなり、前記樹脂製絶縁基体中にフィラーを70〜97重量%埋入させるとともにその10〜80重量%のフィラーに対し全容積が0.1〜3.0ml/gと成る多数の細孔を形成した半導体装置であって、前記細孔は孔径が3〜100オングストロームのものが全容積のうち0.01〜0.3ml/g分、1000〜30000オングストロームのものが前記3〜100オングストロームの孔径を有する細孔の全容積に対し1〜20倍の容積分含有されていることを特徴とする半導体装置。A semiconductor element is hermetically accommodated inside a container composed of a resin insulating base and a lid, and 70 to 97% by weight of filler is embedded in the resin insulating base and 10 to 80% by weight of the filler is embedded. On the other hand, a semiconductor device having a large number of pores having a total volume of 0.1 to 3.0 ml / g, the pores having a pore diameter of 3 to 100 angstroms is 0.01 to 0 of the total volume . A semiconductor device characterized in that a volume of 3 ml / g, 1000 to 30000 angstroms is contained by 1 to 20 times the total volume of pores having a pore diameter of 3 to 100 angstroms. 基体と、該基体上に固定される半導体素子と、該半導体素子の電極が接続される外部リード端子と、前記半導体素子、前記基体および前記外部リード端子の一部を被覆する樹脂製被覆材とから成り、該樹脂製被覆材中にフィラーを70〜97重量%埋入させるとともにその10〜80重量%のフィラーに対し全容積が0.1〜3.0ml/gと成る多数の細孔を形成した半導体装置であって、前記細孔は孔径が3〜100オングストロームのものが全容積のうち0.01〜0.3ml/g分、1000〜30000オングストロームのものが前記3〜100オングストロームの孔径を有する細孔の全容積に対し1〜20倍の容積分含有されていることを特徴とする半導体装置。A base, a semiconductor element fixed on the base, an external lead terminal to which an electrode of the semiconductor element is connected, and a resin coating covering the semiconductor element, the base, and a part of the external lead terminal A plurality of pores having a total volume of 0.1 to 3.0 ml / g with respect to 10 to 80% by weight of the filler embedded in the resin coating material. In the formed semiconductor device, the pores having a pore diameter of 3 to 100 angstroms are 0.01 to 0.3 ml / g of the total volume , and those having a pore diameter of 1000 to 30000 angstroms are pore diameters of 3 to 100 angstroms. 1 to 20 times as much as the total volume of the pores having the pores.
JP2000097246A 2000-03-31 2000-03-31 Semiconductor device Expired - Fee Related JP4360578B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000097246A JP4360578B2 (en) 2000-03-31 2000-03-31 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000097246A JP4360578B2 (en) 2000-03-31 2000-03-31 Semiconductor device

Publications (2)

Publication Number Publication Date
JP2001284477A JP2001284477A (en) 2001-10-12
JP4360578B2 true JP4360578B2 (en) 2009-11-11

Family

ID=18611887

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000097246A Expired - Fee Related JP4360578B2 (en) 2000-03-31 2000-03-31 Semiconductor device

Country Status (1)

Country Link
JP (1) JP4360578B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7172375B2 (en) * 2018-09-27 2022-11-16 三菱電機株式会社 Semiconductor device, method for manufacturing semiconductor device

Also Published As

Publication number Publication date
JP2001284477A (en) 2001-10-12

Similar Documents

Publication Publication Date Title
US8652866B2 (en) Sensor device and method
JP3648277B2 (en) Semiconductor device
JP2008261670A (en) Detector and its manufacturing method
JPS61159722A (en) Solid electrolytic capacitor for mounting surface
US10247630B2 (en) Semiconductor device, mechanical quantity measuring device, and semiconductor device fabricating method
JP4360578B2 (en) Semiconductor device
JP3046193B2 (en) Semiconductor device
US10468376B2 (en) Semiconductor device and method for manufacturing the same
JPH04211150A (en) Circuit board
JP2746826B2 (en) Electronic component storage package
JP3012809B2 (en) Method for forming electrode structure of semiconductor device
TW200306654A (en) Semiconductor device
JPS62105459A (en) Semiconductor structure
JP2819426B2 (en) Resin-sealed semiconductor device
JPH0878558A (en) Package for semiconductor element
JPH05283561A (en) Resin-sealed semiconductor device
JP2009019064A (en) Resin composition for sealing semiconductor, and semiconductor device using the same
JPS5998540A (en) Semiconductor device
JP2003133461A (en) Package for containing optical semiconductor element
JPH09232461A (en) Manufacture of electronic part having hollow package structure having ceramic lid
JP2004134821A (en) Semiconductor apparatus
JPH0936145A (en) Semiconductor device
JP4471828B2 (en) Electronic component storage container and electronic device
JP2003142620A (en) Electronic apparatus
JP2003282766A (en) Container for housing electronic component

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070326

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090512

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090618

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090714

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090807

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120821

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130821

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees