JP4359686B2 - アバランシェフォトダイオード（ａｐｄ）の増倍率検出回路 - Google Patents

Description

この発明は、撮像装置に関し、より詳しくは、撮像装置で利用するＡＰＤの増倍率を検出するための回路。

アバランシェフォトダイオード（以下、単にＡＰＤと称する場合がある）は、半導体を用いた素子である。その構造は、Ｐ型領域とＮ型領域を持っている。またＰ型領域とＮ型領域の間には、空乏領域が存在しており、その空乏領域で２つの役割を行う。１つ目は、光電変換である。２つ目は、信号増倍である。通常、ＡＰＤは単一の電源で動作する。その動作電圧は、とても大きい逆バイアス電圧（Ｐ型領域側にマイナス電圧、Ｎ型領域側にプラス電圧）である。

その動作は、光電変換だけでなく、信号増倍の動作も含んでいるため、「小さな入力信号」も「大きな出力信号」として取り出すことができる事を特徴としている。
また信号増倍現象（アバランシェ増倍現象）は、Ｓｉでは２×１０＾５Ｖ／ｃｍ、Ｇｅでは１×１０＾５Ｖ／ｃｍあたりの電界強度から発生する。

ＡＰＤは、高感度化・広ダイナミックレンジ化を目的とした撮像装置に用いられる。ＡＰＤの増倍率は、ＡＰＤ自体に印加される逆バイアス電圧により決定される。撮像素子で用いる場合、各画素でのＡＰＤを最適な増倍率で用いるのが理想であるが、そのためには、各画素の増倍率を検出し、その増倍率を制御できるシステムが必要となる。

なお、ＡＰＤの増倍率を検出できるシステムが、既に知られている（例えば、特許文献１参照）。

特許文献１に示すシステムでは、所定温度での逆バイアス降伏電圧、逆バイアス降伏電圧の温度係数、ＡＰＤの素子定数を予めメモリに格納しておき、実際の温度情報と電圧情報に基づいて増倍率を算出する構成が示されている。

特開２００４−２８９２０６号公報

特許文献１では、増倍率の検出に５つの情報から演算している。それらは、「電流量」、「温度」、「印加電圧」、「入射光量」である。しかし、「任意の入射光」の、増倍率を求めるにはこれだけでは不十分である。これらの情報に加えて「入射光の波長」の情報が必要となる。もしくは、「入射光の波長」を限定して利用する必要がある。

そこで、本発明は上記課題を解決するためになされ、その目的とするところは、「任意の入射光」を入射光対象と出来、また、印加電圧、温度の情報検出、演算を必要としない、簡単な構成を持つ増倍率検出回路の提供である。

本発明にかかるアバランシェフォトダイオードの増倍率検出回路によれば、アバランシェフォトダイオードと、アバランシェフォトダイオードと同一光量を受光するように設けられ、増倍作用を有しないフォトダイオードと、アバランシェフォトダイオードから出力された増倍電流とフォトダイオードから出力された電流との差分に対応する電流量を出力するように設けられた比較手段とを具備することを特徴とする。

また、前記比較手段は、アバランシェフォトダイオードから出力される増倍電流を蓄える第１のコンデンサを電界効果トランジスタのソースに接続し、フォトダイオードから出力される電流を蓄える第２のコンデンサを電界効果トランジスタのゲートに接続し、ゲートとソースの電位差により発生するドレイン電流に基づいて、前記「アバランシェフォトダイオードから出力される増倍電流」と「フォトダイオードから出力された電流」比較し増倍率を検出する手段を具備することを特徴とする。

これまで、増倍率は「入射光の波長」により変化するため「任意の光」を対象とした増倍率検出ができなかった。

本発明では、「任意の光」を入射光の対象とでき、またそればかりでなく「印加電圧」や「温度」の検出が不要となる。

本発明では、各画素の増倍率を検出する手段を提案する。検出する手法は「増倍された信号（ＡＰＤによる信号）」と「増倍されていない信号（ＰＤによる信号）」を比較することによって行われる。「増倍された信号」は図１のＡ点の信号である。「増倍されていない信号」は図１のＣ点の信号である。

図１のＡ点、Ｃ点の信号を比較するために、ＦＥＴ３を用いる。ＦＥＴ３を用いる事で、Ａ点とＣ点の差分の信号がＢ点に転送される。Ｂ点に転送される信号は増倍率により変化する。ここで、全トランジスタの閾値電圧が０Ｖである状態であり、コンデンサ６、コンデンサ７の容量がＣであるとする。

全素子の接続関係は、ＡＰＤ１１のアノードは直流電源ＶＡＰＤと接続されている。
ＡＰＤ１１のカソードはＡ点と接続されている。Ａ点は電界効果トランジスタ（以下ＦＥＴと称することもある）１のソース、コンデンサ６の陽極、ＦＥＴ４のソース、ＦＥＴ３のソースに接続されている。コンデンサ６の陰極はＧＮＤに接続されている。ＦＥＴ１のゲートはパルス電圧源Ｖｒｅｓ１に接続されている。ＦＥＴ１のドレインは電圧源Ｖｒ１に接続されている。ＦＥＴ４のゲートはパルス電圧源Ｖｒｅｓ２に接続されている。ＦＥＴ４のドレインはＤ点に接続されており、Ｄ点は電圧源Ｖｒ１に接続されている。ＦＥＴ３のゲートはＣ点に接続されている。ＦＥＴ３のドレインはＢ点に接続されている。Ｃ点は、ＰＤ１２のカソードと、コンデンサ７の陽極、ＦＥＴ２のソースと接続されている。コンデンサ７の陰極はＧＮＤと接続されている。ＰＤ１２のアノードは直流電源ＶＰＤに接続されている。ＦＥＴ２のゲートはパルス電源Ｖｒｅｓ１に接続されている。
ＦＥＴ２のドレインは直流電源Ｖｒ１に接続されている。
Ｂ点は、コンデンサ８の陽極と、ＦＥＴ５のソースとＶｏｕｔ端子に接続されている。
コンデンサ８の陰極はＧＮＤに接続されている。ＦＥＴ５のゲートはパルス電圧源Ｖｒｅｓ３に接続されている。ＦＥＴ５のドレインは電圧源Ｖｒ２に接続されている。

ＦＥＴ１はＡ点の電位をＶｒ１まで充電するために用いられる。コンデンサ６はＡＰＤ１１により発生する光信号電流を蓄積するために用いられる。ＦＥＴ２はＣ点の電位をＶｒ１まで充電するために用いられる。コンデンサ７はＰＤ１２により発生する光信号電流を蓄積するために用いられる。ＦＥＴ３はＣ点とＡ点の電位を比較し、Ａ点の電位が大きい場合には、Ｂ点に電位差分の電荷を移動する役割を持っている。ＦＥＴ４は、Ａ点からＢ点に行く電荷量を制限する役割がある。この制限によって、Ｂ点には増倍率に比例した信号電荷が蓄積されることになる。ＦＥＴ５はＢ点の電位をＶｒ２まで充電するために用いられる。コンデンサ８はＡ点からＢ点に移動する電荷を蓄積するために用いられる。

「増倍率が１倍の場合」はＢ点に転送される信号電荷量は０となる。「増倍率が２倍の場合」はＢ点に転送される信号電荷量は（Ｖｒ１−Ｖｒｅｓ２）／Ｃである。「増倍率が３倍の場合」はＢ点に転送される信号電荷量は２×（Ｖｒ１−Ｖｒｅｓ２）／Ｃである。「増倍率が４倍の場合」はＢ点に転送される信号電荷量は３×（Ｖｒ１−Ｖｒｅｓ２）／Ｃである。このように、Ｂ点の信号電荷量は（増倍率−１）×（Ｖｒ１−Ｖｒｅｓ２）／Ｃとなり、増倍率を検出することが可能となる。

この動作を図２から図５により説明する。

図２は図１よりＦＥＴ４、ＦＥＴ３とＡＰＤ１１とＰＤ１２を含む回路を抜き出したものである。

全素子の接続関係を以下に示す。ＡＰＤ１１のアノードが直流電圧源ＶＡＰＤに接続されている。ＡＰＤ１１のカソードはＡ点に接続されている。Ａ点はコンデンサ６の陽極とＦＥＴ４のソースとＦＥＴ３のソースに接続されている。コンデンサ６の陰極はＧＮＤに接続されている。ＦＥＴ４のゲートはパルス電圧源Ｖｒｅｓ２に接続されている。ＦＥＴ４のドレインはＤ点に接続されており、Ｄ点は電圧源Ｖｒ１に接続されている。ＦＥＴ３のゲートはＣ点に接続されている。ＦＥＴ３のドレインはＢ点に接続されている。Ｃ点は、ＰＤ１２のカソードと接続されている。ＰＤ１２のアノードは直流電源ＶＰＤに接続されている。Ｂ点は、コンデンサ８の陽極と、Ｖｏｕｔの出力端子に接続されている。コンデンサ８の陰極はＧＮＤに接続されている。

コンデンサ６はＡＰＤ１１により発生する光信号電流を蓄積するために用いられる。ＦＥＴ３はＣ点とＡ点の電位を比較し、Ａ点の電位が大きい場合には、Ｂ点に電位差分の電荷を移動する役割を持っている。ＦＥＴ４は、Ａ点からＢ点に行く電荷量を制限する役割がある。この制限によって、Ｂ点には増倍率に比例した信号電荷が蓄積されることになる。コンデンサ８はＡ点からＢ点に移動する電荷を蓄積するために用いられる。

図３に図２のポテンシャル図を示す。ＡＤＰ１１は、光からの信号をＡ点に蓄積される電荷として出力する。またＰＤ１２は、光からの信号をＣ点のゲート電圧として出力する。ここで、Ａ点の電位をＶＡ、Ｃ点の電位をＶＣとする。

ここで、Ａ点とＣ点に同じ信号（マイナス電荷）が入力されれば、ＶＡとＶＣの電圧は同じだけ減少する。しかし、ＡＰＤは１以上の増倍率を取るため、｜ΔＶＡ｜≧｜ΔＶＣ｜となる。その際、｜ΔＶＡ｜−｜ΔＶＣ｜の電圧に相当する電荷（（｜ΔＶＡ｜−｜ΔＶＢ｜）／Ｃ）はＢ点へ転送される。このときに転送された信号（｜ΔＶＡ｜−｜ΔＶＢ｜）／Ｃ が出力となる。

ＶＡはＶＢと共に減少する。ＶＡがＶｒｅｓ２より小さくなるまでは、図３と同様に、図４のようにＡ点からＢ点へ電荷の転送が行われる。

ＶＡがＶｒｅｓ２より小さくなると、図５のようにＡ点の電荷はＤ点へ流れる。この状態になるとＡ点からＢ点への電荷の転送は終了する。これによりＡ点からＢ点へ転送された電荷の合計は段落番号００１８で示したように、「増倍率が１倍の場合」は転送される信号は０となり、「増倍率が２倍の場合」は転送される信号は（Ｖｒ１−Ｖｒｅｓ２）／Ｃの電荷量である。「増倍率が３倍の場合」は２×（Ｖｒ１−Ｖｒｅｓ２）／Ｃとなり、「増倍率が４倍の場合」は３×（Ｖｒ１−Ｖｒｅｓ２）／Ｃの電荷量となる。要するに信号は（増倍率−１）×（Ｖｒ１−Ｖｒｅｓ２）／Ｃとなり、増倍率をＶｏｕｔとして検出することが可能となる。

以上本発明につき、好適な実施例を挙げて種々説明したが、本発明はこの実施例に限定されるものではなく、発明の精神を逸脱しない範囲内で多くの改変を施し得るのはもちろんである。

本発明の実施形態で、アバランシェフォトダイオードによる増倍率の検出回路の回路図である。 図２は、図１よりＦＥＴ４，ＦＥＴ３とＡＰＤ１１とＰＤ１２を含む回路を抜き出したものである。 図３は、図２のポテンシャル図であり信号電荷の転送を表している。 図４は、図３のポテンシャル図の蓄積時間が経過した場合（ＶＡ＜Ｖｒｅｓ２）の図であり信号電荷の転送を表している。 図５は、図４のポテンシャル図の蓄積時間が経過した場合（ＶＡ≧Ｖｒｅｓ２）の図であり信号電荷の転送を表している。

符号の説明

１，２、３、４、５ ＮチャネルＭＯＳＦＥＴ
６、７、８ コンデンサ
１１ ＡＰＤ
１２ ＰＤ

Claims (1)

1. アバランシェフォトダイオードと、
   アバランシェフォトダイオードと同一光量を受光するように設けられ、増倍作用を有しないフォトダイオードと、
   アバランシェフォトダイオードから出力された増倍電流とフォトダイオードから出力された電流との差分に対応する電流量を出力するように設けられた比較手段と、
   を具備し、
   前記比較手段は、アバランシェフォトダイオードから出力される増倍電流を蓄える第１のコンデンサを電界効果トランジスタのソースに接続し、フォトダイオードから出力される電流を蓄える第２のコンデンサを電界効果トランジスタのゲートに接続し、ゲートとソースの電位差により発生するドレイン電流に基づいて、前記「アバランシェフォトダイオードから出力される増倍電流」と前記「フォトダイオードから出力された電流」を比較し増倍率を検出する手段を有することを特徴とするアバランシェフォトダイオードの増倍率検出回路。

Images