JP2744560B2 - 電荷検出回路 - Google Patents
電荷検出回路Info
- Publication number
- JP2744560B2 JP2744560B2 JP4280005A JP28000592A JP2744560B2 JP 2744560 B2 JP2744560 B2 JP 2744560B2 JP 4280005 A JP4280005 A JP 4280005A JP 28000592 A JP28000592 A JP 28000592A JP 2744560 B2 JP2744560 B2 JP 2744560B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- signal
- charge detection
- noise
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、低雑音特性を必要と
するＣＣＤ遅延素子や固体撮像素子の出力部に用いられ
る電荷検出回路に関するものである。
するＣＣＤ遅延素子や固体撮像素子の出力部に用いられ
る電荷検出回路に関するものである。
【０００２】
【従来の技術】映像信号の遅延に使われるＣＣＤ遅延素
子やビデオカメラに使われるＣＣＤ固体撮像素子の出力
部は、電位変化ΔＶ＝電荷量変化ΔＱ÷容量Ｃの関係を
利用して信号電荷を検出するようにしている。図３は、
従来のＣＣＤ固体撮像素子の出力部の構成を示す概略図
である。同図において、１は半導体基板である。２は電
荷検出部で、半導体基板１内に電位的に浮いた基板とは
反対導伝型の浮遊拡散層３と浮遊拡散層３の電位を定期
的にリセットするリセット用ＦＥＴ４とから構成されて
いる。５は出力バッファ回路で、ＭＯＳＦＥＴを用いた
２段ソースフォロワで形成されている。６は電荷検出部
２と出力バッファ回路５とを接続する配線である。
子やビデオカメラに使われるＣＣＤ固体撮像素子の出力
部は、電位変化ΔＶ＝電荷量変化ΔＱ÷容量Ｃの関係を
利用して信号電荷を検出するようにしている。図３は、
従来のＣＣＤ固体撮像素子の出力部の構成を示す概略図
である。同図において、１は半導体基板である。２は電
荷検出部で、半導体基板１内に電位的に浮いた基板とは
反対導伝型の浮遊拡散層３と浮遊拡散層３の電位を定期
的にリセットするリセット用ＦＥＴ４とから構成されて
いる。５は出力バッファ回路で、ＭＯＳＦＥＴを用いた
２段ソースフォロワで形成されている。６は電荷検出部
２と出力バッファ回路５とを接続する配線である。
【０００３】また、ＣFDは浮遊拡散層３の容量、ＣLNは
配線６の配線容量、ＣINは出力バッファ回路５の入力容
量を示し、ＶＤＤは出力バッファ回路５の電源、ＶＧは
出力バッファ回路５を構成する２段ソースフォロワのロ
ードＦＥＴ用ゲート電圧、ＶＲＤは電荷検出部２のリセ
ット電位を示す。φＲはリセット用ＦＥＴを制御するリ
セットパルスである。
配線６の配線容量、ＣINは出力バッファ回路５の入力容
量を示し、ＶＤＤは出力バッファ回路５の電源、ＶＧは
出力バッファ回路５を構成する２段ソースフォロワのロ
ードＦＥＴ用ゲート電圧、ＶＲＤは電荷検出部２のリセ
ット電位を示す。φＲはリセット用ＦＥＴを制御するリ
セットパルスである。
【０００４】図４（ａ）はＣＣＤ固体撮像素子の出力信
号波形を示し、（ｂ）は出力信号波形をサンプルホール
ド（以下Ｓ／Ｈと記す）した波形を示す。上記のように
構成された従来のＣＣＤ固体撮像素子の出力部動作につ
いて以下説明する。まず、リセット用ＦＥＴ４をオンに
して浮遊拡散層３の電位を一定のリセット電位ＶＲＤに
保つ。その後、このリセット用ＦＥＴ４をオフにする。
ホトダイオードで光電変換されて生じた信号電荷は，図
示しない垂直転送ＣＣＤおよび水平転送ＣＣＤによって
順次浮遊拡散層３に転送される。浮遊拡散層３の電位は
信号電荷によってリセット電位ＶＲＤから変化し、この
電位変化が、出力バッファ５を通して出力される。
号波形を示し、（ｂ）は出力信号波形をサンプルホール
ド（以下Ｓ／Ｈと記す）した波形を示す。上記のように
構成された従来のＣＣＤ固体撮像素子の出力部動作につ
いて以下説明する。まず、リセット用ＦＥＴ４をオンに
して浮遊拡散層３の電位を一定のリセット電位ＶＲＤに
保つ。その後、このリセット用ＦＥＴ４をオフにする。
ホトダイオードで光電変換されて生じた信号電荷は，図
示しない垂直転送ＣＣＤおよび水平転送ＣＣＤによって
順次浮遊拡散層３に転送される。浮遊拡散層３の電位は
信号電荷によってリセット電位ＶＲＤから変化し、この
電位変化が、出力バッファ５を通して出力される。
【０００５】図４に示すように、出力信号波形は、浮遊
拡散層３がリセット電位ＶＲＤにリセットされるリセッ
ト期間ＴＲ、リセットから信号電荷が流入するまでのフ
ィードスルー期間Ｔ１、信号電荷が流入する信号期間Ｔ
２からなる。信号電荷は、水平転送期間Ｔｃを１画素分
（ホトダイオード１個分）として、全画素が時系列的に
出力される。
拡散層３がリセット電位ＶＲＤにリセットされるリセッ
ト期間ＴＲ、リセットから信号電荷が流入するまでのフ
ィードスルー期間Ｔ１、信号電荷が流入する信号期間Ｔ
２からなる。信号電荷は、水平転送期間Ｔｃを１画素分
（ホトダイオード１個分）として、全画素が時系列的に
出力される。
【０００６】このような出力部において、信号電荷をＱ
S と出力信号ＶＯの関係は、センス容量をＣS 、出力バ
ッファ回路の電圧ゲインをＧとすると、( 数１) に示す
ようになる。
S と出力信号ＶＯの関係は、センス容量をＣS 、出力バ
ッファ回路の電圧ゲインをＧとすると、( 数１) に示す
ようになる。
【０００７】
【数１】ＶＯ＝Ｇ・ＱS ／ＣS また、センス容量ＣS は、浮遊拡散層３の容量ＣFD、配
線６の配線容量ＣLN、出力バッファ回路の入力容量ＣIN
との間に（数２）に示す関係がある。
線６の配線容量ＣLN、出力バッファ回路の入力容量ＣIN
との間に（数２）に示す関係がある。
【０００８】
【数２】ＣS ＝ＣFD＋ＣLN＋ＣIN したがって、ＣＣＤ固体撮像素子の出力部の感度は（数
３）に示すようになる。
３）に示すようになる。
【０００９】
【数３】感度＝ＶＯ／ＱS ＝Ｇ／ＣS ＝Ｇ／（ＣFD＋Ｃ
LN＋ＣIN）
LN＋ＣIN）
【００１０】
【発明が解決しようとする課題】上記した従来のＣＣＤ
固体撮像素子の出力部の構成では、電荷検出部２のリセ
ット動作によって発生するリセット雑音や出力バッファ
５を構成するＭＯＳＦＥＴの雑音が発生するため、電荷
検出の基準電位となるフィードスルー期間Ｔ１における
出力信号のレベル（以下、フィードスルーレベルと呼
ぶ）が、これらの雑音ｖn1、ｖn2によって変化する。従
来のＣＣＤ固体撮像素子の出力部は、電荷をフィードス
ルーレベルを基準電位（＝リセット電位ＶＲＤ）とした
電位変化として検出するので、出力信号をサンプルホー
ルドして得られた信号は本来の信号ｖ S1，ｖS2，ｖS3に
雑音ｖn1，ｖn2が含まれＳ／Ｎ比が劣化するという問題
点があった。
固体撮像素子の出力部の構成では、電荷検出部２のリセ
ット動作によって発生するリセット雑音や出力バッファ
５を構成するＭＯＳＦＥＴの雑音が発生するため、電荷
検出の基準電位となるフィードスルー期間Ｔ１における
出力信号のレベル（以下、フィードスルーレベルと呼
ぶ）が、これらの雑音ｖn1、ｖn2によって変化する。従
来のＣＣＤ固体撮像素子の出力部は、電荷をフィードス
ルーレベルを基準電位（＝リセット電位ＶＲＤ）とした
電位変化として検出するので、出力信号をサンプルホー
ルドして得られた信号は本来の信号ｖ S1，ｖS2，ｖS3に
雑音ｖn1，ｖn2が含まれＳ／Ｎ比が劣化するという問題
点があった。
【００１１】したがって、この発明の目的は、低雑音の
ＣＣＤ固体撮像素子の出力部を形成する電荷検出回路を
提供することである
ＣＣＤ固体撮像素子の出力部を形成する電荷検出回路を
提供することである
【００１２】
【課題を解決するための手段】この発明の電荷検出回路
は、電荷検出部と、電荷検出部の出力信号を入力する出
力バッファ回路と、電荷検出部の電位がリセットされ信
号電荷が流入するまでの期間の出力信号をサンプリング
して保持するサンプルホールド回路と、サンプルホール
ド回路の出力を入力する反転増幅回路と、電荷検出部と
出力バッファ回路とを接続する配線と並行に形成された
導体を備え、この導体と反転増幅回路の出力側とを接続
している。
は、電荷検出部と、電荷検出部の出力信号を入力する出
力バッファ回路と、電荷検出部の電位がリセットされ信
号電荷が流入するまでの期間の出力信号をサンプリング
して保持するサンプルホールド回路と、サンプルホール
ド回路の出力を入力する反転増幅回路と、電荷検出部と
出力バッファ回路とを接続する配線と並行に形成された
導体を備え、この導体と反転増幅回路の出力側とを接続
している。
【００１３】
【作用】この発明の構成によれば、サンプルホールド回
路は電荷検出部の電位がリセットされ信号電荷が流入す
るまでの期間の出力信号をサンプリングするので、雑音
がホールドされ、反転増幅回路の出力における雑音に対
する配線と導体間の等価的なセンス容量は増加される
が、信号については雑音と相関がないので、配線と導体
間の等価的なセンス容量は変化しない。このため、反転
増幅回路のゲイン大きくすることによって、信号に対す
る感度は保持したまま雑音に対する感度のみを著しく低
下させてＳ／Ｎ比を上げることができる。
路は電荷検出部の電位がリセットされ信号電荷が流入す
るまでの期間の出力信号をサンプリングするので、雑音
がホールドされ、反転増幅回路の出力における雑音に対
する配線と導体間の等価的なセンス容量は増加される
が、信号については雑音と相関がないので、配線と導体
間の等価的なセンス容量は変化しない。このため、反転
増幅回路のゲイン大きくすることによって、信号に対す
る感度は保持したまま雑音に対する感度のみを著しく低
下させてＳ／Ｎ比を上げることができる。
【００１４】
【実施例】以下この発明の実施例を図面を参照しながら
説明する。図１は、この発明の実施例であるＣＣＤ固体
撮像素子の出力部を形成する電荷検出回路の構成を示す
概略図で、同図において、従来例を示す図３と同符号を
付したものは同じものを示す。この実施例は、従来例に
対してサンプルホールド回路７、反転増幅回路８、導体
９が別途設けられている。
説明する。図１は、この発明の実施例であるＣＣＤ固体
撮像素子の出力部を形成する電荷検出回路の構成を示す
概略図で、同図において、従来例を示す図３と同符号を
付したものは同じものを示す。この実施例は、従来例に
対してサンプルホールド回路７、反転増幅回路８、導体
９が別途設けられている。
【００１５】サンプルホールド回路７は、電荷検出部２
の電位がリセットされ信号電荷が流入するまでの期間
（図４に示すＴ１）の出力信号をサンプリングして保持
する。反転増幅回路８はサンプルホールド回路７の出力
が入力しこれを反転増幅する。導体９は電荷検出部２と
出力バッファ回路５の入力とを接続する配線６と並行に
形成された導体で、反転増幅回路８の出力側に接続され
ている。この実施例の場合、導体９は配線６の下層に形
成されている。
の電位がリセットされ信号電荷が流入するまでの期間
（図４に示すＴ１）の出力信号をサンプリングして保持
する。反転増幅回路８はサンプルホールド回路７の出力
が入力しこれを反転増幅する。導体９は電荷検出部２と
出力バッファ回路５の入力とを接続する配線６と並行に
形成された導体で、反転増幅回路８の出力側に接続され
ている。この実施例の場合、導体９は配線６の下層に形
成されている。
【００１６】図１において、従来例を示す図３と同様
に、ＣFDは浮遊拡散層３の容量、ＣLNは配線６と導体９
間の配線容量、ＣINは出力バッファ回路５の入力容量を
示し、ＶＤＤは出力バッファ回路５の電源、ＶＧは出力
バッファ回路５を構成する２段ソースフォロワのロード
ＦＥＴ用ゲート電圧、ＶＲＤは電荷検出部２のリセット
電位、φＲはリセット用ＦＥＴを制御するリセットパル
ス、φＳＨはサンプルホールド回路７の制御パルスを示
す。
に、ＣFDは浮遊拡散層３の容量、ＣLNは配線６と導体９
間の配線容量、ＣINは出力バッファ回路５の入力容量を
示し、ＶＤＤは出力バッファ回路５の電源、ＶＧは出力
バッファ回路５を構成する２段ソースフォロワのロード
ＦＥＴ用ゲート電圧、ＶＲＤは電荷検出部２のリセット
電位、φＲはリセット用ＦＥＴを制御するリセットパル
ス、φＳＨはサンプルホールド回路７の制御パルスを示
す。
【００１７】以上のように構成された電荷検出回路を用
いたＣＣＤ固体撮像素子の出力部の動作について説明す
る。まず、この発明の原理となる容量についての考え方
を図２を用いて説明する。図２（ａ）に示すように、容
量Ｃの他端子をＤＣ電位に固定したとき、信号ＶＩＮか
らみた等価容量Ｃeq1 は（数４）に示すようになる。
いたＣＣＤ固体撮像素子の出力部の動作について説明す
る。まず、この発明の原理となる容量についての考え方
を図２を用いて説明する。図２（ａ）に示すように、容
量Ｃの他端子をＤＣ電位に固定したとき、信号ＶＩＮか
らみた等価容量Ｃeq1 は（数４）に示すようになる。
【００１８】
【数４】 Ｃeq1 ＝ΔＱ／ΔＶＩＮ＝Ｃ・（ＶＩＮ−０）／ＶＩＮ＝Ｃ 一方、図２（ｂ）に示すように、容量Ｃの他端子にＡ・
ＶＩＮの信号が接続されたとき、信号ＶＩＮからみた容
量Ｃeq2 は（数５）に示すようになる。
ＶＩＮの信号が接続されたとき、信号ＶＩＮからみた容
量Ｃeq2 は（数５）に示すようになる。
【００１９】
【数５】 Ｃeq2 ＝ΔＱ／ΔＶＩＮ＝Ｃ・（ＶＩＮ−Ａ・ＶＩＮ）／ＶＩＮ ＝（１−Ａ）・Ｃ 電荷検出の基本動作は従来例と同様であるが、雑音ｖn
と信号ｖs に対するセンス容量は以下のようになる。サ
ンプルホールド回路７は電荷検出部２の電位がリセット
され信号電荷が流入するまでの期間（図４に示す）の出
力信号をサンプリングするので、雑音ｖn がホールドさ
れ、反転増幅回路８の電圧ゲインをＢ（Ｂ＞Ｏ）とする
と、反転増幅回路８の出力は−Ｂ・ｖn となる。したが
って、（数５）により雑音ｖn に対する配線６と導体９
問の等価的な配線容量は（１＋Ｂ）・ＣLNとなり、セン
ス容量は（数６）、感度は（数７）に示すようになる。
と信号ｖs に対するセンス容量は以下のようになる。サ
ンプルホールド回路７は電荷検出部２の電位がリセット
され信号電荷が流入するまでの期間（図４に示す）の出
力信号をサンプリングするので、雑音ｖn がホールドさ
れ、反転増幅回路８の電圧ゲインをＢ（Ｂ＞Ｏ）とする
と、反転増幅回路８の出力は−Ｂ・ｖn となる。したが
って、（数５）により雑音ｖn に対する配線６と導体９
問の等価的な配線容量は（１＋Ｂ）・ＣLNとなり、セン
ス容量は（数６）、感度は（数７）に示すようになる。
【００２０】
【数６】ＣS ＝ＣFD＋（１＋Ｂ）・ＣLN＋ＣIN
【００２１】
【数７】雑音に対する感度＝Ｇ／［ＣFD＋（１＋Ｂ）・
ＣLN＋ＣIN］ 一方、信号ｖs については、雑音と相関がないので、配
線６と導体９問の等価的な配線容量はＣLNとなり、セン
ス容量は（数２）と変わらない。したがって、信号に対
する感度と雑音に対する感度比は（数８）に示すように
なり、反転増幅回路８の電圧ゲインＢを大きくすること
によりＳ／Ｎ比が（数９）に示すように改善される。
ＣLN＋ＣIN］ 一方、信号ｖs については、雑音と相関がないので、配
線６と導体９問の等価的な配線容量はＣLNとなり、セン
ス容量は（数２）と変わらない。したがって、信号に対
する感度と雑音に対する感度比は（数８）に示すように
なり、反転増幅回路８の電圧ゲインＢを大きくすること
によりＳ／Ｎ比が（数９）に示すように改善される。
【００２２】
【数８】信号に対する感度：雑音に対する感度 ＝１／（ＣFD＋ＣLN＋ＣIN）：１／〔ＣFD＋（１＋Ｂ）
・ＣLN＋ＣIN〕
・ＣLN＋ＣIN〕
【００２３】
【数９】Ｓ／Ｎ比＝２０Ｌｏｇ〔１＋Ｂ・ＣLN／（ＣFD
＋ＣLN＋ＣIN）〕 上記したように、この実施例によれば、サンプルホール
ド回路７は電荷検出部２の電位がリセットされ信号電荷
が流入するまでの期間の出力信号をサンプリングするの
で、雑音ｖn がホールドされ、反転増幅回路８の出力に
おける雑音ｖnに対する配線６と導体９間の等価的なセ
ンス容量は増加されるが、信号ｖs については雑音ｖn
と相関がないので、配線６と導体９間の等価的なセンス
容量は変化しない。このため、反転増幅回路８のゲイン
大きくすることによって、信号に対する感度は保持した
ままで、雑音に対する感度のみを著しく低下させてＳ／
Ｎ比を上げることができる。したがって、この実施例回
路をＣＣＤ固体撮像素子の出力部に使用すれば、低雑音
の出力部を構成することができる。
＋ＣLN＋ＣIN）〕 上記したように、この実施例によれば、サンプルホール
ド回路７は電荷検出部２の電位がリセットされ信号電荷
が流入するまでの期間の出力信号をサンプリングするの
で、雑音ｖn がホールドされ、反転増幅回路８の出力に
おける雑音ｖnに対する配線６と導体９間の等価的なセ
ンス容量は増加されるが、信号ｖs については雑音ｖn
と相関がないので、配線６と導体９間の等価的なセンス
容量は変化しない。このため、反転増幅回路８のゲイン
大きくすることによって、信号に対する感度は保持した
ままで、雑音に対する感度のみを著しく低下させてＳ／
Ｎ比を上げることができる。したがって、この実施例回
路をＣＣＤ固体撮像素子の出力部に使用すれば、低雑音
の出力部を構成することができる。
【００２４】
【発明の効果】この発明の電荷検出回路によれば、サン
プルホールド回路は電荷検出部の電位がリセットされ信
号電荷が流入するまでの期間の出力信号をサンプリング
するので、雑音がホールドされ、反転増幅回路の出力に
おける雑音に対する配線と導体間の等価的なセンス容量
は増加されるが、信号については雑音と相関がないの
で、配線と導体間の等価的なセンス容量は変化しない。
このため、反転増幅回路のゲイン大きくすることによっ
て、信号に対する感度は保持したまま雑音に対する感度
のみを著しく低下させてＳ／Ｎ比を上げることができ、
低雑音のＣＣＤ固体撮像素子の出力部を構成することが
できる。
プルホールド回路は電荷検出部の電位がリセットされ信
号電荷が流入するまでの期間の出力信号をサンプリング
するので、雑音がホールドされ、反転増幅回路の出力に
おける雑音に対する配線と導体間の等価的なセンス容量
は増加されるが、信号については雑音と相関がないの
で、配線と導体間の等価的なセンス容量は変化しない。
このため、反転増幅回路のゲイン大きくすることによっ
て、信号に対する感度は保持したまま雑音に対する感度
のみを著しく低下させてＳ／Ｎ比を上げることができ、
低雑音のＣＣＤ固体撮像素子の出力部を構成することが
できる。
【図１】この発明の実施例である電荷検出回路をＣＣＤ
固体撮像素子の出力部に使用した場合の構成を示す概略
図である。
固体撮像素子の出力部に使用した場合の構成を示す概略
図である。
【図２】この発明の原理となる容量に対する考えを説明
する図である。
する図である。
【図３】従来のＣＣＤ固体撮像素子の出力部の構成を示
す概略図である。
す概略図である。
【図４】ＣＣＤ固体撮像素子の出力部の出力信号波形を
示す図である。
示す図である。
１ 半導体基板 ２ 電荷検出部 ３ 浮遊拡散層 ４ リセット用ＦＥＴ ５ 出力バッファ回路 ６ 配線 ７ サンプルホールド回路 ８ 反転増幅回路 ９ 導体
Claims (1)
- 【請求項１】 電荷検出部と、前記電荷検出部の出力信
号を入力する出力バッファ回路と、前記電荷検出部の電
位がリセットされ信号電荷が流入するまでの期間の出力
信号をサンプリングして保持するサンプルホールド回路
と、前記サンプルホールド回路の出力信号を入力する反
転増幅回路と、前記電荷検出部と前記出力バッファ回路
とを接続する配線と並行に形成された導体とを備え、前
記導体と前記反転増幅回路の出力側とを接続したことを
特徴とする電荷検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4280005A JP2744560B2 (ja) | 1992-10-19 | 1992-10-19 | 電荷検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4280005A JP2744560B2 (ja) | 1992-10-19 | 1992-10-19 | 電荷検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06132321A JPH06132321A (ja) | 1994-05-13 |
| JP2744560B2 true JP2744560B2 (ja) | 1998-04-28 |
Family
ID=17618980
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4280005A Expired - Fee Related JP2744560B2 (ja) | 1992-10-19 | 1992-10-19 | 電荷検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2744560B2 (ja) |
-
1992
- 1992-10-19 JP JP4280005A patent/JP2744560B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06132321A (ja) | 1994-05-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2965777B2 (ja) | 固体撮像装置 | |
| CN107333074B (zh) | 成像装置、成像方法及图像传感器读取方法 | |
| US7791657B2 (en) | Dynamic range enhancement scheme for imagers | |
| US6064431A (en) | Photoelectric conversion device | |
| US7278577B2 (en) | Image input system | |
| US20150172573A1 (en) | Reset noise reduction with feedback | |
| JP2000031450A (ja) | 固体撮像装置 | |
| US6498332B2 (en) | Solid-state image sensing device | |
| JP2009527192A (ja) | 傾斜付き転送ゲート・クロックを使用するａ／ｄコンバータ | |
| US7557848B2 (en) | Solid-state image pickup device including switched capacitor amplifier | |
| US4719512A (en) | Noise cancelling image sensor | |
| JPH05252445A (ja) | 増幅型固体撮像装置 | |
| US4945418A (en) | Solid state image pickup apparatus with charge storage device | |
| JP2003046864A (ja) | 固体撮像装置およびその駆動方法 | |
| US8045028B1 (en) | Six transistor (6T) pixel architecture | |
| JP2000022118A (ja) | 撮像装置 | |
| JP3836911B2 (ja) | 固体撮像装置 | |
| US6831486B1 (en) | Charge detection node with variable conversion gain and kTC noise suppression | |
| JP2744560B2 (ja) | 電荷検出回路 | |
| US20080157151A1 (en) | CMOS image sensor | |
| JPH10136266A (ja) | 固体撮像装置 | |
| JP2002290835A (ja) | 固体撮像装置 | |
| JP3540514B2 (ja) | Ｃｃｄ電荷検出回路 | |
| US7936388B2 (en) | Apparatus and a method for low noise sensing | |
| JP4566013B2 (ja) | 撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |