JP2008245057A

JP2008245057A - アバランシェフォトダイオードの増倍率制御回路

Info

Publication number: JP2008245057A
Application number: JP2007084830A
Authority: JP
Inventors: Masahiro Akiyama; 正弘秋山; Kazuaki Sawada; 和明澤田
Original assignee: Toyohashi University of Technology NUC; Institute of National Colleges of Technologies Japan
Current assignee: Toyohashi University of Technology NUC; Institute of National Colleges of Technologies Japan
Priority date: 2007-03-28
Filing date: 2007-03-28
Publication date: 2008-10-09

Abstract

【課題】アバランシェフォトダイオード（ＡＰＤ）の増倍率を制御できる回路を提供すること
【解決手段】撮像素子の光電変換膜として用いられるアバランシェフォトダイオードと、アバランシェフォトダイオードのアノード側へ直流電圧を印加する第一の電源と、アバランシェフォトダイオードから出力される電荷を蓄え、また出力する「信号読み出し回路」と、信号読み出し回路への直流電源を印加する第２の電源と、信号読み出し回路への交流電源を印加する第３の電源と、「信号読み出し回路からの入力信号」を元に「アバランシェフォトダイオードの増倍率変化を目的とした信号読み出し回路への電圧を加える第２の電源、及び第３の電源」を自動的に制御する「制御回路」とを具備する。
【選択図】図５

Description

この発明は、撮像装置に用いられるアバランシェフォトダイオードの増倍率を制御するための回路に関する。

アバランシェフォトダイオード（以下、単にＡＰＤと称する場合がある）は、半導体を用いた素子である。その構造は、Ｐ型領域とＮ型領域を持っている。またＰ型領域とＮ型領域の間には、空乏領域が存在しており、その空乏領域で２つの役割を行う。１つ目は、光電変換である。２つ目は、信号増倍である。通常、ＡＰＤは単一の電源で動作する。その動作電圧は、とても大きい逆バイアス電圧（Ｐ型領域側にマイナス電圧、Ｎ型領域側にプラス電圧）である。

その動作は、光電変換だけでなく、信号増倍の動作も含んでいるため、「小さな入力信号」も「大きな出力信号」として取り出すことができる事を特徴としている。
また信号増倍現象（アバランシェ増倍現象）は、Ｓｉでは２×１０＾５Ｖ／ｃｍ、Ｇｅでは１×１０＾５Ｖ／ｃｍあたりの電界強度から発生する。

ＡＰＤの増倍率は、ＡＰＤに印加される逆バイアス電圧によって決定される。そのため従来は、ＡＰＤ単体の電圧を制御することで増倍率制御を行っている（例えば、特許文献１参照）。

しかし、ＡＰＤは、高感度化・広ダイナミックレンジ化を目的とした固体撮像装置に用いられる（例えば、特許文献２参照）。撮像素子で用いる場合、各画素でのＡＰＤを最適な増倍率で用いるのが理想であるが、そのためには、ＡＰＤ単体の電圧を制御するだけでは不十分であり、各画素の増倍率を制御できる新しいシステムが必要となる。

ところで、各画素の増倍率を制御する方法として、特許文献３に示すような方法が既に知られている。この方法では、ＡＰＤの増倍率は、基準光を入力した場合の、出力地をＡ／Ｄ変換し、出力されたデジタル信号より、電源の大きさを調節している。ここで、電源は直流電源一つである。

特開平５−１４０８６号公報特開平１１−１０３０８９号公報特開２００３−２９８１０１号公報

特許文献２に開示されている方法は、ＡＰＤを光センサとして用いる場合を想定していると考えられ、したがって直流動作時の増倍率の設定を行っているに過ぎない。

このように、特許文献２に開示されている方法では、ＡＰＤを撮像装置に用いる場合のように、直流と交流を合わせた状態で増倍率の制御をすることができないため、撮像装置に用いた場合において画素ごとに増倍率の制御を実行可能なシステムが望まれていると言う課題がある。

そこで、本発明は上記課題を解決するためになされ、その目的とするところは、ＡＰＤを撮像装置に用いた場合において画素ごとに増倍率の制御ができるシステムを提供することにある。

本発明にかかるアバランシェフォトダイオードの増倍率制御回路によれば、撮像素子の光電変換膜として用いられるアバランシェフォトダイオードと、アバランシェフォトダイオードのアノード側へ直流電圧を印加する第一の電源と、アバランシェフォトダイオードから出力される電荷を蓄え、また出力する「信号読み出し回路」と、信号読み出し回路への直流電源を印加する第２の電源と、信号読み出し回路への交流電源を印加する第３の電源と、「信号読み出し回路からの入力信号」を元に「アバランシェフォトダイオードの増倍率変化を目的とした信号読み出し回路への電圧を加える第２の電源、及び第３の電源」を自動的に制御する「制御回路」とを具備する。

また、アバランシェフォトダイオードのカソード側に逆バイアス電圧を印加するとともに、コンデンサを充放電させるために、ソース側がアバランシェフォトダイオードのカソード側に接続された電界効果トランジスタが設けられ、前記第２の電源は、電界効果トランジスタの動作をオン−オフするために、電界効果トランジスタのゲートに接続され、パルス電圧を出力するように設けられ、前記第３の電源は、電界効果トランジスタのドレインに接続されて設けられ、コンデンサに蓄積された信号を外部に取り出すために用いる、ソースフォロワアンプのドライバトランジスタが設けられ、ソースフォロワアンプの負荷抵抗として用いられる抵抗が設けられ、前記制御回路は、ソースフォロワアンプから取り出される電圧を測定し、該測定した電圧に基づき、電圧が小さいほど第２の電源部の出力電圧及び第３の電源の出力電圧を上げ、電圧が大きい少ないほど第２の電源部の出力電圧及び第３の電源の出力電圧を下げるように自動的に制御するように設けられていることを特徴とする。

本発明では、ＡＰＤの増倍率を各画素で設定することが可能となる。固体撮像素子の受光部としてＡＰＤを用いた場合、ＡＰＤの増倍率を各画素で制御出来ることが求められる。しかし、従来のＡＰＤ増倍率の制御方法は、全画素のＡＰＤに対して直流電圧を加える電源一つでの制御方法であるため、各画素のＡＰＤに加える電圧を制御することは不可能である。ここで、本発明では、全画素のＡＰＤに対して直流電圧を加える電源に加えて、信号読み出し回路に加えられる電源をＡＰＤの増倍率制御に応用することで、各画素での増倍率制御を可能としている。これが従来にはなかった優れた効果である。

本発明では、各画素の増倍率を制御する手段を提案する。制御する手法はＡＰＤの増倍率がＡＰＤに印加される電圧に依存している特長を利用する。

固体撮像素子の光電変換膜にＡＰＤを用いた場合、ＡＰＤは図１の回路構成となる。ＡＰＤのカソード側には電界効果トランジスタ（以下、単にＦＥＴと称する場合もある）のソースが接続され、ＡＰＤのアノード側にはＡＰＤに逆バイアス電圧を印加するための直流電源ＶＰが接続され、ＡＰＤのアノード側にはＡＰＤに逆バイアス電圧を印加するための直流電源ＶＰが接続されている。ＦＥＴのゲートには、電界効果トランジスタの動作をオンーオフするための、パルス電圧を出力する電源ＶＲＰが接続され、ドレインには、トランジスタのソースへの電荷充電のために電源ＶＲが接続されている。この場合、ＡＰＤに加えられる電圧（ＶＡＰＤ）はＶＲ＋ＶＰとなる（ここでＶＲＰ＝ＶＰであるとする）。ＡＰＤの増倍率はＡＰＤに印加される電圧で決定されるので、ＶＲの変化はＡＰＤの増倍率の変化となる。

図２に図１をエネルギーバンド・イメージ図（高増倍率用動作）で表した場合を示す。図２より、ＶＡＰＤにはＶＰ＋Ｖｒ１の電圧が印加されていることが分かる。

また、図３に図１をエネルギーバンド・イメージ図（低増倍率用動作）で表した場合を示す。図３よりＶＡＰＤにはＶＰ＋Ｖｒ２の電圧が印加されていることが分かる。

図２及び図３より、充電電圧Ｖｒ（ここではＶｒ１およびＶｒ２）がＡＰＤへの印加電圧（ＶＡＰＤ）に大きく影響していることがわかる。

そこで、我々はＶＲを変化させることで増倍率を変化させる方法を提案した。ＶＲ及びＶＲＰはＶＰと比べると低電圧であり、電圧の変更が容易であることから、ＡＰＤの増倍率を制御するのに適している。

図１に示した回路に基づく実験を行ったので、以下にその内容を記す。

実験で用いたＡＰＤは浜松ホトニクス製Ｓ２３８１である。図１の回路構成を製作し、ＡＰＤの増倍率がＶＲにより変化することを確認した。ここでは、２０ｕＷの光を入射した。

図４に図１ＶＲ及びＶＲＰを変化させた（ここでＶＲＰ＝ＶＲとする）場合のＶＡの信号変化ΔＶＡ（取得信号量）を示す。ここで、ＶＰは７８Ｖ、Ａ点の電圧はＶＡである。図４より、ＶＡの値はＶＲの値と共に増加していることがわかる。例えば、ＶＲ＝３．５Ｖで動作させた場合、ΔＶＡ＝２．４Ｖであり、またＶＲ＝７Ｖで動作させた場合、ΔＶＡ＝４．２Ｖであった。

図４の結果より、ΔＶＡ（取得信号量）はＶＲの大きさと共に変化し、ＶＲを制御することでΔＶＡを変化させることが可能であることが確認できた。ここで、ΔＶＡの値は、入力（入射光量）と増倍率に比例した値である。図４の結果は、ＶＲを制御することでＡＰＤの増倍率を制御していることを意味する。

ここで、ＶＲ＝Ｖｒ１＝７Ｖ、ＶＲＰ＝Ｖｒｅｓ１＝７Ｖでの動作を、高増倍率用動作とし、ＶＲ＝Ｖｒ２＝３．５Ｖ、ＶＲＰ＝Ｖｒｅｓ２＝３．５Ｖでの動作を、低増倍率用動作とすると、「高増倍率用動作」の方が、「低増倍率用動作」と比べて、ΔＶＡが大きいことが分かる。このことから、ＶＲおよびＶＲＰを「低増倍率用動作」と「高増倍率用動作」を、切り替えることによりＡＰＤの増倍率を制御できることがわかる。

図５に制御回路とＡＰＤの関係を表した概略図を示す。ＡＰＤは第１の電源と信号読み出し回路に接続されている。制御回路は信号読み出し回路と第２の電源、第３の電源と接続されている。信号読み出し回路からの出力値より、第２の電源、第３の電源の値を決定する。この第２の電源、第３の電源がＶＲとＶＲＰに対応している。

図６にＡＰＤの増倍率制御回路の具体例を示し、以下にＡＰＤの増倍率制御回路の具体例について説明する。

図６には２種類に電圧が切り替えられるように「Ｖｒ１、Ｖｒｅｓ１（高増倍率用動作）」及び「Ｖｒ２、Ｖｒｅｓ２（低増倍率用動作）」が設定されている（ここでは２種類の切り替えを例に出しているが、３種類４種類の場合も同様の方法で実現が可能である。）

ＡＰＤ１３のアノード側には直流電源ＶＰが接続されており、ＡＰＤ１３が受光信号を増倍するように制御する。ここでＶＰの値は一定とする。ＡＰＤ１３のカソード側には、コンデンサ３が接続されており、このコンデンサ３がＡＰＤ１３から出力された受光信号を蓄積する。また、ＡＰＤ１３のカソードとコンデンサ３との間にはＦＥＴ１のソースとＦＥＴ２のゲートが接続されている。ＦＥＴ２のドレインはＶＤＤ２と接続しており、ＦＥＴ２のソースはＶＯＵＴと抵抗４と接続している。ＦＥＴ１のドレインにはＥ点接続しており、Ｅ点はＦＥＴ１１とＦＥＴ１２のソースが接続されている。ＦＥＴ１１のドレインには直流電源Ｖｒ１が接続されている。ＦＥＴ１２のドレインには直流電源Ｖｒ２が接続している。これよりＦＥＴ１のドレインはＦＥＴ１１またはＦＥＴ１２を介して直流電源Ｖｒ１またはＶｒ２に接続されている。ＦＥＴ１のゲートはＤ点に接続しており、Ｄ点はＦＥＴ９のドレインとＦＥＴ１０のドレインと接続している。ＦＥＴ９のソースはパルス電圧源Ｖｒｅｓ２と接続されている。ＦＥＴ１０のソースはパルス電圧源Ｖｒｅｓ１と接続されている。これよりＦＥＴ１のゲートにＦＥＴ１１またはＦＥＴ１２を介してパルス電圧源Ｖｒｅｓ１またはＶｒｅｓ２と接続している。

Ｖｒｅｓ１またはＶｒｅｓ２によってＦＥＴ１がオンになったときはＦＥＴ１のソースの電位は、Ｖｒ１またはＶｒ２の値まで充電される。ＡＰＤ１３の増倍率はＡ点が充電される電位（ＶＡ＝Ｖｒ１またはＶｒ２）により決定されるため、Ａに充電する電位を選択（Ｖｒ１またはＶｒ２）することで、ＡＰＤ１３の増倍率が希望の値となるように制御できる。「Ｖｒ１とＶｒｅｓ１」または「Ｖｒ２とＶｒｅｓ２」はどちらかが動作できるように、ＦＥＴ９、ＦＥＴ１０、ＦＥＴ１１、ＦＥＴ１２により切り替えている。切り替えはＦＥＴ９、ＦＥＴ１０、ＦＥＴ１１、ＦＥＴ１２のゲート信号で行われる。

ＦＥＴ１０及びＦＥＴ１１のゲートはＦＥＴ７とＦＥＴ８によるインバータの出力（Ｃ点）と接続されている。また、ＦＥＴ９及びＦＥＴ１２のゲートはＣ点ＦＥＴ５とＦＥＴ６によるインバータの出力（Ｂ点）と接続されている。ここでＦＥＴ７のドレインはＶＤＤ１と接続しており、ＦＥＴ７のソースはＦＥＴ８のドレインとＣ点に接続している。ＦＥＴ８のソースはＧＮＤに接続されている。ここでＦＥＴ５のドレインはＶＤＤ２と接続しており、ＦＥＴ５のソースはＦＥＴ６のドレインとＢ点に接続している。ＦＥＴ６のソースはＧＮＤに接続されている。ここで、ＦＥＴ７及びＦＥＴ８のゲートはＢ点と接続している。またＦＥＴ５とＦＥＴ６のゲートはＶＯＵＴと接続している。

これより、Ｃ点、Ｂ点の値はＶＯＵＴの値で決定されるので、ＡＰＤ１３の増倍率（＝Ａに充電する電位）はＶＯＵＴにより自動に決定されることになる。ＶＯＵＴの信号は、抵抗４の電圧降下により決定される。抵抗４に流れる電流はＦＥＴ２のゲートに接続されているＡ点の電圧により決定される。ＦＥＴ２と抵抗４はソースフォロワ回路となっており、Ａ点とＶＯＵＴはソースフォロワ回路の入力と出力となっている。

ＡＰＤの増倍率制御回路の具体例の動作説明をする。

まず、Ａ点はＡＰＤ１３からの光信号が蓄積される場所である。Ａ点の信号はソースフォロワ回路に入力されＶＯＵＴとして出力される。ここでＤ点の電圧をＶＤ、Ｅ点の電圧をＶＥとする。ＶＯＵＴの値がインバータの閾値よりも小さい場合（光信号が大きい場合）は、ＦＥＴ１を動作させる信号（ＶＤ、ＶＥ）としてＶｒｅｓ２（＝ＶＤ）とＶｒ２（＝ＶＥ）が選択される。ＶＯＵＴの値がインバータの閾値よりも大きい場合（光信号が小さい場合）は、トランジスタ１を動作させる信号（ＶＤ、ＶＥ）としてＶｒｅｓ１（＝ＶＤ）とＶｒ１（＝ＶＥ）が選択される。ここで、Ｖｒ１＞Ｖｒ２、Ｖｒｅｓ１＞Ｖｒｅｓ２と設定しておけば、Ｖｒ２、Ｖｒｅｓ２が動作している場合は、低増倍率用動作となり、Ｖｒ１，Ｖｒｅｓ１が動作している場合は、高増倍率用動作となる。

なお、上述した回路では、２段階で増倍率を制御する場合についてのみ説明したが、本発明としては、ＦＥＴに接続される電源をさらに異なる電圧を印加できるように多くの電源を接続することで、２段階に限定されない複数段階でも制御可能である。また、増倍率の制御は段階的に行うのではなく、ＦＥＴへ印加する電圧をリニアに制御可能な電源を設け、この電源をコンデンサに充電された電荷量に基づいてリニアに変化させることでリニアに制御するようにしてもよい。

以上本発明につき、好適な実施例を挙げて種々説明したが、本発明はこの実施例に限定されるものではなく、発明の精神を逸脱しない範囲内で多くの改変を施し得るのはもちろんである。

固体撮像素子の光電変換膜にＡＰＤを用いた場合の回路図である。図１をエネルギーバンド図（高増倍率の動作）で表した図である。図１をエネルギーバンド図（低増倍率の動作）で表した図である。図１の回路をＶＲ（ＶＲＰ＝ＶＲ）で動作した場合の、ΔＶＡとＶＲの関係を示すグラフである。制御回路とＡＰＤの関係を示した概略図である。アバランシェフォトダイオードの増倍率制御回路の実施形態を説明する回路図である。

符号の説明

１，２，５，７，９，１０，１１，１２Ｎチャネル型電界効果トランジスタ
６，８Ｐチャネル型電界効果トランジスタ
３コンデンサ
４抵抗
１３ＡＰＤ

Claims

撮像素子の光電変換膜として用いられるアバランシェフォトダイオードと、
アバランシェフォトダイオードのアノード側へ直流電圧を印加する第一の電源と、
アバランシェフォトダイオードから出力される電荷を蓄え、また出力する「信号読み出し回路」と、
信号読み出し回路への直流電源を印加する第２の電源と、
信号読み出し回路への交流電源を印加する第３の電源と、
「信号読み出し回路からの入力信号」を元に「アバランシェフォトダイオードの増倍率変化を目的とした信号読み出し回路への電圧を加える第２の電源、及び第３の電源」を自動的に制御する「制御回路」と、
を具備することを特徴とするアバランシェフォトダイオードの増倍率制御回路。
アバランシェフォトダイオードのカソード側に逆バイアス電圧を印加するとともに、コンデンサを充放電させるために、ソース側がアバランシェフォトダイオードのカソード側に接続された電界効果トランジスタが設けられ、
前記第２の電源は、電界効果トランジスタの動作をオン−オフするために、電界効果トランジスタのゲートに接続され、パルス電圧を出力するように設けられ、
前記第３の電源は、電界効果トランジスタのドレインに接続されて設けられ、
コンデンサに蓄積された信号を外部に取り出すために用いる、ソースフォロワアンプのドライバトランジスタが設けられ、
ソースフォロワアンプの負荷抵抗として用いられる抵抗が設けられ、
前記制御回路は、ソースフォロワアンプから取り出される電圧を測定し、該測定した電圧に基づき、電圧が小さいほど第２の電源部の出力電圧及び第３の電源の出力電圧を上げ、電圧が大きい少ないほど第２の電源部の出力電圧及び第３の電源の出力電圧を下げるように自動的に制御するように設けられていることを特徴とする請求項１記載のアバランシェフォトダイオードの増倍率制御回路。