JP4359307B2 - 画像データ処理回路 - Google Patents
画像データ処理回路 Download PDFInfo
- Publication number
- JP4359307B2 JP4359307B2 JP2006511981A JP2006511981A JP4359307B2 JP 4359307 B2 JP4359307 B2 JP 4359307B2 JP 2006511981 A JP2006511981 A JP 2006511981A JP 2006511981 A JP2006511981 A JP 2006511981A JP 4359307 B2 JP4359307 B2 JP 4359307B2
- Authority
- JP
- Japan
- Prior art keywords
- image data
- error
- reading
- data
- reception
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/85—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using pre-processing or post-processing specially adapted for video compression
- H04N19/89—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using pre-processing or post-processing specially adapted for video compression involving methods or arrangements for detection of transmission errors at the decoder
- H04N19/895—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using pre-processing or post-processing specially adapted for video compression involving methods or arrangements for detection of transmission errors at the decoder in combination with error concealment
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Systems (AREA)
- Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
- Circuits Of Receivers In General (AREA)
Description
従来のVMD回路の構成を図1に示す。同図において、FIFO1〜7によって示されるフレームメモリ11は、先入れ・先出し(First In First Out)方式のメモリである。FIFO1〜7各段のフレームメモリは、全て直列に接続されており前段フレームメモリの出力が次段フレームメモリの入力に接続され、全体として1つの大きなFIFO方式のメモリを構成している。また、フレームメモリ11の各段の出力毎に画像データの引出しが可能な出力タップが設けられている。FIFO1〜7各段のフレームメモリには、デジタル画像受信機で受信されたデジタル画像データが、例えば、フィールド単位毎、或いはフレーム単位毎に順次格納される。なお、フレームメモリ11に含まれるFIFOの段数は、図1の回路に限定されるものでないことは言うまでもない。
タップ選択部12は、フレームメモリ11の各段からの出力タップを選択/切換して、受信したデジタル画像データを選択した出力タップから取り出す回路である。
エラー検知部13は、デジタル画像受信機のフロントエンド回路やデータ再生回路等(いずれも図示せず)で検出された、例えば、キャリア同期外れ信号やパケットエラー信号、或いはデータ誤り率信号等の各種のエラー信号を受付て、所定のエラー状態検知信号を生成して、これをVMDS制御部14に通報する回路である。
VMDS制御部14は、エラー検知部13からのエラー状態検知信号に基づいて、VMDSの所定のアルゴリズムに従ってタップ選択部12のタップ切換を制御する回路である。
なお、VMD回路10は、デジタル画像受信機の内部において、放送規格に応じた圧縮データを復号するブロックであるチャンネルデコーダ回路と、かかる圧縮データを拡張してベースバンド信号に変換するブロックであるソースデコーダ回路との間に設けるようにしても良い。或いは、上記ソースデコーダ回路と、デジタル画像信号をアナログ画像信号に変換するブロックであるビデオエンコーダ回路との間に設けても良い(いずれの回路も図示せず)。
次に、VMD回路10によるVMDSの処理について説明する。
先ず、受信エラーが生じていない場合、フレームメモリ11のうちFIFO4の出力タップがタップ切換部12によって選択され、FIFO4からの出力がVMD回路10からの画像出力データとして後段の各回路に供給される。FIFO4は、フレームメモリ11の初段であるFIFO1から数えて4段目のフレームメモリに相当する。したがって、FIFO1〜7の各段のフレームメモリに1フレームずつの画像データがストアされるものとすると、図2の出力データ欄に示される如く、VMD回路10からは、入力される画像データに対して4フレーム分遅延された画像データが出力されることになる。
なお、図中の数字は、画像データのフレームナンバーを表しており、また、点線で囲まれた数字は、タップ切換部12によって選択されたFIFOのタップから出力される画像データのフレームナンバーを表している。
次ぎに、受信エラーの発生及び回復時におけるVMD回路10の動作を図3に基づいて説明する。
先ず、図3に示される如く、入力画像データの第12フレーム目で受信エラーが発生して、かかる情報がエラー検知部13からVMDS制御部14に通知されたものと仮定する。
VMDS制御部14は、FIFO4から第8フレーム目を出力し終わると、出力タップをFIFO5に切り換える指令をタップ切換回路12に通知する。そして、FIFO5から第8及び第9の2つのフレームが出力されると、VMDS制御部14は、さらに出力タップ位置を進める指令をタップ切換回路12に通知する。
タップ切換回路12ではこれに応じて出力タップの切換が行われ、図3に示される如く、受信エラーの発生前に受信された最後の正常データである第11フレーム目がFIFO7から出力されるまで、かかる処理が続行される。因みに、受信エラーの発生時におけるフレームメモリの出力タップ位置の切換処理をビデオモーションダンプ(VMD)処理と称する。
その後、入力画像データの第18フレーム目で受信エラーが回復したものと仮定する。
VMDS制御部14は、エラー発生時までにストアしたデータを出し切った時点(FIFO7からの第11フレーム目を出力した時点)で、エラー回復後の最先の画像データである第18フレーム目が格納されているFIFO1の出力タップ位置を選択する指令をタップ切換回路12に出力する。
その後、VMDS制御部14は、タップ切換回路12に対して、図3に示す如く、所定のフレーム数を出力する毎に出力タップ位置を徐々に進める指令を通知する。そして、フレームメモリ11の出力タップ位置がFIFO4に達すると、VMDS制御部14は、タップ切換部12におけるタップ切換処理を停止させて出力タップ位置をFIFO4に固定する指令を行う。
なお、受信エラーの回復後におけるフレームメモリ11の出力タップ位置の切換処理をリカバリー処理と称する。
以上に説明したVMD処理、及びリカバリー処理の期間中は、VMD回路10から図3の出力データの欄に示される如く、フレームナンバーが1づつ歩進する動画出力と、フレームナンバーが停滞する静止画出力が混在して出力される。これによって、受信エラーによって再生画像の出力が単に静止画のみとなる場合に比較して、視覚上の違和感が緩和されることになる。
しかしながら、例えば、受信エラーが頻発するような受信環境においては、VMD処理とリカバリー処理が同時に発生する場合があり、VMD回路10の制御部のマイクロプロセッサや内蔵メモリの負担が増大するおそれがある。また、以上に説明した如く、VMD処理とリカバリー処理は、それぞれほぼ同程度の処理時間が必要とされる。しかし、本来的に必要な機能はVMD処理であって、リカバリー処理は、次のエラー発生時におけるVMD処理を行うための準備に過ぎない。そして、両処理共ににその処理期間内は、正常データの受信時に比較して再生画像の動きが不自然になるため、かかる処理時間中に含まれる静止画出力の割合は小さいことが望ましい。
本発明は、受信した画像データを画像データメモリに順次書き込むデータ書込み手段と、読出しアドレスに基づいて前記画像データメモリから前記画像データを読み出すデータ読出し手段と、受信エラーを検知するエラー検知手段とを有し、前記データ読出し手段がエラー発生期間内に前記読出しアドレスを暫時固定したまま画像データを読み出す静止画読出しモードと、前記読出しアドレスを前記画像データの書込み順に変化させつつ画像データを読み出す動画読出しモードとを選択的に実行する受信機における画像データ処理回路であって、前記エラー検知手段の検知結果に基づく受信エラーの発生状況をエラー履歴情報として記憶するエラー履歴記憶手段と、前記検知結果より受信エラーの回復を検出した際に前記エラー状況記憶手段に記憶されたエラー履歴情報に基づいて前記データ読出し手段を制御する制御手段と、をさらに含むことを特徴とする。
図2は、図1のVMD回路において、正常データ受信時における出力データの遷移の様子を示すデータ遷移図であり、
図3は、図1のVMD回路において、受信エラー発生時における出力データの遷移の様子を示すデータ遷移図であり、
図4は、本発明の実施の形態にかかる画像データ処理回路を示すブロック図であり、
図5は、本発明の実施の形態にかかる画像データ処理方法の第1の実施例による処理を示すデータ遷移図であり、
図6は、図5の変形実施例による処理を示すデータ遷移図であり、
図7は、本発明の実施の形態にかかる画像データ処理方法の第2の実施例による処理を示すデータ遷移図である。
図4は、本発明の実施の形態にかかる画像データ処理回路の構成を示すブロック図である。図4において、画像データ処理回路20は、データ書込み手段21、画像データメモリ22、データ読出し手段23、エラー検知手段24、エラー履歴記憶手段25、及び制御手段26を備えて構成されている。
画像データ処理回路20において、データ書込み手段21は、画像データ処理回路20が設けられている受信機が受信したデータを画像データメモリ22のメモリ上の所定アドレスに書き込む部位である。
画像データメモリ22は、データ書込み手段21によって書き込まれたデータを格納する部位である。
データ読出し手段23は、画像データメモリ22上の所定アドレスから画像データを読み出す部位である。
エラー検知手段24は、画像データ処理回路20を含む受信機における受信信号のエラーを検知する部位である。
エラー履歴記憶手段25は、エラー検知手段24の検知結果をエラー発生状況の履歴情報として記憶する部位である。
制御手段26は、データ読出し手段23が画像データメモリ22から所望のデータを読み出せるように、所定の読出しアドレスを生成してデータ読出し手段23を制御する部位である。
次に、本発明の実施の形態にかかる画像データ処理回路20の動作を説明する。
制御手段26は、エラー検知手段24の検知結果から受信エラーの発生期間内であると判断すると、データ読出し手段23に対して静止画読出しモードと動画読み出しモードとを選択的に実行させる制御を行う。ここで、静止画読出しモードとは読出しアドレスを暫時固定したまま画像データを読み出すモードであり、動画読出しモードとは読出しアドレスを画像データの書き込み順に変化させつつ画像データを売み出すモードをいう。なお、エラー発生期間内において、データ読出し手段23が上記2つのモードを選択的に実行する処理をビデオモーションダンパー処理(VDM処理)という。
一方、制御手段26は、エラー検知手段24の検知結果から受信エラーが回復したと判断すると、画像データメモリ22から受信エラー回復以降のデータを読み出す際にデータ読出し手段23に対して、再び、静止画読み出しモードと動画読出しモードとを選択的に実行させる制御を行う。受信エラー回復後にこのような動作を行うことで、データ書込み手段21による書込みデータに対してデータ読出し手段23からの読出しデータを時間的に送らせることができ、読出しデータについてのバッファを設けたことに相当する効果が得られる。なお、受信エラーの回復後に、データ読出し手段23が上記2つのモードを選択的に実行する処理をリカバリー処理という。
受信エラー回復後において画像データメモリ22からデータを読み出す際に、制御手段26は、エラー履歴記憶手段25に記憶されている受信エラーの発生状況を示す履歴情報に応じてデータ読出し手段23を制御する。
具体的には、制御部26は、上記の履歴情報から受信エラーの発生頻度が低いと判断した場合(例えば、発生頻度が所定の第1閾値未満の場合)、それ以外の場合(例えば、所定の第1閾値以上の場合)に比較して、長期間に亘り、受信エラー回復後のデータ読み出しから動画読出しモードをデータ読出し手段23に継続して実行させる制御を行う。受信エラーの発生頻度が低い状況下では受信状態が安定しているため、受信エラー回復直後に読み出しデータについて上記のバッファをすぐに設ける必要はない。そのため、エラー回復直後のデータ読み出しから動画読み出しモードを長時間実行することで、エラー回復直後から動画を再生することができる。なお、受信エラーの発生頻度とは、例えば、所定時間内における受信エラーの発生回数によって定義するようにしても良い。また、受信エラーの発生回数だけでなく受信エラーの発生時間を考慮するようにしても良い。
受信エラーの発生頻度が低い状況下では、制御手段26は、読み出しデータのバッファを設けるためにリカバリー処理を実行させる際に、動画読出モードを受信エラーの発生頻度が低い状況以外のときよりも長時間実行させるような制御を行うようにしても良い。これによって、ユーザー等の視覚には、常に動画が再生出力されているように見せることができる。
一方、制御手段26は、上記の履歴情報から受信エラーの発生頻度が高いと判断した場合(例えば、発生頻度が所定の第2閾値以上の場合)、次の受信エラーが発生するまで、受信エラー回復直後のデータの読み出しから動画読出しモードをデータ読出し手段23に継続して実行させる制御を行う。受信エラーの発生頻度が高い状況下では受信状況が不安定で、受信エラーが回復してもすぐにエラーが発生して、VMD処理を実行する必要が生ずる可能性が高い。このような状況下では、リカバリー処理を実行せずに動画読出しモード継続して実行することで、リカバリー処理中にVMD処理に切り換える煩雑さを回避することが可能となり、制御部処理動作の負荷を低減させることができる。
また、このように受信エラーの発生頻度が高い状況下において、制御手段26は、データ書込み手段21の書込みデータと、データ読出し手段23の読出しデータが時間的に接近したときは、上記のバッファがなくなりつつある状態を意味する。したがって、この場合は、当該バッファを確保するためにリカバリー処理を行うようにしても良い。
以上に説明したように、本発明の実施の形態にかかる画像データ処理回路は、受信エラー回復後のデータ読み出しにおいて、受信エラーの発生状況を記憶した履歴情報を用いてデータ読出し手段23を制御することで、ユーザーの視覚上適した画像再生を行うことができ、さらに、制御手段26の処理動作の負荷を低減させることが可能となる。
本発明の実施の形態にかかる画像データ処理回路によって為される画像データ処理方法の第1の実施例を、図5の出力データ遷移図に基づいて説明する。なお、本実施例は、受信エラーの発生頻度が低い場合におけるリカバリー処理の方法を規定するものである。また、本実施例によるリカバリー処理が実行される回路は、動作説明の便宜上、図1に示された回路を用いるものとする。
先ず、図5に示される如く、入力画像データの第12フレーム目で受信エラーが発生して、かかる情報がエラー検知部13からVMDS制御部14に通知されたものとする。これによって、VMD回路10は、前述したVMDSのアルゴリズムに従ってVMD処理を実行する。
その後、入力画像データの第18フレーム目で受信エラーが回復したものとする。VMD回路10では、エラー発生時までにフレームメモリ11にストアされた最後の画像データである第11フレーム目がFIFO7から出力されると、その時点で、エラー回復後における最先の画像データである第18フレーム目が格納されているFIFO1の出力タップを選択される。
本実施例において、VMDS制御部14は、受信エラー回復時点の前後における受信エラーの発生頻度の高低を、エラー検知部13からの情報に基づいて把握しているものとする。受信エラーの発生頻度は、例えば、単位時間内における受信エラーの発生回数から求めるようにしても良し、当該発生頻度の高低は、算出した発生頻度を所定の閾値と比較することにより求めても良い。
VMDS制御部14は、受信エラーの発生頻度が低いと認識した場合、従来の出力タップ切換時間間隔によるリカバリー処理を行わず、フレームメモリ11の出力タップ位置を所定時間T1の間、受信エラーの回復後最初に選択したFIFO1に固定する。なお、視覚上の違和感を軽減させるべく、かかる時間T1は、図5のVMD処理に要する時間Tvdmに比較して十分に長い時間とすることが望ましい。
時間T1の経過後、即ち、図5の入力画像データの第31フレーム目において、VMDS制御部14は、フレームメモリ11の出力タップの位置をFIFO2に進める指令をタップ切換回路12に通知する。その後、所定時間T2の経過後、VMDS制御部14は、出力タップ位置をFIFO3に進める指令をタップ切換回路12に通知し、さらに所定時間T3が経過すると、出力タップ位置をFIFO4に進める指令をタップ切換回路12に通知する。
以上に説明した如く、本実施例によれば、リカバリー処理におけるフレームメモリ11の出力タップ位置の切換時間間隔が比較的長時間に設定されるため、リカバリー処理期間中(T1+T2+T3)に占める出力タップ切換時に生じるフレームナンバー停滞期間の割合を低減させることができる。すなわち、リカバリー処理の過程において、出力画像データ中に含まれる静止画の比率を低くすることが可能であり、リカバリー処理中における視覚上の違和感を減少させつつ、次のモーションダンプ処理に対する準備を行うことができる。
なお、図5に示す事例では、FIFO1〜3各々の出力タップ位置の保持時間を
T1=T2=T3
と設定したが、本実施例は、かかる事例に限定されるものではない。
例えば、図6の出力データ遷移図に示される如く、FIFO1〜3各々の出力タップ位置の保持時間を
T1>T2,T3
と設定するようにしても良い。この場合、受信エラー回復後の比較的長期間T1に亘りFIFO1の出力タップを選択した後に、通常のタップ切換時間間隔によるリカバリー処理を行って出力タップ位置をFIFO4に戻すことになる。この場合においても、VMD処理とリカバリー処理とを、時間的に十分に隔離することができるので、視覚上の違和感を緩和することができる。
第2の実施例.
次に、本発明の実施の形態にかかる画像データ処理回路によって為される画像データ処理方法の第2の実施例を図7の出力データ遷移図に基づいて説明する。なお、本実施例は、受信エラーの発生頻度が比較的に高い場合のリカバリー処理(R処理)の方法を規定するものである。また、本実施例によるリカバリー処理が実行される回路は、動作説明の便宜上、第1実施例と同様とする。
先ず、図7に示される如く、入力画像データの第12フーム目で受信エラーが発生して、かかる情報がエラー検知部13からVMDS制御14に通知されたものとする。これに伴ってVMD回路10は、前述のVMDSのアルゴリスムに従ってVMD処理を実行する。
その後、入力画像データの第15フレーム目で受信エラーが回復したものと想定する。VMD回路10は、エラー発生時までにフレームメモリ11にストアされた最後の画像データである第11フレーム目をFIFO6から出力し終わると、その時点でエラー回復後における最先の画像データである第15フレーム目が格納されているFIFO3の出力タップ位置を選択する。
本実施例において、VMDS制御部14は、受信エラー回復時点の前後における受信エラーの発生頻度を、エラー検知部13からの情報に基づいて把握しているものとする。受信エラーの発生頻度は、例えば、単位時間内における受信エラーの発生回数から求めるようにしても良い。また、発生頻度の高低は、算出した発生頻度を所定の閾値と比較することにより求めても良い。なお、図7に示される事例では、第12フレーム目で発生した受信エラーの以前においても、同図には示されぬ受信エラーが多々発生しており、受信エラーの発生頻度が十分に高い場合であるものとする。
VMDS制御部14は、受信エラーの発生頻度が高いと認識した場合、先ず、エラー回復後の最先の画像データが格納されているとして選択したフレームメモリの出力タップ位置をチェックする。そして、当該出力タップ位置がフレームメモリ11の初段FIFO1ではない場合、従来のリカバリー処理を行わず、当該選択したタップ位置(FIFO3)をそのまま保持する。
図7に示される事例では、その後、入力画像データの第21フレーム目で再び受信エラーが発生する。これを検知したVMDS制御部14は、VMD処理に移行してFIFO3からFIFO4へのタップ切換を指令する。
図7では、第21フレーム目で発生した受信エラーが、その直後の第23フレーム目で回復するため、FIFO4から第20フレーム目のデータが出力された時点で、VMD回路10はVDM処理を中止する。そして、VMDS制御部14は、その時点で最先のエラー回復後の受信データである第23フレーム目が格納されているFIFO2の出力タップを選択する指令をタップ切換部12に出力する。
この場合もVMDS制御部14は、同時点において受信エラーの発生頻度が高いこと、及びエラー回復後に最初に選択した出力タップ位置がフレームメモリ11の初段FIFOではないことを認識しているので、従来のリカバリー処理は行われず、選択されたFIFO3のタップ位置がそのまま保持される。
その後、入力画像データの第30フレーム目で再び受信エラーが発生して、VDM処理が行われ、さらに、第33フレーム目でこの受信エラーが回復するが、このときエラー回復後に選択される出力タップの位置は、フレームメモリ11の初段であるFIFO1に復帰している。VMDS制御部14は、かかる状態を認識すると、従来のリカバリー処理を実行する指令をタップ切換部12に通知する。これによって、VMD回路10では、入力画像データの第34フレームから第39フレームにかけて通常のリカバリー処理が行われ、第39フレーム目で出力タップの位置が定常状態であるFIFO4に固定される。なお、入力画像データの第40フレーム目以降の動作については、上記の説明と重複するためこれを省略する。
以上に説明した如く、本実施例によれば、受信エラーの回復後に選択される出力タップの位置がフレームメモリ11の初段FIFOに戻るまで、従来のリカバリー処理を行わず受信エラー発生時におけるVMD処理のみを実行する。これによって、受信エラーが輻輳した場合でも、リカバリー処理とVMD処理との切換回数を低減させることが可能となり、VMD回路10に含まれるマイクロプロセッサやメモリ回路の負荷を低減させることができる。
以上の説明および添付図面は本発明の好ましい形態を開示するものと理解される。また、開示した発明の範囲および精神から逸脱することなく上記教示内容に鑑みて、種々の変更、追加および代替をなし得ることは、当業者において明らかである。したがって、本発明は、添付の請求の範囲内において実施され得るが、開示された実施例に限定されない。
本出願は、日本国特許出願第2004−104903号公報に基づくものであり、当該公報を援用することにより当該公報の開示内容を含むものである。
Claims (3)
- 受信した画像データを画像データメモリに順次書き込むデータ書込み手段と、読出しアドレスに基づいて前記画像データメモリから前記画像データを読み出すデータ読出し手段と、受信エラーを検知するエラー検知手段とを有し、前記データ読出し手段がエラー発生期間内に前記読出しアドレスを暫時固定したまま画像データを読み出す静止画読出しモードと、前記読出しアドレスを前記画像データの書込み順に変化させつつ画像データを読み出す動画読出しモードとを選択的に実行する受信機における画像データ処理回路であって、
前記エラー検知手段の検知結果に基づく受信エラーの発生状況をエラー履歴情報として記憶するエラー履歴記憶手段と、
前記検知結果より受信エラーの回復を検出した際に、前記エラー状況記憶手段に記憶されたエラー履歴情報に基づいて前記データ読出し手段を制御する制御手段と、
をさらに含むことを特徴とする画像データ処理回路。 - 前記制御手段は、前記エラー履歴情報に基づいて受信エラーの発生頻度が第1閾値未満であると判断した際に、前記発生頻度が前記第1閾値以上の場合に比較して長期間に亘り、前記データ読出し手段に対して受信エラー回復直後のデータ読み出しから前記動画読出しモードを継続して実行させる制御を為すことを特徴とする請求項1に記載の画像データ処理回路。
- 前記制御手段は、前記エラー履歴情報に基づいて受信エラーの発生頻度が第2閾値以上であると判断した際に、次回の受信エラーが発生するまでの間、前記データ読出し手段に対して受信エラー回復直後のデータ読み出しから前記動画読出しモードを継続して実行させる制御を為すことを特徴とする請求項1または2に記載の画像データ処理回路。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004104903 | 2004-03-31 | ||
JP2004104903 | 2004-03-31 | ||
PCT/JP2005/005054 WO2005099267A1 (ja) | 2004-03-31 | 2005-03-15 | 画像データ処理回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2005099267A1 JPWO2005099267A1 (ja) | 2008-03-06 |
JP4359307B2 true JP4359307B2 (ja) | 2009-11-04 |
Family
ID=35125464
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006511981A Expired - Fee Related JP4359307B2 (ja) | 2004-03-31 | 2005-03-15 | 画像データ処理回路 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7573535B2 (ja) |
EP (1) | EP1732325A4 (ja) |
JP (1) | JP4359307B2 (ja) |
WO (1) | WO2005099267A1 (ja) |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5652988A (en) * | 1979-10-05 | 1981-05-12 | Sony Corp | Processing unit of digital video signal |
US4517600A (en) * | 1982-05-17 | 1985-05-14 | Rca Corporation | Error concealment system using dropout severity information for selection of concealment method |
US5365604A (en) * | 1993-01-14 | 1994-11-15 | Rca Thomson Licensing Corporation | Error concealment apparatus for video signal processors |
KR100208710B1 (ko) * | 1995-12-27 | 1999-07-15 | 윤종용 | 비디오 신호처리시스템에서 비표준의 동기신호를 처리하기 위한 장치 및 그 방법 |
JPH10336537A (ja) * | 1997-05-30 | 1998-12-18 | Canon Inc | 無線受信装置及び方法 |
JP2001268470A (ja) * | 2000-03-23 | 2001-09-28 | Toshiba Corp | ディジタル情報受信装置 |
US6993251B1 (en) * | 2000-03-31 | 2006-01-31 | Matsushita Electric Industrial Co., Ltd. | Method and apparatus for concealing disk soft errors in recorded digital television signals |
JP2003299034A (ja) * | 2002-03-29 | 2003-10-17 | Pioneer Electronic Corp | 受信機における画像データ処理回路 |
-
2005
- 2005-03-15 JP JP2006511981A patent/JP4359307B2/ja not_active Expired - Fee Related
- 2005-03-15 WO PCT/JP2005/005054 patent/WO2005099267A1/ja not_active Application Discontinuation
- 2005-03-15 US US10/592,765 patent/US7573535B2/en not_active Expired - Fee Related
- 2005-03-15 EP EP05721204A patent/EP1732325A4/en not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
US20080145029A1 (en) | 2008-06-19 |
WO2005099267A1 (ja) | 2005-10-20 |
EP1732325A4 (en) | 2010-08-04 |
EP1732325A1 (en) | 2006-12-13 |
US7573535B2 (en) | 2009-08-11 |
JPWO2005099267A1 (ja) | 2008-03-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4357356B2 (ja) | 映像信号受信装置及び映像信号受信方法 | |
US8203649B2 (en) | Image processing apparatus and image processing method | |
JP2005341132A (ja) | 映像データ処理装置及び処理方法 | |
JP2008022475A (ja) | 再生装置および再生方法、並びにプログラム | |
US8189115B2 (en) | Image device to reverse play with minimal time delay and a method thereof | |
JP2008154011A (ja) | フレームシンクロナイザ回路 | |
JP4359307B2 (ja) | 画像データ処理回路 | |
US20080136966A1 (en) | Frame Synchronizer, Synchronization Method of Frame Synchronizer, Image Processing Apparatus, and Frame Synchronization Program | |
JPH10210464A (ja) | 伝送画像復号装置 | |
US20080107403A1 (en) | Video Decoding Apparatus, Video Playback Apparatus, Video Decoding Method, And Video Playback Method | |
JPH11353804A (ja) | 記録再生装置および方法、並びに提供媒体 | |
WO2009081627A1 (en) | Interpolation processing apparatus, interpolation processing method, and picture display apparatus | |
JP5371310B2 (ja) | 画像処理装置 | |
JP2001238183A (ja) | データレート変換装置 | |
JP2003299034A (ja) | 受信機における画像データ処理回路 | |
CN113596355B (zh) | 字幕图像产生装置及方法 | |
TWI739377B (zh) | 字幕影像產生裝置及方法 | |
JP5403784B2 (ja) | 映像処理装置およびノイズ軽減方法 | |
CN116170597A (zh) | 图像译码装置与其静帧图像译码方法 | |
JP2001223976A (ja) | Dvdのスチール機能実現装置及びその方法 | |
JP3171178B2 (ja) | Mpeg動画像復号化装置 | |
KR100438719B1 (ko) | 영상 신호 재생 장치 및 방법 | |
JP2002252852A (ja) | 符号供給装置および半導体集積回路 | |
US20010022629A1 (en) | Image processing apparatus and method, and computer readable storage medium | |
US8681269B2 (en) | Video reproduction apparatus and video reproducing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090804 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090807 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120814 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130814 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |