JP4358695B2 - 遊技機 - Google Patents

Description

本発明は、リセット信号を入力したことを外部に報知するように構成された遊技機に関するものである。

従来、遊技機の一種であるパチンコ機は、その機内に不正基板（ぶら下げ基板とも言われる。）が取り付けられて、不正行為が行われる場合があった。具体的には、パチンコ機に設けられた大当り抽選用乱数を更新する手段と同等の働きをする手段を不正基板内に設け、その手段の更新値をパチンコ機の電源投入に合わせてリセット（０クリア）することにより、大当りの発生タイミングを把握する。そして、大当り発生タイミングに合わせて、不正基板にて入賞信号を作成し、該入賞信号を主制御基板のメインＣＰＵに出力し、不正に大当りを発生させていた。その結果、遊技店では、不正行為を行った遊技者に大当りを付与することになり、不利益を得る虞があった。

そこで、このような不正行為の対策として、大当りの発生タイミングの把握を困難にしたパチンコ機が提案された（例えば、特許文献１参照）。特許文献１に記載されたパチンコ機は、大当り抽選用乱数を更新する手段によって大当り抽選用乱数が１回り更新されるごとに、大当り抽選用乱数を更新するときの初期値（即ち、大当り抽選用乱数の更新を開始する初期値）を変更するようにした。これにより、大当りの発生タイミングの把握を困難にして、不正行為を防止していた。
特開平１１−７０２５２号公報（段落番号［００１３］、［００２２］〜［００２４］）

ところで、パチンコ機は、電源投入がなされると、電源基板からリセット信号が主制御基板のメインＣＰＵに出力され、該リセット信号の入力を契機に制御を開始（即ち、起動）するようになっている。このとき、メインＣＰＵは、記憶手段（ＲＡＭ）の記憶内容を初期化して制御を開始させることから、リセット信号入力後、１回り目の大当り抽選用乱数の初期値は必ず「０（零）」が設定される。このため、不正基板から前記リセット信号と同様の機能（役割）を果たす類似のリセット信号が出力された場合、大当り抽選用乱数の初期値には必ず「０」が設定されるので、大当りの発生タイミングが把握されてしまう。

この発明は、このような従来技術に存在する問題点に着目してなされたものであり、その目的は、リセット信号の入力による不正行為を確実に報知することができる遊技機を提供することにある。

上記目的を達成するために、請求項１に記載の発明は、遊技機全体を制御するメイン制御装置と、当該メイン制御装置が出力した制御信号に基づき各種制御を実行するサブ制御装置とを備えた遊技機において、前記メイン制御装置は、外部からのリセット信号を入力するリセット信号入力手段と、予め定めたパターンの信号を常時信号として常に出力し、前記リセット信号を入力した場合には前記常時信号の出力を停止した後に該出力を再開する信号出力手段と、遊技機の動作中に発光する発光手段と、を備え、前記常時信号は、前記発光手段を制御するために用いられる一定の周期を有する信号であり、前記サブ制御装置は、前記常時信号を入力する信号入力手段と、前記常時信号の入力が途切れたか否かを監視する監視手段とを備え、前記監視手段の判定結果が肯定の場合に報知手段により報知を実行することを要旨とする。

請求項２に記載の発明は、請求項１に記載の発明において、前記発光手段は、遊技機が動作中であるか否かを報知するように発光する又は入賞口への遊技球の入賞検知を契機として遊技者に払い出されるべき賞球の残り数を示す賞球残数を表示するように発光することを要旨とする。

請求項３に記載の発明は、請求項１又は請求項２に記載の発明において、前記メイン制御装置は、大当り抽選用の乱数を一定周期で更新する乱数更新手段と、前記乱数更新手段により更新された乱数の値を記憶保持する記憶手段を備え、前記乱数更新手段は、前記リセット信号の入力時に初期化処理が実行された場合、前記大当り抽選用の乱数の更新を初期値から開始し、前記記憶手段は、前記リセット信号の入力時に前記初期化処理が実行された場合、記憶内容の初期化と共に前記初期値が設定されるようになっており、前記報知手段は、前記監視手段の判定結果が肯定の場合、前記リセット信号の入力によって前記乱数更新手段が大当り抽選用の乱数の更新を初期値から開始したことを報知することを要旨とする。

請求項４に記載の発明は、請求項１〜請求項３のうちいずれか一項に記載の発明において、前記発光手段は、複数種類設けられていると共に、それぞれに異なる種類の前記常時信号が入力されるように構成されており、前記監視手段は、入力先の前記発光手段が異なる複数種類の常時信号を入力するように構成されていることを要旨とする。

本発明によれば、リセット信号の入力による不正行為を確実に報知することができる。

（第一実施形態）
以下、本発明をその一種であるパチンコ遊技機（以下、「パチンコ機」と示す）に具体化した第一実施形態を図１〜図７に基づき説明する。

図１には、パチンコ機１０の機表側が略示されており、機体の外郭をなす外枠１１の開口前面側には、各種の遊技用構成部材をセットする縦長方形の中枠１２が開閉及び着脱自在に組み付けられている。また、中枠１２の前面側には、機内部に配置された遊技盤１３を透視保護するためのガラス枠を備えた前枠１４と上球皿１５が共に横開き状態で開閉可能に組み付けられている。また、前枠１４の前面側及び遊技盤１３の遊技領域１３ａには、点灯（点滅）又は消灯し、発光装飾に基づく発光演出を行う装飾ランプ１６が設けられている。また、上球皿１５には、各種音声（効果音）を出力し、音声出力に基づく音声演出を行うスピーカ１７が設けられている。中枠１２の下部には、下球皿１８及び発射装置１９が装着されている。

遊技盤１３の遊技領域１３ａの略中央には、液晶ディスプレイ型の可変表示器Ｈを備えた表示装置２０が配設されている。可変表示器Ｈでは、変動画像（又は画像表示）に基づく表示演出が行われるようになっている。そして、可変表示器Ｈでは、表示演出に関連して、複数種類の図柄を複数列（例えば、３列）で変動させて表示する図柄組み合わせゲームが行われるようになっている。遊技者は、可変表示器Ｈに表示された各列の図柄組み合わせから大当り又ははずれを認識することができる。例えば、全列の図柄が同一種類の場合には、その図柄組み合わせから大当りを認識できる。

また、表示装置２０の下方には、図示しないアクチュエータ（ソレノイド、モータなど）の作動によって開閉動作を行う開閉羽根を備えた始動入賞口２１が配設されている。始動入賞口２１の奥方には、入賞した遊技球を検知する始動口センサが設けられている。前記図柄組み合わせゲームは、始動入賞口２１に入賞した遊技球が始動口センサによって検知されたことを契機に行われる。また、始動入賞口２１の下方には、図示しないアクチュエータ（ソレノイド、モータなど）の作動によって開閉動作を行う大入賞口扉を備えた大入賞口２２が配設されている。大入賞口２２は、図柄組み合わせゲームが大当りとなって、大当り遊技状態が生起されたことに関連して大入賞口扉が開閉動作し、開放又は閉鎖されるようになっている。大当り遊技状態が生起されると、大入賞口扉の開閉動作により大入賞口２２が開放されて遊技球が入賞可能となるため、遊技者は、多数の賞球を獲得できるチャンスを得ることができる。

遊技盤１３の遊技領域１３ａの右下には、図２に示すような、パチンコ機１０（主制御基板２７のメインＣＰＵ２７ａ）が動作していることを報知するための動作確認ランプ３１が配設されている。この動作確認ランプ３１は、複数の７セグメントＬＥＤ（本実施形態では、２つの７セグメントＬＥＤ３１ａ，３１ｂ）から構成されており、パチンコ機１０に電源が投入された状態において、通常「Ｏｎ」と発光表示するようになっている。より詳しくは、左側の７セグメントＬＥＤ３１ａにおいて、最上段の発光ダイオード１０１ａ、左上段の発光ダイオード１０２ａ、右上段の発光ダイオード１０３ａ、左下段の発光ダイオード１０５ａ、右下段の発光ダイオード１０６ａ、最下段の発光ダイオード１０７ａを発光させて「Ｏ」と発光表示させている。また、右側の７セグメントＬＥＤ３１ｂにおいて、中段の発光ダイオード１０４ｂ、左下段の発光ダイオード１０５ｂ、右下段の発光ダイオード１０６ｂを発光させて「ｎ」と発光表示させている。なお、パチンコ機１０に電源が投入された状態において、左側の７セグメントＬＥＤ３１ａにおいて中段の発光ダイオード１０４ａ、及び右側の７セグメントＬＥＤ３１ｂにおいて、最上段の発光ダイオード１０１ｂ、左上段の発光ダイオード１０２ｂ、右上段の発光ダイオード１０３ｂ、最下段の発光ダイオード１０７ｂは発光していない。図２では、斜線を付すことにより発光する発光ダイオード１０１ａ〜１０７ａ，１０１ｂ〜１０７ｂを表現している。本実施形態の動作確認ランプ３１は、パチンコ機１０（主制御基板２７のメインＣＰＵ２７ａ）の動作中に発光する発光手段となる。

一方、パチンコ機１０の機裏側には、遊技場の電源（例えば、ＡＣ２４Ｖ）が供給される電源基板２６、パチンコ機１０全体を制御するために各種制御信号を出力するメイン制御装置としての主制御基板２７が装着されている。また、パチンコ機１０の機裏側には、図柄組み合わせゲームを行うために表示装置２０の可変表示器Ｈの表示内容を制御（表示制御）する表示制御基板２８、装飾ランプ１６の点灯（点滅）・消灯を制御（発光制御）する発光制御基板２９、スピーカ１７からの音声出力を制御（音声制御）するための音声制御基板３０が装着されている。

そして、このように構成されたパチンコ機１０において、主制御基板２７は、表示制御基板２８、発光制御基板２９及び音声制御基板３０に対し、所定の制御（表示制御、発光制御、音声制御）を指示するための各種制御信号を出力するようになっている。従って、本実施形態の前記各基板２８〜３０は、主制御基板２７から出力された制御信号を入力して、該制御信号に基づきパチンコ機１０を部分的（専門的）に制御するサブ制御装置となる。即ち、表示制御基板２８であれば表示装置２０、発光制御基板２９であれば装飾ランプ１６、音声制御基板３０であればスピーカ１７というように制御対象が各別に定められ、前記各基板２８〜３０は、該制御対象に対して専門的に制御を行うようになっている。また、本実施形態のパチンコ機１０は、電源が遮断した時に、その時点での遊技状態（遊技内容）が記憶保持される所謂バックアップ機能を備えている。

次に、電源基板２６、主制御基板２７、表示制御基板２８、発光制御基板２９及び音声制御基板３０の具体的な構成及び接続態様を図４に基づき詳細に説明する。
前記電源基板２６は、遊技場の電源をパチンコ機１０への供給電圧として電源電圧Ｖ１（例えば、ＤＣ３０Ｖ）に変換処理する電源回路３２を備えている。また、電源回路３２には、主制御基板２７、表示制御基板２８、発光制御基板２９及び音声制御基板３０が接続されている。そして、電源回路３２は、変換処理された後の電源電圧Ｖ１を前記各基板２７〜３０に各別に対応して供給すべき所定の電源電圧Ｖ２〜Ｖ５にさらに変換処理し、その変換後の電源電圧Ｖ２〜Ｖ５を前記各基板２７〜３０に供給するようになっている。

また、電源回路３２には電源断監視回路３３が接続されており、該電源断監視回路３３は電源回路３２から供給された電源電圧Ｖ１の電圧値を監視するようになっている。即ち、電源断監視回路３３は、電源から供給された電源電圧Ｖ１が予め定められた所定の電圧Ｖ（例えば、ＤＣ２０Ｖ）に降下したか否かを判定している。なお、この電圧Ｖは、遊技に支障をきたすことなくパチンコ機１０を動作させるために最低限必要な電圧とされている。

ここで、電源電圧Ｖ１が電圧Ｖに降下するのは、例えば、電源断（電源ＯＦＦ）時や停電時の場合である。この場合、パチンコ機１０に電源が供給されなくなってしまうため、電源電圧Ｖ１から電圧Ｖに降下する。これとは逆に、電源投入（電源ＯＮ）時や復電（復旧電源）時の場合は、パチンコ機１０に電源が供給されるので、電圧が上昇して電源電圧Ｖ１となる。

また、電源断監視回路３３にはリセット信号回路３４が接続されている。そして、電源断監視回路３３は、その判定結果が肯定（即ち、電源電圧Ｖ１≦電圧Ｖ）である場合に、主制御基板２７及びリセット信号回路３４に対して電源電圧Ｖ１が電圧Ｖに降下したことを示す電源断信号Ｓを出力するようになっている。また、リセット信号回路３４は、電源供給の開始時（電源投入時或いは復電時）又は電源断信号Ｓの入力時に、前記各基板２７〜３０に対してリセット信号Ｒｅを出力し、前記各基板２７〜３０の動作を規制するようになっている。

また、電源基板２６は、例えば、電気二重層コンデンサからなるバックアップ用電源３５を備えている。そして、バックアップ用電源３５は、電源回路３２に接続されており、該電源回路３２から電源電圧が供給されるようになっている。また、電源基板２６は、主制御基板２７（ＲＡＭ２７ｃ）に記憶保持され、パチンコ機１０の動作中に適宜書き換えられる各種制御情報（記憶内容）を消去したい場合に操作されるＲＡＭクリアスイッチ３６を備えている。そして、ＲＡＭクリアスイッチ３６には、該ＲＡＭクリアスイッチ３６の操作を受けて、記憶保持された記憶内容の消去（初期化処理）を指示する初期化指示信号を、主制御基板２７に出力するためのＲＡＭクリアスイッチ回路３７が接続されている。本実施形態では、ＲＡＭクリアスイッチ３６は、遊技店の店員のみの操作が許容されるように機裏側に設けられており、該ＲＡＭクリアスイッチ３６を操作しながら（操作と同時に）電源を投入すると、ＲＡＭクリアスイッチ回路３７から初期化指示信号が出力されるようになっている。従って、本実施形態のＲＡＭクリアスイッチ３６とＲＡＭクリアスイッチ回路３７は、遊技機の電源投入時に初期化処理の実行を指示する初期化指示手段となる。

次に、主制御基板２７の具体的な構成及びその処理内容を中心に説明する。
前記主制御基板２７は、パチンコ機１０全体を制御するメインＣＰＵ２７ａを備えており、該メインＣＰＵ２７ａにはＲＯＭ２７ｂ及びＲＡＭ２７ｃが接続されている。ＲＯＭ２７ｂは、パチンコ機１０を制御するための各種制御プログラム（メイン処理プログラム、割込み処理プログラム、電源断処理プログラムなど）を記憶保持している。また、ＲＡＭ２７ｃは、電源基板２６のバックアップ用電源３５が接続されており、電源電圧Ｖ１（電源）の遮断時（電圧Ｖへの降下時）において、バックアップ用電源３５から供給された電源電圧ＶＢ（例えば、ＤＣ５Ｖ）に基づき各種制御情報を記憶保持するようになっている。これにより、電源遮断時における遊技状態（遊技内容）がバックアップされる。

また、メインＣＰＵ２７ａには、電源基板２６の電源断監視回路３３が接続されており、該電源断監視回路３３の判定結果が肯定（電源電圧Ｖ１≦電圧Ｖ）である場合に電源断信号Ｓが入力されるようになっている。そして、電源断信号Ｓを入力したメインＣＰＵ２７ａは、ＲＡＭ２７ｃに記憶保持した各種制御情報を電源の遮断後に記憶保持させるためのバックアップ処理を実行するようになっている。また、メインＣＰＵ２７ａにはリセット入力回路２７ｄが接続されており、該リセット入力回路２７ｄは、電源基板２６のリセット信号回路３４から出力されたリセット信号Ｒｅを入力すると、メインＣＰＵ２７ａに対して所定の規制時間の間（例えば、４００ｍｓ〜１８００ｍｓ）、リセット信号Ｒｅを継続して出力するようになっている。そして、メインＣＰＵ２７ａは、リセット入力回路２７ｄからのリセット信号Ｒｅを入力している間、その動作が規制されるようになっている。なお、リセット入力回路２７ｄは、所定の規制時間が経過すると、メインＣＰＵ２７ａに対するリセット信号Ｒｅの出力を停止する。従って、本実施形態のメインＣＰＵ２７ａとリセット入力回路２７ｄは、外部からのリセット信号を入力するリセット信号入力手段となる。

また、主制御基板２７（メインＣＰＵ２７ａ）は、駆動回路４１を介して動作確認ランプ３１と接続されている。そして、主制御基板２７（メインＣＰＵ２７ａ）は、パチンコ機１０の動作中、駆動回路４１に対して制御信号を常に出力して、動作確認ランプ３１の発光態様を制御している。

駆動回路４１は、図５に示すように、コモンドライバ４１ａとセグメントドライバ４１ｂから構成されている。コモンドライバ４１ａには、主制御基板２７（メインＣＰＵ２７ａ）からＣＯＭ信号が常に入力され、セグメントドライバ４１ｂには、主制御基板２７（メインＣＰＵ２７ａ）からＳＥＧ信号（セグメント信号）が入力されるようになっている。そして、駆動回路４１は、入力されたＣＯＭ信号及びＳＥＧ信号に基づき、ダイナミック駆動方式（ダイナミック点灯方式）にて動作確認ランプ３１を発光表示させるようになっている。

具体的には、メインＣＰＵ２７ａは、動作確認ランプ３１を発光表示させるために、第１ＣＯＭ信号と第２ＣＯＭ信号の２種類のＣＯＭ信号と、第１〜第７ＳＥＧ信号の７種類のＳＥＧ信号を出力（ハイレベルの状態に）するようになっている。第１ＣＯＭ信号は、７セグメントＬＥＤ３１ａを指定する信号であり、第２ＣＯＭ信号は、７セグメントＬＥＤ３１ｂを指定する信号である。第１ＳＥＧ信号は、７セグメントＬＥＤ３１ａの発光ダイオード１０１ａ又は７セグメントＬＥＤ３１ｂの発光ダイオード１０１ｂを指定する信号である。第２ＳＥＧ信号は、７セグメントＬＥＤ３１ａの発光ダイオード１０２ａ又は７セグメントＬＥＤ３１ｂの発光ダイオード１０２ｂを指定する信号である。第３ＳＥＧ信号は、７セグメントＬＥＤ３１ａの発光ダイオード１０３ａ又は７セグメントＬＥＤ３１ｂの発光ダイオード１０３ｂを指定する信号である。第４ＳＥＧ信号は、７セグメントＬＥＤ３１ａの発光ダイオード１０４ａ又は７セグメントＬＥＤ３１ｂの発光ダイオード１０４ｂを指定する信号である。第５ＳＥＧ信号は、７セグメントＬＥＤ３１ａの発光ダイオード１０５ａ又は７セグメントＬＥＤ３１ｂの発光ダイオード１０５ｂを指定する信号である。第６ＳＥＧ信号は、７セグメントＬＥＤ３１ａの発光ダイオード１０６ａ又は７セグメントＬＥＤ３１ｂの発光ダイオード１０６ｂを指定する信号である。第７ＳＥＧ信号は、７セグメントＬＥＤ３１ａの発光ダイオード１０７ａ又は７セグメントＬＥＤ３１ｂの発光ダイオード１０７ｂを指定する信号である。

そして、メインＣＰＵ２７ａは、第１ＣＯＭ信号の出力中に、７セグメントＬＥＤ３１ａにて「Ｏ」を発光表示させるように、第１〜第３ＳＥＧ信号及び第５〜第７ＳＥＧ信号をセグメントドライバ４１ｂに出力するようになっている。一方、メインＣＰＵ２７ａは、第２ＣＯＭ信号の出力中に、７セグメントＬＥＤ３１ｂにて「ｎ」を発光表示させるように、第４〜第６ＳＥＧ信号をセグメントドライバ４１ｂに出力するようになっている。そして、メインＣＰＵ２７ａは、第１ＣＯＭ信号と第２ＣＯＭ信号を所定の周期毎（本実施形態では８ｍｓ毎）に交互に繰り返し出力すると共に、第１ＣＯＭ信号と第２ＣＯＭ信号の出力に伴って第１〜第７ＳＥＧ信号を切り換えて出力するようになっている。

図３を使用して詳しく説明する。メインＣＰＵ２７ａは、第１ＣＯＭ信号をＨレベル（ハイレベル）の状態とし、第２ＣＯＭ信号をＬレベル（ローレベル）の状態としている間（本実施形態では、４ｍｓ）に、第１ＳＥＧ信号をＨレベルの状態にする（時点Ｔ１〜時点Ｔ２参照）。この状態において、発光ダイオード１０１ａが発光する。続いて、メインＣＰＵ２７ａは、第１ＣＯＭ信号を切り換えてＬレベルの状態とすると共に第２ＣＯＭ信号を切り換えてＨレベルの状態としている間（本実施形態では、４ｍｓ）に、第４ＳＥＧ信号をＨレベルの状態にする（時点Ｔ２〜時点Ｔ３参照）。この状態において、発光ダイオード１０４ｂが発光する。

続いて、メインＣＰＵ２７ａは、第１ＣＯＭ信号をＨレベルの状態とし、第２ＣＯＭ信号をＬレベルの状態としている間に、第２ＳＥＧ信号をＨレベルの状態にする（時点Ｔ３〜時点Ｔ４参照）。この状態において、発光ダイオード１０２ａが発光する。続いて、メインＣＰＵ２７ａは、第１ＣＯＭ信号をＬレベルの状態とし、第２ＣＯＭ信号をＨレベルの状態としている間に、第５ＳＥＧ信号をＨレベルの状態にする（時点Ｔ４〜時点Ｔ５参照）。この状態において、発光ダイオード１０５ｂが発光する。続いて、メインＣＰＵ２７ａは、第１ＣＯＭ信号をＨレベルの状態とし、第２ＣＯＭ信号をＬレベルの状態としている間に、第３ＳＥＧ信号をＨレベルの状態にする（時点Ｔ５〜時点Ｔ６参照）。この状態において、発光ダイオード１０３ａが発光する。

続いて、メインＣＰＵ２７ａは、第１ＣＯＭ信号をＬレベルの状態とし、第２ＣＯＭ信号をＨレベルの状態としている間に、第６ＳＥＧ信号をＨレベルの状態にする（時点Ｔ６〜時点Ｔ７参照）。この状態において、発光ダイオード１０６ｂが発光する。続いて、メインＣＰＵ２７ａは、第１ＣＯＭ信号をＨレベルの状態とし、第２ＣＯＭ信号をＬレベルの状態としている間に、第５ＳＥＧ信号をＨレベルの状態にする（時点Ｔ７〜時点Ｔ８参照）。この状態において、発光ダイオード１０５ａが発光する。続いて、メインＣＰＵ２７ａは、第１ＣＯＭ信号をＬレベルの状態とし、第２ＣＯＭ信号をＨレベルの状態としている間に、全てのＳＥＧ信号をＬレベルの状態にする（時点Ｔ８〜時点Ｔ９参照）。この状態において、全ての発光ダイオード１０１ａ〜１０７ａ，１０１ｂ〜１０７ｂが消灯する。

続いて、メインＣＰＵ２７ａは、第１ＣＯＭ信号をＨレベルの状態とし、第２ＣＯＭ信号をＬレベルの状態としている間に、第６ＳＥＧ信号をＨレベルの状態にする（時点Ｔ９〜時点Ｔ１０参照）。この状態において、発光ダイオード１０６ａが発光する。続いて、メインＣＰＵ２７ａは、第１ＣＯＭ信号をＬレベルの状態とし、第２ＣＯＭ信号をＨレベルの状態としている間に、全てのＳＥＧ信号をＬレベルの状態にする（時点Ｔ１０〜時点Ｔ１１参照）。この状態において、全ての発光ダイオード１０１ａ〜１０７ａ，１０１ｂ〜１０７ｂが消灯する。続いて、メインＣＰＵ２７ａは、第１ＣＯＭ信号をＨレベルの状態とし、第２ＣＯＭ信号をＬレベルの状態としている間に、第７ＳＥＧ信号をＨレベルの状態にする（時点Ｔ１１〜時点Ｔ１２参照）。この状態において、発光ダイオード１０７ａが発光する。この後、メインＣＰＵ２７ａは、時点Ｔ１〜時点Ｔ１２の間におけるＣＯＭ信号とＳＥＧ信号の出力切り換えを繰り返す。

そして、このような短い時間の間に発光を繰り返すことで人間の目には、残像現象により、動作確認ランプ３１が「Ｏｎ」と発光表示しているように見える。本実施形態において、第１ＣＯＭ信号は、一定の周期を有する常時信号となり、メインＣＰＵ２７ａは、第１ＣＯＭ信号（常時信号）を出力する信号出力手段となる。

以下、主制御基板２７のメインＣＰＵ２７ａが実行する処理内容を説明する。
まず、割込み処理プログラムについて説明する。
割込み処理プログラムにてメインＣＰＵ２７ａは、各種処理（入力処理、乱数処理、図柄組み合わせゲーム開始処理、出力処理など）を実行する。入力処理にてメインＣＰＵ２７ａは、始動口センサから始動入賞口２１に遊技球が入賞したことを示す入賞検知信号を入力すると、始動保留球の記憶数を書き換えると共に、大当り判定用乱数の値を取得し、その値を始動保留球の記憶数に対応付けてＲＡＭ２７ｃの所定の記憶領域に記憶する。

また、乱数処理にてメインＣＰＵ２７ａは、割込み処理プログラムを実行する毎（４ｍｓ毎）に、大当り判定用乱数の値を更新する。より詳しく説明すると、メインＣＰＵ２７ａは、大当り判定用乱数を、予め定めた数値範囲内（例えば、０〜３１９の全３２０通りの整数）の数値を取り得るように数値を＋１ずつ更新する。即ち、メインＣＰＵ２７ａは、大当り判定用乱数を、「０」→「１」→…→「３１８」→「３１９」というように割込み処理プログラムを実行する毎に更新する。そして、メインＣＰＵ２７ａは、大当り判定用乱数の値を「０」から「３１９」に達するまでを大当り判定用乱数の１周期として大当り判定用乱数の値を順次更新する。このため、メインＣＰＵ２７ａは、大当り判定用乱数の値が最後に更新される数値（終期値）である「３１９」に達すると、再び初期値である「０」から「３１９」まで大当り判定用乱数の値を＋１ずつ更新する。

また、図柄組み合わせゲーム開始処理にてメインＣＰＵ２７ａは、大当り判定を行う。大当り判定は、図柄組み合わせゲームの開始直前に行われる。大当り判定にてメインＣＰＵ２７ａは、入力処理で取得した大当り判定用乱数の値をＲＡＭ２７ｃから読み出し、該値とＲＯＭ２７ｂに記憶されている所定の大当り判定値（例えば、「７」）を比較し、前記両値が一致するか否かを判定する。大当り判定値は、大当り判定用乱数が取り得る数値範囲内から予め定められている。そして、メインＣＰＵ２７ａは、前記大当り判定の判定結果が肯定の場合（両値が一致する場合）、大当りを決定し、大当りの図柄組み合わせが表示される図柄組み合わせゲームの終了後に大当り遊技状態を付与する。

また、出力処理にてメインＣＰＵ２７ａは、動作確認ランプ３１を発光させるために駆動回路４１に対してＣＯＭ信号とＳＥＧ信号を出力する。従って、ＣＯＭ信号とＳＥＧ信号は、割込み処理プログラムの実行周期（タイミング）に合わせてＬレベル（ローレベル）からＨレベル（ハイレベル）へ、又はＨレベルからＬレベルへ切り替わる。

次に、電源断処理プログラムについて説明する。
主制御基板２７（メインＣＰＵ２７ａ）は、電源断監視回路３３から電源断信号Ｓを入力すると、電源断処理プログラムに基づき、バックアップ処理を実行する。即ち、メインＣＰＵ２７ａは、電源断信号Ｓの入力を契機に電源断処理プログラムを実行し、電源断信号Ｓを入力していない場合には電源断処理プログラムを実行しない（バックアップ処理を実行しない）。

バックアップ処理にてメインＣＰＵ２７ａは、ＲＡＭ２７ｃに記憶保持されている大当り判定用乱数の値などの各種制御情報に加えて、新たにレジスタ及びスタックポインタなどの制御情報をＲＡＭ２７ｃに記憶保持させる。また、メインＣＰＵ２７ａは、ＲＡＭ２７ｃにバックアップフラグ（電源投入時にＲＡＭ２７ｃに記憶保持されている制御情報が正しいか否かを判定するためのフラグ）を設定する。その後、メインＣＰＵ２７ａは、ＲＡＭ２７ｃへのアクセスを禁止し、リセット入力回路２７ｄ（リセット信号回路３４）からのリセット信号Ｒｅが入力されるまで待機する。そして、リセット信号Ｒｅを入力すると、メインＣＰＵ２７ａの動作は規制される。

次に、メイン処理プログラムについて説明する。
主制御基板２７のリセット入力回路２７ｄは、電源供給の開始に伴いリセット信号回路３４から出力されたリセット信号Ｒｅを入力すると、メインＣＰＵ２７ａに対して所定の規制時間の間、リセット信号Ｒｅを継続出力する。そして、リセット入力回路２７ｄがリセット信号Ｒｅの出力を停止すると、メインＣＰＵ２７ａは起動し、メイン処理プログラム（図６参照）を実行する。

メイン処理プログラムにてメインＣＰＵ２７ａは、遊技中、所定周期（本実施形態では４ｍｓ）毎に実行する割込み処理プログラムの割込みを禁止に設定し、該割込み処理プログラムの実行を待機状態とする（ステップＭ１）。そして、メインＣＰＵ２７ａは、レジスタ、ポートなどの各種デバイスの初期設定を行う（ステップＭ２）。続いて、メインＣＰＵ２７ａは、ＲＡＭ２７ｃに記憶保持された各種制御情報（大当り判定用乱数の値、バックアップフラグなど）の消去を指示する初期化指示信号を入力したか否かを判定する（ステップＭ３）。そして、この判定結果が肯定の場合、即ち、初期化指示信号を入力していた場合、メインＣＰＵ２７ａは、ＲＡＭ２７ｃに記憶保持された各種制御情報を消去（クリア）する（ステップＭ４）。

次に、メインＣＰＵ２７ａは、ＲＡＭ２７ｃに対して遊技を開始させるための各種初期値を設定することにより、ＲＡＭ２７ｃを初期化する（ステップＭ５）。続いて、メインＣＰＵ２７ａは、スタックポインタを初期設定する（ステップＭ６）。ステップＭ５の処理により、大当り判定用乱数の値には、初期値として「０（零）」が設定されることとなる。従って、本実施形態のステップＭ４とステップＭ５の処理は初期化処理となる。そして、メインＣＰＵ２７ａは、ＲＡＭ２７ｃを初期化したことに基づく各種制御信号（初期化信号）を表示制御基板２８、発光制御基板２９及び音声制御基板３０に対して夫々出力する（ステップＭ７）。ステップＭ７の処理では、例えば、表示制御基板２８に対して初期図柄を表示させるための制御コマンド（制御信号）が出力される。

次に、メインＣＰＵ２７ａは、割込み処理プログラムの実行周期（本実施形態では、４ｍｓ）を設定する（ステップＭ８）。そして、メインＣＰＵ２７ａは、前記ステップＭ１で禁止した割込み処理プログラムの割込みを許可に設定する（ステップＭ９）。続いて、メインＣＰＵ２７ａは、大当りに直接関与しない乱数（例えば、はずれ図柄乱数、変動パターン振分乱数など）の更新処理を実行し（ステップＭ１０）、前記ステップＭ９に移行する。以降、メインＣＰＵ２７ａは、割込み処理プログラムの割込みが発生するまでステップＭ９とステップＭ１０の処理を繰り返し実行する。その後、割込み処理プログラムの割込みが発生すると、メインＣＰＵ２７ａは、メイン処理プログラムから割込み処理プログラムに移行し、該割込み処理プログラムに基づきパチンコ機１０の遊技を制御する。

一方、前記ステップＭ３の判定結果が否定、即ち、初期化指示信号を入力していない場合、メインＣＰＵ２７ａは、ＲＡＭ２７ｃに記憶保持された制御情報（記憶内容）が異常であるか否かを判定する（ステップＭ１１）。このとき、メインＣＰＵ２７ａは、電源断時に実行される電源断処理プログラムにおいてＲＡＭ２７ｃに設定されたバックアップフラグ（バックアップ実行情報）を確認することで、ＲＡＭ２７ｃに記憶保持された制御情報が正常な情報であるか否か判定する。そして、その判定結果が肯定、即ち、ＲＡＭ２７ｃに記憶保持された制御情報に異常がある場合、メインＣＰＵ２７ａはステップＭ４に移行してステップＭ５の処理で、ＲＡＭ２７ｃを初期化する。これ以降、メインＣＰＵ２７ａは、ステップＭ６〜ステップＭ１０の処理を実行する。従って、ＲＡＭ２７ｃに記憶保持された制御情報が異常である場合、ＲＡＭ２７ｃは初期値が設定されて、初期化されることとなる。

なお、ステップＭ１１の判定結果が肯定となる場合としては、電源断時に電源断処理プログラムを実行したものの、バックアップ処理が正常に行われなかった場合がある。さらに、ステップＭ１１の判定結果が肯定となる場合としては、電源が遮断されていない時に、メインＣＰＵ２７ａがリセット信号Ｒｅを入力し、メイン処理プログラムを最初（ステップＭ１）から実行した場合（即ち、メインＣＰＵ２７ａが再起動した場合）がある。メインＣＰＵ２７ａが再起動する要因としては、電源基板２６のリセット信号回路３４の誤動作か、又はリセット信号Ｒｅと同様の機能（役割）を果たす類似の信号（以下、この信号を「不正リセット信号Ｒｅ１」と示す）が不正に取り付けられた不正基板から出力されたことが考えられる。

メイン処理プログラムの説明に戻り、ステップＭ１１の判定結果が否定、即ち、ＲＡＭ２７ｃに記憶保持された制御情報が正常である場合、メインＣＰＵ２７ａは制御情報として記憶保持されているスタックポインタを復帰設定する（ステップＭ１２）。また、メインＣＰＵ２７ａは、ＲＡＭ２７ｃに記憶保持されているバックアップフラグをクリアする（ステップＭ１３）。そして、メインＣＰＵ２７ａは、割込み処理プログラムの戻り番地としてＲＡＭ２７ｃに記憶保持されている制御情報に基づき電源断前の戻り番地を設定し、該戻り番地から割込み処理プログラムに基づきパチンコ機１０の遊技を制御する（ステップＭ１４）。

ここで、メインＣＰＵ２７ａは、ステップＭ５の処理を実行し、大当り判定用乱数の値として初期値「０」をＲＡＭ２７ｃに設定した場合、起動後に割込み処理プログラムを実行すると、大当り判定用乱数の更新を初期値「０」から開始する。一方、メインＣＰＵ２７ａは、メイン処理プログラムのステップＭ１１を否定判定し、ステップＭ１２〜Ｍ１４の処理を実行した場合、起動後に割込み処理プログラムを実行すると、大当り判定用乱数の更新をバックアップ（記憶保持）されていた値から開始する。例えば、大当り判定用乱数の値として「５」がバックアップされていた場合には、「５」の値から更新を開始する。

本実施形態においてメインＣＰＵ２７ａは、大当り判定用乱数を一定周期で更新する乱数更新手段、ＲＡＭ２７ｃの記憶内容を初期化する初期化実行手段、及びバックアップ処理を実行するバックアップ手段となる。また、本実施形態においてＲＡＭ２７ｃは、大当り判定用乱数の値を記憶保持する記憶手段となる。

次に、発光制御基板２９の具体的な構成について説明する。
発光制御基板２９は、図５に示すように、主制御基板２７から入力した制御信号に基づく発光制御を実行するための発光制御情報を演算処理するサブＣＰＵ２９ａを備えている。なお、発光制御情報とは、サブＣＰＵ２９ａが実行する発光制御の具体的な処理内容であって、当該発光制御情報には、発光装飾用の動作パターンが示されている。また、サブＣＰＵ２９ａには、ＲＯＭ２９ｂが接続されている。そして、ＲＯＭ２９ｂには、発光制御情報の演算処理など各種制御を実行するための制御プログラムや、複数種類の発光制御情報が記憶保持されている。また、サブＣＰＵ２９ａにはＲＡＭ２９ｃが接続されており、当該ＲＡＭ２９ｃには、パチンコ機１０の動作中に適宜書き換えられる各種制御情報などが記憶保持される。また、サブＣＰＵ２９ａにはリセット入力回路２９ｄが接続されており、該リセット入力回路２９ｄは電源基板２６のリセット信号回路３４から入力したリセット信号Ｒｅを所定時間の間だけサブＣＰＵ２９ａに継続して出力するようになっている。そして、サブＣＰＵ２９ａは、リセット入力回路２９ｄを介して入力されたリセット信号Ｒｅによりその動作（起動時の動作など）が規制されるようになっている。

また、サブＣＰＵ２９ａには、信号監視回路４２が接続されており、該信号監視回路４２には主制御基板２７（メインＣＰＵ２７ａ）からＣＯＭ信号（本実施形態では第１ＣＯＭ信号）が入力されるようになっている。信号監視回路４２は、主制御基板２７（メインＣＰＵ２７ａ）からの第１ＣＯＭ信号の入力状態を監視するようになっている。そして、信号監視回路４２は、該第１ＣＯＭ信号の入力が途切れた場合、（即ち、所定の時間を経過しても第１ＣＯＭ信号がＬレベルからＨレベルへ立ち上がらない場合）、サブＣＰＵ２９ａに対して制御信号としての報知信号を出力するようになっている。なお、本実施形態の信号監視回路４２は、一般的なウオッチドックタイマ回路の回路原理を利用して構成されている。

より詳しく説明すると、図７に示すように、信号監視回路４２は、時間経過に従って（正比例して）、第１ＣＯＭ信号の入力周期（間隔）を監視するための監視電圧を高くする（上げる）ようになっている。そして、信号監視回路４２は、第１ＣＯＭ信号が入力する又は監視電圧が所定の閾値に達する毎に、監視電圧をＬレベルに立ち下げ、その後再び時間経過に従って監視電圧を高くするようになっている。前記所定の閾値は、信号監視回路４２が第１ＣＯＭ信号の周期の変化を検知して、第１ＣＯＭ信号の入力が途切れたことを検知できるように設定されている。具体的には、第１ＣＯＭ信号を入力してから所定の許容時間（本実施形態では、第１ＣＯＭ信号の３周期分に相当する時間である２４ｍｓ）が経過しても再び第１ＣＯＭ信号が入力されないときにおける監視電圧の値を所定の閾値として設定している。なお、所定の許容時間を第１ＣＯＭ信号の３周期分に相当する時間としたのは、ノイズ等により第１ＣＯＭ信号の入力周期が一瞬乱れた（途切れた）場合のことを考慮したためである。そして、信号監視回路４２は、所定の閾値に達すると、サブＣＰＵ２９ａに対して報知信号を出力するようになっている。この報知信号を出力した場合、信号監視回路４２は、所定の停止時間が経過した後に、再び監視電圧を上昇開始させるようになっている。なお、報知信号の出力後から再び監視電圧が上昇し始めるまでの停止時間は、リセット信号Ｒｅの入力に基づくリセット入力回路２７ｄによるメインＣＰＵ２７ａの規制時間と略同時間に設定されている。また、報知信号を入力したサブＣＰＵ２９ａは、所定の報知時間の間（本実施形態では、３０秒間）、所定の発光態様（例えば、激しく点滅させるなど）で装飾ランプ１６を発光させるようになっている。

本実施形態の信号監視回路４２は、第１ＣＯＭ信号（常時信号）を入力する信号入力手段となる。また、本実施形態の信号監視回路４２は、第１ＣＯＭ信号（常時信号）の入力が途切れたか否かを監視する監視手段となる。また、本実施形態の装飾ランプ１６は、報知手段となる。

前述のように構成されたパチンコ機１０のメインＣＰＵ２７ａは、動作中（電源が遮断されていない時）に不正基板からの不正リセット信号Ｒｅ１（リセット信号Ｒｅ）を入力すると、その動作が規制される。そして、所定の規制時間の経過後に、メインＣＰＵ２７ａは起動（再起動）し、メイン処理プログラム（図６参照）を実行する。このとき、メインＣＰＵ２７ａは、電源断処理プログラムによってバックアップ処理が実行されていないので、ステップＭ３を否定判定すると共にステップＭ１１を肯定判定し、ステップＭ４以降の処理を実行する。即ち、メインＣＰＵ２７ａは、ＲＡＭ２７ｃに予め定められた初期値（大当り判定用乱数の場合には「０」）を設定して、初期化する。その後、メインＣＰＵ２７ａは、割込み処理プログラムを実行することにより、大当り判定用乱数の値を含む各種乱数の値を初期値から順次更新する。

そこで、本実施形態のパチンコ機１０では、その動作中に不正リセット信号Ｒｅ１（リセット信号Ｒｅ）がメインＣＰＵ２７ａに入力されると、当該不正リセット信号Ｒｅ１が入力されたことを外部に報知（以下、リセット報知と示す）するように構成されている。即ち、メインＣＰＵ２７ａは、その動作中に不正リセット信号Ｒｅ１を入力すると、その動作が規制されるため、パチンコ機１０の動作中に常に出力していたＣＯＭ信号とＳＥＧ信号の出力を停止する。このため、駆動回路４１のコモンドライバ４１ａには、ＣＯＭ信号（第１ＣＯＭ信号、第２ＣＯＭ信号）が入力されなくなり、動作確認ランプ３１の発光表示がされなくなる。また、同様に信号監視回路４２には、第１ＣＯＭ信号が入力されなくなる。

一方、信号監視回路４２は、第１ＣＯＭ信号が入力されなくなったことにより、監視電圧が高くなる。その後、信号監視回路４２は、監視電圧が閾値を超えると、第１ＣＯＭ信号の入力が途切れたことを検知し、報知信号をサブＣＰＵ２９ａに出力する。報知信号を入力したサブＣＰＵ２９ａは、装飾ランプ１６を制御し、リセット報知を行わせる。

なお、メインＣＰＵ２７ａは、不正リセット信号Ｒｅ１（リセット信号Ｒｅ）を入力すると、その入力から割込み処理プログラムを実行するまでの間（少なくともリセット入力回路２７ｄによるメインＣＰＵ２７ａの規制時間（４００ｍｓ〜１８００ｍｓ）の間）、ＣＯＭ信号の出力を停止することとなる。そして、割込み処理プログラムの実行を開始したメインＣＰＵ２７ａは、ＣＯＭ信号の出力を再開する。この結果、信号監視回路４２には、再びＣＯＭ信号が入力される。

以下、パチンコ機１０の動作中に、不正リセット信号Ｒｅ１の入力による不正行為が行われた場合に、リセット報知が行われる態様を図７のタイミングチャートを用いて説明する。

パチンコ機１０が動作している間、メインＣＰＵ２７ａは、常に、一定周期で第１ＣＯＭ信号をコモンドライバ４１ａ及び信号監視回路４２に出力する（時点Ａ〜時点Ｂの間参照）。そして、パチンコ機１０の動作中、メインＣＰＵ２７ａは、不正リセット信号Ｒｅ１を入力すると、その動作を所定の規制時間（４００ｍｓ〜１８００ｍｓ）停止する。即ち、メインＣＰＵ２７ａは、第１ＣＯＭ信号の出力を所定の規制時間（４００ｍｓ〜１８００ｍｓ）の間、停止する（時点Ｂ参照）。そして、第１ＣＯＭ信号の出力が停止すると、信号監視回路４２における監視電圧が上がり続け、所定の閾値に達する。監視電圧が所定の閾値に達すると、信号監視回路４２は、第１ＣＯＭ信号の入力が途切れたことを検知して、監視電圧をＬレベルに立ち下げると共に、サブＣＰＵ２９ａに対して報知信号を出力する（時点Ｃ参照）。

当該報知信号を入力したサブＣＰＵ２９ａは、装飾ランプ１６を所定の発光態様で発光させ、リセット報知を開始させる（時点Ｃ参照）。このため、遊技店側に不正リセット信号Ｒｅ１が入力されたことを知らせることができる。所定の規制時間が経過すると、メインＣＰＵ２７ａは、起動し、メイン処理プログラムを実行し、その後、割込み処理プログラムを実行する。割込み処理プログラムを実行すると、メインＣＰＵ２７ａは、第１ＣＯＭ信号の出力を再開する（時点Ｄ参照）。一方、報知信号を出力した後の信号監視回路４２は、所定の停止時間（メインＣＰＵ２７ａの規制時間と略同時間）の間、監視電圧を上昇させない（Ｌレベルの状態のまま）。そして、停止時間の経過後、再び監視電圧が上昇し始める（時点Ｅ参照）。また、サブＣＰＵ２９ａは、装飾ランプ１６によるリセット報知を開始させてから所定の報知時間（３０秒間）が経過した後、装飾ランプ１６によるリセット報知を終了させる（時点Ｆ参照）。

以上詳述したように、本実施形態は、以下の効果を有する。
（１）メインＣＰＵ２７ａは、不正リセット信号Ｒｅ１を入力する迄の間、第１ＣＯＭ信号を常に出力し、サブＣＰＵ２９ａは、該第１ＣＯＭ信号の入力が途切れたか否かを信号監視回路４２で監視するようにした。これにより、サブＣＰＵ２９ａは、メインＣＰＵ２７ａに不正リセット信号Ｒｅ１が入力されたか否かを把握できる。即ち、サブＣＰＵ２９ａは、第１ＣＯＭ信号を入力している場合、主制御基板２７が通常の制御を実行していることを把握できる一方で、第１ＣＯＭ信号の入力が途切れた場合、メインＣＰＵ２７ａの制御が一時的に停止した後に再開（再起動）したことを把握できる。従って、メインＣＰＵ２７ａからサブＣＰＵ２９ａに制御信号（例えば、報知を指示する信号など）を入力しなくても、サブＣＰＵ２９ａでは、第１ＣＯＭ信号が途切れたことを契機に装飾ランプ１６にリセット報知を行わせるので、不正リセット信号Ｒｅ１の入力による不正行為を確実に報知することができる。

（２）第１ＣＯＭ信号を一定の周期（入力周期）を有する信号としたことにより、第１ＣＯＭ信号の周期に変化が生じた場合（即ち、第１ＣＯＭ信号を入力してから所定の許容時間を経過しても新たな第１ＣＯＭ信号を入力しなかった場合）、サブＣＰＵ２９ａは、第１ＣＯＭ信号の入力が途切れたことを把握できる。即ち、サブＣＰＵ２９ａは、第１ＣＯＭ信号を一定の周期で入力できている場合、メインＣＰＵ２７ａが通常の制御を実行していることを把握できる。その一方で、サブＣＰＵ２９ａは、第１ＣＯＭ信号の周期が変化した場合（一定の周期ではない場合）、不正リセット信号Ｒｅ１の入力によってメインＣＰＵ２７ａの制御が一時的に停止した後に再開（再起動）したことを把握できる。従って、不正リセット信号Ｒｅ１の入力を契機にリセット報知を装飾ランプ１６に行わせることができる。

（３）メインＣＰＵ２７ａは、パチンコ機１０の動作中に不正リセット信号Ｒｅ１を入力すると、第１ＣＯＭ信号の出力を停止し、メイン処理プログラムを実行して大当り判定用乱数の更新を予め定められた初期値から開始する。このため、信号監視回路４２が第１ＣＯＭ信号の入力を監視することにより、サブＣＰＵ２９ａは、メインＣＰＵ２７ａが大当り判定用乱数の更新を予め定められた初期値から開始したか否かを把握することができる。すなわち、サブＣＰＵ２９ａは、装飾ランプ１６に、メインＣＰＵ２７ａが大当り判定用乱数の更新を予め定められた初期値から開始したことを報知させることができる。

（４）メインＣＰＵ２７ａは、パチンコ機１０の動作中に不正リセット信号Ｒｅ１を入力すると、第１ＣＯＭ信号の出力を停止して、メイン処理プログラムを実行して、ＲＡＭ２７ｃの記憶内容を初期化して、大当り判定用乱数の更新を初期値から開始する。このため、信号監視回路４２が第１ＣＯＭ信号の入力を監視することにより、サブＣＰＵ２９ａは、メインＣＰＵ２７ａが大当り判定用乱数の更新を予め定められた初期値から開始したか否かとともに、ＲＡＭ２７ｃの記憶内容が初期化されたことを把握することができる。すなわち、サブＣＰＵ２９ａは、装飾ランプ１６に、メインＣＰＵ２７ａが大当り判定用乱数の更新を予め定められた初期値から開始したことと共に、ＲＡＭ２７ｃの記憶内容が初期化されたことを報知させることができる。

（５）パチンコ機１０の動作中に発光させる動作確認ランプ３１の駆動回路４１に出力する第１ＣＯＭ信号を、常時信号として信号監視回路４２に出力するようにした。このため、リセット報知を行わせるためだけに、常時信号として第１ＣＯＭ信号を出力する新たな装置を備える必要がない。すなわち、主制御基板２７に備えられている装置をリセット報知と動作確認の両方を行うために兼用することができる。従って、リセット報知をさせるためだけに、主制御基板２７を設計し直す必要がなく、設計の手間やコストを低減することができる。

（６）信号監視回路４２は、第１ＣＯＭ信号の周期（本実施形態では第１ＣＯＭ信号がＨレベルに立ち上がってから再びＨレベルに立ち上がるまでの時間間隔（入力間隔））が、第１ＣＯＭ信号の入力遅延などを考慮して予め定めた許容時間（本実施形態では第１ＣＯＭ信号の３周期分に相当する時間）を越えた場合に肯定判定する。そして、信号監視回路４２は、第１ＣＯＭ信号の周期が変化したと判定する。すなわち、第１ＣＯＭ信号の入力が途切れたと判定する。このため、ノイズなどにより第１ＣＯＭ信号の入力周期が一瞬乱れた（途切れた）場合の誤作動を防止できる。

（第二実施形態）
次に、本発明を具体化した第二実施形態を説明する。尚、第一実施形態と同様の構成は、第一実施形態と同じ符号を付してその詳細な説明及び図面は省略又は簡略する。本実施形態のパチンコ機１０の制御構成は、第一実施形態の制御構成と基本的に同じであり、図４に示すとおりである。

本実施形態において、動作確認ランプ９１は、１個の発光ダイオード９１ａから構成されている（図１の破線で囲まれた動作確認ランプ９１参照）。また、その１個の発光ダイオード９１ａからなる動作確認ランプ９１をパチンコ機１０の動作中発光させるために、主制御基板２７（メインＣＰＵ２７ａ）は、パチンコ機１０の動作中（割込み処理プログラム実行中）、常時信号として常にＨレベルを維持する作動信号を動作確認ランプ９１に対して出力するようになっている。そして、当該作動信号がＨレベルに維持されている限り、動作確認ランプ９１は、発光するようになっている。

そして、信号監視回路４２は、当該作動信号を入力して、作動信号の入力を監視するようになっている。信号監視回路４２は、当該作動信号の入力が途切れた場合（すなわち、所定の時間を経過しても作動信号がＬレベルのままである場合）、サブＣＰＵ２９ａに報知信号を出力するようになっている。より詳しく説明すると、図８に示すように、信号監視回路４２は、時間経過に従って（正比例して）、作動信号の入力を監視するための監視電圧を高くする（上げる）ようになっている。そして、信号監視回路４２は、作動信号が入力されると、又は監視電圧が所定の閾値に達すると、監視電圧をＬレベルに立ち下げ、その後再び時間経過に従って監視電圧を高くするようになっている。本実施形態では、作動信号は継続して信号監視回路４２に入力されるため、作動信号が信号監視回路４２に入力している間、監視電圧はＬレベルに維持されることとなる。また、前記所定の閾値は、信号監視回路４２が作動信号の入力が途切れたことを検知できるように設定されている。具体的には、作動信号を入力してから所定の許容時間（本実施形態では、２４ｍｓとしている）経過しても作動信号が入力されないときにおける監視電圧の値を所定の閾値として設定している。なお、所定の許容時間を設定したのは、作動信号がノイズなどにより一瞬乱れた（途切れた）場合を考慮しているからである。そして、信号監視回路４２は、所定の閾値に達すると、サブＣＰＵ２９ａに対して報知信号を出力するようになっている。この報知信号を出力した場合、信号監視回路４２は、所定の停止時間が経過した後に、再び監視電圧を上昇開始させるようになっている。なお、報知信号の出力後から再び監視電圧が上昇し始めるまでの停止時間は、リセット信号Ｒｅの入力に基づくリセット入力回路２７ｄによるメインＣＰＵ２７ａの規制時間と略同時間に設定されている。そして、報知信号を入力したサブＣＰＵ２９ａは、所定の報知時間の間（本実施形態では、３０秒間）、所定の発光態様（例えば、激しく点滅させるなど）で装飾ランプ１６を発光させるようになっている。

以下、パチンコ機１０の動作中に不正リセット信号Ｒｅ１の入力による不正行為が行われた場合に、リセット報知が行われる態様を図８のタイミングチャートを用いて説明する。

パチンコ機１０が動作している間、メインＣＰＵ２７ａは、常に、作動信号を動作確認ランプ９１に出力する（時点Ｆ〜時点Ｇの間参照）。そして、パチンコ機１０の動作中、メインＣＰＵ２７ａは、不正リセット信号Ｒｅ１を入力すると、その動作を所定の規制時間（４００ｍｓ〜１８００ｍｓ）停止する。すなわち、メインＣＰＵ２７ａからの作動信号の出力を停止する（時点Ｇ参照）。そして、作動信号の出力が停止すると、信号監視回路４２における監視電圧が上がり続け、所定の閾値に達する。監視電圧が所定の閾値に達すると、信号監視回路４２は、作動信号の入力が途切れたことを検知して、監視電圧をＬレベルに立ち下げると共に、サブＣＰＵ２９ａに対して報知信号を出力する（時点Ｈ参照）。報知信号出力後、信号監視回路４２は、所定の停止時間（メインＣＰＵ２７ａの規制時間と略同時間）の間、監視電圧を上昇させない（時点Ｋ参照）。そして、停止時間経過後、信号監視回路４２は、再び監視電圧の上昇を開始する。

一方、報知信号を入力したサブＣＰＵ２９ａは、装飾ランプ１６を所定の発光態様で発光させ、リセット報知を開始させる（時点Ｈ参照）。そして、所定の規制時間（４００ｍｓ〜１８００ｍｓ）が経過すると、メインＣＰＵ２７ａは、起動し、メイン処理プログラムを実行し、その後、割込み処理プログラムを実行する。割込み処理プログラムを実行すると、メインＣＰＵ２７ａは、作動信号の出力を再開する（時点Ｉ参照）。これにより、信号監視回路４２は、停止時間経過後、再び監視電圧の上昇を開始しても、作動信号を常に入力して監視電圧をＬレベルに維持することとなり、報知信号をサブＣＰＵ２９ａに対して出力しなくなる。また、サブＣＰＵ２９ａは、装飾ランプ１６によるリセット報知を開始させてから所定の報知時間（３０秒間）が経過した後、装飾ランプ１６によるリセット報知を終了させる（時点Ｊ参照）。

以上詳述したように、本実施形態は、以下の効果を有する。
（７）信号監視回路４２は、作動信号の入力が途切れた時間が予め定めた許容時間を越えた場合に肯定判定する。このため、ノイズなどにより、作動信号の入力が一瞬途切れた場合の誤作動を防止できる。

尚、上記実施形態は、次のような別の実施形態（別例）にて具体化できる。
○上記第一実施形態では、第１ＣＯＭ信号を常時信号としているが、主制御基板２７（メインＣＰＵ２７ａ）からパチンコ機１０の動作中に常に出力され、且つ、一定の周期を有する信号ならば、第１ＣＯＭ信号に限らない。例えば、第一実施形態では、動作確認ランプ３１は、常に「Ｏｎ」と発光表示しているため、第５ＳＥＧ信号又は第６ＳＥＧ信号も、第１ＣＯＭ信号と同様に、パチンコ機１０の動作中に常に出力され、且つ、一定の周期を有する信号である。このため、第一実施形態において、第５ＳＥＧ信号又は第６ＳＥＧ信号を常時信号としても良い。また、第２ＣＯＭ信号を常時信号としても良い。

○上記各実施形態では、装飾ランプ１６にリセット報知を行わせたが、装飾ランプ１６以外の装置にリセット報知を行わせても良い。例えば、スピーカ１７に所定の音声出力を行わせること（「不正信号入力」などの音声を出力させる）によりリセット報知を行わせても良い。また、表示装置２０の可変表示器Ｈに所定の画像表示（「不正信号入力」などの文字列を表示させる）を行わせることによりリセット報知を行わせても良い。この場合、表示制御基板２８又は音声制御基板３０に信号監視回路を設け、当該信号監視回路に常時信号（ＣＯＭ信号など）を入力して、常時信号の入力を監視させることとなる。

○上記第一実施形態では、２つの７セグメントＬＥＤ３１ａ，３１ｂにて動作確認ランプ３１を構成したが７セグメントＬＥＤの数はこれに限定しない。例えば、３つの７セグメントＬＥＤにて動作確認ランプ３１を構成しても良い。また、動作確認ランプ３１に「Ｏｎ」と発光表示させていたが、「Ｏｎ」以外の文字列（例えば、数字など）を発光表示させても良い。また、パチンコ機１０の動作中、動作確認ランプ３１の発光表示を変更するようにしてもよい。例えば、数字を遊技時間に合わせてカウントアップするようにしてもよい。

○上記第一実施形態の動作確認ランプ３１は、パチンコ機１０が動作しているか否かを示していたが、払い出されるべき賞球残数を表示する賞球残数表示器を備えたパチンコ機であれば、賞球残数表示器を制御する信号を常時信号としても良い。なお、賞球残数は、始動入賞口２１や大入賞口２２へ遊技球が入賞することにより、払い出される賞球数が累積加算され、賞球を払い出す毎にその払い出した個数が減算されるようになっている。また、賞球残数表示器は、ＲＡＭ２７ｃに記憶されている賞球残数を表示するものであり、払い出すべき賞球が存在しない場合、「０（零）」を常に表示するようになっている。また、メインＣＰＵ２７ａは、常時信号（ＣＯＭ信号又は作動信号）を、動作確認ランプ３１以外のランプであって、パチンコ機１０の動作中、常に発光するランプに対して出力してもよい。

○上記第一実施形態において、監視電圧の閾値を設定するために用いられる所定の許容時間を、第１ＣＯＭ信号の３周期分に相当する時間（２４ｍｓ）としたが、３周期分に相当する時間以上ならば、これに限らない。例えば、第１ＣＯＭ信号の４周期分に相当する時間を所定の許容時間としてもよい。

○上記実施形態において、メインＣＰＵ２７ａは、電源が遮断されたときにバックアップ処理を行っていたが、行わなくても良い。即ち、バックアップ機能を搭載していないパチンコ機に具体化しても良い。このようなパチンコ機の場合、メインＣＰＵ２７ａは、電源を投入すると、各種乱数の更新を必ず初期値（大当り判定用乱数であれば「０（零）」）から開始することとなる。

次に、上記実施形態及び別例から把握できる技術的思想を以下に追記する。
（イ）遊技機の動作中に発光する発光手段を有し、前記常時信号は、前記発光手段を制御するために用いられる一定の周期を有する信号である請求項１〜請求項４のうちいずれか一項に記載の遊技機。

（ロ）前記監視手段は、前記常時信号の入力が途切れた時間が予め定めた許容時間を越えた場合に肯定判定する請求項１に記載の遊技機。
（ハ）前記監視手段は、前記常時信号の入力間隔が予め定めた許容時間を越えた場合に肯定判定する請求項２に記載の遊技機。

（ニ）遊技機の電源投入時に前記初期化処理の実行を指示する初期化指示手段を有し、前記メイン制御装置は、遊技機の電源遮断時に前記記憶手段の記憶内容を記憶保持させるバックアップ処理を実行するバックアップ手段と、前記リセット信号の入力時に、前記記憶手段に前記バックアップ処理が実行されたことを示すバックアップ実行情報が記憶されているか否かの記憶判定と前記初期化指示手段から前記初期化処理の実行を指示する初期化指示信号を入力しているか否かの初期化判定を行い、前記両判定の判定結果が肯定の場合又は前記記憶判定の判定結果が否定の場合に前記初期化処理を実行する初期化実行手段とを備えた請求項４に記載の遊技機。

パチンコ遊技機の機表側を示す正面図。 動作確認ランプを示す正面図。 動作確認ランプを発光させる際におけるＣＯＭ信号とＳＥＧ信号の出力タイミングを示すタイミングチャート。 電源基板及び主制御基板の構成を示すブロック図。 発光制御基板及び駆動回路の構成を示すブロック図。 リセット信号の入力時に実行されるメイン処理プログラムの処理の流れを示すフローチャート。 リセット報知が行われるタイミングを示すタイミングチャート。 第二実施形態において、リセット報知が行われるタイミングを示すタイミングチャート。

符号の説明

１０…パチンコ遊技機（遊技機）、１６…装飾ランプ（報知手段）、２７…主制御基板（メイン制御装置）、２７ａ…メインＣＰＵ（リセット信号入力手段、信号出力手段、乱数更新手段、バックアップ手段、初期化実行手段）、２７ｃ…ＲＡＭ（記憶手段）、２８…表示制御基板、２９…発光制御基板（サブ制御装置）、２９ａ…サブＣＰＵ、３０…音声制御基板、３１…動作確認ランプ、３２…電源回路、３３…電源断監視回路、３４…リセット信号回路、３１ａ、３１ｂ…７セグメントＬＥＤ、３６…ＲＡＭクリアスイッチ（初期化指示手段）、４１…駆動回路、４１ａ…コモンドライバ、４１ｂ…セグメントドライバ、４２…信号監視回路（信号入力手段、監視手段）。

Claims (4)

1. 遊技機全体を制御するメイン制御装置と、当該メイン制御装置が出力した制御信号に基づき各種制御を実行するサブ制御装置とを備えた遊技機において、
   前記メイン制御装置は、
   外部からのリセット信号を入力するリセット信号入力手段と、
   予め定めたパターンの信号を常時信号として常に出力し、前記リセット信号を入力した場合には前記常時信号の出力を停止した後に該出力を再開する信号出力手段と、
   遊技機の動作中に発光する発光手段と、を備え、
   前記常時信号は、前記発光手段を制御するために用いられる一定の周期を有する信号であり、
   前記サブ制御装置は、
   前記常時信号を入力する信号入力手段と、
   前記常時信号の入力が途切れたか否かを監視する監視手段とを備え、
   前記監視手段の判定結果が肯定の場合に報知手段により報知を実行する遊技機。
2. 前記発光手段は、遊技機が動作中であるか否かを報知するように発光する又は入賞口への遊技球の入賞検知を契機として遊技者に払い出されるべき賞球の残り数を示す賞球残数を表示するように発光することを特徴とする請求項１に記載の遊技機。
3. 前記メイン制御装置は、大当り抽選用の乱数を一定周期で更新する乱数更新手段と、前記乱数更新手段により更新された乱数の値を記憶保持する記憶手段を備え、
   前記乱数更新手段は、前記リセット信号の入力時に初期化処理が実行された場合、前記大当り抽選用の乱数の更新を初期値から開始し、
   前記記憶手段は、前記リセット信号の入力時に前記初期化処理が実行された場合、記憶内容の初期化と共に前記初期値が設定されるようになっており、
   前記報知手段は、前記監視手段の判定結果が肯定の場合、前記リセット信号の入力によって前記乱数更新手段が大当り抽選用の乱数の更新を初期値から開始したことを報知する請求項１又は請求項２に記載の遊技機。
4. 前記発光手段は、複数種類設けられていると共に、それぞれに異なる種類の前記常時信号が入力されるように構成されており、
   前記監視手段は、入力先の前記発光手段が異なる複数種類の常時信号を入力するように構成されている請求項１〜請求項３のうちいずれか一項に記載の遊技機。

Images