JP4356900B2 - 高周波用電圧制御発振回路 - Google Patents
高周波用電圧制御発振回路 Download PDFInfo
- Publication number
- JP4356900B2 JP4356900B2 JP2007071516A JP2007071516A JP4356900B2 JP 4356900 B2 JP4356900 B2 JP 4356900B2 JP 2007071516 A JP2007071516 A JP 2007071516A JP 2007071516 A JP2007071516 A JP 2007071516A JP 4356900 B2 JP4356900 B2 JP 4356900B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- diode
- reactance element
- oscillation
- capacitive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Description
従来の高周波用電圧制御発振回路は、図19に示すように、発振用増幅回路のトランジスタQのコレクタとベースを帰還ループで接続し、当該帰還ループに可変容量のダイオードD2 、D3 、D1 が直列に接続され、ダイオードD1 とダイオードD3 との間の点が誘導性リアクタンス素子であるコイルL1 の一方に端子に接続し、他方の端子が接地し、ダイオードD2 とダイオードD3 との間の点が誘導性リアクタンス素子であるコイルL2 の一方に端子に接続し、他方の端子が接地されている。
ここで、ダイオードD3 とコイルL1 ,L2 で3次のπ型可変ハイパスフィルタ(HPF:High Pass Filter)を形成している。
発振周波数は、図20においては、700MHzとなっており、そのため、移相回路がハイパスフィルタの場合、700MHz以上の周波数において発振ループゲインが0dB以上となって、発振周波数以上の周波数において意図しない発振が発生することが懸念される。
図21において、横軸の「1」は所望の発振周波数、「2」以降は高次高調波の次数を示しており、図21、図22から、高次高調波のレベルが所望の発振周波数に対して近いものがあることが確認できる。これにより、高次高調波同士のミキシングによって発生する雑音成分が発振周波数の信号に付加され、位相雑音の劣化をまねくという問題があった。
本発明の実施の形態について図面を参照しながら説明する。
本発明の実施の形態に係る高周波用電圧制御発振回路は、発振用増幅回路の帰還ループに移相回路として、容量性可変リアクタンス素子と誘導性リアクタンス素子の並列共振回路を複数有する複同調回路と、その入出力に直列に接続された容量性可変リアクタンス素子とで構成し、複同調回路が複数の並列共振回路を容量性可変リアクタンス素子で接続したものであり、複同調回路の容量性可変リアクタンス素子の容量を制御することで利用する周波数を選択でき、更に帰還ループに直列に接続する容量性可変リアクタンス素子の容量を制御することで発振周波数以外のゲインを減衰させて、バンドパスフィルタの特性にできると共に、異常発振を抑制し、位相雑音を改善できるものである。
本発明の実施の形態における要点は、第1に、目的の発振周波数以外の周波数にて発振条件を満足させないこと、第2に、発振周波数以上の周波数における発振ループゲインを低下させることにより、発振ループ上に発生する高次高調波のレベルを低減させ、所望の発振周波数への雑音付加量を低減させることによる。
バンドパスフィルタの構成としては、一般的にはバタワースやチェビチェフ設計されたもの(LCの直列共振、並列共振を交互に接続したもの)よりも、製造上の発振周波数のバラツキを低減するため、本発明の実施の形態では、LC並列共振を容量で接続させる複同調回路を適用した。
次に、本発明の第1の実施の形態に係る高周波用電圧制御発振回路について図1を参照しながら説明する。図1は、本発明の第1の実施の形態に係る高周波用電圧制御発振回路の簡易回路を示す構成図である。
本発明の第1の実施の形態に係る高周波用電圧制御発振回路(第1の回路)は、図1に示すように、発振用増幅回路のトランジスタQと、複同調回路と、当該複同調回路の入出力に直列に接続された容量性可変リアクタンス素子とから基本的に構成されている。
第1の回路では、発振用増幅回路と複同調回路との接続に容量性可変リアクタンス素子を使用して、結合量を調整しているものである。
複同調回路は、帰還ループの途中に設けられ、直列に接続された容量性可変リアクタンス素子のダイオードD3 と、そのダイオードD3 の両端に並列に容量性可変リアクタンス素子のダイオードD4 、D5 、誘導性リアクタンス素子のコイルL1 、L2 が接続されている。
また、コイルL1 、L2 の一端がダイオードD3 の両端に接続し、コイルL1 、L2 の他端が接地している。
ダイオードD1 は、アノード側をトランジスタQのベースに接続し、カソード側を複同調回路の出力側に接続している。
トランジスタQのコレクタと複同調回路の入力側との間には容量性可変リアクタンス素子のダイオードD2 が直列に接続している。
ダイオードD2 は、アノード側をトランジスタQのコレクタに接続し、カソード側を複同調回路の入力側に接続している。
次に、第1の回路における発振スペクトラムを図2に示し、その発振スペクトラムのレベルを従来(図22)と比較して図3に示している。図2は、第1の回路の発振ループ内の発振スペクトラムを示す図であり、図3は、第1の回路の高調波成分のレベルを示す図である。
図2において、横軸の「1」は所望の発振周波数、「2」以降は高次高調波の次数を示しており、図2、図3から、従来技術と比較して、第1の回路は、明らかに高次高調波のレベルが低くなっており、歪み率が140%(従来)から50%に改善されている。
次に、本発明の第2の実施の形態に係る高周波用電圧制御発振回路(第2の回路)について図4を参照しながら説明する。図4は、本発明の第2の実施の形態に係る高周波用電圧制御発振回路の簡易回路を示す構成図である。
第2の回路は、図4に示すように、第1の回路と相違する点は、複同調回路の構成である。
また、ダイオードD5 のカソード側がコンデンサC2 とダイオードD2 の間の点に接続し、ダイオードD5 のアノード側が接地している。
また、コイルL1 、L2 の一端がダイオードD3 の両端に接続し、コイルL1 、L2 の他端が接地している。
次に、第2の回路における発振スペクトラムを図5に示し、その発振スペクトラムのレベルを従来(図22)と比較して図6に示している。図5は、第2の回路の発振ループ内の発振スペクトラムを示す図であり、図6は、第2の回路の高調波成分のレベルを示す図である。
図5において、横軸の「1」は所望の発振周波数、「2」以降は高次高調波の次数を示しており、図5、図6から、従来技術と比較して、第2の回路は、明らかに高次高調波のレベルが低くなっており、歪み率が140%(従来)から26%に改善されている。
次に、本発明の第3の実施の形態に係る高周波用電圧制御発振回路(第3の回路)について図7を参照しながら説明する。図7は、本発明の第3の実施の形態に係る高周波用電圧制御発振回路の簡易回路を示す構成図である。
第3の回路は、図7に示すように、第2の回路と相違する点は、複同調回路の構成と、当該複同調回路の入出力に直列に接続されるのが容量性可変リアクタンス素子ではなく、容量性リアクタンス素子のコンデンサC3 ,C4 である。
また、ダイオードD5 のカソード側がコンデンサC4 とダイオードD7 の間の点に接続し、ダイオードD5 のアノード側が接地している。
また、コイルL1 、L2 の一端がダイオードD3 の両端に接続し、コイルL1 、L2 の他端が接地している。
第3の回路では、容量性可変リアクタンス素子のダイオードD4 〜D7 の容量を調整することで可変バンドパスフィルタとしての特性を形成している。
次に、本発明の第4の実施の形態に係る高周波用電圧制御発振回路(第4の回路)について図8を参照しながら説明する。図8は、本発明の第4の実施の形態に係る高周波用電圧制御発振回路の簡易回路を示す構成図である。
第4の回路は、図8に示すように、第1の回路と並列共振回路同士の結合を磁界を使った点で異なっている。
具体的には、移相回路における複同調回路は、容量性可変リアクタンス素子のダイオードD4 の代わりに誘導性リアクタンス素子のコイルL1 、L2 を磁界により接続するよう対向して配置したものである。その他の構成は、第1の回路と同様である。
次に、第1の回路の具体的回路について図9を参照しながら説明する。図9は、第1の回路の具体的回路の構成図である。
第1の回路の具体的回路は、図9に示すように、発振用増幅回路(Amplifier)1と、バッファ増幅回路(Amplifier)2と、出力整合部3と、発振用増幅回路1の出力をその入力に帰還させる帰還ループの途中に設けられた誘導性リアクタンス素子4と、帰還ループにおいて発振用増幅回路1の出力側と容量性可変リアクタンス素子4との間に設けられた容量性可変リアクタンス素子5と、帰還ループにおいて容量性可変リアクタンス素子4と発振用増幅回路1の入力側との間に設けられた容量性可変リアクタンス素子6と、容量性可変リアクタンス素子4の入力側と出力側の両端に設けられた容量性可変リアクタンス素子7,8と、容量性可変リアクタンス素子4の入力側と出力側の両端に設けられた誘導性リアクタンス素子9,10とを備えている。
容量性可変リアクタンス素子4〜8は、バリキャップのダイオードで構成されている。
容量性可変リアクタンス素子5のダイオードのアノードが発振用増幅回路1の出力側に接続し、カソードが容量性可変リアクタンス素子4側に接続している。
容量性可変リアクタンス素子6のダイオードのアノードが発振用増幅回路1の入力側に接続し、カソードが容量性可変リアクタンス素子4側に接続している。
容量性可変リアクタンス素子7,8のダイオードのアノードが接地され、カソードが容量性可変リアクタンス素子4の入出力側に接続している。
誘導性リアクタンス素子10は、一端が容量性可変リアクタンス素子4のカソード側に接続し、他方が接地されている。
容量性可変リアクタンス素子7と誘導性リアクタンス素子9により第1のLC並列共振回路(第1のLC同調回路)を構成し、容量性可変リアクタンス素子8と誘導性リアクタンス素子10により第2のLC並列共振回路(第2のLC同調回路)を構成している。
そして、第1の同調回路と第2の同調回路を容量性可変リアクタンス素子4で接続している。
容量性可変リアクタンス素子7,8のバリキャップのダイオードにおいて、容量を制御することで利用する周波数を任意に選択でき、更に容量性可変リアクタンス素子5,6のバリキャップのダイオードにおいて、容量を制御することで、発振用増幅回路1と複同調回路との結合容量を適正化でき、発振周波数以外のゲインを減衰させて、位相雑音特性を改善するよう調整できるものである。
次に、第2の回路の具体的回路について図10を参照しながら説明する。図10は、第2の回路の具体的回路の構成図である。
第2の回路の具体的回路は、基本的には、図9の回路と同様であり、相違する点は、容量性可変リアクタンス素子5と容量性可変リアクタンス素子4の間に容量性リアクタンス素子11を直列に接続し、容量性可変リアクタンス素子4と容量性可変リアクタンス素子6との間に容量性リアクタンス素子12を直列に接続したものである。
容量性リアクタンス素子11と容量性可変リアクタンス素子4との間の点に誘導性リアクタンス素子9の一端が接続し、誘導性リアクタンス素子9の他端が接地されている。
容量性リアクタンス素子12と容量性可変リアクタンス素子4との間の点に誘導性リアクタンス素子10の一端が接続し、誘導性リアクタンス素子10の他端が接地されている。
容量性リアクタンス素子11と容量性可変リアクタンス素子5との間の点に容量性可変リアクタンス素子7のダイオードのカソードが接続し、そのアノードが接地している。
容量性リアクタンス素子12と容量性可変リアクタンス素子6との間の点に容量性可変リアクタンス素子8のダイオードのカソードが接続し、そのアノードが接地している。
次に、誘導性リアクタンス素子9,10の具体的な第1、第2の構成例(第1,2の構成例)について図11、図12を参照しながら説明する。図11は、誘導性リアクタンス素子の第1の構成例を示す図であり、図12は、誘導性リアクタンス素子の第2の構成例を示す図である。
誘導性リアクタンス素子9,10の第1の構成例は、図11に示すように、マイクロストリップラインとしてドーナッツ形としており、誘導性リアクタンス素子9,10の第2の構成例は、図12に示すように、マイクロストリップラインとして45度のベント処理されたコの字形としている。
次に、マイクロストリップラインの特性について図13、図14を参照しながら説明する。図13は、上記第1,2の構成例に示したマイクロストリップラインの代表的なインピーダンスの大きさを示した図であり、図14は、上記第1,2の構成例に示したマイクロストリップラインの代表的なインピーダンスの位相を示した図である。図13において、横軸が周波数を、縦軸がインピーダンスの大きさを、図14において、横軸が周波数を、縦軸が位相を表している。
図13及び図14に示す実線が本回路におけるインピーダンス特性を示しており、点線はある周波数まで実線と特性一致するインダクタの特性を示している。
本回路において、マイクロストリップラインは発振周波数において等価的にインダクタとして機能しているのが特徴となっている。
次に、本発明の実施の形態に係る複同調回路のバラツキ特性について図15、図16を参照しながら説明する。図15は、複同調回路のバラツキ特性を示す図であり、図16は、バタワース設計のバンドパスフィルタのバラツキ特性を示す図である。図15,図16において、横軸が周波数を、縦軸がバラツキ特性(dB)を表している。
図16に示すバタワース設計のバンドパスフィルタのバラツキ特性に比べて、図15の複同調回路のバラツキ特性が優れており、フィルタ特性にバラツキが少ないと、発振周波数を決定する要因となるフィルタの位相のバラツキが少なくなる。
次に、容量性可変リアクタンス素子の効果について図17、図18を参照しながら説明する。図17は、容量性可変リアクタンス素子を変化させて調整したフィルタ特性を示す図であり、図18は、図1中のD1 ,D2 ,D3 に固定コンデンサを適用したフィルタ特性を示す図である。
図18では、図1中のD1 ,D2 ,D3 に固定コンデンサを用い、バリキャップダイオードD4 ,D5 の容量を3条件変化させた場合のフィルタ特性を示しており、図17では、図1中D1 〜D5 の容量を3条件変化させた場合のフィルタ特性を示している。
このように、フィルタ特性が大きく異なると、発振周波数を変化させた場合に、そのフィルタの損失や位相変化量がばらついてしまうため、位相雑音が大きく変化してしまい、シンセサイザ等のシステムに適用できなくなるものである。
第1の回路によれば、発振用増幅回路の帰還ループに移相回路として、容量性可変リアクタンス素子Dと誘導性リアクタンス素子Lの並列共振回路を複数有する複同調回路と、その入出力に直列に接続された容量性可変リアクタンス素子D1 ,D2 とで構成し、複同調回路は複数の並列共振回路を容量性可変リアクタンス素子D3 、D4 ,D5 で接続したものとしているので、複同調回路の容量性可変リアクタンス素子D3 の容量を制御することで利用する周波数を選択でき、更に帰還ループに直列に接続する容量性可変リアクタンス素子D1 ,D2 の容量を制御することで発振用増幅回路との結合量を最適にする。これにより、移相回路を可変バンドパスフィルタの特性にできると共に、異常発振を抑制し、位相雑音を改善できる効果がある。
Claims (3)
- 発振用増幅回路を備える高周波用電圧制御発振回路において、
前記発振用増幅回路の出力を入力に帰還させる帰還ループに移相回路を設け、
当該移相回路は、
前記帰還ループの入力側に直列に接続された容量性可変リアクタンス素子としての第1のダイオードと、
前記帰還ループの出力側に直列に接続された容量性可変リアクタンス素子としての第2のダイオードと、
前記第1のダイオードと前記第2のダイオードとの間の帰還ループに直列に接続された容量性可変リアクタンス素子としての第3のダイオードと、
前記第1のダイオードと前記第3のダイオードとを結ぶ帰還ループに設けられた第1の並列共振回路、前記第2のダイオードと前記第3のダイオードとを結ぶ帰還ループに設けられた第2の並列共振回路を有する複同調回路とを備え、
前記第1の並列共振回路は、容量性可変リアクタンス素子としての第4のダイオードと誘導性リアクタンス素子としての第1のコイルとを有し、
前記第2の並列共振回路は、容量性可変リアクタンス素子としての第5のダイオードと誘導性リアクタンス素子としての第2のコイルとを有し、
前記第1のダイオードと前記第3のダイオードとの間に容量性リアクタンス素子としての第1のコンデンサが直列に接続され、前記第3のダイオードと前記第2のダイオードとの間に容量性リアクタンス素子としての第2のコンデンサが直列に接続され、前記第1のコンデンサの一端に前記第1のコイルが接続され、前記第2のコンデンサの一端に前記第2のコイルが接続され、前記第1のコンデンサの他端に前記第4のダイオードが接続され、前記第2のコンデンサの他端に前記第5のダイオードが接続されたことを特徴とする高周波用電圧制御発振回路。 - 複同調回路における誘導性リアクタンス素子をマイクロストリップラインで形成したことを特徴とする請求項1記載の高周波用電圧制御発振回路。
- マイクロストリップラインの形状を、馬蹄形状、ドーナッツ形状、45度のベント処理されたコの字形状としたことを特徴とする請求項2記載の高周波用電圧制御発振回路。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007071516A JP4356900B2 (ja) | 2007-03-19 | 2007-03-19 | 高周波用電圧制御発振回路 |
EP08720826.0A EP2120333B1 (en) | 2007-03-06 | 2008-02-25 | High-frequency voltage-controlled oscillation circuit |
PCT/JP2008/053173 WO2008108201A1 (ja) | 2007-03-06 | 2008-02-25 | 高周波用電圧制御発振回路 |
CN2008800062250A CN101622783B (zh) | 2007-03-06 | 2008-02-25 | 高频用电压控制振荡电路 |
US12/585,092 US7956698B2 (en) | 2007-03-06 | 2009-09-03 | High-frequency voltage-controlled oscillation circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007071516A JP4356900B2 (ja) | 2007-03-19 | 2007-03-19 | 高周波用電圧制御発振回路 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2008236255A JP2008236255A (ja) | 2008-10-02 |
JP2008236255A5 JP2008236255A5 (ja) | 2009-05-07 |
JP4356900B2 true JP4356900B2 (ja) | 2009-11-04 |
Family
ID=39908516
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007071516A Active JP4356900B2 (ja) | 2007-03-06 | 2007-03-19 | 高周波用電圧制御発振回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4356900B2 (ja) |
-
2007
- 2007-03-19 JP JP2007071516A patent/JP4356900B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2008236255A (ja) | 2008-10-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4666564B2 (ja) | チューナブル電圧制御型発振器 | |
JP4358185B2 (ja) | 電圧制御発振器、並びに、送信機及び受信機 | |
JPH06196928A (ja) | 電圧制御形発振回路 | |
US7808310B2 (en) | Differential band-pass filter having symmetrically interwoven inductors | |
CN111510070A (zh) | 谐振器电路 | |
US7956698B2 (en) | High-frequency voltage-controlled oscillation circuit | |
KR100457939B1 (ko) | 고주파 수정발진기 | |
JP2755630B2 (ja) | 帯域フィルタ回路配置 | |
JP4308279B2 (ja) | 高周波用電圧制御発振回路 | |
US20090009264A1 (en) | Delay Line | |
JP4356900B2 (ja) | 高周波用電圧制御発振回路 | |
JP2012253561A (ja) | 電圧制御発振器 | |
US11088669B2 (en) | Band pass filter | |
JP2008141655A (ja) | 可変同調回路及びテレビジョンチューナ | |
CN111819788B (zh) | 放大器 | |
US7170355B2 (en) | Voltage-controlled oscillator using current feedback network | |
US20140312984A1 (en) | Oscillator circuit | |
KR100447743B1 (ko) | 복수의 공진기를 포함하는 전압제어 발진 장치 | |
CN111416575A (zh) | 一种基于同轴介质谐振腔的振荡器及设计方法 | |
CN217508714U (zh) | 一种倍频带低相噪的压控振荡器及信号发生装置 | |
JP2013098795A (ja) | 発振器 | |
US20210126620A1 (en) | Radio frequency filtering circuitry | |
JP2005341279A (ja) | 電圧制御フィルタ、帯域阻止型フィルタ、帯域通過型フィルタおよび無線装置並びにその制御方法 | |
US20110063050A1 (en) | Semiconductor integrated circuit | |
KR100498989B1 (ko) | 고주파 초크 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090319 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090319 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20090319 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20090422 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090428 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090626 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090730 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090730 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120814 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4356900 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120814 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120814 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130814 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |