JP4353248B2 - Electronic components - Google Patents
Electronic components Download PDFInfo
- Publication number
- JP4353248B2 JP4353248B2 JP2007008788A JP2007008788A JP4353248B2 JP 4353248 B2 JP4353248 B2 JP 4353248B2 JP 2007008788 A JP2007008788 A JP 2007008788A JP 2007008788 A JP2007008788 A JP 2007008788A JP 4353248 B2 JP4353248 B2 JP 4353248B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- electronic component
- hole
- mold resin
- covering member
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
本発明は、例えば民生用・産業用電子機器に使用するための、プリント基板にICチップやLSI等を搭載した電子部品、電子部品素材および電子部品の製造方法に関する。 The present invention relates to an electronic component in which an IC chip, an LSI, or the like is mounted on a printed board for use in, for example, a consumer / industrial electronic device, an electronic component material, and an electronic component manufacturing method.
近年、エレクトロニクス技術の著しい進歩によって様々な民生用・産業用電子機器の小型・軽量・薄型化、高性能化が急速に進んでいる。そこで、回路規模の増大、使用する電子部品の増加に対応するべく高密度化、高速化を図るために、プリント基板の薄型化およびファインパターン化、多層構造の採用、電子部品の小型化等と共に、電子部品を接続するための様々な実装技術が開発されている。特に、ICチップやLSI等と基板との接続技術として、従来より図14に示されるようなチップキャリア型の電子部品が知られている。 In recent years, due to remarkable progress in electronics technology, various consumer and industrial electronic devices are rapidly becoming smaller, lighter, thinner and higher performance. Therefore, in order to achieve higher density and higher speed in order to cope with the increase in circuit scale and the increase in electronic parts to be used, the printed circuit board is made thinner and finer, the multilayer structure is adopted, and the electronic parts are downsized. Various mounting techniques for connecting electronic components have been developed. In particular, a chip carrier type electronic component as shown in FIG. 14 is conventionally known as a technique for connecting an IC chip, an LSI or the like to a substrate.
図14(a)は、チップキャリア型の電子部品を、半導体素子が搭載された表面側から見た平面図である。また、図14(b)は、図14(a)のA−A'線断面図である。図14(b)に示すように、この電子部品は、予めスルーホール7の軸心付近を通る外形で切断された基板6上に、半導体素子1をダイアタッチし、半導体素子1と基板6上に形成されている配線パターン3とをワイヤー2で電気的に接続して、構成されている。配線パターン3は、スルーホール(外部電極)7および基板6の裏面に設けた接続用ランド8に続がっており、図外のマザーボードとは、通常ハンダ付けにより、スルーホール7および接続用ランド8を介して接続が執られている。基板6は、通常はプリント基板であるが、セラミクス基板が用いられることもある。基板6上にダイアタッチされた半導体素子1は、ワイヤーボンディングで配線パターン3に接続された後、モールド樹脂5でモールドされる。
FIG. 14A is a plan view of a chip carrier type electronic component as viewed from the surface side on which a semiconductor element is mounted. Moreover, FIG.14 (b) is the sectional view on the AA 'line of Fig.14 (a). As shown in FIG. 14B, this electronic component is obtained by die-attaching a
基板6表面の周縁部には、ダムを構成するモールド枠4が設けられており、このモールド枠4により、モールド樹脂5が半導体素子1の高さまで盛られ、かつスルーホール7からモールド樹脂5が基板6裏面に流れ込まないようになっている。また、モールド枠4を使用しない場合は、同様の理由で、スルーホール7を半導体素子1から遠ざける様に基板6が設計され、かつモールド樹脂5もチクソ性の高いもの(チクソ比の大きいもの=樹脂流れの少ない、盛り上がり性の良いもの)を採用していた。
A mold frame 4 constituting a dam is provided on the peripheral edge of the surface of the
しかしながら、上述した従来のチップキャリア型の電子部品では、基板6上にモールド枠4を形成する必要があるので、枠形成のコストアップは避けられず、かつモールド枠4の分、チップキャリア型の電子部品寸法が大きくなってしまうという課題を有していた。
However, in the above-described conventional chip carrier type electronic component, since it is necessary to form the mold frame 4 on the
また、モールド枠4を使用しない場合では、スルーホール7を半導体素子1から遠ざける必要があるため、やはりチップキャリア型の電子部品寸法が大きくなってしまい、かつチクソ性の高いモールド樹脂5、すなわち流動性の悪いモールド材を採用する必要があるため、半導体素子1の近傍の間隙にモールド樹脂5が回り込み難くなって、モールド樹脂5の未充填部が発生し、チップキャリア型の電子部品の信頼性を低下させてしまうという問題を有していた。
Further, when the mold frame 4 is not used, it is necessary to keep the through
そこで、本発明の目的は、上記問題を解決し、安価で、小型で信頼性の高いリードレスパッケージ型の電子部品を、またこの電子部品を製作するための電子部品素材および製造方法を提供することを目的としている。 Accordingly, an object of the present invention is to solve the above-mentioned problems, and to provide an inexpensive, small and reliable leadless package type electronic component, and an electronic component material and a manufacturing method for manufacturing the electronic component. The purpose is that.
上記課題を解決するため、本発明の電子部品は下記の手段を有することを特徴とする。ここで下記の基板上に載置された要素部品とは、半導体素子に代表される能動素子と、インダクタンス素子、容量素子等のいわゆる受動素子とを含む概念である。 In order to solve the above problems, the electronic component of the present invention is characterized by having the following means. Here, the component parts placed on the following substrate is a concept including an active element typified by a semiconductor element and a so-called passive element such as an inductance element and a capacitive element.
本発明に係る電子部品は、基板と、前記基板の側面に設けられた外部電極と、前記外部電極と電気的に接続され、前記基板の表面に設けられた配線パターンと、前記配線パターンと電気的に接続され、前記基板の表面に設けられた要素部品と、前記外部電極の上に設けられた覆装部材と、前記要素部品をモールドし、前記基板及び前記覆装部材の上に設けられたモールド樹脂と、を有し、前記モールド樹脂の側面と、前記覆装部材の側面が面一となっており、前記モールド樹脂の前記側面は、前記基板の前記側面と面一となっている部分を有することを特徴とする。
An electronic component according to the present invention includes a substrate, an external electrode provided on a side surface of the substrate, a wiring pattern electrically connected to the external electrode and provided on the surface of the substrate, and the wiring pattern and the electrical component. Are connected to each other, and an element part provided on the surface of the substrate, a covering member provided on the external electrode, and the element part are molded and provided on the substrate and the covering member. The side surface of the mold resin and the side surface of the covering member are flush with each other, and the side surface of the mold resin is flush with the side surface of the substrate. It has a part .
この電子部品において、前記基板と前記要素部品との間に、前記覆装部材と全く同一材料のパッドを、更に備えていてもよい。 In this electronic component, a pad made of the same material as that of the covering member may be further provided between the substrate and the element component.
この電子部品において、前記パッドには、当該覆装部材を表裏方向に貫通する貫通孔が形成されており、当該貫通孔には、前記要素部品と前記基板の配線領域とを導通する導電性部材が内在されていてもよい。 In this electronic component, a through-hole penetrating the covering member in the front and back direction is formed in the pad, and the conductive member that conducts the element component and the wiring region of the substrate in the through-hole. May be included.
この電子部品において、前記覆装部材が、粘着性のシートであってもよい。 In this electronic component, the covering member may be an adhesive sheet.
この電子部品において、前記覆装部材が、ドライフィルムであってもよい。 In this electronic component, the covering member may be a dry film.
この電子部品において、前記覆装部材が、ガラスエポキシ板であってもよい。 In this electronic component, the covering member may be a glass epoxy plate.
この電子部品において、前記覆装部材が、セラミック板であってもよい。 In this electronic component, the covering member may be a ceramic plate.
この電子部品において、前記外部電極が、前記基板の角部に設けられていてもよい。 In this electronic component, the external electrode may be provided at a corner of the substrate.
この電子部品において、外部電極には、導電ペースト、或いはハンダ濡れ性を有する金属材料が充填されていてもよい。 In this electronic component, the external electrode may be filled with a conductive paste or a metal material having solder wettability.
この電子部品において、金属材料がハンダ、或いは金であることが、好ましい。 In this electronic component, the metal material is preferably solder or gold.
また、本発明に係る電子部品は、第1の面及び前記第1の面と交わる第2の面を有する基板と、前記第1の面に設けられた凹部と、前記第2の面の上及び前記凹部内に設けられた配線パターンと、前記配線パターンと電気的に接続され、前記基板第2の面の上に設けられた要素部品と、前記第2の面の上及び前記凹部の上に設けられた覆装部材と、前記要素部品及び前記覆装部材の上に設けられたモールド樹脂と、を有し、前記モールド樹脂の側面と前記覆装部材の側面とが面一に形成され、前記モールド樹脂の前記側面は、前記第1の面と面一となっている部分を有していることを特徴とする。
An electronic component according to the present invention includes a substrate having a first surface and a second surface intersecting with the first surface, a recess provided in the first surface, and an upper surface of the second surface. And a wiring pattern provided in the recess, an element part electrically connected to the wiring pattern and provided on the second surface of the substrate, and on the second surface and on the recess. And a molding resin provided on the element component and the covering member, and the side surface of the molding resin and the side surface of the covering member are formed flush with each other. The side surface of the mold resin has a portion that is flush with the first surface .
また、本発明に係る電子部品は、 第1の面と、前記第1の面とは反対側の第2の面と、前記第1の面から前記第2の面を貫通するスルーホールと、前記スルーホール上に設けられた覆装部材と、前記第1の面及び前記スルーホール内に設けられた配線パターンと、前記第1の面の上に設けられ、前記配線パターンと電気的に接続された要素部品と、を有する基板の前記第1の面の上にモールド樹脂を設けたあと、少なくとも前記スルーホールを通る線に沿って前記基板及び前記覆装部材、前記モールド樹脂を切断して形成された電子部品であって、前記モールド樹脂の切断面と前記覆装部材の切断面は面一となっており、前記モールド樹脂の前記切断面と前記基板の切断面は面一となっている。
Further, an electronic component according to the present invention includes a first surface, a second surface opposite to the first surface, a through hole penetrating the second surface from the first surface, A covering member provided on the through hole, a wiring pattern provided on the first surface and the through hole, and an electrical connection with the wiring pattern provided on the first surface. After providing the mold resin on the first surface of the substrate having the component parts formed, the substrate, the covering member, and the mold resin are cut along at least a line passing through the through hole. In the formed electronic component, the cut surface of the mold resin and the cut surface of the covering member are flush with each other, and the cut surface of the mold resin and the cut surface of the substrate are flush with each other. Yes.
この電子部品によれば、外部電極がスルーホールを軸方向に切断して成ることにより、例えば、外部電極にハンダなどを充填しておかなければ、外部電極をプローブピン
の位置決め穴として用いることにより、電気的な検査が容易になる。
According to this electronic component, the external electrode is formed by cutting the through hole in the axial direction. For example, if the external electrode is not filled with solder or the like, the external electrode is connected to the probe pin.
By using as a positioning hole, electrical inspection becomes easy.
この電子部品によれば、外部電極に、導電ペースト、或いはハンダ濡れ性を有する金属材料が充填されていることにより、取扱い性が良好になり、またマザーボードなどにハンダ付けする場合に、外部電極のマザーボード側下部にフィレットが形成され易くなり、ハンダ付け性を向上させることができる。また、モールド工程において、外部電極にモールド樹脂が流れ込むことがなく、製造が容易になると共に、従来のダムに相当する部材を省略することができ、かつ要素部品と外部電極とを近接して配置することができる。このため、製造コストを低減することができると共に、全体をコンパクトに形成することができる。しかも、チクソ性の低い、すなわち回り込みの良好なモールド材を用いることができる。 According to this electronic component, since the external electrode is filled with a conductive paste or a metal material having solder wettability, the handleability is improved, and when soldering to a motherboard or the like, Fillets are easily formed on the lower part of the mother board, and solderability can be improved. Also, in the molding process, the mold resin does not flow into the external electrode, facilitating the production, omitting members corresponding to conventional dams, and arranging the component parts and the external electrode close to each other. can do. For this reason, while being able to reduce manufacturing cost, the whole can be formed compactly. Moreover, it is possible to use a mold material having low thixotropy, that is, good wraparound.
この電子部品によれば、上記金属材料にハンダ、或いは金を用いることにより、マザーボードなどへのハンダ付け性を、より一層向上させることができる。 According to this electronic component, by using solder or gold as the metal material, it is possible to further improve the solderability to a mother board or the like.
この電子部品によれば、外部電極のモールド樹脂側の開口を閉塞する覆装部材を設け、且つこの覆装部材の側端面がモールド樹脂および基板の側面と面一に形成されていることにより、請求項2および3と同様に、モールド工程において、外部電極にモールド樹脂が流れ込むことがなく、製造コストを低減することができると共に、全体をコンパクトに形成することができる。また、チクソ性の低いモールド材を用いることができる。 According to this electronic component, the covering member that closes the opening on the mold resin side of the external electrode is provided, and the side end surface of the covering member is formed flush with the side surface of the mold resin and the substrate. Similarly to the second and third aspects, in the molding process, the molding resin does not flow into the external electrode, the manufacturing cost can be reduced, and the whole can be formed compactly. Moreover, a mold material with low thixotropy can be used.
この電子部品によれば、基板と要素部品との間に、覆装部材と全く同一のパッドを設けることにより、このパッドを位置決めの目標として要素部品を実装することができる。また、要素部品の端が覆装部材に載って、要素部品が傾いた状態で実装されるなどの不具合を防止することができる。 According to this electronic component, by providing the same pad as the covering member between the substrate and the component component, the component component can be mounted using the pad as a positioning target. In addition, it is possible to prevent a problem such that the end of the element part is mounted on the covering member and the element part is mounted in an inclined state.
この電子部品によれば、パッドに貫通孔を形成し、この貫通孔に導電性部材を内在させることにより、ダイパッドを必要とする要素部品において、要素部品とダイパッドとを導通して、同電位にすることができる。 According to this electronic component, a through hole is formed in the pad, and a conductive member is included in the through hole, whereby the element component and the die pad are electrically connected to each other in the element component requiring the die pad so as to have the same potential. can do.
この電子部品によれば、覆装部材を粘着性のシート、ドライフィルム、ガラスエポキシ板、或いはセラミック板で構成することにより、加工および取付を容易に行うことができる。特に、ドライフィルムなどでは、基板の製造工程に用いるフォトプロセスを適用することができ、より一層加工および取付を容易に行うことができる。 According to this electronic component, processing and attachment can be easily performed by configuring the covering member with an adhesive sheet, a dry film, a glass epoxy plate, or a ceramic plate. In particular, in the case of a dry film or the like, a photo process used in a substrate manufacturing process can be applied, and further processing and attachment can be easily performed.
この電子部品によれば、外部電極が、基板の角部に設けられていることにより、基板のプリントパターンを分散して配置することができ、デッドスペースとなりがちな基板の角部を有効に利用することができる。このため、プリントパターンの適正化を図ることができると共に、デッドスペースがなくなる分、全体をコンパクトに形成することができる。 According to this electronic component, since the external electrodes are provided at the corners of the board, the printed pattern of the board can be distributed and arranged, and the corners of the board, which tends to be dead space, can be used effectively. can do. As a result, the print pattern can be optimized and the entire space can be compactly formed because dead space is eliminated.
以下に、本発明の実施例について図面を参照して詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
図1は本発明の一実施例に係るチップキャリア型(リードレスパッケージ型)の電子部品の構造図である。図1(b)は、チップキャリア型の電子部品を裏面側から見た裏面図である。また、図1(a)は、図1(b)のC−C'線断面図である。図1(a)に示すように、この電子部品は、予めハンダ9が充填されているスルーホール(外部電極)7の軸心付近を通る外形で切断された基板6上に、半導体素子1をダイアタッチすると共に、半導体素子1と基板6上に形成されている配線パターン3とをワイヤー2で電気的に接続して、構成されている。
FIG. 1 is a structural diagram of a chip carrier type (leadless package type) electronic component according to an embodiment of the present invention. FIG. 1B is a back view of the chip carrier type electronic component as seen from the back side. FIG. 1A is a cross-sectional view taken along the line CC ′ of FIG. As shown in FIG. 1 (a), this electronic component has a
ここで、要素部品として半導体素子1を例に説明してゆくが、要素部品としては、半導体素子(IC,LSI等)等の能動素子の他、インダクタンス素子、容量素子等のいわゆる受動素子でもよく、一般的に基板上に載置されたものが該当する。
Here, the
そして、この配線パターン3の一部が、ワイヤーボンディングのボンディングパッドとなる構造となっている。配線パターン3は、スルーホール(外部電極)7を経て接続用ランド8に続がっており、図外のマザーボードとは通常ハンダ付けで、スルーホール7および接続用ランド8を介して接続がとられる。この場合、スルーホール7の内部には、ハンダ9が充填されており、スルーホール(電子部品側面)のハンダフィレット(ハンダの裾びき)が形成し易くなっている。これにより、既知のように電子部品の信頼性を向上させることができると共に、電子部品の実装工程での外観検査性を向上させることができる。
A part of the
基板6は、通常はプリント基板であるが、セラミクス基板が用いられることもある。モールド樹脂5は後述する方法によって、基板6と同一外形に切断されている。半導体素子1のダイアタッチは、エポキシ接着剤、銀ペーストで行われることが多い。また、ワイヤー2は金線またはアルミ線が多く用いられ、既知のワイヤーボンディング法で結線される。基板6がプリント基板の場合には、配線パターン3及びスルーホール7の表面、内部とも銅箔上に金メッキされていることが多く、セラミクス基板の場合には、配線パターン3は銅、銀、タングステン系のペーストに金メッキされているか、金ペーストで形成されていることが多い。
この場合、スルーホール7は,プリント基板と同様にメッキで形成された銅上にニッケル、金メッキされているか、上述の導電ペーストが充填されていてもよい。
The
In this case, the through
この場合、導電ペーストの材料としては、銅や銀、金等のいずれかが含有されたものを用いるとよい。特に基板6として有機基板を用いる場合には、焼成温度が低い点から導電ペーストの材料として銅を含有したものを用いることが好ましい。また銅粒子に銀メッキされている導電ペーストを用いることが特に好ましい。また導電ペーストの充填方法は、後述するハンダ9の場合の図2の説明と同様にスキージ24にてスルーホール7内に充填した後、これを加熱硬化させることにより行われる。
In this case, as a material for the conductive paste, a material containing any one of copper, silver, gold and the like may be used. In particular, when an organic substrate is used as the
一方、ここでは、スルーホール7の内部にハンダ9を充填した例について述べたが、ハンダ濡れ性を有する金属材料であれば、例えば金等を充填してもよいし、導電ペーストを充填してもよい。
On the other hand, the example in which the
次に、図2を参照して、図1の構造のチップキャリア型の電子部品の製造方法について説明する。図2(a)に示すように、予めチップキャリアの接続部にスルーホール7を形成した基板(基板素材)6を準備する。次に、スルーホール7に相当する小孔22を開けたステンシル23を、孔同士が重なるように位置合せし、基板6を受ける台上(図示せず)でクリームハンダ21をスキージ24で印刷する。この時、ステンシル23の孔径をス
ルーホール7の孔径と等しいか若干小さくしたり、スキージ24の移動速度、押圧をコントロールすることによって、クリームハンダ21がスルーホール7内部のみに挿入されるようにしておけば、後にハンダ9を溶融させてもスルーホール7内部のみにハンダ9を充填することができる。ステンシル23は、一般的に100〜200μmの厚さを有しているが、スルーホール7の体積によって埋めるべきハンダ9の量が決定され、ステンシル23の厚さ、孔径も決定される。
Next, a method of manufacturing a chip carrier type electronic component having the structure of FIG. 1 will be described with reference to FIG. As shown in FIG. 2A, a substrate (substrate material) 6 in which a through
If the
ハンダ9の塗布方法としては、上述した以外にも表面実装に用いられる他の既知の方法、例えばディスペンサによる方法を用いることができる。次に、基板6のスルーホール7をリフロー炉、ホットエア、赤外線などで加熱し、クリームハンダ21を溶融させ、ハンダ9がスルーホール7に充填された状態とする。そして、必要に応じ、これを洗浄して、クリームハンダ21中に含まれていたフラックスを除去する。
As a method for applying the
なお、予め基板6の片側または両側に、レジスト、ドライフィルム等によりスルーホール7の部分のみ開口したマスクを形成し、この基板6にクリームハンダ21を印刷すれば、ハンダ9を、より確実にスルーホール7のみに充填することができる。そして、ハンダ9の充填後またはハンダ9の溶融後に、レジスト、ドライフィルム等を除去すればよい。また、この方法であれば、ステンシル23を用いなくとも、クリームハンダ21を直接、基板6の上に置いてスキージ24でこすり付ければ、スルーホール7のみにクリームハンダ21を充填することもできる。
It is to be noted that if a mask in which only the through
その後、図2(b)に示すように、半導体素子1をダイアタッチすると共に、ダイアタッチした半導体素子1と基板6上に形成した配線パターン3とを、ワイヤー2で電気的に接続する。さらに、図2(c)に示すように、モールド樹脂5を基板上にポッティング(塗布)するが、このときスルーホール7にはハンダ9が充填されているため、モールド樹脂5は、スルーホール7に流れ込むことがなく、基板6の裏面にしみ出すことがない。もちろん、スルーホール7を逃げたような構造の高価な金型を必要とするトランスファーモールドでなくとも、金型を必要としない上述のポッティングモールドで十分である。また例えトランスファーモールドを用いるとしても、スルーホール7はハンダ9で充填されているために、スルーホール7を逃げる構造を採らなくともよく、スルーホール7をも含め一度にモールドすることも可能である。
Thereafter, as shown in FIG. 2B, the
ポッティングモールドの場合には、基板6の周縁部を多少広めに設計するか、基板6の周縁部にダムを設けておけば、モールド樹脂5はチクソ性の高いモールド材でなくても良い。このため、半導体素子1廻りの間隙にモールド樹脂5が良好に回り込むので、モールド樹脂5の未充填部は発生せず、信頼性を向上させることができる。なお、モールド樹脂5の塗布工程では真空脱泡を併用すると、未充填部の発生を完全に防止することができる。また、モールド樹脂5の塗布工程直前に、酸素、アルゴン等のプラズマにより、基板6の表面や半導体素子1の表面を活性化しておけば、モールド樹脂5の密着性はより良好になり、電子部品の信頼性はさらに向上する。
In the case of a potting mold, the
次に、モールド樹脂5を、加熱、紫外線照射或いは湿度中放置などの硬化方法を用いて硬化させる。以上の工程により、電子部品素材が形成される。電子部品素材は、スルーホール7を作り込んだ大きな基板(基板素材)6に、複数の半導体素子1を実装し、これにモールド樹脂5を塗布して、構成されている。すなわち、スルーホール7を共有する電子部品要素が、基板6上に作り込まれた構造になっている。この場合、同図のように、電子部品要素を2個或いは1個など小数作り込むようにしてもよいが、マトリクス状に多数作り込むことが、好ましい。
Next, the
最後に、図2(c)に示すように、チップキャリア型の電子部品の外形であるスルーホール7の部分、すなわちスルーホール7のほぼ軸心を通る仮想線に沿って、電子部品素材をダイシングブレード20で切断し、電子部品単体とする。最後の切断工程は、ダイシングによらなくても基板6を割るブレーキングの工程によってもよい。この場合は、スルーホール7のほぼ軸心を通る仮想線に沿って、基板6に予めV溝、ミシン目などを形成しておく。
Finally, as shown in FIG. 2C, the electronic component material is diced along a portion of the through
上述したように、一枚の基板6から多数個の電子部品を取る構造としてもよいが、その場合、隣合う電子部品のスルーホール7の位置が一致すれば、スルーホール7は隣合う電子部品と共用することが、好ましい。しかし、ダイシングブレード20が厚いためにスルーホール7が切断時に潰れてしまうような場合には、スルーホール7の軸心からわずかに外れた位置で切断し、切断された片側のみを生かすようにする(図13参照)。
As described above, a structure in which a large number of electronic components are taken from a
次に、図3を参照して、図1の構造のチップキャリア型の電子部品の別の製造方法について説明する。図3(a)に示すように、予めチップキャリアの接続部にスルーホール7を形成した基板6を準備し、この基板6のスルーホール7の開口部付近のみに、フラックス塗布装置(図示せず)でフラックスを塗布する。次に、基板6を、溶融ハンダ31の液面に近接するように臨ませ、これにスルーホール7に対応して設けたノズル等からハンダ噴流30を噴出させて、スルーホール7の開口部に溶融ハンダ31を接触させる。この場合、スルーホール7の径が0.5mm程度以下であれば、毛細管現象により、スルーホール7の内部のみにハンダ9を充填することができる。
Next, another method for manufacturing a chip carrier type electronic component having the structure of FIG. 1 will be described with reference to FIG. As shown in FIG. 3A, a
なお、ハンダ噴流30の当たる基板6面、もしくは基板6両面にレジスト、ドライフィルム等によるスルーホール7のみ開口したマスクを形成しておけば、ハンダ9をスルーホール7のみに正確に充填することができる。そして、ハンダ9の充填後、レジスト、ドライフィルム等を除去する。このような製造方法をとれば、ハンダ槽の中に基板6をそのまま浸漬しても、スルーホール7のみにハンダ9を充填することができる。また、ソルダーレジストを用い、ハンダ9が必要以上に広がらないようにすることによっても、ハンダ9をスルーホール7のみに正確に充填することができる。かかる場合には、必要に応じて洗浄し、フラックスを除去する。
In addition, if a mask in which only the through
その後の工程は、図3(b)および図3(c)に示されるように、上述の図2で説明した工程と同一である。図3(b)、(c)では、基板6の裏面の接続用ランド8をレジスト、ドライフィルム等でマスクしていないので、スルーホール7と共に接続用ランド8にもハンダ9が供給されることになる。この様に、予め接続用ランド8にもハンダ9を供給しておけば、後に、切り出した電子部品をマザーボードにハンダ付けするときに、そのハンダ付け性を向上させることができる。その他、接続用ランド8へのハンダ9の供給は、図2で説明したクリームハンダ21の印刷と同時に行なってもよいし、後述するスルーホール7のメッキと同時に行なってもよい。
Subsequent steps are the same as those described in FIG. 2 as shown in FIGS. 3B and 3C. In FIGS. 3B and 3C, since the
なお、図2、図3に示す方法の他、予めスルーホール7を、部分的にハンダ、金等のメッキで塞いでも良いし、導電ペーストで塞いでも良い。しかし、一般的にマザーボードとは、ハンダ付けで接続が行われるので、接続部であるスルーホール7に充填する金属材料は、酸化し難く、ハンダ濡れ性の良いものが望ましい。具体的には、導電ペーストとしては、銅ペーストよりも金ペーストのほうが好ましい。
In addition to the method shown in FIGS. 2 and 3, the through
(参考例)
さらに、本発明の他の実施例について説明する。図4は本発明による他のチップキャリア型の電子部品の構造図である。図4(b)は、チップキャリア型の電子部品を裏面側から見た裏面図である。また、図4(a)は、図4(b)のB−B'線断面図である。図4に示すように、この電子部品は、図1の電子部品のスルーホール(外部電極)7にハンダ9が充填されて無いだけで、その他の構造は図1と同様である。ハンダ9がスルーホール7に充填されて無い分、構造も簡単になり、コストも上昇しない。また、スルーホール7に充填されている金属材料がないので、後工程である電子部品の電気検査時に、スルーホール7が検査用のプローブピンの位置決め穴として利用でき、確実に導通を図ることができる。
(Reference example)
Further, another embodiment of the present invention will be described. FIG. 4 is a structural diagram of another chip carrier type electronic component according to the present invention. FIG. 4B is a back view of the chip carrier type electronic component as seen from the back side. FIG. 4A is a cross-sectional view taken along line BB ′ of FIG. As shown in FIG. 4, this electronic component has the same structure as that of FIG. 1, except that the through hole (external electrode) 7 of the electronic component of FIG. 1 is not filled with
次に、図5を参照して、図4に示すチップキャリア型の電子部品の製造方法について説明する。図5(a)において、予めチップキャリアの接続部にスルーホール7を形成した基板6を準備すると共に、この基板6の裏面全域に、粘着シート40を貼っておく。粘着シート40は空気を通さないものであればどんなものでも良いが、半導体素子1のダイシング工程に使用されるものが、不純物も少ないので信頼性がある。また、粘着シート40は、粘着性を保持し続けるものでもよいが、後工程で剥離し易い、既知の紫外線や熱で粘着性が低下する粘着シートが、好ましい。そして、この状態で、図5(b)に示すように、半導体素子1をダイアタッチすると共に、この半導体素子1と基板6上に形成した配線パターン3とを、ワイヤー2で電気的に接続する。
Next, a method for manufacturing the chip carrier type electronic component shown in FIG. 4 will be described with reference to FIG. In FIG. 5A, a
ここで、モールド樹脂5を基板6上にポッティングするが、このとき基板6の裏面側に開口したスルーホール7の開口部を粘着シート40で塞いだ状態で、モールド樹脂5を塗布することになる。このため、スルーホール7内に空気が封じ込まれ、粘性流体であるモールド樹脂5のスルーホール7への流入が阻止される。したがって、特別に蓋部材などを設けなくても、モールド樹脂5がスルーホール7内に流入することはない。特に実験結果は示さないが、一般的に用いられる粘度が20000〜50000センチポイズのモールド樹脂5の場合、直径0.5mm以下のスルーホール7で、上記効果が確認されている。直径0.5mm以上のスルーホール7でもモールド樹脂5の粘度を高くすることによって、上記効果を得ることができる。
Here, the
この状態で、モールド樹脂5を硬化させた後、図5(c)に示すように、粘着シート40を引き剥がし、最後にこれをスルーホール(仮想線)7に沿って、ダイシングブレード20で切断を行い、電子部品単体とする。粘着シート40は前述したように、熱などで粘着力が低下するシートである方が引き剥がし易く、望ましい。モールドの方法は、金型の不要なポッティングモールドでよく、チクソ性も通常のものが使用できるのは、上述の図2における説明と同様である。但し、この様な製造方法でモールド後真空脱泡すると、スルーホール7内部までモールド樹脂5が侵入するおそれがあるため、モールド樹脂5中の気泡を取り除く意味で、モールド前にモールド樹脂5真空脱泡するのに止めておく必要がある。
In this state, after the
以上ような製造方法を採ることにより、切り出した電子部品の側面には、金メッキを施したスルーホール(外部電極)7が露出し、マザーボードとの接続時にはこのスルーホール7にハンダフィレットが形成し易くなり、電子部品のハンダ付け性を向上させることができる。セラミックス基板の場合でも、中空のスルーホール7の場合には、上述のプリント基板と同様である。また、導電ペーストが充填されている場合は、図1で説明した構造と同一となる。
By adopting the above manufacturing method, a gold plated through hole (external electrode) 7 is exposed on the side surface of the cut-out electronic component, and a solder fillet is easily formed in the through
次に、図6に基づいて、図4の構造のチップキャリア型の電子部品の別の製造方法について説明する。図6(a)に示すように、予めチップキャリアの接続部にスルーホール7を形成した基板6を用意し、この基板6上に半導体素子1をダイアタッチすると共に、この半導体素子1を基板6上に形成されている配線パターン3とワイヤー2で電気的に接続する。その後、図6(b)に示すように、シリコーンゴム50を基板6の裏面に押しつけてスルーホール7を塞ぎ、モールド樹脂5をポッティングして、そのまま硬化させる。スルーホール7内にモールド樹脂5が流入しないのは、前述の粘着シート40を用いた場合と同様の原理である。その後の工程は、図6(c)に示すように、上述の図5で説明した工程と同一である。
Next, another manufacturing method of the chip carrier type electronic component having the structure of FIG. 4 will be described with reference to FIG. As shown in FIG. 6A, a
なお、スルーホール7とシリコーンゴム50との密着性を向上させ、スルーホール7中の空気をより確実に保持するために、予めシリコーンゴム50のスルーホール7との接触部分及び接続用ランド8との接触部分を、これらの凸形状と相補的な凹形状に形成しておいてもよいし、シリコーンゴム50の表面に、スルーホール7の内部を塞ぐピン状の突起を形成しておいてもよい。
In order to improve the adhesion between the through
また、スルーホール7にモールド樹脂5を流入させないように、既知の基板製造法であるスルーホール7への樹脂穴埋め法でスルーホール7を塞いでおき、ダイシング工程後、塞いだ樹脂を取り除くようにしてもよい。この場合、一般的には、アルカリ性の水溶液に溶解する樹脂を用い、ダイシング工程後、アルカリ性の水溶液でこの樹脂を洗い流すようにして除去する。
Further, in order to prevent the
さらに、本発明の他の実施例について説明する。図7は本発明による他のチップキャリア型の電子部品の構造図である。図7(b)は、チップキャリア型の電子部品を裏面側から見た裏面図である。また、図7(a)は、図7(b)のD−D'線断面図である。図7に示すように、この電子部品は、予めスルーホール覆装部材70がスルーホール(外部電極)7上に載置され、スルーホール7の軸心付近を通る外形で切断された基板6上に、半導体素子1をダイアタッチすると共に、半導体素子1と基板6上に形成されている配線パターン3とをワイヤー2で電気的に接続して、構成されている。
Further, another embodiment of the present invention will be described. FIG. 7 is a structural diagram of another chip carrier type electronic component according to the present invention. FIG. 7B is a back view of the chip carrier type electronic component as seen from the back side. FIG. 7A is a cross-sectional view taken along the line DD ′ of FIG. As shown in FIG. 7, the electronic component has a through-
スルーホール覆装部材70は、スルーホール7上にのみ設けられており、粘着性を有するシート、例えば基板製造工程で使用されるドライフィルム、ガラスエポキシ板、セラミックス板などで構成されている。この場合、これらスルーホール覆装部材70は、スルーホール7上に載置されるように型などで打ち抜いて成形し、これを基板6に貼り付けるようにすればよい。もちろん、ドライフィルムの場合には、基板6全面に貼り合わせておいて、従来の基板製造技術と同様のフォトプロセスで、必要とするスルーホール7の部分のみ残すようにする。
The through-
また、ガラスエポキシ板はすでに形成されているものを、接着剤で基板6に貼り合わせてもよいし、未形成のガラスエポキシのプリプレグを予め必要な形に型で抜く等で成形し、位置合わせ後、基板6に加熱、圧着してもよい。さらに、基板6がセラミックスの場合には、未焼結のグリーンシートを予め必要な形に型で抜くなどして成形し、位置合わせ後、グリーンシートを基板6と共に加熱、加圧し、基板6にグリーンシートを焼結させてもよい。なお、スルーホール覆装部材70以外の部分の基本構造は、図1および図4の電子部品と同様である。
In addition, the glass epoxy plate that has already been formed may be bonded to the
さらに、本発明の他の実施例について説明する。図8は本発明による他のチップキャリア型の電子部品の構造図である。図8(b)は、チップキャリア型の電子部品を裏面側から見た裏面図である。また、図8(a)は、図8(b)のE−E'線断面図である。図8に示すように、この電子部品では、スルーホール覆装部材70が、スルーホール(外部電極)7の部分のみならず、半導体素子1と基板6との間にも設けられている。すなわち、半導体素子1は基板6上に直接ではなく、スルーホール覆装部材(パッド)70上にダイアタッチされている。その他の構造は図7と同様である。
Further, another embodiment of the present invention will be described. FIG. 8 is a structural diagram of another chip carrier type electronic component according to the present invention. FIG. 8B is a back view of the chip carrier type electronic component viewed from the back side. FIG. 8A is a cross-sectional view taken along line EE ′ of FIG. As shown in FIG. 8, in this electronic component, the through
したがって、スルーホール覆装部材70は、ワイヤー2が配線パターン3に接続されている部分のみ開口していればよく、スルーホール覆装部材70として、粘着性を有するシート、ガラスエポキシ板、セラミックス板などを使用する場合、図7の構造と異なり、必ずしも高価な型で打抜き開口を形成する必要はなく、ドリルビットで加工したものでよい。しかも、半導体素子1の位置決めが容易になる。ゆえに、図8の構造を採用すれば図7の構造に比較して、スルーホール覆装部材70の製作および半導体素子1の実装が容易となり、電子部品のコストを下げることができる。
Therefore, the through-
さらにまた、本発明の他の実施例について説明する。図9は本発明による他のチップキャリア型の電子部品の構造図である。図9(b)は、チップキャリア型の電子部品を裏面側から見た裏面図である。また、図9(a)は、図9(b)のチップキャリア型の電子部品をF−F'線断面図である。図9に示すように、この電子部品では、上述した図8の半導体素子1と基板6との間にあるスルーホール覆装部材(パッド)70に、貫通孔73が開けられており、この貫通孔73に銀ペースト72が充填されている。そして、この銀ペースト72により、基板6上に形成されたダイパッド71と半導体素子1の裏面とが電気的に接続されている。
Furthermore, another embodiment of the present invention will be described. FIG. 9 is a structural diagram of another chip carrier type electronic component according to the present invention. FIG. 9B is a back view of the chip carrier type electronic component as seen from the back side. FIG. 9A is a cross-sectional view of the chip carrier type electronic component of FIG. As shown in FIG. 9, in this electronic component, a through
一般的にダイパッド71は、ある固定電位に接続されていることが多く、図9の構造は、半導体素子1のダイの電位を固定しなければならない場合に有効な構造である。この場合ももちろん、スルーホール覆装部材70はワイヤー2が配線パターン3に接続されている部分と、上記の貫通孔73の部分のみが開口していればよいので、スルーホール覆装部材70として、粘着性を有するシート、ガラスエポキシ板、セラミクス板などを使用する場合、図8の構造と同様に、ドリルビットで加工された安価なスルーホール覆装部材70を貼り付けるようにすればよい。
In general, the
次に、図10に基づいて、図7から図9に示す構造のチップキャリア型の電子部品の製造方法について説明する。図10(a)に示すように、先ずチップキャリアの接続部にスルーホール7を形成した基板(基板素材)6を準備する。次に、スルーホール7上にスルーホール覆装部材70を取り付ける。スルーホール覆装部材70は、粘着性を有するシート、基板製造技術で使用されるドライフィルム、ガラスエポキシ板、セラミックス板などを、スルーホール7上のみに位置するように型など打ち抜いて成形し、これを基板6に貼り付けるようにすればよい。もちろん、ドライフィルムの場合は基板全面に貼り合わせておいて、従来の基板製造技術と同様のフォトプロセスで、スルーホール7の部分のみ残すようにしてもよい。
Next, a method for manufacturing a chip carrier type electronic component having the structure shown in FIGS. 7 to 9 will be described with reference to FIG. As shown in FIG. 10A, first, a substrate (substrate material) 6 in which a through
図10(a)に示すように、スルーホール覆装部材70をスルーホール7の部分のみに設けてもよいし、これに加え図8および図9で説明したように、半導体素子1と基板6との間に、半導体素子1のパッドとして設けてもよい。その後、半導体素子1をダイアタッチし、ダイアタッチしたこの半導体素子1と基板6上に形成されている配線パターン3とを、ワイヤー2で電気的に接続する。さらに、図10(b)に示すように、モールド樹脂5を基板上にポッティング(塗布)するが、このときスルーホール7は、スルーホール覆装部材70で覆われているので、モールド樹脂5は、スルーホール7に流入することがなく、基板裏面にしみ出すことがない。そして、最後に、図2(c)と同様に、チップキャリア型の電子部品の外形であるスルーホール7の部分、すなわちスルーホール7のほぼ軸心を通る仮想線に沿って、電子部品素材をダイシングブレード20で切断し、電子部品単体とする。
As shown in FIG. 10A, the through-
(参考例)
さらに、図11に基づいて、別の電子部品の製造方法について説明する。上記複数の実施例と同様に、半導体素子1をダイアタッチすると共に、ワイヤーボンディングし、さらに、モールド樹脂5を基板6上にポッティング(塗布)するが、この実施例では、図11に示すように、モールド樹脂5を硬化させる際に、基板6に、基板6の平面度を保持する平面保持手段を取り付けるようにしている。平面保持手段は、基板6の裏面に当てがう平面保持板80と、平面保持板80および基板6を合わせて挟持する断面「コ」字状の挟持部材81とで構成されており、基板6に着脱自在に装着される。この状態でモールド樹脂5は、使用するモールド材に合った方法で硬化させる。一般的には、モールド樹脂5は熱硬化型エポキシ系樹脂で構成されているため、恒温槽に入れて硬化させるようにする。
(Reference example)
Furthermore, another method for manufacturing an electronic component will be described with reference to FIG. As in the above embodiments, the
ところで、一般的に、モールド樹脂5の熱膨張係数(よく使用される樹脂では、2〜3×10−5/℃)は、基板の熱膨張係数(代表的な基板例としてFR−4の場合、約1.5×10−5/℃)に比較して大きく、さらにモールド樹脂5は数パーセントから数十パーセントの硬化収縮をする。従って、モールド樹脂5を塗布した基板6をそのまま硬化させると、基板6はモールド樹脂5を中心にして凹状に反ってしまう。しかし、基板6に上記の平面保持手段を取り付けた状態で、モールド樹脂5を硬化させると、モールド樹脂5の粘性成分による緩和現象(クリープ現象)により、基板(この状態では電子部品素材)6の反りの程度が緩和される。最終的に平面保持手段を取り去った基板6の反りは、極めて小さくなり、後工程であるダイシング、プロービング電気特性検査など、基板6の平面度が要求される工程では、有利に働く。なおかつ、最終製品である電子部品の反りも、当然小さくすることができる。
By the way, in general, the thermal expansion coefficient of the mold resin 5 (2 to 3 × 10 −5 / ° C. in the case of a frequently used resin) is the thermal expansion coefficient of the substrate (in the case of FR-4 as a typical substrate example). , About 1.5 × 10 −5 / ° C.), and the
さらにまた、モールド樹脂5を硬化させた後に、図11に示すように、反った基板6に平面保持手段を取り付け、この状態で基板(電子部品素材)6を再度加熱し、更に徐冷するようにしても、基板6の反りは緩和される。これは、一般的にアニールと呼ばれる工程であるが、やはりモールド樹脂5の粘性成分による緩和現象(クリープ現象)によるためである。もちろん、基板6に平面保持手段を取り付けてモールド樹脂5を硬化させる工程と、平面保持手段を取り付けた状態でアニールする工程とを組み合わせれば、さらに基板6の反りを小さくすることができることは、いうまでもない。
Furthermore, after the
次に、本実施例の電子部品の製造方法において、有用なモールド樹脂の塗布方法について説明する。特に図示しないが、このモールド樹脂の塗布方法では、上記の基板に流し込む(塗布する)モールド樹脂の量を、その重量で管理している。すなわち、モールド樹脂を塗布する面積は、該当する基板により確定され、またモールド樹脂(熱硬化型エポキシ系樹脂)の比重は、ほぼ1.8である。したがって、塗布するモールド樹脂を重量で管理することにより、モールド樹脂の塗布厚を管理できることになる。そして、半導体素子等のモールドされる部品要素の体積を考慮すれば、モールド樹脂の塗布厚を精度良く管理することができる。
例えば、0.4mmの基板に、0.8mm〜0.9mm厚の精度で、モールド樹脂を塗布することができ、モールドクラックが発生することがなく、かつ電子部品としての厚さを最低限にすることができる。
Next, a useful mold resin coating method in the method of manufacturing an electronic component of this embodiment will be described. Although not particularly illustrated, in this mold resin application method, the amount of mold resin poured (applied) onto the substrate is controlled by its weight. That is, the area where the mold resin is applied is determined by the corresponding substrate, and the specific gravity of the mold resin (thermosetting epoxy resin) is approximately 1.8. Therefore, the application thickness of the mold resin can be managed by managing the mold resin to be applied by weight. Then, if the volume of a component element to be molded such as a semiconductor element is taken into consideration, the coating thickness of the molding resin can be managed with high accuracy.
For example, a mold resin can be applied to a 0.4 mm substrate with an accuracy of 0.8 mm to 0.9 mm thickness, mold cracks do not occur, and the thickness as an electronic component is minimized. can do.
さらに、このモールド樹脂の塗布方法では、モールド樹脂を塗布した基板を水平に保持して硬化させるようにしている。すなわち、基板を水平に保持する治具を用い、恒温漕内で基板を水平に保持した状態で、モールド樹脂を硬化させる。
このようにすれば、電子部品素材のモールド樹脂の塗布厚を均一にすることができ、切り出した電子部品のモールド樹脂の塗布厚、ひいては電子部品の厚さを一定にすることができる。なお、上記のモールド樹脂の重量を測定する手段としては、電子天秤を始めとする各種の秤が考えられ、また上記の治具としては、水準器を備えた3点支持(高さ調整可能な3本の脚)の台が考えられる。
Further, in this mold resin coating method, the substrate coated with the mold resin is horizontally held and cured. In other words, the mold resin is cured using a jig for holding the substrate horizontally and holding the substrate horizontally in a thermostat.
If it does in this way, the application thickness of the mold resin of an electronic component material can be made uniform, and the application thickness of the mold resin of the cut-out electronic component, and also the thickness of an electronic component can be made constant. In addition, as a means for measuring the weight of the mold resin, various scales such as an electronic balance can be considered, and as the jig, a three-point support equipped with a level (height adjustable) A stand with three legs) is conceivable.
次に、上述のいずれの電子部品の構造にも適用できる本発明の他の実施例について説明する。図12は本発明による他のチップキャリア型の電子部品の基板構造図である。ここでは、2種類の基板構造を、相互に比較できるように重ねた図で説明する。図12において、符号61は、2種類の基板構造に共通する半導体素子のダイアタッチ部である。以下、基板6、配線パターン3、スルーホール7を一方の基板構造62では実線で、他方の基板構造63では二点鎖線で示す。実線が実施例の基板構造62であり、基板6の四隅に、スルーホール7とワイヤーボンディングのボンディングパッドを兼ねた配線パターン3とが形成されている。また、二点鎖線が既知の基板構造63であり、基板6の四辺に、スルーホール7と配線パターン3とが形成されている。
Next, another embodiment of the present invention that can be applied to the structure of any of the above-described electronic components will be described. FIG. 12 is a substrate structure diagram of another chip carrier type electronic component according to the present invention. Here, two types of substrate structures will be described with reference to the drawings so that they can be compared with each other. In FIG. 12,
特に、半導体素子1と配線パターン3とが4本以内の接続の場合、図12に示すように、できる限り小型に、しかも定型サイズの電子部品に設計しようとすると、スルーホール7を基板6の辺の部分ではなく、基板6の四隅に形成した方が、デッドスペースになりがちな基板6の四隅を有効に活用することができ、基板サイズの小型化に有利になることが解る。ここで半導体素子1と配線パターン3とが3本以下の場合、前記スルーホール7は、基板4の四隅すべてを使用しなくてもよい。一方、この基板構造62の電子部品を製造する場合には、後に切断線となる仮想線の交差部にスルーホール(スルーホール素材)7を作り込んだ基板(基板素材)6を準備して、電子部品素材を形成し、これを仮想線に沿って切断するようにする。
In particular, when the number of the
(参考例)
同様に、図13に基づいて、いずれのチップキャリア型の電子部品にも適用できる別の製造方法について説明する。なお、以下に説明する基板6の切断工程は、前述のように半導体素子1を実装しモールド樹脂5を塗布した後、行われる工程であるが、説明を分かりやすくするため、図面上では、半導体素子1やワイヤー2などを省略している。図13(a)は、本発明におけるチップキャリア型の電子部品に使用される基板(基板素材)6の裏面図、図13(b)はその平面図である。
(Reference example)
Similarly, another manufacturing method that can be applied to any chip carrier type electronic component will be described with reference to FIG. In addition, although the cutting process of the board |
図13(b)に示す符号71はダイパッドであり、ここに半導体素子1がダイアタッチされる。半導体素子1と、配線パターン3とが接続され、さらにスルーホール7で基板6の裏面に接続されている。図中の破線は、フルダイシングライン(仮想線)91であり、最終的にこのライン91で囲まれる領域がチップキャリア型電子部品の外形となる。もちろん実際の工程では、基板6の表面はモールド樹脂5が全面に塗布されており、図13(b)の配線パターン3、スルーホール7等は見えない。また、図13(a)の基板6裏面は、ダイシング前においては実装前後で外観上の変化はない。
The code |
図13(a)に示すように、基板6の裏面の周縁部には、各スルーホール7に連なるメッキリード92が設けられており、このメッキリード92により、基板6の表面の配線パターン3及びスルーホール7、および基板6の裏面の接続用ランド8上に電気メッキが施される。このため、メッキリード92により、全スルーホール7、それに続がる配線パターン3、さらには半導体素子1の外部結線部分が、全て電気的に短絡している。
As shown in FIG. 13A, a
したがって、メッキが施された後は、この短絡状態を解消するために、実施例では、メッキリード92をハーフダイシングライン90で切断するようにしている。ハーフダイシングは、少なくともメッキリード92の厚さ以上、モールドを含む電子部品の総厚以下で行われる。この場合、後のフルダイシング工程でチップキャリア型電子部品がバラバラにならないように、モールド後の基板6表面に粘着性を有するシートを貼ってから行うのが望ましい。このハーフダイシング工程でメッキリード92が切断されるので、全スルーホール7、それに続がる配線パターン3、さらには半導体素子1の外部結線部分は、全て電気的な短絡は取り除かれ、スルーホール7から半導体素子1までは、最終的なチップキャリア型電子部品と同様に、電気的に独立した電子部品要素となる。これにより、スルーホール7にピンプローブを立てるようにして、基板6裏面から半導体素子1の電気的な検査を行うことができる。検査が終了してから、最終的なチップキャリア型電子部品の外形にフルダイシングライン91で切断する。
Therefore, after the plating is performed, the
このようにすることで、基板外形状態でチップキャリア型電子部品の検査を行うことができるので、電子部品単体で行うより検査時の取扱い性、位置決め性が大幅に向上する。また、ハーフダイシングライン90とフルダイシングライン91は重なっていてもよい。すなわち、ハーフダイシングを最終的なチップキャリア型電子部品外形位置で行い、部品検査後同じ位置でフルダイシングを行い、最終的なチップキャリア型電子部品に仕上げても効果は変わらない。
By doing so, since the chip carrier type electronic component can be inspected in the substrate external state, handling and positioning at the time of inspection are greatly improved as compared with the case where the electronic component alone is used. Further, the
さらに、ハーフダイシングを省略して、上記のフルダイシングライン91で、直接フルダイシングを行い、最終的なチップキャリア型電子部品としてもよい。
この場合も、基板6表面に粘着性を有するシートを貼ってから行う。これにより、フルダイシングされた電子部品がバラバラにならず、かつメッキリード92も切断されるので、基板外形状態でチップキャリア型電子部品の検査を行うことができる。
Further, half dicing may be omitted, and full dicing may be performed directly on the above-mentioned
Also in this case, it is performed after sticking an adhesive sheet on the surface of the
なお、図示しないが、メッキリード92を基板6の表裏両面に形成するようにしてもよい。かかる場合には、メッキ電流の局在化が抑制され、メッキ厚を均一にすることができる。そして、この場合には、上記のように直接フルダイシングを行うことが、好ましい。
(変形例)
以上述べてきた実施例中では、半導体素子をいわゆるワイヤーボンディング法で基板に搭載する方法について説明してきたが、TAB法、フリップチップ法等、他の既知の方法で搭載しても、もちろん構わない。特にフェースダウン方式によるフリップチップ実装にて行う場合には、ワイヤを引き回す領域に相当する面積分が省略可能であり、より小型化が図れることはいうまでもない。さらに、上記の実施例中では、半導体素子をチップキャリア型電子部品に搭載する場合について述べてきたが、搭載される部品は半導体素子に限らず、キャパシター、インダクター等他のどんな要素部品でも構わない。また、実施例中の基板には、単一の要素部品のみならず複数の要素部品が搭載されていても良い。もちろん、いわゆるMCM(マルチチップモジュール)を搭載するパッケージとしても、使用することができる。
Although not shown, the plating leads 92 may be formed on both the front and back surfaces of the
(Modification)
In the embodiments described above, the method of mounting the semiconductor element on the substrate by the so-called wire bonding method has been described, but it is of course possible to mount the semiconductor element by other known methods such as the TAB method and the flip chip method. . In particular, when performing flip-chip mounting by the face-down method, it is possible to omit the area corresponding to the area where the wire is routed, and it is needless to say that further miniaturization can be achieved. Further, in the above embodiment, the case where the semiconductor element is mounted on the chip carrier type electronic component has been described. However, the mounted component is not limited to the semiconductor element, and any other element component such as a capacitor or an inductor may be used. . In addition, a plurality of element parts as well as a single element part may be mounted on the substrate in the embodiment. Of course, it can also be used as a package on which a so-called MCM (multi-chip module) is mounted.
1…半導体素子、2…ワイヤー、3…配線パターン、4…モールド枠、5…モールド樹脂、6…基板、7…スルーホール(外部電極)、8…接続用ランド、9…ハンダ、20…ダイシングブレード、21…クリームハンダ、22…小孔、23…ステンシル、24…スキージ、30…ハンダ噴流、31…溶融ハンダ、40…粘着シート、50…シリコーンゴム、61…ダイアタッチ部、62…実線の基板構造、63…二点鎖線の基板構造、70…スルーホール覆面部材、71…ダイパッド、72…銀ペースト、73…貫通孔、80…平面保持板、81…挟持部材、90…ハーフダイシングライン、91…フルダイシングライン、92…メッキリード。
DESCRIPTION OF
Claims (13)
前記基板の側面に設けられた外部電極と、
前記外部電極と電気的に接続され、前記基板の表面に設けられた配線パターンと、
前記配線パターンと電気的に接続され、前記基板の表面に設けられた要素部品と、
前記外部電極の上に設けられた覆装部材と、
前記要素部品をモールドし、前記基板及び前記覆装部材の上に設けられたモールド樹脂と、
を有し、
前記モールド樹脂の側面と、前記覆装部材の側面が面一となっており、
前記モールド樹脂の前記側面は、前記基板の前記側面と面一となっている部分を有する電子部品。 A substrate,
An external electrode provided on a side surface of the substrate;
A wiring pattern electrically connected to the external electrode and provided on the surface of the substrate;
An element component electrically connected to the wiring pattern and provided on the surface of the substrate;
A covering member provided on the external electrode;
Molding the element parts, mold resin provided on the substrate and the covering member,
Have
The side surface of the mold resin and the side surface of the covering member are flush with each other,
The electronic component has a portion in which the side surface of the mold resin is flush with the side surface of the substrate .
前記第1の面に設けられた凹部と、
前記第2の面の上及び前記凹部内に設けられた配線パターンと、
前記配線パターンと電気的に接続され、前記基板第2の面の上に設けられた要素部品と、
前記第2の面の上及び前記凹部の上に設けられた覆装部材と、
前記要素部品及び前記覆装部材の上に設けられたモールド樹脂と、
を有し、
前記モールド樹脂の側面と前記覆装部材の側面とが面一に形成され、
前記モールド樹脂の前記側面は、前記第1の面と面一となっている部分を有していることを特徴とする電子部品。 A substrate having a first surface and a second surface intersecting the first surface;
A recess provided in the first surface;
A wiring pattern provided on the second surface and in the recess;
An element component electrically connected to the wiring pattern and provided on the second surface of the substrate;
A covering member provided on the second surface and on the recess;
Mold resin provided on the element part and the covering member;
Have
The side surface of the mold resin and the side surface of the covering member are formed flush with each other ,
The electronic component according to claim 1, wherein the side surface of the mold resin has a portion that is flush with the first surface .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007008788A JP4353248B2 (en) | 1994-06-22 | 2007-01-18 | Electronic components |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14047394 | 1994-06-22 | ||
JP18826794 | 1994-08-10 | ||
JP2007008788A JP4353248B2 (en) | 1994-06-22 | 2007-01-18 | Electronic components |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003386719A Division JP2004088127A (en) | 1994-06-22 | 2003-11-17 | Electronic part material, and manufacturing method of electronic part |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007103973A JP2007103973A (en) | 2007-04-19 |
JP4353248B2 true JP4353248B2 (en) | 2009-10-28 |
Family
ID=38030529
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007008788A Expired - Fee Related JP4353248B2 (en) | 1994-06-22 | 2007-01-18 | Electronic components |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4353248B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115036226A (en) * | 2022-08-11 | 2022-09-09 | 深圳市中讯恒达科技有限公司 | Power semiconductor module packaging structure |
-
2007
- 2007-01-18 JP JP2007008788A patent/JP4353248B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115036226A (en) * | 2022-08-11 | 2022-09-09 | 深圳市中讯恒达科技有限公司 | Power semiconductor module packaging structure |
Also Published As
Publication number | Publication date |
---|---|
JP2007103973A (en) | 2007-04-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3541491B2 (en) | Electronic components | |
US5832600A (en) | Method of mounting electronic parts | |
JP2002270718A (en) | Wiring board and its manufacturing method, semiconductor device and its manufacturing method, and circuit board and electronic apparatus | |
JPH0945805A (en) | Wiring board, semiconductor device, method for removing the semiconductor device from wiring board, and manufacture of semiconductor device | |
JP2003017517A (en) | Hybrid integrated circuit device and its manufacturing method | |
JPH10233463A (en) | Semiconductor device and its manufacture | |
JP2021005670A (en) | Electronic component device and manufacturing method of electronic component device | |
JP4353248B2 (en) | Electronic components | |
JP4375427B2 (en) | Electronic component and manufacturing method thereof | |
JP4353267B2 (en) | Manufacturing method of electronic parts | |
JPH11345900A (en) | Semiconductor device | |
JP2001077518A (en) | Electronic component mounting printed board and electrtonic component dismounting method | |
JP2940491B2 (en) | Flip-chip mounting structure and method in multi-chip module and flip-chip mounting substrate in multi-chip module | |
JP2004088127A (en) | Electronic part material, and manufacturing method of electronic part | |
JP3582286B2 (en) | Manufacturing method of wiring board | |
WO2006106564A1 (en) | Semiconductor device mounting method, and semiconductor device | |
JPH10313170A (en) | Wiring board | |
JP5115241B2 (en) | Electronic component mounting method | |
JP3728317B2 (en) | Semiconductor device and manufacturing method thereof | |
JPH0595071A (en) | Substrate for mounting electronic component and manufacture thereof | |
JP2000252324A (en) | Semiconductor package and manufacture thereof | |
JP4573472B2 (en) | Hybrid integrated circuit device | |
WO2017179326A1 (en) | Module | |
KR100584971B1 (en) | Method For Manufacturing Flip Chip Package Printed Circuit Board | |
WO1999065076A1 (en) | Semiconductor device and method for manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070216 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070216 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070406 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080901 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081104 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090203 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090402 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090707 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090720 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120807 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130807 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |