JP4351319B2 - 担体基材から層又は層系を分離し、かつ別の担体に続けて施与する方法 - Google Patents
担体基材から層又は層系を分離し、かつ別の担体に続けて施与する方法 Download PDFInfo
- Publication number
- JP4351319B2 JP4351319B2 JP01547699A JP1547699A JP4351319B2 JP 4351319 B2 JP4351319 B2 JP 4351319B2 JP 01547699 A JP01547699 A JP 01547699A JP 1547699 A JP1547699 A JP 1547699A JP 4351319 B2 JP4351319 B2 JP 4351319B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- epitaxial
- carrier
- epitaxial layer
- rupture
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02378—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02441—Group 14 semiconducting materials
- H01L21/0245—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02513—Microstructure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02658—Pretreatments
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76259—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
- Y10S117/915—Separating from substrate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Recrystallisation Techniques (AREA)
- Weting (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体技術の分野において、担体基材から層又は層系を分離し、かつ別の担体に続けて施与する方法に関する。
【０００２】
【従来の技術】
担体基材からの層又は層系の分離は従来技術で公知である。これは例えば、完全な化学的分離により、担体基材の機械的又は機械−化学的再薄化により達成される。
【０００３】
【発明が解決しようとする課題】
本発明の課題は、担体基材から層又は層系を分離することができ、担体基材を保持し、かつ層又は層系を引き続き別の基材上で更に使用することができる方法を発見することにある。
【０００４】
【課題を解決するための手段】
この課題は本発明により、担体基材から層又は層系を分離し、続いて、もう１つの担体に施与する方法により解決され、その際、この方法は：
ａ）フッ化水素酸中での陽極処理により、多孔性破断層を生じさせ、
ｂ）場合により予め、破断層上に、比較的低い多孔率を有する安定化層を生じさせ、
ｃ）ＨＦとの短時間の接触により、破断層又は安定化層の酸化物を除去し、
ｄ）破断層又は安定化層の上にエピタキシャル層を施与し、
ｅ）エピタキシャル層もしくは破断層及び安定化層からなる層系を担体基材から分離し、
ｆ）エピタキシャル層又は層系をもう１つの担体に施与し、かつ
ｇ）場合により、安定化層及び／又は残りの破断層をエピタキシャル層から分離することを特徴とする。
【０００５】
層系中に破断層を生じさせることにより、これらの層系の一部を調節下に、担体基板から分離することが可能である。
【０００６】
担体基板として、かつ破断層及び安定化層の出発材料として、それぞれＰ−ドーピングされたＳｉ、ＳｉＣ及び／又はＧｅを使用するのが有利である。
【０００７】
フッ化水素酸及び有利にエタノールからなる混合物中での電気化学的陽極処理により、多孔性ケイ素、即ち多孔性破断層、更に低多孔性保護層を製造する。この際例えば、ケイ素を使用する場合には、自体公知の方法でＳｉをＳｉＯ2に移行させ、これを続いて、ＨＦと反応させる。
【０００８】
層の多孔率は、電流密度、ドーピング及びフッ化水素酸の濃度により調節することができる。
【０００９】
多孔率により、層の機械的及び化学的安定性が決まるので、これらは、この方法で最適に調節することができる。この場合、空孔サイズは、数ｎｍから数１０ｎｍの範囲であって良い。同様に、多孔率は約１０％〜９０％上の範囲で調節することができる。一般的に、電流密度を高め、ＨＦ−濃度を低め、かつドーピングを低減することにより、多孔性ケイ素層の多孔率を高めることができる。空孔を大きくすることにより、高多孔性層の非常に迅速なエッチングが可能になり、かつこれを、基材又は低多孔性層に対して選択的に分離することができる。
【００１０】
破断層の高い多孔率により機械的安定性は、高多孔性層の上に存在する層の機械的除去が可能となる程度に低くなりうる。
【００１１】
その際、破断層は、ａ）単一の多孔率、ｂ）一連の層交代性多孔率又はｃ）多孔率の連続的増加及び引き続く低下、即ち多孔率勾配からなってよい。ａ）の場合には、分離は破断層中で、又は低多孔性層から高多孔性層へと急激に変化する所で生じる。ｂ）の場合には、急激な多孔率変化を伴う幾つかの高多孔性破断層が生じ、その中、又はそこで、層が裂ける。ｃ）の場合には、多孔率の連続的増減により、多孔率が変化する所での破断が阻止されて、破断層の高多孔性部分に限られる。
【００１２】
破断層の安定化のために従って、同じ材料から成る付加的な低多孔性層、いわゆる安定化層を役立てることができる。
【００１３】
これを陽極処理の際に、有利に比較的低い電流密度により達成する。
【００１４】
多孔性層系は、製造プロセスの故に、その格子周期性を十分に保持するが、その際、多孔率が低い層は、その上で引き続きエピタキシャル層成長させるために有利である。従って、低多孔性層は、全ての層系の安定化に寄与するだけでなく、それにより、可能な引き続くエピタキシャル層に、高価値のエピタキシャル層を成長させることができる程に多くの核格子を提供する。
【００１５】
本発明の有利な１実施形では、破断層を一部分のみの酸化により安定化させる。
【００１６】
エピタキシャル層の施与のために必要な後続の分離工程及び高い温度で実施される後続の熱処理工程での層系の安定性が高められるという利点を、このことは有する。次いでエピタキシャル層を施与する前に、エピタキシャル層を担持する層の酸化物を溶かすためにＨＦとの短時間の接触を必要とする。一方で、上部低多孔性層の酸化物を除き、次いでこれをエピタキシャル層として使用することができ、かつ他方で、部分的に又は完全に酸化された多孔性破断層がなお完全には除かれていない程度の短時間でこの接触は、十分であるべきである。
【００１７】
もう１つの有利な実施形では、部分的な酸化の後に、非湿式化学的酸化及び引き続く気体状ＨＦと酸化生成物との反応を実施することを、この方法は特徴とする。
【００１８】
この実施形の利点は、例えば高多孔性ケイ素層の乾燥の際に、生じる毛細管引力が、層が破壊される程に大きくなりうることにある。従って、本発明のこの実施形により、湿式化学的方法で生じる破壊の危険性を回避することができる。従って、陽極処理で製造される多孔性層は、乾燥プロセスの間も安定なままであり、かつ引き続くＨＦ−蒸気処理により初めて機械的安定性を失う。この方法工程では、安定性が失われて、例えばエピタキシャルに成長した層を機械的に除去することができるのが望ましい。
【００１９】
多孔性ケイ素の安定性の喪失は、容量損失及びケイ素の内部表面積の拡大の結果である。本方法のこの実施形で使用される酸化工程は例えば、酸素雰囲気下での貯蔵で、又は空気にさらして実施することができる。
【００２０】
エピタキシャル層は、破断層又は安定化層上に気相から非晶質層を析出させ、かつ引き続きこの非晶質層を熱処理により再結晶させることにより施与することができる。
【００２１】
気相からの非晶質層の析出を、様々な技術、例えばＰＥＣＶＥ（plasma enhanced chemical vapour epitaxy）、ＭＯＶＰＥ（metal-organic vapour phase epitaxy）、反応性又は非反応性スパッタリング又はＰＥＣＶＤ（plasma enhanced chemical vapour deposition）による自体公知の方法で行う。
【００２２】
その際、初めに生ずる非晶質析出物を、熱処理により結晶の形に変えるが、その際、下に位置する層系の格子周期性が、エピタキシャル層成長のためのベースとなる。
【００２３】
この場合、成長した層の熱処理を、全ての層系と一緒に、即ち基材を含めて行う。しかし、成長した層の熱処理を、機械的分離の後に行うこともできる。破断層が存在することにより、単結晶多孔性安定化層は残り、従って再結晶に必要な核格子が、分離の後に得られる。更に、熱処理を部分的に基材と一緒に、かつ部分的に基材を伴わずに行うことが可能である。
【００２４】
エピタキシャル層又は層系の分離は、化学的、機械的又は電気化学的方法で行うことができる。
【００２５】
例えば多孔性ケイ素の化学的方法による分離は有利に、ＫＯＨ、ＮａＯＨ、ＮＨ3又はフッ化水素酸と酸化剤、例えばＨ2Ｏ2又はＨＮＯ3との混合物を用いて行う。
【００２６】
分離すべき層を安定化するために、上部層系を陽極により、ガラス又はプラスチックに結合させることができる。溶解処理は、超音波処理により促進することができる。他の結合又は接着方法により、別の担体へ層系を固定することが可能である。
【００２７】
更に、分離を電気化学的方法で行うことができる。しかしこの電気化学的分離は、全ての層系−即ちエピタキシャル層を含む−が再びフッ化水素酸中で、電気化学的にエッチングされる場合にのみ可能である。エピタキシャル層が予め例えば穿孔により構造化されている場合を除いて、通常、フッ化水素酸は、電気化学的エッチングを可能にするために、エピタキシャル層に浸透することはできない。電気化学的分離の場合には、非常に高い電流密度が、ドーピング、ＨＦ−濃度及び破断層の厚さに依存して、その上に位置する多孔性又は構造化非多孔性層の分離をもたらす。
【００２８】
本発明の方法により、層系を本来の担体基材から分離し、かつ別の担体、例えばガラス、プラスチック又はセラミック上に施与するか、又はその上で更に加工することが、非常に有利に可能である。
【００２９】
こうして、担体基材の再使用可能性により、適用、例えばガラス又はプラスチック上での電子の適用が簡単に実現可能となる。
【００３０】
破断層を溶かす溶解は、エピタキシャル層の洗浄のためにも、即ち、安定化層及び残りの破断層の除去のために使用することができる。この場合、清浄で、分離されたエピタキシャル層の製造が目的である。
【００３１】
【実施例】
本発明を、添付の図面により更に詳述する。
【００３２】
基材１上に、本発明の特異的実施形では安定化層３で覆われていてよい破断層２が存在する。破断層２は高多孔性材料から成り、安定化層３は低多孔性材料からなるが、その際、有利にｐ−ドーピングケイ素を使用する。
【００３３】
安定化層３を、破断層２の分離の後に同様に、記載のエッチング溶液を用いて除去する。
【００３４】
破断層２もしくは安定化層３の上に成長したエピタキシャル層４がある。
【図面の簡単な説明】
【図１】安定化層３を有しない、破断層の除去前後の層系を示す模式図。
【図２】安定化層３を有する、破断層の除去前後の層系を示す模式図。
【符号の説明】
１ 基材、 ２ 破断層、 ３ 安定化層、 ４ エピタキシャル層
【発明の属する技術分野】
本発明は半導体技術の分野において、担体基材から層又は層系を分離し、かつ別の担体に続けて施与する方法に関する。
【０００２】
【従来の技術】
担体基材からの層又は層系の分離は従来技術で公知である。これは例えば、完全な化学的分離により、担体基材の機械的又は機械−化学的再薄化により達成される。
【０００３】
【発明が解決しようとする課題】
本発明の課題は、担体基材から層又は層系を分離することができ、担体基材を保持し、かつ層又は層系を引き続き別の基材上で更に使用することができる方法を発見することにある。
【０００４】
【課題を解決するための手段】
この課題は本発明により、担体基材から層又は層系を分離し、続いて、もう１つの担体に施与する方法により解決され、その際、この方法は：
ａ）フッ化水素酸中での陽極処理により、多孔性破断層を生じさせ、
ｂ）場合により予め、破断層上に、比較的低い多孔率を有する安定化層を生じさせ、
ｃ）ＨＦとの短時間の接触により、破断層又は安定化層の酸化物を除去し、
ｄ）破断層又は安定化層の上にエピタキシャル層を施与し、
ｅ）エピタキシャル層もしくは破断層及び安定化層からなる層系を担体基材から分離し、
ｆ）エピタキシャル層又は層系をもう１つの担体に施与し、かつ
ｇ）場合により、安定化層及び／又は残りの破断層をエピタキシャル層から分離することを特徴とする。
【０００５】
層系中に破断層を生じさせることにより、これらの層系の一部を調節下に、担体基板から分離することが可能である。
【０００６】
担体基板として、かつ破断層及び安定化層の出発材料として、それぞれＰ−ドーピングされたＳｉ、ＳｉＣ及び／又はＧｅを使用するのが有利である。
【０００７】
フッ化水素酸及び有利にエタノールからなる混合物中での電気化学的陽極処理により、多孔性ケイ素、即ち多孔性破断層、更に低多孔性保護層を製造する。この際例えば、ケイ素を使用する場合には、自体公知の方法でＳｉをＳｉＯ2に移行させ、これを続いて、ＨＦと反応させる。
【０００８】
層の多孔率は、電流密度、ドーピング及びフッ化水素酸の濃度により調節することができる。
【０００９】
多孔率により、層の機械的及び化学的安定性が決まるので、これらは、この方法で最適に調節することができる。この場合、空孔サイズは、数ｎｍから数１０ｎｍの範囲であって良い。同様に、多孔率は約１０％〜９０％上の範囲で調節することができる。一般的に、電流密度を高め、ＨＦ−濃度を低め、かつドーピングを低減することにより、多孔性ケイ素層の多孔率を高めることができる。空孔を大きくすることにより、高多孔性層の非常に迅速なエッチングが可能になり、かつこれを、基材又は低多孔性層に対して選択的に分離することができる。
【００１０】
破断層の高い多孔率により機械的安定性は、高多孔性層の上に存在する層の機械的除去が可能となる程度に低くなりうる。
【００１１】
その際、破断層は、ａ）単一の多孔率、ｂ）一連の層交代性多孔率又はｃ）多孔率の連続的増加及び引き続く低下、即ち多孔率勾配からなってよい。ａ）の場合には、分離は破断層中で、又は低多孔性層から高多孔性層へと急激に変化する所で生じる。ｂ）の場合には、急激な多孔率変化を伴う幾つかの高多孔性破断層が生じ、その中、又はそこで、層が裂ける。ｃ）の場合には、多孔率の連続的増減により、多孔率が変化する所での破断が阻止されて、破断層の高多孔性部分に限られる。
【００１２】
破断層の安定化のために従って、同じ材料から成る付加的な低多孔性層、いわゆる安定化層を役立てることができる。
【００１３】
これを陽極処理の際に、有利に比較的低い電流密度により達成する。
【００１４】
多孔性層系は、製造プロセスの故に、その格子周期性を十分に保持するが、その際、多孔率が低い層は、その上で引き続きエピタキシャル層成長させるために有利である。従って、低多孔性層は、全ての層系の安定化に寄与するだけでなく、それにより、可能な引き続くエピタキシャル層に、高価値のエピタキシャル層を成長させることができる程に多くの核格子を提供する。
【００１５】
本発明の有利な１実施形では、破断層を一部分のみの酸化により安定化させる。
【００１６】
エピタキシャル層の施与のために必要な後続の分離工程及び高い温度で実施される後続の熱処理工程での層系の安定性が高められるという利点を、このことは有する。次いでエピタキシャル層を施与する前に、エピタキシャル層を担持する層の酸化物を溶かすためにＨＦとの短時間の接触を必要とする。一方で、上部低多孔性層の酸化物を除き、次いでこれをエピタキシャル層として使用することができ、かつ他方で、部分的に又は完全に酸化された多孔性破断層がなお完全には除かれていない程度の短時間でこの接触は、十分であるべきである。
【００１７】
もう１つの有利な実施形では、部分的な酸化の後に、非湿式化学的酸化及び引き続く気体状ＨＦと酸化生成物との反応を実施することを、この方法は特徴とする。
【００１８】
この実施形の利点は、例えば高多孔性ケイ素層の乾燥の際に、生じる毛細管引力が、層が破壊される程に大きくなりうることにある。従って、本発明のこの実施形により、湿式化学的方法で生じる破壊の危険性を回避することができる。従って、陽極処理で製造される多孔性層は、乾燥プロセスの間も安定なままであり、かつ引き続くＨＦ−蒸気処理により初めて機械的安定性を失う。この方法工程では、安定性が失われて、例えばエピタキシャルに成長した層を機械的に除去することができるのが望ましい。
【００１９】
多孔性ケイ素の安定性の喪失は、容量損失及びケイ素の内部表面積の拡大の結果である。本方法のこの実施形で使用される酸化工程は例えば、酸素雰囲気下での貯蔵で、又は空気にさらして実施することができる。
【００２０】
エピタキシャル層は、破断層又は安定化層上に気相から非晶質層を析出させ、かつ引き続きこの非晶質層を熱処理により再結晶させることにより施与することができる。
【００２１】
気相からの非晶質層の析出を、様々な技術、例えばＰＥＣＶＥ（plasma enhanced chemical vapour epitaxy）、ＭＯＶＰＥ（metal-organic vapour phase epitaxy）、反応性又は非反応性スパッタリング又はＰＥＣＶＤ（plasma enhanced chemical vapour deposition）による自体公知の方法で行う。
【００２２】
その際、初めに生ずる非晶質析出物を、熱処理により結晶の形に変えるが、その際、下に位置する層系の格子周期性が、エピタキシャル層成長のためのベースとなる。
【００２３】
この場合、成長した層の熱処理を、全ての層系と一緒に、即ち基材を含めて行う。しかし、成長した層の熱処理を、機械的分離の後に行うこともできる。破断層が存在することにより、単結晶多孔性安定化層は残り、従って再結晶に必要な核格子が、分離の後に得られる。更に、熱処理を部分的に基材と一緒に、かつ部分的に基材を伴わずに行うことが可能である。
【００２４】
エピタキシャル層又は層系の分離は、化学的、機械的又は電気化学的方法で行うことができる。
【００２５】
例えば多孔性ケイ素の化学的方法による分離は有利に、ＫＯＨ、ＮａＯＨ、ＮＨ3又はフッ化水素酸と酸化剤、例えばＨ2Ｏ2又はＨＮＯ3との混合物を用いて行う。
【００２６】
分離すべき層を安定化するために、上部層系を陽極により、ガラス又はプラスチックに結合させることができる。溶解処理は、超音波処理により促進することができる。他の結合又は接着方法により、別の担体へ層系を固定することが可能である。
【００２７】
更に、分離を電気化学的方法で行うことができる。しかしこの電気化学的分離は、全ての層系−即ちエピタキシャル層を含む−が再びフッ化水素酸中で、電気化学的にエッチングされる場合にのみ可能である。エピタキシャル層が予め例えば穿孔により構造化されている場合を除いて、通常、フッ化水素酸は、電気化学的エッチングを可能にするために、エピタキシャル層に浸透することはできない。電気化学的分離の場合には、非常に高い電流密度が、ドーピング、ＨＦ−濃度及び破断層の厚さに依存して、その上に位置する多孔性又は構造化非多孔性層の分離をもたらす。
【００２８】
本発明の方法により、層系を本来の担体基材から分離し、かつ別の担体、例えばガラス、プラスチック又はセラミック上に施与するか、又はその上で更に加工することが、非常に有利に可能である。
【００２９】
こうして、担体基材の再使用可能性により、適用、例えばガラス又はプラスチック上での電子の適用が簡単に実現可能となる。
【００３０】
破断層を溶かす溶解は、エピタキシャル層の洗浄のためにも、即ち、安定化層及び残りの破断層の除去のために使用することができる。この場合、清浄で、分離されたエピタキシャル層の製造が目的である。
【００３１】
【実施例】
本発明を、添付の図面により更に詳述する。
【００３２】
基材１上に、本発明の特異的実施形では安定化層３で覆われていてよい破断層２が存在する。破断層２は高多孔性材料から成り、安定化層３は低多孔性材料からなるが、その際、有利にｐ−ドーピングケイ素を使用する。
【００３３】
安定化層３を、破断層２の分離の後に同様に、記載のエッチング溶液を用いて除去する。
【００３４】
破断層２もしくは安定化層３の上に成長したエピタキシャル層４がある。
【図面の簡単な説明】
【図１】安定化層３を有しない、破断層の除去前後の層系を示す模式図。
【図２】安定化層３を有する、破断層の除去前後の層系を示す模式図。
【符号の説明】
１ 基材、 ２ 破断層、 ３ 安定化層、 ４ エピタキシャル層
Claims (6)
- 担体基材から層又は層系を分離し、かつ別の担体に続けて施与する方法において、
ａ）フッ化水素酸中での陽極処理により、担体基材（１）上に多孔性破断層（２）を生じさせ、破断層（２）を部分的な酸化により安定化し、かつ、部分的な酸化の後に、気体状のＨＦと酸化生成物との非湿式化学的反応を実施し、
ｂ）場合により予め、破断層（２）上に破断層（２）よりも低い多孔率を有する安定化層（３）を生じさせ、
ｃ）ＨＦとの短時間の接触により、層（２）又は（３）の酸化物を溶かし、
ｄ）層（２）又は（３）の上に、エピタキシャル層（４）を施与し、
ｅ）破断層（２）を破断することにより、エピタキシャル層（４）又は安定化層（３）及びエピタキシャル層（４）を担体基材（１）から分離し、
ｆ）エピタキシャル層（４）又は安定化層（３）及びエピタキシャル層（４）を別の担体上に施与し、かつ
ｇ）場合により、安定化層（３）及び／又は残りの破断層（２）をエピタキシャル層（４）から溶かすことを特徴とする、担体基材から層又は層系を分離し、かつ別の担体に続けて施与する方法。 - 担体基材（１）として、かつ層（２、３）の出発材料として、それぞれｐ−ドーピングされたＳｉ、ＳｉＣ及び／又はＧｅを使用する、請求項１に記載の方法。
- 層（２、３）の多孔率を電流密度、ドーピング及びフッ化水素酸の濃度により調節する、請求項１又は２に記載の方法。
- 破断層（２）又は安定化層（３）の上に気相から非晶質層を析出させ、かつ引き続き、この非晶質層を熱処理により再結晶させることにより、エピタキシャル層（４）を施与する、請求項１から３のいずれか１項に記載の方法。
- エピタキシャル層（４）又は安定化層（３）及びエピタキシャル層（４）の分離を、化学的、機械的又は電気化学的方法で行う、請求項１から４のいずれか１項に記載の方法。
- 分離を化学的方法で、ＫＯＨ、ＮａＯＨ、ＮＨ3又はフッ化水素酸と酸化剤との混合物により行う、請求項５に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19803013A DE19803013B4 (de) | 1998-01-27 | 1998-01-27 | Verfahren zum Ablösen einer Epitaxieschicht oder eines Schichtsystems und nachfolgendem Aufbringen auf einen alternativen Träger |
| DE19803013.4 | 1998-01-27 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11265876A JPH11265876A (ja) | 1999-09-28 |
| JP4351319B2 true JP4351319B2 (ja) | 2009-10-28 |
Family
ID=7855774
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01547699A Expired - Fee Related JP4351319B2 (ja) | 1998-01-27 | 1999-01-25 | 担体基材から層又は層系を分離し、かつ別の担体に続けて施与する方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6677249B2 (ja) |
| JP (1) | JP4351319B2 (ja) |
| DE (1) | DE19803013B4 (ja) |
| FR (1) | FR2776125B1 (ja) |
Families Citing this family (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19940512A1 (de) * | 1999-08-26 | 2001-03-22 | Bosch Gmbh Robert | Verfahren zur Verkappung eines Bauelementes mit einer Kavernenstruktur und Verfahren zur Herstellung der Kavernenstruktur |
| EP1132952B1 (en) * | 2000-03-10 | 2016-11-23 | Imec | Method for the formation and lift-off of porous silicon layers |
| DE10025746A1 (de) * | 2000-05-24 | 2001-12-06 | Juergen H Werner | Herstellung großflächiger Festkörpersubstrate zum Aufwachsen epitaktischer Festkörperschichten |
| DE10029791C2 (de) | 2000-06-16 | 2002-04-18 | Infineon Technologies Ag | Verfahren zur Herstellung einer stabilen Verbindung zwischen zwei Wafern |
| DE10032579B4 (de) | 2000-07-05 | 2020-07-02 | Robert Bosch Gmbh | Verfahren zur Herstellung eines Halbleiterbauelements sowie ein nach dem Verfahren hergestelltes Halbleiterbauelement |
| DE10107405A1 (de) * | 2001-02-14 | 2002-09-12 | Rainer Schork | Direktprozessierbare Halbleiterfolie |
| DE10241450A1 (de) * | 2002-09-06 | 2004-03-18 | Robert Bosch Gmbh | Verfahren zur Herstellung eines Bauteils mit einem Sensorelement, insbesondere eines Verformungssensors |
| EP1484794A1 (en) * | 2003-06-06 | 2004-12-08 | S.O.I. Tec Silicon on Insulator Technologies S.A. | A method for fabricating a carrier substrate |
| US7538010B2 (en) * | 2003-07-24 | 2009-05-26 | S.O.I.Tec Silicon On Insulator Technologies | Method of fabricating an epitaxially grown layer |
| FR2857983B1 (fr) * | 2003-07-24 | 2005-09-02 | Soitec Silicon On Insulator | Procede de fabrication d'une couche epitaxiee |
| DE10350036B4 (de) * | 2003-10-27 | 2014-01-23 | Robert Bosch Gmbh | Verfahren zum Vereinzeln von Halbleiterchips und entsprechende Halbleiterchipanordnung |
| GB2436398B (en) * | 2006-03-23 | 2011-08-24 | Univ Bath | Growth method using nanostructure compliant layers and HVPE for producing high quality compound semiconductor materials |
| GB0701069D0 (en) * | 2007-01-19 | 2007-02-28 | Univ Bath | Nanostructure template and production of semiconductors using the template |
| US8652947B2 (en) * | 2007-09-26 | 2014-02-18 | Wang Nang Wang | Non-polar III-V nitride semiconductor and growth method |
| US8118934B2 (en) * | 2007-09-26 | 2012-02-21 | Wang Nang Wang | Non-polar III-V nitride material and production method |
| CN102084460A (zh) * | 2008-05-30 | 2011-06-01 | 奥塔装置公司 | 用于化学气相沉积反应器的方法和设备 |
| CN102084464A (zh) | 2008-05-30 | 2011-06-01 | 奥塔装置公司 | 外延迁移堆栈和方法 |
| GB2460898B (en) | 2008-06-19 | 2012-10-10 | Wang Nang Wang | Production of semiconductor material and devices using oblique angle etched templates |
| EP2335274A4 (en) * | 2008-10-10 | 2012-02-29 | Alta Devices Inc | METHOD OF GRAYING MESA AND COMPOSITION FOR EPITAXIAL WITHDRAWAL |
| WO2010042927A2 (en) * | 2008-10-10 | 2010-04-15 | Alta Devices, Inc. | Continuous feed chemical vapor deposition |
| CN102301450A (zh) * | 2008-12-08 | 2011-12-28 | 奥塔装置公司 | 用于外延剥离的多个堆栈沉积 |
| EP2359393B1 (en) * | 2008-12-17 | 2019-05-29 | Alta Devices, Inc. | Tape-based epitaxial lift off apparatuses and methods |
| US8362592B2 (en) | 2009-02-27 | 2013-01-29 | Alta Devices Inc. | Tiled substrates for deposition and epitaxial lift off processes |
| KR101043097B1 (ko) | 2009-09-09 | 2011-06-21 | 연세대학교 산학협력단 | 광조사를 이용한 단결정 실리콘 박막의 제조 방법 |
| US11393683B2 (en) | 2009-10-14 | 2022-07-19 | Utica Leaseco, Llc | Methods for high growth rate deposition for forming different cells on a wafer |
| US9834860B2 (en) * | 2009-10-14 | 2017-12-05 | Alta Devices, Inc. | Method of high growth rate deposition for group III/V materials |
| US8685836B2 (en) | 2011-03-11 | 2014-04-01 | Industry-Academic Corporation Foundation, Yonsei University | Method for forming a silicon layer on any substrate using light irradiation |
| US9574135B2 (en) * | 2013-08-22 | 2017-02-21 | Nanoco Technologies Ltd. | Gas phase enhancement of emission color quality in solid state LEDs |
| DE102019106124A1 (de) | 2018-03-22 | 2019-09-26 | Infineon Technologies Ag | Bilden von Halbleitervorrichtungen in Siliciumcarbid |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4601779A (en) * | 1985-06-24 | 1986-07-22 | International Business Machines Corporation | Method of producing a thin silicon-on-insulator layer |
| DE3728693A1 (de) * | 1987-08-27 | 1989-03-09 | Wacker Chemitronic | Verfahren und vorrichtung zum aetzen von halbleiteroberflaechen |
| US4883561A (en) * | 1988-03-29 | 1989-11-28 | Bell Communications Research, Inc. | Lift-off and subsequent bonding of epitaxial films |
| CA2069038C (en) * | 1991-05-22 | 1997-08-12 | Kiyofumi Sakaguchi | Method for preparing semiconductor member |
| DE69233314T2 (de) * | 1991-10-11 | 2005-03-24 | Canon K.K. | Verfahren zur Herstellung von Halbleiter-Produkten |
| JP3191972B2 (ja) * | 1992-01-31 | 2001-07-23 | キヤノン株式会社 | 半導体基板の作製方法及び半導体基板 |
| JP3237888B2 (ja) * | 1992-01-31 | 2001-12-10 | キヤノン株式会社 | 半導体基体及びその作製方法 |
| JP3250673B2 (ja) * | 1992-01-31 | 2002-01-28 | キヤノン株式会社 | 半導体素子基体とその作製方法 |
| US5454915A (en) * | 1992-10-06 | 1995-10-03 | Kulite Semiconductor Products, Inc. | Method of fabricating porous silicon carbide (SiC) |
| US5391257A (en) * | 1993-12-10 | 1995-02-21 | Rockwell International Corporation | Method of transferring a thin film to an alternate substrate |
| JP3257580B2 (ja) * | 1994-03-10 | 2002-02-18 | キヤノン株式会社 | 半導体基板の作製方法 |
| JP3293736B2 (ja) * | 1996-02-28 | 2002-06-17 | キヤノン株式会社 | 半導体基板の作製方法および貼り合わせ基体 |
| JP3381443B2 (ja) * | 1995-02-02 | 2003-02-24 | ソニー株式会社 | 基体から半導体層を分離する方法、半導体素子の製造方法およびｓｏｉ基板の製造方法 |
| EP0797258B1 (en) * | 1996-03-18 | 2011-07-20 | Sony Corporation | Method for making thin film semiconductor, solar cell, and light emitting diode |
| EP0831520B1 (de) * | 1996-07-19 | 2004-09-29 | Infineon Technologies AG | Verfahren zur Herstellung einer MIS-Struktur auf Siliziumkarbid (SiC) |
| SG55413A1 (en) * | 1996-11-15 | 1998-12-21 | Method Of Manufacturing Semico | Method of manufacturing semiconductor article |
| CA2225131C (en) * | 1996-12-18 | 2002-01-01 | Canon Kabushiki Kaisha | Process for producing semiconductor article |
| EP0851513B1 (en) * | 1996-12-27 | 2007-11-21 | Canon Kabushiki Kaisha | Method of producing semiconductor member and method of producing solar cell |
-
1998
- 1998-01-27 DE DE19803013A patent/DE19803013B4/de not_active Expired - Fee Related
-
1999
- 1999-01-25 JP JP01547699A patent/JP4351319B2/ja not_active Expired - Fee Related
- 1999-01-26 FR FR9900813A patent/FR2776125B1/fr not_active Expired - Fee Related
- 1999-01-27 US US09/238,959 patent/US6677249B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| FR2776125B1 (fr) | 2003-10-24 |
| FR2776125A1 (fr) | 1999-09-17 |
| JPH11265876A (ja) | 1999-09-28 |
| US6677249B2 (en) | 2004-01-13 |
| DE19803013B4 (de) | 2005-02-03 |
| US20010055881A1 (en) | 2001-12-27 |
| DE19803013A1 (de) | 1999-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4351319B2 (ja) | 担体基材から層又は層系を分離し、かつ別の担体に続けて施与する方法 | |
| US7843025B2 (en) | Micromechanical semiconductor sensor | |
| KR950014609B1 (ko) | 반도체부재 및 반도체부재의 제조방법 | |
| US7586154B2 (en) | Method for fabricating a substrate with useful layer on high resistivity support | |
| JP2004247610A (ja) | 基板の製造方法 | |
| US6468841B2 (en) | Process for producing crystalline silicon thin film | |
| JP2005311199A (ja) | 基板の製造方法 | |
| JP2004511102A (ja) | ２つの固体材料の分子接着界面における結晶欠陥および／または応力場の顕在化プロセス | |
| JP2012186229A (ja) | 単結晶シリコン薄膜の製造方法、単結晶シリコン薄膜デバイスの製造方法及び太陽電池デバイスの製造方法並びに単結晶シリコン薄膜及びそれを用いた単結晶シリコン薄膜デバイス及び太陽電池デバイス | |
| KR101081598B1 (ko) | 종자정 처리 방법 및 단결정 성장 방법 | |
| EP1650158B1 (en) | Silicon-on-insulator substrate, its fabrication method and MEMS floating structure formed therein | |
| JPH07307302A (ja) | シリコンまたはシリコン合金の低温選択的成長方法 | |
| US7494839B2 (en) | Method for manufacturing a membrane sensor | |
| US9466758B2 (en) | Composite substrates of silicon and ceramic | |
| US9356094B2 (en) | Method for making a semi-conducting substrate located on an insulation layer | |
| JPH05217990A (ja) | 半導体基体とその作製方法 | |
| KR100951617B1 (ko) | 실리콘카바이드 기판의 표면 처리 방법 | |
| US7691725B2 (en) | Method for manufacturing semiconductor device | |
| JP4907009B2 (ja) | カーボンナノチューブ膜、カーボンナノチューブ膜含有ＳｉＣ基板、カーボンナノチューブ膜体の製造方法 | |
| JP2000124188A (ja) | 多孔質透過膜及び微小容器の製造方法 | |
| TW202437338A (zh) | 用於製造高電阻半導體堆疊及相關堆疊的方法 | |
| JPH07254594A (ja) | 半導体装置の製造方法 | |
| JPS62174969A (ja) | 半導体装置の製造方法 | |
| JPH11176709A (ja) | 半導体装置作成用炭化珪素基板の製造方法 | |
| JP2005050864A (ja) | 半導体基板及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060125 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080808 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080813 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20081110 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20081113 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20081225 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090106 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090210 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090318 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090603 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090625 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090724 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120731 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120731 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130731 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |