JP4346064B2 - 遊技機 - Google Patents
遊技機 Download PDFInfo
- Publication number
- JP4346064B2 JP4346064B2 JP2003048999A JP2003048999A JP4346064B2 JP 4346064 B2 JP4346064 B2 JP 4346064B2 JP 2003048999 A JP2003048999 A JP 2003048999A JP 2003048999 A JP2003048999 A JP 2003048999A JP 4346064 B2 JP4346064 B2 JP 4346064B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- power supply
- power
- prize ball
- main control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Pinball Game Machines (AREA)
Description
【発明の属する技術分野】
本発明は、遊技機に関し、特に、遊技の進行に基づいて発生する遊技情報を記憶して保持する記憶回路を有する遊技機に関する。
【0002】
【従来の技術】
遊技機、例えば、パチンコ機には、種々の被制御機器(賞球装置等)、各被制御機器を制御する被制御機器制御装置(賞球制御装置等)、各被制御機器制御装置にコマンド信号を出力する主制御装置が設けられている。また、主制御装置、被制御機器制御装置や被制御機器等の作動電力を出力する電源装置が設けられている。電源装置には、例えば、商用電力を降圧して得た交流電力を所定電圧(例えば、5V、12V、34V等)の直流電力に変換するAC/DC変換回路(主電源回路)が設けられている。
このようなパチンコ機では、遊技者が遊技を行っている時に、商用電力の停電等によって電源装置(主電源回路)から出力される直流電力が遮断されると、主制御装置(主制御回路)、被制御機器制御装置(被制御機器制御回路)や被制御機器の動作が停止する。例えば、主制御装置が入賞処理(入賞に対応する賞球数を示す賞球コマンド信号を賞球制御装置に出力する処理)を実行している時や、賞球制御装置が賞球処理(主制御装置から出力された賞球コマンド信号で示されている賞球数の賞球を賞球装置から払い出させる処理)を実行している時に、電源装置から出力される直流電力が遮断されると、賞球装置、主制御装置や賞球制御装置の動作が停止し、未払いの入賞数や賞球数等の遊技情報が消滅してしまう。
【0003】
そこで、例えば、停電が発生して電源装置から出力される直流電力が遮断された時の遊技情報(未払いの入賞数や賞球数等)を記憶保持用の記憶回路に記憶させ、停電が復旧して電源装置から直流電力が再出力された時に、記憶保持用の記憶回路に記憶されている遊技情報を読み出し、停電発生により中断された状態から遊技を再開させるように構成されている。
例えば、停電が発生して電源装置から出力される直流電力の電圧が停電設定値以下になると、主制御装置及び賞球制御装置に停電処理(停電が発生した時点の遊技情報を記憶保持用の記憶回路に記憶保持させる処理)を実行させる。例えば、主制御装置の記憶保持用の記憶回路に未払いの入賞数を記憶させ、賞球制御装置の記憶保持用の記憶回路に未払いの賞球数を記憶させる。通常、記憶保持用の記憶回路としては、安価な揮発性メモリが用いられる。このため、電源装置から出力される直流電力が遮断された時に、各記憶回路に記憶された遊技情報(未払いの入賞数や賞球数)を保持させるバックアップ用の直流電力を記憶回路に出力するバックアップ電源回路が設けられている。
そして、停電が復旧して電源装置から出力される直流電力の電圧が作動可能電圧に達すると、主制御装置及び賞球制御装置は、主制御装置用の記憶回路及び賞球制御装置用の記憶回路に記憶されている、停電発生時の遊技情報を読み出し、停電の発生により中断された状態から遊技を再開する。
従来の遊技機では、各制御装置の記憶保持用の記憶回路として、各制御装置と同じ定格電圧(作動電圧)(例えば、5V)の記憶回路が用いられている。(特許文献1参照)
【0004】
【特許文献1】
特開2001−353265号公報
【0005】
【発明が解決しようとする課題】
主制御装置や賞球制御装置の記憶保持用の記憶回路に記憶させる情報には、遊技者が非常に興味を持っている賞球に関する情報を含む遊技情報が記憶されている。したがって、停電等が発生した場合の賞球保証の信頼性を向上させるために、停電の発生時等に電源装置から出力される直流電力が遮断された場合に、主制御装置や賞球制御装置の記憶保持用の記憶回路に記憶されている遊技情報をできるだけ長く保持できるように構成することが要望されている。
本発明者は、種々検討した結果、特定の記憶保持用の記憶回路として、定格電圧(動作電圧)が他の記憶回路より低い記憶回路を用いることにより、特定の記憶保持用の記憶回路の遊技情報の保持時間を長くすることができることを見出した。
そこで、本発明は、停電の発生時等における記憶保持用の記憶回路に保持されている遊技情報の保持時間を長くすることができる遊技機を提供することを目的とする。
【0006】
【課題を解決するための手段】
本発明の第1発明は、請求項1に記載されたとおりの遊技機である。
請求項1に記載の遊技機は、
遊技球が入賞口に入球したことを示す入賞信号に基づいて賞球数を示す賞球コマンド信号を賞球制御回路に出力し、また、遊技の進行に基づいて発生する遊技情報を第1の書き替え可能な記憶回路に記憶させる主制御回路と、
前記主制御回路と前記第1の書き替え可能な記憶回路が配置されている主制御基板と、
前記主制御回路から出力された賞球コマンド信号に基づいて賞球装置を制御し、また、遊技の進行に基づいて発生する遊技情報を第2の書き替え可能な記憶回路に記憶させる賞球制御回路と、
前記賞球制御回路と前記第2の書き替え可能な記憶回路が配置されている賞球制御基板と、
前記主制御回路、前記第1の書き替え可能な記憶回路、前記賞球制御回路、前記第2の書き替え可能な記憶回路に直流電力を供給する主電源回路と、
前記主電源回路が配置されている電源基板と、
前記主電源回路から供給される直流電力が遮断された場合に、前記第1の書き替え可能な記憶回路および前記第2の書き替え可能な記憶回路にバックアップ用の直流電力を供給するバックアップ電源回路を備える遊技機であって、
前記賞球制御基板に配置されている前記第2の書き替え可能な記憶回路として、定格電圧が前記主制御基板に配置されている前記第1の書き替え可能な記憶回路の定格電圧より低い書き替え可能な記憶回路が用いられており、
前記バックアップ電源回路は、前記主制御基板に配置されている前記第1の書き替え可能な記憶回路の定格電圧に対応する定格電圧を有しているとともに、前記電源基板に配置されており、
前記主制御基板に供給された前記主電源回路からの直流電力が、前記主制御基板に配置されているダイオードと、前記主制御基板に配置されている配線パターンを介して前記主制御基板に配置されている前記第1の書き替え可能な記憶回路に供給され、また、前記主制御基板に配置されている前記ダイオードと、前記主制御基板に配置されている配線パターンと、前記電源基板に配置されている配線パターンを介して前記電源基板に配置されている前記バックアップ電源回路に供給され、また、前記主制御基板に配置されている前記ダイオードと、前記主制御基板に配置されている配線パターンと、前記電源基板に配置されている配線パターンと、前記賞球制御基板に配置されている定電圧回路と、前記賞球制御基板に配置されている配線パターンを介して前記賞球制御基板に配置されている前記第2の書き替え可能な記憶回路に供給されており、前記ダイオードは、前記バックアップ電源回路から前記主電源回路の方向への電流を阻止する方向に配置されており、前記定電圧回路は、前記主電源回路からの直流電力または前記バックアップ電源回路からの直流電力の電圧を前記第2の書き替え可能な記憶回路の定格電圧に対応する電圧に降圧することを特徴とする遊技機である。
第1発明の遊技機では、主制御基板に供給された主電源回路からの所定電圧の直流電力が、主制御基板に配置されている第1の書き替え可能な記憶回路および電源基板に配置されているバックアップ電源回路に供給されるとともに、直流電力の電圧を降下させる定電圧回路を介して賞球制御基板に配置されている第2の書き替え可能な記憶回路に供給される。また、停電の発生時等には、バックアップ電源回路から、主制御基板に配置されている第1の書き替え可能な記憶回路にバックアップ用の直流電力が供給されるとともに、直流電力の電圧を降下させる定電圧回路を介して賞球制御基板に配置されている第2の書き替え可能な記憶回路にバックアップ用の直流電力が供給される。これにより、バックアップ電源回路から供給される直流電力によって第2の書き替え可能な記憶回路が作動状態を保持可能な時間を第1の書き替え可能な記憶回路より長くすることができる。また、主電源回路からの所定電圧の直流電力をバックアップ電源回路に供給しているため、電源回路を変更する必要がない。また、共通のバックアップ電源回路から第1および第2の書き替え可能な記憶回路にバックアップ用の直流電力を供給しているため、部品数が減少し、回路構成が簡単になる。
【0007】
【発明の実施の形態】
以下に、本発明の実施の形態を図面を参照して説明する。
本発明の第1の実施の形態の概略構成図を図1に示す。本実施の形態は、本発明をパチンコ機として構成したものである。
本実施の形態のパチンコ機は、電源装置10、賞球制御装置20(被制御機器制御装置)、主制御装置30、副制御装置40(被制御機器制御装置)等により構成されている。
なお、図1には示されていないが、パチンコ機には、種々の被制御機器や被制御機器制御装置が設けられる。例えば、賞球を払い出す賞球装置、演出を行うランプやスピーカ、抽選結果等を表示する液晶表示装置等の表示装置、遊技者に有利な特別遊技状態を発生させる特別入賞口を開閉する開閉部材等の被制御機器や、表示装置を制御する表示制御装置、開閉部材を駆動する開閉部材駆動装置等の被制御機器制御装置が設けられる。
本明細書では、主制御装置と被制御機器制御装置を総称して「制御装置」と記載する。
【0008】
電源装置10は、例えば、商用電力を降圧して得た交流電力を主制御装置30や被制御機器制御装置(賞球制御装置20や副制御装置40等)等の制御装置、被制御機器(賞球装置、ランプ、スピーカ、表示装置等)のための所定電圧(例えば、5V、12V、34V等)の直流電力に変換するAC/DC変換回路(主電源回路)13等を有している。通常、5Vの直流電力は制御回路(CPU)の動作電源として用いられ、12Vと34Vの直流電力は被制御機器の動作電源として用いられる。
電源装置10は、通常、主電源回路13等が基板上に配置された電源基板として構成される。
電源基板には、商用電力の停電等によって主電源回路13(主電源装置10)から出力される直流電力が遮断された場合に、主制御回路33(主制御装置30)の記憶保持用の記憶回路RAM35、賞球制御回路23(賞球制御装置20)の記憶保持用の記憶回路RAM25が遊技情報を記憶保持するためのバックアップ用の直流電力を出力するバックアップ電源回路が配置されている。本実施の形態では、バックアップ電源回路として、コンデンサ14及び15が配置されている。なお、コンデンサ14としてはRAM35の定格電圧に対応する定格電圧を有するコンデンサが用いられ、コンデンサ15としてはRAM25の定格電圧に対応する定格電圧を有するコンデンサが用いられている。
【0009】
また、図示していないが、電源基板には、停電検出回路が設けられている。停電検出回路は、例えば、主電源回路13から出力される直流電力の電圧や、主電源回路13に入力される交流電力の波形の欠落等に基づいて停電を検出する。例えば、直流電力の電圧が停電設定値より低下した時に停電検出信号を出力し、あるいは、交流電力の波形の欠落数が停電設定数以上となった時に停電検出信号を出力する。
電源基板には、交流電力入力端子11a、直流電力出力端子12a〜12c、バックアップ電力端子12d〜12fが設けられている。
主電源回路13の34V出力端子、12V出力端子、5V出力端子は、それぞれ配線パターン等の接続線19a〜19cを介して直流電力出力端子12a〜12cに接続されている。コンデンサ14の一方側の端子はバックアップ電力端子12d、12fに接続され、他方側の端子は電源基板の回路グランドに接続されている。コンデンサ15の一方側の端子はバックアップ電力端子12eに接続され、他方側の端子は電源基板の回路グランドに接続されている。
【0010】
主制御装置30は、主制御回路CPU33、読み取り専用の記憶回路ROM34、書き替え可能な記憶回路RAM35等を有している。通常、CPU33、ROM34、RAM35等は、ワンチップ化されたワンチップマイクロコンピュータとして構成される(図1の一点鎖線)。本実施の形態では、CPU33及びRAM35として第1の定格電圧(動作電圧)(例えば、5V)を有するCPU及びRAMが用いられている。
また、主制御装置30は、通常、ワンチップマイクロコンピュータ等が基板上に配置された主制御基板として構成される。主制御基板には、直流電力入力端子31a〜31c、バックアップ電力端子31d、直流電力出力端子32a〜32cが設けられている。
直流電力入力端子31a〜31cは、それぞれ配線パターン等の接続線39a〜39cを介して直流電力出力端子32a〜32cに接続されている。主制御回路CPU33の一方側の端子は接続線39cに接続され、他方側の端子は主制御基板の回路グランドに接続されている。ダイオード36のアノードは接続線39cに接続され、カソードはRAM35の一方側の端子とバックアップ電力端子31dに接続されている。RAM35の他方側の端子は、主制御基板の回路グランドに接続されている。
ダイオード36は、バックアップ電源端子31d(コンデンサ14)から接続線39cの方向(主電源回路の方向)に電流が流れるのを阻止する逆流防止用ダイオードとして作用する。
【0011】
ROM34には、制御プログラム、抽選結果を判定する当たり判定用乱数を発生させる当たり判定用乱数発生プログラム等が記憶されている。
主制御回路33(主制御装置30)は、入力信号(遊技球が入賞口に入賞したことを示す入賞信号、遊技球が始動口を通過したことを示す始動信号等)やROM34に記憶されている制御プログラム等に基づいて、各被制御機器制御装置にコマンド信号を出力する。例えば、賞球制御装置20(賞球制御回路23)に賞球コマンド信号を出力し、ランプやスピーカを制御する副制御装置40にランプコマンド信号や音コマンド信号を出力し、液晶表示装置等の表示装置を制御する表示制御装置に変動パターンコマンド信号や停止図柄コマンド信号を出力する。また、主制御回路33(主制御装置30)は、入力信号や被制御機器制御装置に出力したコマンド信号(例えば、賞球制御装置20に出力した賞球コマンド信号)等の遊技の進行に基づいて発生される遊技情報をRAM35の作業領域に記憶する。
【0012】
賞球制御装置20は、賞球制御回路CPU23、読み取り専用の記憶回路ROM24、書き替え可能な記憶回路RAM25等を有している。通常、CPU23、ROM24、RAM25等は、ワンチップ化されたワンチップマイクロコンピュータとして構成される(図1の一点鎖線)。本実施の形態では、CPU23として第1の定格電圧(例えば、5V)を有するCPUが用いられ、RAM25として第1の定格電圧より低い第2の定格電圧(例えば、3.3V)を有するRAMが用いられている。
賞球制御装置20は、通常、ワンチップマイクロコンピュータ等が基板上に配置された賞球制御基板として構成される。賞球制御基板には、直流電力入力端子21a〜21c、バックアップ電力端子21d〜21f、直流電力出力端子22a〜22c、バックアップ電力端子22dが設けられている。
直流電力入力端子21a〜21cは、それぞれ配線パターン等の接続線29a〜29cを介して直流電力出力端子22a〜22cに接続されている。賞球制御回路CPU23の一方側の端子は接続線29cに接続され、他方側の端子は賞球制御基板の回路グランドに接続されている。バックアップ電力端子21dと賞球制御基板の回路グランドとの間には、抵抗26とツェナーダイオード27が設けられている。ツェナーダイオード27によって、バックアップ電力端子21dに入力された直流電力はRAM25の定格電圧に対応する設定電圧(例えば、3.3V)の直流電力に変換される。ダイオード28のアノードは抵抗26とツェナーダイオード27との接続点に接続され、カソードはRAM25の一方側の端子及びバックアップ電力端子21eに接続されている。RAM25の他方側の端子は、賞球制御基板の回路グランドに接続されている。バックアップ電力端子21fと22dは、接続線29dを介して接続されている。
ダイオード28は、バックアップ電力端子21e(コンデンサ15)からバックアップ電力端子21d(コンデンサ14)の方向に電流が流れるのを阻止する逆流防止用ダイオードとして作用する。
【0013】
賞球制御回路23(賞球制御装置20)は、例えば、主制御回路33(主制御装置30)から出力された賞球コマンド信号に基づいて賞球装置を制御する。例えば、主制御回路33(主制御装置30)から出力された賞球コマンド信号で示されている賞球数をRAM25の作業領域に記憶されている賞球残数に加算するとともに、賞球装置から払い出された遊技球の数だけRAM25に記憶されている賞球残数から減算する。そして、RAM25に記憶されている賞球残数が「0」となるように賞球装置を制御する。
また、賞球制御回路23(賞球制御装置20)は、主制御回路33(主制御装置30)から出力された賞球コマンド信号、未払いの賞球の数(賞球残数)等の遊技の進行に基づいて発生する遊技情報をRAM25の作業領域に記憶する。
【0014】
以上のように構成された電源装置10、賞球制御装置20、主制御装置30、副制御装置40等の各制御基板を遊技機の所定位置に配設するとともに、各制御基板の端子を接続する。例えば、電源装置(電源基板)10の直流電力出力端子12a〜12c、バックアップ電力端子12d〜12fを賞球制御装置(賞球制御基板)20の直流電力入力端子21a〜21c、バックアップ電力端子21d〜21fに接続する。また、賞球制御装置(賞球制御基板)20の直流電力出力端子22a〜22c、バックアップ電力端子22dを、主制御装置(主制御基板)30の直流電力入力端子31a〜31c、バックアップ電源端子31dに接続する。
なお、端子間の接続は、中継基板を介して行ってもよい。
【0015】
本実施の形態では、RAM35が本発明の第1の記憶回路に対応し、RAM25が本発明の第2の記憶回路に対応し、主制御回路CPU33が本発明の第1の制御回路に対応し、賞球制御回路CPU23が本発明の第2の制御回路に対応し、コンデンサ14が本発明の第1のバックアップ電源回路に対応し、コンデンサ15が本発明の第2のバックアップ電源回路に対応する。また、ダイオード36により本発明の第1の回路が構成され、抵抗26、ツェナーダイオード27、ダイオード28により本発明の第2の回路が構成され、ツェナーダイオード27により本発明の定電圧回路が構成されている。
なお、コンデンサ14、15については、電源投入時の突入電流を低減するため、内部に抵抗要素を含む電気二重層コンデンサを用いている。
【0016】
次に、本実施の形態の動作を説明する。
商用電力の停電等が発生していない場合には、電源装置10の直流電力出力端子12a〜12cから34V、12V、5Vの直流電力が出力される。
この場合、主制御装置(主制御基板)30の直流電力入力端子31cに入力された5Vの直流電力は、主制御回路33に出力されるとともに、ダイオード36を介してRAM35及びバックアップ電力端子31dに出力される。
また、主制御装置(主制御基板)30のバックアップ電力端子31dから、賞球制御装置(賞球制御基板)20のバックアップ電力端子22d、21f、電源装置(電源基板)10のバックアップ電力端子12fを介してコンデンサ14及びバックアップ電力端子12dに出力される。これにより、コンデンサ14が充電される。
また、電源装置(電源基板)10のバックアップ電力端子12dから、賞球制御装置(賞球制御基板)20のバックアップ電力端子21dを介して、抵抗26とツェナーダイオード27に出力される。ツェナーダイオード27によって得た定電圧(例えば、3.3V)の直流電力は、ダイオード28を介してRAM25及びバックアップ電力端子21eに出力される。
さらに、賞球制御装置(賞球制御基板)20のバックアップ電力端子21eから、電源装置(電源基板)10のバックアップ電力端子12eを介してコンデンサ15に出力される。これにより、コンデンサ15が充電される。
【0017】
商用電力の停電等によって、例えば、電源装置10から出力される直流電力の電圧が停電設定値より低下すると、停電検出回路から停電検出信号が出力される。
主制御回路33及び賞球制御回路23は、停電検出回路から停電検出信号が出力されると、停電処理を行う。停電処理では、停電等が復帰した時に、停電等の発生によって中断された状態から遊技を再開するために必要な遊技情報を記憶する。例えば、主制御回路33及び賞球制御回路23は、RAM35及びRAM25の作業領域に記憶されている遊技情報をRAM35及びRAM25の退避領域に記憶させる。
そして、主制御装置(主制御基板)30の直流電力入力端子31cあるいは賞球制御装置(賞球制御基板)20の直流電力入力端子21cに入力される直流電力の電圧が主制御回路33あるいは賞球制御回路23が作動状態を維持可能な作動可能値以下に低下すると、主制御回路33あるいは賞球制御回路23が作動を停止する。
【0018】
しかしながら、主制御装置(主制御回路)30の直流電力入力端子31cに入力される直流電力の電圧がコンデンサ14の端子電圧より低下すると、コンデンサ14から、電源装置(電源基板)10のバックアップ電力端子12f、賞球制御装置(賞球制御基板)20のバックアップ電力端子21f、22d、主制御装置(主制御基板)30のバックアップ電力端子31dを介してRAM35にバックアップ用の直流電力が出力される。これにより、主制御回路33(主制御装置30)のRAM35は、例えば、コンデンサ14の端子電圧がRAM35の作動状態を維持可能な作動可能値以下に低下するまで、停電発生時に記憶した遊技情報を保持する。
同時に、コンデンサ14から、電源装置(電源基板)10のバックアップ電力端子12d、賞球制御装置(賞球制御基板)20のバックアップ電力端子21dを介して抵抗26とツェナーダイオード27にバックアップ用の電力が供給される。ツェーダイオード27によって得た設定電圧の直流電力は、ダイオード28を介してRAM25に供給される。さらに、コンデンサ15から、電源装置(電源基板)10のバックアップ電力端子12e、賞球制御装置(賞球制御基板)20のバックアップ電力端子21eを介してRAM25にバックアップ用の直流電力が供給される。これにより、賞球制御回路23(賞球制御装置20)のRAM25は、ツェナーダイオード27から出力される直流電力の電圧あるいはコンデンサ15の端子電圧がRAM25の作動状態を維持可能な作動可能値以下に低下するまで、停電発生時に記憶した遊技情報を保持する。
【0019】
商用電力の停電等が復旧し、例えば、主電源回路13から出力される直流電力の電圧が各制御回路の作動可能値に達すると、各制御回路のリセット端子に供給されるパワーオン回路(図示していない)のリセット信号が解除される。
主制御回路33及び賞球制御回路23は、リセット端子に供給されるリセット信号が解除されると、復帰処理を行う。復帰処理では、停電等の発生時にRAM35あるいはRAM25の退避領域に記憶させた遊技情報を復帰させる。そして、復帰させた遊技情報に基づいて、停電発生等によって中断された状態から遊技を再開する。
【0020】
本実施の形態では、主電源回路13(電源装置10)から出力される5Vの直流電力を、第1の回路(ダイオード36)を介して主制御回路33(主制御装置30)のRAM35及びコンデンサ14に供給するとともに、第1の回路(ダイオード36)及び第2の回路(抵抗26、ツェナーダイオード27、ダイオード28)を介して賞球制御回路23(賞球制御装置20)のRAM25及びコンデンサ15に供給している。これにより、主電源回路13を変更する必要がない。また、停電の発生時等には、まず、コンデンサ14から、RAM35にバックアップ用の直流電力が供給されるとともに、第2の回路を介してRAM25にバックアップ用の直流電力が供給される。ここで、RAM25の定格電圧がRAM35の定格電圧より低く、また、第2の回路にツェナーダイオード27(定電圧回路)が設けられているため、コンデンサ14からRAM25にRAM25が作動状態を維持できるバックアップ用の直流電力を供給可能な時間は、コンデンサ14からRAM35にRAM35が作動状態を維持できるバックアップ用の直流電力を供給可能な時間より長い。すなわち、RAM25の遊技情報の保持時間をRAM35の遊技情報の保持時間より長くすることができる。
さらに、RAM25には、コンデンサ15からもバックアップ用の直流電力が供給される。このため、RAM25の遊技情報の保持時間をより長くすることができる。
また、本実施の形態では、賞球数を含む遊技情報を記憶するRAM25として、他のRAM(例えば、RAM35)より定格電圧が低いRAMを用いているため、停電等が発生した場合の賞球保証の信頼性を向上することができる。
【0021】
なお、第1の実施の形態では、第1の回路(ダイオード36)を主制御装置(主制御基板)30に設けたが、他の制御装置(制御基板)に設けることもできる。例えば、図1の点線36aで示すように、賞球制御装置(賞球制御基板)20に設けることができる。あるいは、図1の点線36bで示すように、電源装置(電源基板)10に設けることができる。
また、第2の回路(抵抗26、ツェナーダイオード27、ダイオード28)を賞球制御装置(賞球制御基板)20に設けたが、他の制御装置(制御基板)に設けることもできる。例えば、第2の回路を電源装置(電源基板)10に設けることができる。この場合、ダイオード28のカソードを電源装置(電源基板)10のバックアップ電力端子12eに接続することにより、電源装置(電源基板)10及び賞球制御装置(賞球制御基板)20のバックアップ電力端子の数を減少させることができる。
【0022】
第1の実施の形態では、第1及び第2の記憶回路(RAM35及びRAM25)に共通のバックアップ電源回路(コンデンサ15)と第2の記憶回路(RAM25)用のバックアップ電源回路(コンデンサ15)を用いたが、第1及び第2の記憶回路に共通のバックアップ電源回路のみを用いることもできる。
第1及び第2の記憶回路に共通のバックアップ電源回路を用いた第2の実施の形態の概略構成図を図2に示す。本実施の形態は、電源装置と賞球制御装置の構成が第1の実施の形態と異なっている。したがって、以下では、本実施の形態の電源装置と賞球制御装置の構成のみを説明する。
【0023】
電源装置50は、通常、主電源回路53等が基板上に配置された電源基板として構成される。
電源基板には、バックアップ電源回路が配置されている。本実施の形態では、バックアップ電源回路として、コンデンサ54が配置されている。なお、コンデンサ54としてはRAM35の定格電圧に対応する定格電圧(例えば、5V)を有するコンデンサが用いられている。
電源基板には、交流電力入力端子51a、直流電力出力端子52a〜52c、バックアップ電力端子52d、52eが設けられている。
主電源回路53の34V出力端子、12V出力端子、5V出力端子は、それぞれ配線パターン等の接続線59a〜59cを介して直流電力出力端子52a〜52cに接続されている。コンデンサ54の一方側の端子はバックアップ電力端子52d、52eに接続され、他方側の端子は電源基板の回路グランドに接続されている。
【0024】
賞球制御装置60は、賞球制御回路CPU63、ROM64、RAM65等を有している。本実施の形態では、主制御回路CPU33、賞球制御回路CPU63及び主制御回路(主制御装置)のRAM35として第1の定格電圧(例えば、5V)を有するCPU及びRAMが用いられ、賞球制御回路(賞球制御装置)のRAM65として第1の定格電圧より低い第2の定格電圧(例えば、3.3V)を有するRAMが用いられている。
賞球制御装置60は、通常、ワンチップマイクロコンピュータ等が基板上に配置された賞球制御基板として構成される。賞球制御基板には、直流電力入力端子61a〜61c、バックアップ電力端子6d、61e、直流電力出力端子62a〜62c、バックアップ電力端子62dが設けられている。
直流電力入力端子61a〜61cは、それぞれ配線パターン等の接続線69a〜69cを介して直流電力出力端子62a〜62cに接続されている。賞球制御回路CPU63の一方側の端子は接続線69cに接続され、他方側の端子は賞球制御基板の回路グランドに接続されている。バックアップ電力端子61dと賞球制御基板の回路グランドとの間には、抵抗66とツェナーダイオード67が設けられている。ツェナーダイオード67によって、バックアップ電力端子61dに入力された電力の電圧はRAM65の定格電圧に対応する設定電圧(例えば、3.3V)に調整される。バックアップ電力端子61eと62dは、接続線69dを介して接続されている。
【0025】
以上のように構成された電源装置50、賞球制御装置60、主制御装置30、副制御装置40等の各制御基板を遊技機の所定位置に配設するとともに、各制御基板の端子を接続する。例えば、電源装置(電源基板)50の直流電力出力端子52a〜52c、バックアップ電力端子52d、52eを賞球制御装置(賞球制御基板)60の直流電力入力端子61a〜61c、バックアップ電力端子61d、61eに接続する。また、賞球制御装置(賞球制御基板)60の直流電力出力端子62a〜62c、バックアップ電力端子62dを、主制御装置(主制御基板)30の直流電力入力端子31a〜31c、バックアップ電源端子31dに接続する。
【0026】
本実施の形態では、RAM35が本発明の第1の記憶回路に対応し、RAM65が本発明の第2の記憶回路に対応し、主制御回路33が本発明の第1の制御回路に対応し、賞球制御回路63が本発明の第2の制御回路に対応し、コンデンサ54が本発明のバックアップ電源回路に対応する。また、ダイオード36により本発明の第1の回路が構成され、抵抗66、ツェナーダイオード67により本発明の第2の回路が構成され、ツェナーダイオード67により本発明の定電圧回路が構成されている。
【0027】
次に、本実施の形態の動作を説明する。なお、主制御回路CPU33、賞球制御回路CPU63等の動作は第1の実施の形態と同様であるため省略する。
商用電力の停電等が発生していない場合には、主制御装置(主制御基板)30の直流電力入力端子31cに入力された5Vの直流電力は、ダイオード36を介してRAM35及びバックアップ電力端子31dに出力される。
また、主制御装置(主制御基板)30のバックアップ電力端子31dから、賞球制御装置(賞球制御基板)60のバックアップ電力端子62d、62e、電源装置(電源基板)50のバックアップ電力端子52eを介してコンデンサ54及びバックアップ電力端子52dに出力される。これにより、コンデンサ14が充電される。
また、電源装置(電源基板)50のバックアップ電力端子52dから、賞球制御装置(賞球制御基板)60のバックアップ電力端子61dを介して抵抗66とツェナーダイオード67に出力される。そして、ツェナーダイオード67によって得た設定電圧(例えば、3.3V)の直流電力がRAM65に供給される。
【0028】
商用電力の停電等によって、主制御装置(主制御回路)30の直流電力入力端子31cに入力される直流電力の電圧がコンデンサ54の端子電圧より低下すると、コンデンサ54から、電源装置(電源基板)50のバックアップ電力端子52e、賞球制御装置(賞球制御基板)60のバックアップ電力端子61e、62d2、主制御装置(主制御基板)30のバックアップ電力端子31dを介してRAM35にバックアップ用の直流電力が出力される。
同時に、コンデンサ54から、電源装置(電源基板)50のバックアップ電力端子52d、賞球制御装置(賞球制御基板)60のバックアップ電力端子61dを介して抵抗66とツェナーダイオード67にバックアップ用の直流電力が供給される。ツェナーダイオード67によって得た設定電圧の直流電力は、RAM65にバックアップ用の直流電力として供給される。
これにより、RAM35は、コンデンサ54の端子電圧がRAM35の作動状態を維持可能な作動設定値以下に低下するまで、遊技情報の記憶を保持する。
一方、RAM65は、ツェナーダイオード67から供給される電力の電圧がRAM65の作動状態を維持可能な作動設定値以下に低下するまで、遊技情報の記憶を保持する。
【0029】
本実施の形態では、主電源回路53(電源装置50)から出力される5Vの直流電力を、第1の回路(ダイオード36)を介してRAM35及びコンデンサ54に供給するとともに、第1の回路(ダイオード36)及び第2の回路(抵抗、ツェナーダイオード67)を介してRAM65に供給している。これにより、主電源回路53を変更する必要がない。
また、停電の発生時等には、コンデンサ54から、RAM35にバックアップ用の直流電力が供給されるとともに、第2の回路を介してRAM65にバックアップ用の直流電力が供給される。ここで、RAM65の定格電圧がRAM35の定格電圧より低く、また、第2の回路にツェナーダイオード67(定電圧回路)が設けられているため、第1の実施の形態と同様に、RAM65の遊技情報の保持時間をRAM35の遊技情報の保持時間より長くすることができる。
また、本実施の形態では、RAM35及びRAM65にバックアップ用の直流電力を供給するコンデンサとして共通のコンデンサのみを用いている。これにより、部品点数を少なくすることができ、回路構成を簡単にすることができる。
【0030】
なお、第2の実施の形態では、第1の回路(ダイオード36)を主制御装置(主制御基板)30に設けたが、他の制御装置(制御基板)に設けることもできる。例えば、賞球制御装置(賞球制御基板)60や(図2の点線36a)、電源装置(電源基板)50に(図2の点線36b)設けることができる。
また、第2の回路(抵抗66、ツェナーダイオード67)を賞球制御装置(賞球制御基板)60に設けたが、他の制御装置(制御基板)に設けることもできる。例えば、第2の回路を電源装置(電源基板)50に設けることができる。
【0031】
第1及び第2の実施の形態では第1及び第2の記憶回路に共通のバックアップ電源回路(コンデンサ14、54)を用いたが、第1の記憶回路用のバックアップ電源回路と第2の記憶回路用のバックアップ電源回路のみを用いることもできる。
第1の記憶回路用のバックアップ電源回路と第2の記憶回路用のバックアップ電源回路のみを用いた第3の実施の形態の概略構成図を図3に示す。本実施の形態は、電源装置と賞球制御装置の構成が第1の実施の形態と異なっている。したがって、以下では、本実施の形態の電源装置と賞球制御装置の構成のみを説明する。
【0032】
電源装置70は、通常、主電源回路73等が基板上に配置された電源基板として構成される。
電源基板には、バックアップ電源回路が配置されている。本実施の形態では、バックアップ電源回路として、コンデンサ74と75が配置されている。なお、コンデンサ74としてはRAM35の定格電圧に対応する定格電圧(例えば、5V)を有するコンデンサが用いられ、コンデンサ75としてはRAM85の定格電圧に対応する定格電圧(例えば、3.3V)を有するコンデンサが用いられている。
電源基板には、交流電力入力端子71a、直流電力出力端子72a〜72c、バックアップ電力端子72d、72eが設けられている。
主電源回路53の34V出力端子、12V出力端子、5V出力端子は、それぞれ配線パターン等の接続線79a〜79cを介して直流電力出力端子72a〜72cに接続されている。コンデンサ74の一方側の端子はバックアップ電力端子72eに接続され、他方側の端子は電源基板の回路グランドに接続されている。コンデンサ75の一方側の端子はバックアップ電力端子72dに接続され、他方側の端子は電源基板の回路グランドに接続されている。
【0033】
賞球制御装置80は、賞球制御回路CPU83、ROM84、RAM85等を有している。本実施の形態では、主制御回路CPU33、賞球制御回路CPU83及び主制御回路(主制御装置)のRAM35として第1の定格電圧(例えば、5V)を有するCPU及びRAMが用いられ、賞球制御回路(賞球制御装置)のRAM85として第1の定格電圧より低い第2の定格電圧(例えば、3.3V)を有するRAMが用いられている。
賞球制御装置80は、通常、ワンチップ化されたワンチップマイクロコンピュータ等が基板上に配置された賞球制御基板として構成される。賞球制御基板には、直流電力入力端子81a〜81c、バックアップ電力端子81d、81e、直流電力出力端子82a〜82c、バックアップ電力端子82dが設けられている。
直流電力入力端子81a〜81cは、それぞれ配線パターン等の接続線89a〜89cを介して直流電力出力端子82a〜82cに接続されている。接続線89cと賞球制御基板の回路グランドとの間には、抵抗86とツェナーダイオード87が設けられている。ツェナーダイオード87によって、直流電力入力端子81cに入力された直流電力の電圧は、RAM85の定格電圧に対応する設定電圧(例えば、3.3V)に調整される。抵抗86とツェナーダイオード87の接続点は、ダイオード88を介してRAM85の一方側の端子及びバックアップ電力端子81dに接続されている。バックアップ電力端子81eと82dは、接続線89dを介して接続されている。
【0034】
以上のように構成された電源装置70、賞球制御装置80、主制御装置30、副制御装置40等の各制御基板を遊技機の所定位置に配設するとともに、各制御基板の端子を接続する。例えば、電源装置(電源基板)70の直流電力出力端子72a〜72c、バックアップ電力端子72d、72eを賞球制御装置(賞球制御基板)80の直流電力入力端子81a〜81c、バックアップ電力端子81d、81eに接続する。また、賞球制御装置(賞球制御基板)80の直流電力出力端子82a〜82c、バックアップ電力端子82dを、主制御装置(主制御基板)30の直流電力入力端子31a〜31c、バックアップ電源端子31dに接続する。
【0035】
本実施の形態では、RAM35が本発明の第1の記憶回路に対応し、RAM85が本発明の第2の記憶回路に対応し、主制御回路33が本発明の第1の制御回路に対応し、賞球制御回路83が本発明の第2の制御回路に対応し、コンデンサ74が本発明の第1のバックアップ電源回路に対応し、コンデンサ75が本発明の第2のバックアップ電源回路に対応する。また、ダイオード36により本発明の第1の回路が構成され、抵抗86、ツェナーダイオード87、ダイオード88により本発明の第2の回路が構成され、ツェナーダイオード87によって本発明の定電圧回路が構成されている。
【0036】
次に、本実施の形態の動作を説明する。なお、主制御回路33、賞球制御回路83等の動作は第1の実施の形態と同様であるため省略する。
商用電力の停電等が発生していない場合には、主制御装置(主制御基板)30の直流電力入力端子31cに入力される直流電力は、ダイオード36を介してRAM35及びバックアップ電力端子31dに出力される。
また、主制御装置(主制御基板)30のバックアップ電力端子31dから、賞球制御装置(賞球制御基板)80のバックアップ電力端子82d、82e、電源装置(電源基板)70のバックアップ電力端子72eを介してコンデンサ74に出力される。これにより、コンデンサ74が充電される。
一方、賞球制御装置(賞球制御基板)80の直流電力入力端子81cに入力される直流電力は、抵抗86を介してツェナーダイオード87に出力される。ツェナーダイオード87によって得た設定電圧(例えば、3.3V)の直流電力は、ダイオード88を介してRAM85及びバックアップ電力端子81dに出力される。さらに、賞球制御装置(賞球制御基板)70のバックアップ電力端子81dから、電源装置(電源基板)70のバックアップ電力端子72dを介してコンデンサ75に出力される。これにより、コンデンサ75が充電される。
【0037】
商用電力の停電等によって、主制御装置(主制御基板)30の直流電力入力端子31cに入力される直流電力の電圧がコンデンサ74の端子電圧より低下すると、コンデンサ74から、電源装置(電源基板)70のバックアップ電力端子72e、賞球制御装置(賞球制御基板)80のバックアップ電力端子81e、82d、主制御装置(主制御基板)30のバックアップ電力端子31dを介してRAM35にバックアップ用の直流電力が出力される。
これにより、RAM35は、コンデンサ74の端子電圧がRAM35の作動状態を維持可能な作動設定値以下に低下するまで、遊技情報の記憶を保持する。
また、賞球制御装置(賞球制御基板)70のツェナーダイオード87から供給される直流電力の電圧がコンデンサ75の端子電圧より低下すると、コンデンサ75から、電源装置(電源基板)70のバックアップ電力端子72d、賞球制御装置(賞球制御基板)80のバックアップ電力端子81dを介してRAM85にバックアップ用の直流電力が出力される。
【0038】
本実施の形態では、主電源回路73(電源装置70)から出力される5Vの直流電力を、第1の回路(ダイオード36)を介してRAM35及びコンデンサ74に供給するとともに、第2の回路(抵抗86、ツェナーダイオード87、ダイオード88)を介してRAM85及びコンデンサ75に供給している。これにより、主電源回路73を変更する必要がない。
また、停電時等に電源装置70から出力される5Vの直流電力の電圧が所定値以下に低下すると、コンデンサ74及び75からRAM35及び85へのバックアップ用の直流電力の供給が開始する。ここで、RAM85の定格電圧がRAM35の定格電圧より低く、また、第2の回路にツェナーダイオード87(定電圧回路)が設けられている。このため、停電時等に、コンデンサ75からRAM85にバックアップ用の直流電力の供給が開始される時点が、コンデンサ74からRAM35にバックアップ用の直流電力の供給が開始される時点より遅くなる。RAM35とRAM85の消費電力比と、コンデンサ74とコンデンサ75の容量比が同じ場合には、このバックアップ用の直流電力の供給開始時点の遅れ時間に対応する時間だけ、RAM85の作動可能時間がRAM35の作動可能時間より長くなる。すなわち、RAM65の遊技情報の保持時間をRAM35の遊技情報の保持時間より長くすることができる。
また、本実施の形態では、RAM35及びRAM85にそれぞれコンデンサ74及び75からバックアップ用の直流電力を供給するため、コンデンサ74及び75として適切な容量のコンデンサを用いることができる。
【0039】
本発明は、実施の形態で説明した構成に限定されず、種々の変更、追加、削除が可能である。
例えば、停電時の遊技情報を記憶保持する記憶回路としてRAMを用いたが、記憶回路としては種々の記憶回路を用いることができる。
また、バックアップ電源回路としてコンデンサを用いたが、バックアップ電源回路としては種々の電源回路を用いることができる。
また、ツェナーダイオードにより定電圧回路を構成したが、定電圧回路の構成は種々変更可能である。
また、第1の回路や第2の回路の構成は種々変更可能である。
また、賞球制御回路(賞球制御装置)に停電処理及び復帰処理を実行させたが、他の被制御機器制御回路(被制御機器制御装置)に停電処理や復帰処理を実行させてもよい。
また、賞球制御回路(賞球制御装置)の記憶回路として第2の定格電圧を有する記憶回路を用いたが、他の制御回路(制御装置)の記憶回路として第2の定格電圧を有する記憶回路を用いてもよい。
また、主制御回路(主制御装置)の記憶回路として第1の定格電圧の記憶回路を用い、賞球制御回路(賞球制御装置)の記憶回路として第1の定格電圧より低い第2の定格電圧の記憶回路を用いたが、逆でもよい。
また、電源装置、賞球制御装置、主制御装置、副制御装置等の基板の接続順序は適宜変更可能である。接続順序を変更する場合には、各基板に設けられる端子は適宜変更される。
また、電源装置、賞球制御装置、主制御装置等の構成は種々変更可能である。また、パチンコ機に適用した場合について説明したが、本発明は、パチンコ機以外のスロットマシン等の種々の遊技機に適用することができる。
【0040】
本発明は、以下のように構成することもできる。
例えば、「(態様1)遊技の進行に基づいて発生する遊技情報を記憶する第1及び第2の記憶回路と、それぞれ第1及び第2の記憶回路に記憶されている遊技情報に基づいて制御動作を実行可能な第1及び第2の制御回路と、所定電圧の電力を出力する主電源回路と、第1及び第2のバックアップ電源回路とを備え、第2の記憶回路及び第2のバックアップ電源回路として、定格電圧が第1の記憶回路及び第1のバックアップ電源回路より低い記憶回路及びバックアップ電源回路が用いられ、主電源回路から出力される所定電圧の電力が、第1の回路を介して第1の記憶回路及び第1のバックアップ電源回路に供給されるとともに、第1及び第2の回路を介して第2の記憶回路及び第2のバックアップ電源回路に供給され、第1の回路は、第1のバックアップ電源回路から主電源回路の方向への電流を阻止し、第2の回路は、主電源回路またはバックアップ電源回路から出力される電力の電圧を第2の記憶回路の定格電圧に対応する電圧に変換する定電圧回路を有するとともに、第2のバックアップ電源回路から第1のバックアップ電源回路の方向への電流を阻止するように構成されている、遊技機。」として構成することができる。
態様1の遊技機では、主電源回路から出力される所定電圧の電力が、第1の回路を介して第1の記憶回路及び第1のバックアップ電源回路に供給されるとともに、第1の回路及び定電圧回路を有する第2の回路を介して第2の記憶回路及び第2のバックアップ電源回路に供給され、第1のバックアップ電源回路から主電源回路の方向、第2のバックアップ電源回路から第1のバックアップ電源回路の方向への電流が阻止されるように第1及び第2の回路が構成されている。これにより、停電の発生時等に、第2の記憶回路には、第1のバックアップ電源回路から第2の回路を介してバックアップ用の電力が供給されるとともに、第2のバックアップ電源回路からもバックアップ用の電力が供給される。さらに、第2の回路に主電源回路またはバックアップ電源回路から出力される電力の電圧を第2の記憶回路の定格電圧に対応する電圧に変換する定電圧回路を設けているため、第1のバックアップ電源から供給される電力によって第2の記憶回路が作動状態を保持可能な時間が長くなる。したがって、第2の記憶回路の遊技情報の保持時間を第1の記憶回路より長くすることができる。この第2の記憶回路を、例えば、主制御装置や賞球制御装置等の記憶保持用の記憶回路として用いることにより、賞球に関する情報を含む遊技情報の保持時間を長くすることができる。また、主電源回路から出力される所定電圧の電力を第1の記憶回路と第1のバックアップ電源回路及び第2の記憶回路と第2のバックアップ電源回路に供給しており、第1のバックアップ電源回路として従来使用されている記憶保持用の記憶回路のバックアップ電源回路を用いることもできるため、変更作業が容易である。
また、「(態様2)遊技の進行に基づいて発生する遊技情報を記憶する第1及び第2の記憶回路と、それぞれ第1及び第2の記憶回路に記憶されている遊技情報に基づいて制御動作を実行可能な第1及び第2の制御回路と、所定電圧の電力を出力する主電源回路と、バックアップ電源回路とを備え、第2の記憶回路として、定格電圧が第1の記憶回路及びバックアップ電源回路より低い記憶回路が用いられ、主電源回路から出力される所定電圧の電力が、第1の回路を介して第1の記憶回路及びバックアップ電源回路に供給されるとともに、第1の回路及び第2の回路を介して第2の記憶回路に供給され、第1の回路は、バックアップ電源回路から主電源回路の方向への電流を阻止し、第2の回路は、主電源回路またはバックアップ電源回路から出力される電力の電圧を第2の記憶回路の定格電圧に対応する電圧に変換する定電圧回路を有する、遊技機。」として構成することができる。
態様2の遊技機では、主電源回路から出力される所定電圧の電力が、第1の回路を介して第1の記憶回路及びバックアップ電源回路に供給されるとともに、第1の回路及び定電圧回路を有する第2の回路を介して第2の記憶回路に供給され、第1のバックアップ電源回路から主電源回路の方向への電流が阻止されるように第1の回路が構成されている。これにより、停電の発生時等に、バックアップ電源回路から、第1の記憶回路にバックアップ用の電力が供給されるとともに、定電圧回路を有する第2の回路を介して第2の記憶回路にバックアップ用の電力が供給される。さらに、第2の回路に主電源回路またはバックアップ電源回路から出力される電力の電圧を第2の記憶回路の定格電圧に対応する電圧に変換する定電圧回路を設けているため、バックアップ電源から供給される電力によって第2の記憶回路が作動状態を保持可能な時間を第1の記憶回路より長くすることができる。また、主電源回路から出力される所定電圧の電力をバックアップ電源回路に供給しているため、電源回路を変更する必要がない。また、共通のバックアップ電源回路から第1及び第2の記憶回路にバックアップ用の電力を供給しているため、部品数が減少し、回路構成が簡単になる。
また、「(態様3)遊技の進行に基づいて発生する遊技情報を記憶する第1及び第2の記憶回路と、それぞれ第1及び第2の記憶回路に記憶されている遊技情報に基づいて制御動作を実行可能な第1及び第2の制御回路と、所定電圧の電力を出力する主電源回路と、第1及び第2のバックアップ電源回路とを備え、第2の記憶回路及び第2のバックアップ電源回路として、定格電圧が第1の記憶回路及び第1のバックアップ電源回路より低い記憶回路及びバックアップ電源回路が用いられ、主電源回路から出力される所定電圧の電力が、第1の回路を介して第1の記憶回路及び第1のバックアップ電源回路に供給されるとともに、第2の回路を介して第2の記憶回路及び第2のバックアップ電源回路に供給され、第1の回路は、第1のバックアップ電源回路から主電源回路の方向への電流を阻止し、第2の回路は、主電源回路またはバックアップ電源回路から出力される電力の電圧を第2の記憶回路の定格電圧に対応する電圧に変換する定電圧回路を有するとともに、第2のバックアップ電源回路から主電源回路の方向への電流を阻止するように構成されている、遊技機。」として構成することができる。
態様3の遊技機では、主電源回路から出力される所定電圧の電力が、第1の回路を介して第1の記憶回路及び第1のバックアップ電源回路に供給されるとともに、第2の回路を介して第2の記憶回路及び第2のバックアップ電源回路に供給され、第1の回路は、第1のバックアップ電源回路から主電源回路の方向への電流を阻止し、第2の回路は、主電源回路またはバックアップ電源回路から出力される電力の電圧を第2の記憶回路の定格電圧に対応した電圧に変換する定電圧回路を有するとともに、第2のバックアップ電源回路から主電源回路の方向への電流が阻止されるように構成されている。態様3の遊技機では、第2の回路に主電源回路またはバックアップ電源回路から出力される電力の電圧を第2の記憶回路の定格電圧に対応した電圧に変換する定電圧回路を設けているため、停電時等に、第2のバックアップ電源から第2の記憶回路にバックアップ用の電力の供給が開始される時期を、第1のバックアップ電源回路から第1の記憶回路にバックアップ用の電力の供給が開始される時期より遅らせることができる。したがって、第2の記憶回路の遊技情報の保持時間を第1の記憶回路の遊技情報の保持時間より長くすることができる。また、主電源回路から出力される所定電圧の電力を第1の記憶回路と第1のバックアップ電源回路及び第2の記憶回路と第2のバックアップ電源回路に供給しているため、電源回路を変更する必要がない。
また、「(態様4)態様1〜3のいずれかの遊技機であって、第1の制御回路は、遊技機の全体の動作を制御し、第2の制御回路は、賞球動作を制御する、遊技機。」として構成することができる。
態様4の遊技機では、第1の制御回路によって遊技機の全体の動作を制御し、第2の制御回路によって賞球動作を制御する。これにより、遊技者にとって重要な賞球数を記憶する記憶回路の保持時間を長くすることができるため、停電等が発生した場合の賞球保証の信頼性を向上させる行うことができる。
【0041】
【発明の効果】
以上説明したように、請求項1に記載の遊技機を用いれば、停電の発生時等における特定の書き替え可能な記憶回路の遊技情報の保持時間を長くすることができる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態の概略構成図である。
【図2】本発明の第2の実施の形態の概略構成図である。
【図3】本発明の第3の実施の形態の概略構成図である。
【符号の説明】
10、50、70 電源装置(電源基板)
13、53、73 AC/DC変換回路(主電源回路)
14、15、54、74、75 バックアップ電源回路
20、60 賞球制御装置(賞球制御基板)
23、63、80 賞球制御回路
14、34、64、84、 ROM
25、35、65、85 RAM(記憶保持用の記憶回路)
26、66、86、 抵抗
27、67、87 ツェナーダイオード
28、36、36a、88 ダイオード
30 主制御装置(主制御基板)
33 主制御回路
40 副制御装置(副制御基板)
Claims (1)
- 遊技球が入賞口に入球したことを示す入賞信号に基づいて賞球数を示す賞球コマンド信号を賞球制御回路に出力し、また、遊技の進行に基づいて発生する遊技情報を第1の書き替え可能な記憶回路に記憶させる主制御回路と、
前記主制御回路と前記第1の書き替え可能な記憶回路が配置されている主制御基板と、
前記主制御回路から出力された賞球コマンド信号に基づいて賞球装置を制御し、また、遊技の進行に基づいて発生する遊技情報を第2の書き替え可能な記憶回路に記憶させる賞球制御回路と、
前記賞球制御回路と前記第2の書き替え可能な記憶回路が配置されている賞球制御基板と、
前記主制御回路、前記第1の書き替え可能な記憶回路、前記賞球制御回路、前記第2の書き替え可能な記憶回路に直流電力を供給する主電源回路と、
前記主電源回路が配置されている電源基板と、
前記主電源回路から供給される直流電力が遮断された場合に、前記第1の書き替え可能な記憶回路および前記第2の書き替え可能な記憶回路にバックアップ用の直流電力を供給するバックアップ電源回路を備える遊技機であって、
前記賞球制御基板に配置されている前記第2の書き替え可能な記憶回路として、定格電圧が前記主制御基板に配置されている前記第1の書き替え可能な記憶回路の定格電圧より低い書き替え可能な記憶回路が用いられており、
前記バックアップ電源回路は、前記主制御基板に配置されている前記第1の書き替え可能な記憶回路の定格電圧に対応する定格電圧を有しているとともに、前記電源基板に配置されており、
前記主制御基板に供給された前記主電源回路からの直流電力が、前記主制御基板に配置されているダイオードと、前記主制御基板に配置されている配線パターンを介して前記主制御基板に配置されている前記第1の書き替え可能な記憶回路に供給され、また、前記主制御基板に配置されている前記ダイオードと、前記主制御基板に配置されている配線パターンと、前記電源基板に配置されている配線パターンを介して前記電源基板に配置されている前記バックアップ電源回路に供給され、また、前記主制御基板に配置されている前記ダイオードと、前記主制御基板に配置されている配線パターンと、前記電源基板に配置されている配線パターンと、前記賞球制御基板に配置されている定電圧回路と、前記賞球制御基板に配置されている配線パターンを介して前記賞球制御基板に配置されている前記第2の書き替え可能な記憶回路に供給されており、前記ダイオードは、前記バックアップ電源回路から前記主電源回路の方向への電流を阻止する方向に配置されており、前記定電圧回路は、前記主電源回路からの直流電力または前記バックアップ電源回路からの直流電力の電圧を前記第2の書き替え可能な記憶回路の定格電圧に対応する電圧に降圧することを特徴とする遊技機。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003048999A JP4346064B2 (ja) | 2003-02-26 | 2003-02-26 | 遊技機 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003048999A JP4346064B2 (ja) | 2003-02-26 | 2003-02-26 | 遊技機 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004254919A JP2004254919A (ja) | 2004-09-16 |
JP4346064B2 true JP4346064B2 (ja) | 2009-10-14 |
Family
ID=33114809
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003048999A Expired - Fee Related JP4346064B2 (ja) | 2003-02-26 | 2003-02-26 | 遊技機 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4346064B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017063862A (ja) * | 2015-09-28 | 2017-04-06 | 株式会社ニューギン | 遊技機 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4803704B2 (ja) * | 2005-03-29 | 2011-10-26 | 株式会社大一商会 | 遊技機 |
JP5026095B2 (ja) * | 2007-01-24 | 2012-09-12 | 株式会社三共 | 遊技機 |
JP5160843B2 (ja) * | 2007-08-31 | 2013-03-13 | 株式会社大一商会 | パチンコ遊技機 |
-
2003
- 2003-02-26 JP JP2003048999A patent/JP4346064B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017063862A (ja) * | 2015-09-28 | 2017-04-06 | 株式会社ニューギン | 遊技機 |
Also Published As
Publication number | Publication date |
---|---|
JP2004254919A (ja) | 2004-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4264593B2 (ja) | 遊技機 | |
JP3654101B2 (ja) | 遊技機 | |
JPH11299968A (ja) | パチンコ機 | |
JP5282211B2 (ja) | 遊技機 | |
JP2004173728A (ja) | 遊技機 | |
JP4431819B2 (ja) | 遊技機 | |
JP5394444B2 (ja) | 遊技機 | |
JP4803704B2 (ja) | 遊技機 | |
JP4346064B2 (ja) | 遊技機 | |
JP3811794B2 (ja) | 遊技機 | |
JP5394445B2 (ja) | 遊技機 | |
JP4590543B2 (ja) | 遊技機 | |
JP4632375B2 (ja) | 遊技機 | |
JP4370445B2 (ja) | 遊技機 | |
JP2003033545A (ja) | 遊技機 | |
JP2006271687A (ja) | 遊技機 | |
JP2003033532A (ja) | 遊技機 | |
JP2001087527A5 (ja) | ||
JP5044734B2 (ja) | 遊技機 | |
JP3890882B2 (ja) | 遊技機 | |
JP4085145B2 (ja) | 遊技機 | |
JP3661765B2 (ja) | 遊技機 | |
JP2005052678A (ja) | 遊技機 | |
JP5250803B2 (ja) | 遊技機 | |
JP3817639B2 (ja) | 遊技機 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050915 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081030 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081105 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090104 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20090317 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090324 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090522 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090619 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090713 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120724 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120724 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120724 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150724 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |