JP4343148B2 - 材料複合体ウェーハの製造方法 - Google Patents

材料複合体ウェーハの製造方法 Download PDF

Info

Publication number
JP4343148B2
JP4343148B2 JP2005172713A JP2005172713A JP4343148B2 JP 4343148 B2 JP4343148 B2 JP 4343148B2 JP 2005172713 A JP2005172713 A JP 2005172713A JP 2005172713 A JP2005172713 A JP 2005172713A JP 4343148 B2 JP4343148 B2 JP 4343148B2
Authority
JP
Japan
Prior art keywords
weakening
measured
degree
thermal annealing
material composite
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005172713A
Other languages
English (en)
Other versions
JP2006041488A (ja
Inventor
モーリス ティボー
ギオ エリック
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of JP2006041488A publication Critical patent/JP2006041488A/ja
Application granted granted Critical
Publication of JP4343148B2 publication Critical patent/JP4343148B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Recrystallisation Techniques (AREA)
  • Investigating Or Analysing Materials By Optical Means (AREA)
  • Laminated Bodies (AREA)
  • Polymers With Sulfur, Phosphorus Or Metals In The Main Chain (AREA)

Description

発明の詳細な説明
本発明は材料複合体ウェーハの製造方法に関し、特に非均質材料複合体の製造方法に関する。中でも、異なる物理的特性及び/又は化学的特性、特に異なる熱膨張係数を備えた少なくとも2種類の材料を含む非均質材料複合体の製造方法であって、ソース基板に所定の分割領域を形成するステップと、ソース‐ハンドル複合体を形成するためにソース基板をハンドル基板に取り付けるステップと、ソース基板を所定の分割領域において脆弱化するためにソース基板を熱アニールするステップとを含む製造方法に関する。
材料複合体ウェーハ、例えば、絶縁体にシリコンが載せられたウェーハ(SOI:silicon on insulator)や水晶にシリコンが載せられたウェーハ(SOQ:silicon on quartz)の使用が、現代の電子デバイスや、オプトエレクトロニクスデバイスや、マイクロメカニカルデバイスの製造工程においてますます普及している。その中で、そのような構造に一緒に取り付けられた、異なる物理的特性又は化学的特性の少なくとも2種類の材料が活用されている。例えば、SOQウェーハの場合について言えば、オプトエレクトロニクスの応用では、電子回路を半導体のシリコン層の中でも上でも発達させられるよう、同時に、光がデバイスに出入りする電子デバイスのカバーとして水晶基板を使用できるよう、薄いシリコン層が水晶板の上に設けられている。
このような材料複合体ウェーハを技術的に興味深いだけでなく採算がとれるようにするためには、SOQウェーハなどの高品質な材料複合体ウェーハを生産でき、しかも同時に採算がとれる材料複合体ウェーハの製造工程を設けることが必要になってくる。
SOIウェーハの場合について言えば、このような適切な製造工程の一実施形態はいわゆるスマートカット(SmartCut)技術を基礎としており、本実施形態は、核種をソース基板に注入してこれにより所定の分割領域に相当する徹底的に脆弱化された層を形成するステップと、次に、ソース基板をハンドル基板にボンディングするステップと、最後に、分割ステップを実施するステップとを含み、分割ステップはソース‐ハンドル複合体に熱エネルギー及び/又は機械的エネルギーを供給することにより達成され、それによって、脆弱化された領域に沿って分割が起きる。この工程により、ソース基板から薄層がハンドル基板の上に移動させられる。通例、応用に適した表面の品質を得るために最終の処理が行われる。
温度を上げると、注入された層がどんどん脆弱になり、ボンディング界面の強度が高まることが既知である。そのため、薄層のハンドル基板の上への移動がある一定の温度以上で可能になる。Y. Cho, N.W. Cheung“Low temperature Si layer transfer by direct bonding and mechanical ion cut”(Appl. Phys. Lett、Vol.83、Issue18、2003年11月3日)が、ボンディング界面又は注入された層のどちらかにおいて分離を達成するべくかみそりの刃をボンディングされた構造へと挿入することにより、プローブ破壊的な方法でこれらの力を計測し、そこから、ボンディング界面及び注入された層の強度に関連している必要な表面エネルギーの概算を計測した。
ヘテロ構造の場合について言えば、また特に、異なる特徴、特に異なる熱拡張係数を持つ材料によって構成されているヘテロ構造の場合について言えば、上述の分割ステップは通例、2つの別個のステップで実行される。2つの構造の実際の分離を達成するための、所定の分割領域を更に脆弱化するための第1のアニールステップと、脆弱化された領域に熱エネルギー又は機械的エネルギーのどちらかを供給する分離ステップとである。2つのステップでのこの分離が必要なのは、異なる熱膨張係数のせいで、ボンディングされたソース‐ハンドル複合体に製品歩留まりの減少につながる機械的な応力が発生し、高温での内部応力によりヘテロ構造が破壊する恐れがあるからである。
しかし、ウェーハの価格における経済的な圧力が極度に大きく、前述の方法で達成された材料複合体ウェーハ、特に非均質材料複合体ウェーハの生産の製品歩留まりでは、不十分である。
従って、本発明の目的は、最終の製品の製品歩留まり及び品質を更に高めることができる材料複合体ウェーハの製造方法、特に非均質材料複合体ウェーハの製造方法を提供することである。
この目的の達成は、請求項1に係る、材料複合体ウェーハ、特に非均質材料複合体ウェーハの製造方法と、該材料複合体の該製造工程で使用される熱アニール装置と、によってなされる。
脆弱化の程度を測定することにより、本製造方法を実行するオペレータに、脆弱化の成熟の状態について知らせる付加的なデータが供給される。ここで「脆弱化」という用語は、所定の分割領域で切り離されるソース基板の2つの部分同士間の結合の物理的な強度を表している。スマートカット技術の場合について言えば、脆弱化は核種の注入のために起こる。本出願で「脆弱化の程度」という用語は、分割領域を中間に備えたソース基板の2つの部分が依然として互いに結合している際の、脆弱化された所定の分割領域の強度の尺度として使われており、従ってこの用語は、ソース基板の2つの部分同士間の完全な分離が達成された状態は含まない。実際のところ、脆弱化の程度はそれ故に完全な分離に先立って測定される。
好適な実施形態によれば、脆弱化の程度を現場で測定することができる。それ故に、熱アニールステップの間、特に、熱アニールステップの間中ずっと、脆弱化の程度を連続的に計測することができる。こうすることで、脆弱化工程で結果として起こる異常を早い段階で検出することができ、これにより、ソース基板又はソース‐ハンドル複合体の結果として起こる損傷を防止することができる。熱アニールステップは、ソース‐ハンドル複合体からのソース基板の所定の分割領域での完全な分離が達成されるまでに実行されてもよく、又はアニールステップは、完全な分離に先立って停止され、それによって以下の工程ステップで更なるエネルギーが供給可能になり、ソース基板がソース‐ハンドル複合体から分割される。
脆弱化の程度が所定の値に相当する際に、熱アニールステップを、特に自動的に停止することができるので、有利である。実際に、記脆弱化の程度を測定することで、ソース‐ハンドル基板の内部で起こる実際の脆弱化の関数としての熱アニールステップが制御可能になる。
更なる有利な実施形態では、脆弱化の程度を、2回以上、特に連続的に又は周期的に測定することができ、脆弱化の程度の進展に依存して持続時間及び/又はアニール温度を適応させることができる。これには、この制御により熱アニール工程ステップの最適化が達成できるという利点があり、脆弱化のよりよい品質につながり、結局は、最終製品のよりよい品質及び/又はより高い製品歩留まりにもつながる。
有利な実施形態によれば、ソース基板の、特に脆弱化された所定の分割領域の光学特性を計測することにより、脆弱化の程度を測定することができる。光学特性の計測の利点は、非破壊特性の技法であること、更に、プローブの特別な準備が要らないことであり、この場合は、計測の実行に先立ち、ソース‐ハンドル複合体が完了される必要がある。加えて、光学計測は通例、設置が容易である。
好ましくは、可視域及び/又はX線領域、特に軟X線領域で、及び/又は赤外域で、光学特性を計測することができる。ソース基板及び最終的にはハンドル基板の特性に依存して、最も適した電磁波スペクトルを選択することができる。可視域は特に、透過性の水晶を備えたSOQウェーハに適用可能であり、その利点は、光源及び検出器が普及しており相対的に低コストなことである。赤外光は、脆弱化を計測するためにシリコン支持基板に使うことができるので、特に超薄型のSOI構造の場合について言えば、有利である。X線は、プローブが透過性でなくてもよいという利点を持つ。
更なる変形態様では、ソース‐ハンドル複合体の、特に脆弱化された所定の分割領域の反射率又は透過率を計測することにより、脆弱化の程度を測定することができる。反射率の計測は、サンプル、この場合はソース‐ハンドル複合体を照射すること、及び反射された光強度を計測することによって行われる。計測された反射率を分析することにより、照射された材料の物理的特性についての洞察が得られる。特に、プローブを特徴づけるために、使われた材料の光学定数が活用されている。スマートカット技術の実施形態では、熱アニールの間の所定の分割領域における脆弱化の程度についての情報を得ることができる。反射率の計測とは対照的に、ソース‐ハンドル複合体を通って進む間に反射されず吸収もされない光を計測し、透過率を計測することもできる。透過率計測は特に単一のウェーハ炉に適し、反射率計測はバッチシステムに適している。
熱アニールステップの間及び/又は後で計測された光学特性を熱アニールに先立って計測された光学特性と比較することにより、脆弱化の程度を測定することができるので、有利である。特に、脆弱化の程度の進展が観察された際に、計測された値をアニールに先立つ光学特性の値で除算することによりたやすく得られる光学特性の相対的な変化、例として反射率の相対的な変化が、所定の分割領域の脆弱化の進展に対する洞察を既にもたらしており、反射率を絶対温度目盛で測定する必要がない。
反射率又は透過率を1つの波長について計測することができるので、有利である。このことは、例として、固体レーザダイオードを可視域で用いることにより、実現が容易である。更にデータ処理も簡略化される。
変形態様では、反射率又は透過率を、所定の範囲の波長で、特に400nm〜1600nmで計測することができ、赤外線の場合について言えば100nm〜3000nmで計測することができる。1つの波長のみを計測する場合と比較して、全スペクトルの計測により、所定の分割領域で熱アニールの間に発生する変化について一層の洞察が得られる。広い波長範囲に亘る反射率スペクトルを分析することにより、観察された効果を定量化し、脆弱化の成熟についてのよりよい情報を得る可能性がもたらされる。
有利な実施形態によれば、ハンドル基板が透過性であり、ハンドル基板を通過させた計測を実施することにより、脆弱化の程度を測定することができる。前述のように、脆弱化の程度に依存して、ソース基板の色、特に、所定の分割領域に近いソース基板の表面の色が変化する。この表面がハンドル基板にボンディングされているので、とりわけ、可視光が使用されている場合には、ハンドル基板を通過させた計測が実施されるように、透過性のハンドル基板を使うことが有利である。それ故に本方法は、水晶又はガラス基板の場合について言えば特に有利である。
加えて、本発明は、ソース基板を所定の分割領域において脆弱化するために材料複合体ウェーハの製造工程で使用される熱アニール装置であって、熱アニールの間及び/又は後で、脆弱化された所定の分割領域の物理的な強度を特徴づけている脆弱化の程度を測定する手段を更に含むことを特徴とする熱アニール装置を提供する。脆弱化の程度を測定する手段により、所定の分割領域の強度の状態についての付加的な情報を得ることが可能になり、そしてこれによって、最終製品である材料ウェーハ複合体がよりよい品質を持つよう、又は製品歩留まりが高まるよう、製造工程をよりよく制御することが可能になる。
有利な実施形態では、脆弱化の程度を測定する手段が反射率計又はエリプソメータを含むことが可能である。脆弱化の程度が、反射率、又は最終的には透過率を計測することにより測定されるので、有利である。
更なる変形態様では、数回、特に連続的に計測された脆弱化の程度の進展を分析し、この分析を基礎として、熱アニール工程を、例えばアニール温度又はアニール持続時間を適合させることにより、適合させる制御手段を、熱アニール装置が更に含むことが可能である。
本発明は、熱アニール装置において、請求項1〜16のいずれか1項の方法に従って脆弱化の程度を測定する装置の使用法にも関連する。それ故に、この有利な方法は、本発明に従って脆弱化の程度を測定するデバイスを装備可能な標準的な熱デバイスで実行することもできる。
以下では、材料複合体を製造するための当該発明の工程及びこの製造工程で使用される熱アニール装置の実施形態が、図面を参照して説明されている。
図1(a)〜図1(g)が図示しているのは、材料複合体ウェーハを製造する一実施形態であり、特にこの場合は、材料複合体ウェーハは、スマートカット技術に係る水晶に載せられたシリコン(SOQ)の非均質材料複合体ウェーハである。もちろん、SOQ材料複合体ウェーハは、材料複合体ウェーハの1つの可能な実施形態を表しているだけであり、他の物、例えば、GaNや、SiCや、GeOIや、SiGeや、さらにはSOIも、以下に開示される方法で製造可能である。
図1(a)が、ソース基板として働くウェーハ1を示す。このソース基板ウェーハ1から図1(b)に示すハンドル基板2に薄層が移動させられる。SOQの場合について言えば、ソースウェーハ1は、通例直径が現在300mmまでの標準的なシリコンウェーハでありハンドル基板ウェーハ2は水晶ウェーハである。他の可能なウェーハ材料は、例えば、III-V型のウェーハであり、ガリウムひ素(GaAs)や、インジウムリン(InP)や、窒化ガリウム(GaN)などであるが、ゲルマニウム(Ge)や溶融石英でもよく、この一覧は限定的ではない。該工程はむき出しのウェーハに実行可能であり、又は、当該発明の工程を実行するに先立って、最終的にはソースウェーハ1及びハンドルウェーハ2の一方又は両方に1つ以上の層が設けられてもよい。このような付加的な層には、例えば、二酸化ケイ素層などがある。
該工程の次のステップが図1(c)に示されており、本ステップは、核種を注入するステップからなり、核種は、例えば、水素、ヘリウム、及び/又は、他の希ガスなどであり、特にイオンの状態で、ほぼ30〜210keVの範囲のエネルギーで、且つ、水素の場合には約5×1015〜約1×1017at/cmの範囲の注入ドーズ量で行われる。本ステップは、ソース基板ウェーハ1に所定の分割領域3を形成することが目的であり、請求項1の最初のステップに従って行われる。ソース基板1の内部にこの層状の所定の分割領域3が埋め込まれており、ソース基板1の主表面4、5と本質的に平行である。分割領域は、核種のエネルギーと基板材料とに依存して、主表面の1つ、この場合は主表面4から、ある距離を置いている。
図1(d)に図示された次のステップでは、ハンドル基板2とソース基板1とが一緒にボンディングされてソース‐ハンドル複合体6が形成される。本ステップは、請求項1の2番目の製造ステップに従って行われる。1つの可能なボンディングメカニズムは、ファンデルワールス相互作用により行われる。続いて起こるアニールステップでは、ボンディングする強度が高められている。しかし、使う材料に依存して、他のボンディングの技法が適用されてもよい。
通例、次の工程ステップは、請求項1の3番目の工程ステップに従って、熱アニールステップを実行することにある。しかし、図示された当該発明の実施形態では、熱アニールステップの開始に先立って、第1の反射率計測が実行される。図1(e)に示すように、ソース‐ハンドル複合体6が光線7で照明されており、この光線7は、透過性のハンドル基板2を通って進み、ハンドル基板2とソース基板1との界面11で反射される。反射光9がハンドル基板2を通って戻り検出器10に取り込まれる。
この計測は実際には幾つかのやり方で実施可能であり、その実施形態が以下に与えられる。まず、光源8が、1つの波長のみを持つ光源でもよいし、1つの波長のみがソース‐ハンドル複合体6に当たるように、1つ以外の全ての波長がフィルタで除去されるフィルタを使用した光源であってよい。ここで用語「1つの波長」は広い意味で理解されるべきで、例えば、レーザが常にある一定の波長帯を持つが、広いスペクトル光源と比較すると制限されていることを意味している。別の変形態様では、光源8がある一定の範囲の波長を持つ光源でよく、それによってソース‐ハンドル複合体6が幾つかの波長で照明される。同様のことが検出器10に関しても有効であり、該検出器10は、1つの特別な波長を分析するだけの検出器の場合があるが、ある範囲の波長を分析する検出器であってもよい。光源8及び検出器10に加え、反射率計測を改善する目的で、レンズやフィルタなどの光学素子全てが使われてもよい。
反射率又は透過率が、所定の範囲の波長で、特に400nm〜1600nmで、又は赤外線の場合について言えば100nm〜3000nmで計測されてもよい。
更に、ソース‐ハンドル界面11全体を照明することと、全体の界面11から反射された反射光を分析することとで、反射率が計測されてもよいが、ソース‐ハンドル界面11の一部のみが照射され、界面のその照射された部分からの反射光が分析されてもよい。更に、界面11の異なる位置の幾つかの部分を照射することも可能であり、これらの異なる位置全てからの反射光が分析される。この実施は、幾つかの光源を平行な幾つかの検出器と共に平行に設けることで可能であるが、光がハンドル‐ソース界面11に当たる位置がある場所から他の場所へと移動できるように、可動のミラーシステムを光路に設けることにより異なる位置を続けて計測することでも可能である。
本応用に適した典型的な光源は、レーザダイオードのような単一波長の光源、又は広い範囲の波長の光源、及び適切な検出器を備えている。
計測された反射率スペクトルの一例が、図3を参照して詳細に示され説明される。
そして本工程の次のステップは、ソース基板1を所定の分割領域3において脆弱化するために実行される熱アニールステップからなるものでよい。このステップは通例、約200℃〜約500℃の範囲の温度で実行され、数分〜数時間続く。だがこのことは、与えられた材料、注入された核種の性質、エネルギー、ドーズ量に極めて固有のものである。SOQのようなヘテロ構造が、特に異なる熱膨張係数を持つ2種の異なる材料から作られた、という事実のために、アニールの間にシリコンが水晶よりずっと大きく膨張する傾向があり、ソース‐ハンドル複合体の内部の応力につながる。熱エネルギーが所定の分割領域の脆弱化を助ける。ソース‐ハンドル複合体6の内部の応力による構造の望ましくない損傷の発生を防止するため、当該発明の方法は、熱アニールステップの間及び/又は後で、脆弱化された所定の分割領域の物理的な強度を実際に特徴づけている脆弱化の程度を測定することを提案する。この脆弱化の程度が既知であれば、応力による破壊又は損傷の発生に先立って、熱アニールを終了させることができる。
本実施形態では、脆弱化の程度は、図1(f)に図示されているように、熱アニールステップの間に反射率を計測することにより得られる。反射率スペクトルの計測のやり方は、図1(e)について既述したものに相当する。得られたスペクトルは次に、熱アニールステップに先立って計測されたものと比較されてもよいし、所定の基準スペクトルと比較されてもよい。
変形態様では、反射率計測から得られた情報が、いつ熱アニールステップを停止すべきかを確認するために使用されてもよい。このことは、例えば、得られた脆弱化の程度を所定の値と比較することにより自動的になされてもよい。例えば、反射率が1つの波長のみについて計測され、熱アニールに先立って計測された強さの値で熱アニールの間に計測された強さを除算することにより脆弱化の程度を得る場合、この値がある一定の値、例えば75%に達したときにアニールステップを停止することになる。
更にもう一つの別の変形態様では、脆弱化の程度の進展を利用して、アニールの温度及び継続時間を適合させることでアニールステップを制御することも可能である。
図1(g)に図示された以下の工程ステップでは、ソース基板の残り13がハンドル基板2から切り離され、ハンドル基板2上には元のソース基板1の薄層14が取り付けられておりSOQ構造15が作られている。分離を達成するため、付加的なエネルギーが印加される必要があり、これは、特に、ブレードを所定の分割領域の位置に挿入することによりなされる。最終的には、更なる熱アニールステップにより最終の分離が達成される場合もある。
SOQ構造15に必要とされる表面特性を与えるために、分離に続いて更なる表面処理が実行される場合もある。
既述の実施形態では、反射率が脆弱化の程度の尺度として測定されたが、他の光学計測も脆弱化の程度の量的な値又は質的な値を測定するのに適している。つまり、とりわけソース基板及びハンドル基板が両方とも透過性の場合には、透過率も計測される場合がある。キャビティの成熟に関する必要な情報を得るために赤外光又はX線を用いる別の可能性もあり得る。その中で特に興味深いのは、超薄型のSOI構造の製造工程であり、薄いシリコン層のために脆弱化の程度の測定が重要である。この例に見られるようなソース及びハンドルウェーハは、可視の状況で透過性ではないので、必要な情報を得るために赤外線又はX線を用いることが有利であろう。
上述の工程は、SOQウェーハを製造するためにスマートカット技術を用いて説明されたが、本発明は、材料複合体ウェーハを製造可能な他の工程で利用されてもよい。
図2は、ソース基板1を所定の分割領域3において脆弱化するために材料複合体ウェーハ15の製造工程で用いられる熱アニール装置20の実施形態を図示する。図1(a)〜図1(g)と図2の同様の参照数字を持つ要素は、同様の要素に相当し、従って同様の特徴を持つ。熱アニール装置20は、例えば、熱アニールに使用される標準的なオーブンを基礎としており、加えて、脆弱化される所定の分割領域の脆弱化の程度を測定する手段を備える。本実施形態では、脆弱化の程度を測定するために、図1(e)について説明されたような同様の特質及び特性を持つ光源8及び検出器10が設けられている。
光源8及び検出する手段10が分析する手段21につながれており、この分析する手段21は、脆弱化の程度を計算し、また、それをオペレータに、例えば図式的なやり方で出力する場合がある。更なる変形態様では、分析する手段21が熱アニール装置の制御手段22に接続されている場合があり、それにより、制御手段22には、加熱素子23の温度を変更せよという命令又はアニール工程を停止するストップ信号を供給せよという命令が与えられる。脆弱化の程度を測定するには反射率計の代わりにエリプソメータが使われてもよい。それに加えて、偏光子24(点線)が光源8の後ろに配置され、アナライザ25(点線)が検出器10の前方に配置される。
図3が、図1(e)及び図1(f)について既述したやり方で得られたSOQウェーハの反射率計測の実施形態を示す。注入は、エネルギー52keVのイオン6*1016at/mの割合で起きた。y軸が計測された強さ(単位は任意)に相当し、x軸が波長(単位ナノメートル)に相当する。実線が、熱アニールステップに先立って計測された反射率を波長の関数として指し示し、点線が、熱アニールステップの間に起こる変化を示す(温度390℃で約4.5時間後)。本実施形態では、ある範囲の波長が使われた。しかし、約600nmの実線が示すように、脆弱化の程度に関する情報は単一波長の計測からも得られ、言い換えれば、脆弱化の程度は、熱アニールの間の約600nmの強さとアニールに先立つ約600nmの強さとの比であると定義することができる。
脆弱化の程度が熱アニールステップの間に測定される、材料複合体ウェーハの製造方法、特に非均質材料複合体ウェーハの製造方法の実施形態を示す図である。 この発明の熱アニール装置の実施形態を示す図である。 熱アニールに先立って及び熱アニールの間に計測された反射率スペクトルの実施形態を示し、SOQウェーハの場合について言えば脆弱さの程度の進展の特徴である反射率の変化を示す図である。
符号の説明
1…ソース基板ウェーハ、2…ハンドル基板ウェーハ、3…分割領域、6…ソース‐ハンドル複合体、8…光源、10…検出器、11…ソース‐ハンドル界面、15…SOQ構造。

Claims (15)

  1. 材料複合体ウェーハの製造方法であって、
    ソース基板に所定の分割領域を形成するステップと、
    ソース‐ハンドル複合体を形成するために前記ソース基板をハンドル基板に取り付けるステップと、
    前記ソース基板を所定の分割領域において脆弱化するために前記ソース基板を熱アニールする熱アニールステップと、を含み、
    前記熱アニールステップの間及び/又は後に、前記脆弱化された所定の分割領域の物理的な強度を特徴づけている脆弱化の程度を測定し、
    前記ソース基板の光学特性を計測することにより、前記脆弱化の程度を、2回以上、測定し、
    前記脆弱化の程度の進展に依存してアニール持続時間及び/又はアニール温度を適応させる、ことを特徴とする方法。
  2. 前記脆弱化された所定の分割領域の光学特性を計測する、請求項に記載の方法。
  3. 可視域及び/又はX線領域で、及び/又は赤外域で、前記光学特性を計測することを特徴とする請求項又はに記載の材料複合体の製造方法。
  4. 前記ソース‐ハンドル複合体の反射率又は透過率を計測することにより、前記脆弱化の程度を測定することを特徴とする請求項のいずれか1項に記載の材料複合体の製造方法。
  5. 脆弱化された所定の分割領域の反射率を計測する、請求項に記載の方法。
  6. 前記熱アニールステップの間及び/又は後で計測された光学特性を熱アニールステップに先立って計測された前記光学特性と比較することにより、前記脆弱化の程度を測定することを特徴とする請求項のいずれか1項に記載の材料複合体の製造方法。
  7. 前記反射率又は透過率を1つの波長について計測することを特徴とする請求項に記載の材料複合体の製造方法。
  8. 前記反射率又は前記透過率を、所定の範囲内の波長で計測することを特徴とする請求項に記載の材料複合体の製造方法。
  9. 前記脆弱化の程度を、連続的に又は周期的に測定することを特徴とする請求項1〜8のいずれか1項に記載の材料複合体の製造方法。
  10. 前記脆弱化の程度が所定の値に相当する場合には、前記熱アニールステップを停止することを特徴とする請求項1〜のいずれか1項に記載の材料複合体の製造方法。
  11. 前記熱アニールステップを自動的に停止する、請求項10に記載の方法。
  12. 前記ハンドル基板が透過性であり、前記ハンドル基板を通過させた計測を実施することにより前記脆弱化の程度を測定することを特徴とする請求項1〜11のいずれか1項に記載の材料複合体の製造方法。
  13. 前記材料複合体ウェーハは、異なる物理的特性及び/又は化学的特性を備えた少なくとも2種類の材料を含む非均質材料複合体である、請求項1〜12のいずれか1項に記載の方法。
  14. 前記2種類の材料が、異なる熱膨張係数を備えた請求項13に記載の方法。
  15. 熱アニール装置において、請求項1〜14のいずれか1項に記載の方法に従って前記脆弱化の程度を測定する装置の使用法。
JP2005172713A 2004-06-11 2005-06-13 材料複合体ウェーハの製造方法 Expired - Fee Related JP4343148B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP04291472A EP1605505B1 (en) 2004-06-11 2004-06-11 Method for manufacturing a material compound wafer

Publications (2)

Publication Number Publication Date
JP2006041488A JP2006041488A (ja) 2006-02-09
JP4343148B2 true JP4343148B2 (ja) 2009-10-14

Family

ID=34931172

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005172713A Expired - Fee Related JP4343148B2 (ja) 2004-06-11 2005-06-13 材料複合体ウェーハの製造方法

Country Status (5)

Country Link
US (2) US7217639B2 (ja)
EP (1) EP1605505B1 (ja)
JP (1) JP4343148B2 (ja)
AT (1) ATE393473T1 (ja)
DE (1) DE602004013292T2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5044195B2 (ja) * 2006-11-10 2012-10-10 信越化学工業株式会社 Soq基板の製造方法
FR2914488B1 (fr) * 2007-03-30 2010-08-27 Soitec Silicon On Insulator Substrat chauffage dope
FR2915625B1 (fr) * 2007-04-27 2009-10-02 Soitec Silicon On Insulator Procede de transfert d'une couche epitaxiale
EP2103632A1 (en) * 2008-03-20 2009-09-23 Ineos Europe Limited Polymerisation process
US8698106B2 (en) * 2008-04-28 2014-04-15 Varian Semiconductor Equipment Associates, Inc. Apparatus for detecting film delamination and a method thereof
FR3132787A1 (fr) * 2022-02-14 2023-08-18 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procédé de suivi de fragilisation d’une interface entre un substrat et une couche et dispositif permettant un tel suivi

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09213652A (ja) * 1996-02-01 1997-08-15 Semiconductor Energy Lab Co Ltd レーザーアニール装置
US6033974A (en) * 1997-05-12 2000-03-07 Silicon Genesis Corporation Method for controlled cleaving process
US5877070A (en) 1997-05-31 1999-03-02 Max-Planck Society Method for the transfer of thin layers of monocrystalline material to a desirable substrate
US6166354A (en) * 1997-06-16 2000-12-26 Advanced Micro Devices, Inc. System and apparatus for in situ monitoring and control of annealing in semiconductor fabrication
FR2767416B1 (fr) 1997-08-12 1999-10-01 Commissariat Energie Atomique Procede de fabrication d'un film mince de materiau solide
US5882987A (en) * 1997-08-26 1999-03-16 International Business Machines Corporation Smart-cut process for the production of thin semiconductor material films
US6425971B1 (en) * 2000-05-10 2002-07-30 Silverbrook Research Pty Ltd Method of fabricating devices incorporating microelectromechanical systems using UV curable tapes
US20040087042A1 (en) * 2002-08-12 2004-05-06 Bruno Ghyselen Method and apparatus for adjusting the thickness of a layer of semiconductor material
EP1429381B1 (en) * 2002-12-10 2011-07-06 S.O.I.Tec Silicon on Insulator Technologies A method for manufacturing a material compound

Also Published As

Publication number Publication date
US20050277269A1 (en) 2005-12-15
ATE393473T1 (de) 2008-05-15
US7217639B2 (en) 2007-05-15
JP2006041488A (ja) 2006-02-09
EP1605505B1 (en) 2008-04-23
DE602004013292T2 (de) 2009-05-28
EP1605505A1 (en) 2005-12-14
US20070105246A1 (en) 2007-05-10
DE602004013292D1 (de) 2008-06-05

Similar Documents

Publication Publication Date Title
JP4343148B2 (ja) 材料複合体ウェーハの製造方法
Elshaari et al. Thermo-optic characterization of silicon nitride resonators for cryogenic photonic circuits
Poberaj et al. Ion-sliced lithium niobate thin films for active photonic devices
EP0432963B1 (en) Method and apparatus for evaluating ion implant dosage levels in semiconductors
US5125740A (en) Method and apparatus for measuring optical constants of a thin film as well as method and apparatus for fabricating a thin film utilizing same
EP2081063B1 (en) Method for effective refractive index trimming of optical waveguiding structures and optical waveguiding structures thus obtained
TWI636242B (zh) 使用快速光反射光譜之晶圓邊緣張力輪廓之自動線性檢測
US20100302547A1 (en) Methods and apparatus for measuring ion implant dose
US9315417B2 (en) Attachment of a cap to a substrate-based device with in situ monitoring of bond quality
Franken et al. Hybrid integrated near UV lasers using the deep-UV Al2O3 platform
JPH07105427B2 (ja) 半導体材料のライフタイム評価方法とその装置
JP3676183B2 (ja) 複合型光学的温度測定システムを用いたシリコンワークピースを処理するための方法
Li et al. Nonlinear optical response of Ge nanocrystals in silica matrix with excitation of femtosecond pulses
US9039907B2 (en) Methods for improving integrated photonic device uniformity
Rothhardt et al. New approach to fabrication of a Faraday isolator for high power laser applications
JP2003270598A (ja) 電気光学結晶およびZnTe電気光学結晶の製造方法
Hu et al. Tracking the defects of ultra-thin HfO2 using a Cody-Lorentz multiple oscillator model
Rabiei et al. High-QLithium Niobate Microring-Resonators on Silicon
Uribe et al. Near-band-gap refractive index of GaSb
JP6282632B2 (ja) しみ出し光発生素子およびしみ出し光発生デバイス
Giannini-Hutchin Investigation of GaAs Double Heterostructures for Photonic Heat Engines
JP2003124281A (ja) コンタクト部検査方法
Mühlig Direct and absolute absorption measurements in optical materials and coatings by laser-induced deflection (LID) technique
Koompai Mid-IR SiGe photonics circuit for sensing application
Lukin et al. Temperature measurements of semiconductor wafers via laser thermometer with fiber optic communication line

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090127

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090303

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090519

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090616

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090708

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120717

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130717

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees