JP4336702B2 - チェーン−チョッピング電流ミラー及び出力電流安定化方法 - Google Patents
チェーン−チョッピング電流ミラー及び出力電流安定化方法 Download PDFInfo
- Publication number
- JP4336702B2 JP4336702B2 JP2006210697A JP2006210697A JP4336702B2 JP 4336702 B2 JP4336702 B2 JP 4336702B2 JP 2006210697 A JP2006210697 A JP 2006210697A JP 2006210697 A JP2006210697 A JP 2006210697A JP 4336702 B2 JP4336702 B2 JP 4336702B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- transistor
- coupled
- unit
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/262—Current mirrors using field-effect transistors only
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
- Control Of Electrical Variables (AREA)
- Electronic Switches (AREA)
- Analogue/Digital Conversion (AREA)
Description
Claims (20)
- 複数の出力ノードと;
入力端子及び基準電圧端子を有し、入力端子によって受電した電流に応じて基準電圧端子に基準バイアスを供与するのに用いられるバイアス源ユニットと;
各々がバイアス入力端子及び出力端子を有し、バイアス入力端子が前記バイアス源ユニットの基準電圧端子に結合されて基準バイアスを受け、且つ出力端子に基準バイアスに応じて出力電流が与えられる、複数の電流ミラーリングユニットと;
複数のスイッチ部品であって、その各々が第1端子、第2端子、第3端子及び制御端子を有し、制御端子がクロック信号を受信し、このクロック信号により、各スイッチ部品が、その第1端子をその第2端子に結合させるのか、第3端子に結合させるのかを決定する、複数のスイッチ部品と;
を具えているチェーン-チョッピング電流ミラーであって;
i番目のスイッチ部品の第1端子がi番目の電流ミラーユニットの出力端子に結合され、i番目のスイッチ部品の第2端子がi番目の出力ノードに結合され、且つi番目のスイッチ部品の第3端子が(i+1)番目の出力ノードに結合され、ここに、iは自然数とする、チェーン-チョッピング電流ミラー。 - 前記バイアス源ユニットが:
第1トランジスタを具え、前記第1トランジスタのゲートが前記第1トランジスタのドレインに結合され、前記第1トランジスタのソースが第1電圧レベルに結合され、前記第1トランジスタのドレインが前記バイアス源ユニットの入力端子に結合され、且つ前記第1トランジスタのゲートが前記バイアス源ユニットの基準電圧端子に結合される、請求項1に記載のチェーン-チョッピング電流ミラー。 - 前記バイアス源ユニットの前記第1トランジスタをP形の金属酸化物半導体電界効果トランジスタ(P形MOSFET)とする、請求項2に記載のチェーン-チョッピング電流ミラー。
- 前記電流ミラーリングユニットの各々が:
第1トランジスタを具え、前記各電流ミラーリングユニットの第1トランジスタのゲートが前記基準電圧端子に結合されて基準バイアスを受け、前記各電流ミラーリングユニットの前記第1トランジスタのドレインが前記各電流ミラーリングユニットの出力端子に結合され、且つ前記第1トランジスタのソースが前記第1電圧レベルに結合される、請求項2に記載のチェーン-チョッピング電流ミラー。 - 前記チェーン-チョッピング電流ミラーがさらに:
前記バイアス源ユニットの前記第1トランジスタのゲートとドレインとの間に結合させた第1スイッチユニット;及び
k番目の電流ミラーリングユニットの第1トランジスタのゲートとドレインとの間に結合させた第2スイッチユニット;
を具え、k番目のスイッチ部品の第1端子がk番目の電流ミラーリングユニットの出力端子に結合され、前記k番目のスイッチ部品の第2端子がk番目の出力ノードに結合され、前記k番目のスイッチ部品の第3端子が前記バイアス源ユニットの入力端子に結合され、(k+1)番目のスイッチ部品の第1端子が前記バイアス源ユニットの前記第1トランジスタのドレインに結合され、該(k+1)番目のスイッチ部品の第2端子が前記バイアス源ユニットの入力端子に結合され且つ前記(k+1)番目のスイッチ部品の第3端子が第1出力ノードに結合され、ここに、kは自然数で、iよりも大きいとする、請求項4に記載のチェーン-チョッピング電流ミラー。 - 前記電流ミラーリングユニットの各々が:
第1トランジスタを具え、前記各電流ミラーリングユニットの前記第1トランジスタのゲートが前記基準電圧端子に結合されて基準バイアスを受け、前記各電流ミラーリングユニットの前記前記第1トランジスタのドレインが前記各電流ミラーリングユニットの出力端子に結合され、且つ前記各電流ミラーリングユニットの前記前記第1トランジスタのソースが第1電圧レベルに結合される、請求項2に記載のチェーン-チョッピング電流ミラー。 - 前記電流ミラーリングユニットの各々がさらに:
第2トランジスタを具え、前記各電流ミラーリングユニットの第2トランジスタのゲートがバイアス電圧を受け、前記各電流ミラーリングユニットの前記第2トランジスタのドレインが前記電流ミラーリングユニットの出力端子に結合され、且つ前記電流ミラーリングユニットの前記第2トランジスタのソースが前記各電流ミラーリングユニットの前記第1トランジスタのドレインに結合される、請求項2に記載のチェーン-チョッピング電流ミラー。 - 前記バイアス源ユニットがさらに:
第2トランジスタを具え、前記バイアス源ユニットの前記第2トランジスタのゲートが前記バイアス電圧を受け、前記バイアス源ユニットの前記第2トランジスタのドレインが前記バイアス源ユニットの入力端子に結合され、前記バイアス源ユニットの前記第2トランジスタのソースが前記バイアス源ユニットの前記第1トランジスタのドレインに結合される、請求項7に記載のチェーン-チョッピング電流ミラー。 - 前記各電流ミラーリングユニットの前記第1トランジスタ及び第2トランジスタをP形MOSFETとする、請求項7に記載のチェーン-チョッピング電流ミラー。
- 前記バイアス源ユニットの前記第2トランジスタをP形MOSFETとする、請求項8に記載のチェーン-チョッピング電流ミラー。
- 前記クロック信号が第1のクロック信号と第2のクロック信号とを包含し、前記スイッチ部品の各々が:
第1制御端子、第2制御端子、第1伝送端子及び第2伝送端子を有し、第1制御端子が第1クロック信号を受信し、第2制御端子が第2クロック信号を受信し、第1伝送端子がスイッチ部品の第1端子に結合され、且つ第2伝送端子がスイッチ部品の第2端子に結合される第1伝送ゲートと;
第1制御端子、第2制御端子、第1伝送端子及び第2伝送端子を有し、第1制御端子が第2クロック信号を受信し、第2制御端子が第1クロック信号を受信し、第1伝送端子がスイッチ部品の第1端子に結合され、且つ第2伝送端子がスイッチ部品の第3端子に結合される第2伝送ゲートと;
を具えている、請求項1に記載のチェーン-チョッピング電流ミラー。 - 出力電流を安定化する方法であって:
複数の出力ノードを用立てるステップと;
入力電流に応じて基準バイアスを提供するステップと;
各々が前記基準バイアスに応じて出力電流を出力する複数の電流ミラーリングユニットを用立てるステップと;
クロック信号を供給し、このクロック信号の第1状態の時間を最初の期間とし、クロック信号の第2状態の時間を第2の期間とするステップと;
前記最初の期間に、i番目の電流ミラーリングユニットの出力端子をi番目の出力ノードに結合させるステップと;
前記第2の期間には、i番目の電流ミラーリングユニットの出力端子を(i+1)番目の出力ノードに結合させるステップと;
を含み、ここに、iは自然数とする、出力電流安定化方法。 - N個の出力ノードと;
入力端子及び基準電圧端子を有し、入力端子によって受電した電流に応じて基準電圧端子に基準バイアスを供与するのに用いられるバイアス源ユニットと;
各々がバイアス入力端子及び出力端子を有し、バイアス入力端子がバイアス源ユニットの基準電圧端子に結合されて基準バイアスを受け、且つ出力端子に基準バイアスに応じて出力電流が与える、複数の電流ミラーリングユニットと;
複数のスイッチ部品であって、その各々が(1〜K+1)番目までの端子を有し、(1〜K)番目までのクロック信号により、各スイッチ部品が、(2〜K+1)番目までの端子のいずれか1つを決定して第1端子に結合させる、複数のスイッチ部品と;
を具えているチェーン-チョッピング電流ミラーであって;
i番目のスイッチ部品の第1端子がi番目の電流ミラーユニットの出力端子に結合され、i番目のスイッチ部品のm番目の端子が(i+m−1)又は第i+m−1−N番目の出力ノードに結合され、ここに、Nが正の整数、i,K,は自然数、mは2以上の自然数とし、i+m−1がN以下である時、i番目スイッチ部品の第m端がi+m−1番目の出力ノードに接続し、i+m−1がNより大きい時、i番目のスイッチ部品の第m端がi+m−1−N番目の出力ノードに接続する、チェーン-チョッピング電流ミラー。 - 前記スイッチ部品の各々が:
K個のスイッチユニットを有し、これらの各スイッチユニットが、制御端子、第1端子及び第2端子を有し、且つ(1〜K)番目までのスイッチユニットの制御端子がそれぞれ(1〜K)番目のクロック信号を受信し、
a番目のスイッチユニットの第1端子がスイッチ部品の第1端子に結合され、a番目のスイッチユニットの第2端子がスイッチ部品の(a+1)番目の端子に結合され、
各クロック信号が第1状態及び第2状態を包含し、各クロック信号の周波数は同じで、(b-1)番目のクロック信号とb番目のクロック信号との間には所定の位相差があり、各クロック信号が第1状態をとる時間は互いにオーバラップせず、ここに、0<a,b≦K、a,bは自然数とする、請求項13に記載のチェーン-チョッピング電流ミラー。 - 前記バイアス源ユニットが:
第1トランジスタを具え、前記バイアス源ユニットの前記第1トランジスタのゲートが前記第1トランジスタのドレインに結合され、前記バイアス源ユニットの前記第1トランジスタのソースが第1電圧レベルに結合され、前記第1トランジスタのドレインが前記バイアス源ユニットの入力端子に結合され、且つ前記バイアス源ユニットの前記第1トランジスタのゲートが前記バイアス源ユニットの基準電圧端子に結合される、請求項13に記載のチェーン-チョッピング電流ミラー。 - 前記バイアス源ユニットがさらに:
第2トランジスタを具え、前記バイアス源ユニットの前記第2トランジスタのゲートが基準電圧端子に結合され、前記バイアス源ユニットの前記第2トランジスタのドレインが前記バイアス源ユニットの入力端子に結合され、前記バイアス源ユニットの前記第2トランジスタのソースが前記バイアス源ユニットの前記第1トランジスタのドレインに結合される、請求項15に記載のチェーン-チョッピング電流ミラー。 - 前記バイアス源ユニットの前記第1及び第2トランジスタをP形MOSFETとする、請求項16に記載のチェーン-チョッピング電流ミラー。
- 前記各電流ミラーリングユニットが:
第1トランジスタを具え、前記各電流ミラーリングユニットの前記第1トランジスタのゲートが基準バイアスを受電すべく基準電圧端子に結合され、前記各電流ミラーリングユニットの前記第1トランジスタのドレインが前記電流ミラーリングユニットの出力端子に結合され、前記各電流ミラーリングユニットの前記第1トランジスタのソースが第1電圧レベルに結合される、請求項15に記載のチェーン-チョッピング電流ミラー。 - 前記各スイッチユニットをトランジスタとし、該トランジスタのゲートを前記各スイッチユニットの前記制御端子とし、当該トランジスタのドレインを前記各スイッチユニットの前記第1端子とすると共に、ソースを前記各スイッチユニットの前記第2端子とする、請求項14に記載のチェーン-チョッピング電流ミラー。
- 前記トランジスタをP形のトランジスタとする場合には、前記第1状態が論理低レベルをとり;且つ前記トランジスタをN形のトランジスタとする場合には、前記第1状態が論理高レベルをとる、請求項19に記載のチェーン-チョッピング電流ミラー。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW095112969A TWI313963B (en) | 2006-04-12 | 2006-04-12 | Chain-chopping current mirror |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007287119A JP2007287119A (ja) | 2007-11-01 |
JP4336702B2 true JP4336702B2 (ja) | 2009-09-30 |
Family
ID=38499012
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006210697A Expired - Fee Related JP4336702B2 (ja) | 2006-04-12 | 2006-08-02 | チェーン−チョッピング電流ミラー及び出力電流安定化方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7449955B2 (ja) |
JP (1) | JP4336702B2 (ja) |
KR (1) | KR100740689B1 (ja) |
TW (1) | TWI313963B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8712195B2 (en) | 2010-08-30 | 2014-04-29 | Fujitsu Optical Components Limited | Optical modulator module |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101348966B1 (ko) | 2012-05-07 | 2014-01-10 | 주식회사 티엘아이 | 전압 감지 방식 엘이디 조명장치 |
US9093161B2 (en) * | 2013-03-14 | 2015-07-28 | Sillicon Storage Technology, Inc. | Dynamic programming of advanced nanometer flash memory |
US20140354351A1 (en) * | 2013-06-03 | 2014-12-04 | Cirel Systems Private Limited | Chopping circuit for multiple output currents |
US10444364B2 (en) | 2016-05-19 | 2019-10-15 | Ams Sensors Singapore Pte. Ltd. | Pinned photodiode pixels including current mirror-based background light suppression, and imaging devices including the same |
CN112394765A (zh) * | 2019-08-19 | 2021-02-23 | 珠海格力电器股份有限公司 | 一种电流源电路及控制装置 |
US10983547B1 (en) * | 2020-01-29 | 2021-04-20 | Panasonic Intellectual Property Management Co., Ltd. | Bandgap reference circuit with reduced flicker noise |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56169935A (en) * | 1980-06-03 | 1981-12-26 | Toshiba Corp | Digital-to-analog converting circuit |
JPS63169105A (ja) | 1987-01-06 | 1988-07-13 | Mitsubishi Electric Corp | カレントミラ−回路 |
JPH02139982A (ja) * | 1988-11-21 | 1990-05-29 | Nec Corp | 電流駆動回路 |
JP3322600B2 (ja) | 1997-03-31 | 2002-09-09 | 三洋電機株式会社 | 電流調整回路 |
IT1305642B1 (it) * | 1998-06-23 | 2001-05-15 | St Microelectronics Srl | Amplificatore rf a basso rumore a frequenza e guadagno programmabile |
AU2001270290A1 (en) * | 2000-07-03 | 2002-01-14 | Broadcom Corporation | Bis circuit for establishing a plurality of bias voltages |
JP2002261243A (ja) | 2001-03-02 | 2002-09-13 | Sanyo Electric Co Ltd | 電流調整回路 |
KR100520299B1 (ko) * | 2003-09-09 | 2005-10-13 | 삼성전자주식회사 | 전류 가산형 디지털/아날로그 컨버터 및 전류 가산형디지털/아날로그 변환방법 |
-
2006
- 2006-04-12 TW TW095112969A patent/TWI313963B/zh not_active IP Right Cessation
- 2006-06-16 US US11/309,074 patent/US7449955B2/en active Active
- 2006-08-02 KR KR1020060073038A patent/KR100740689B1/ko not_active IP Right Cessation
- 2006-08-02 JP JP2006210697A patent/JP4336702B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8712195B2 (en) | 2010-08-30 | 2014-04-29 | Fujitsu Optical Components Limited | Optical modulator module |
Also Published As
Publication number | Publication date |
---|---|
KR100740689B1 (ko) | 2007-07-18 |
TW200740112A (en) | 2007-10-16 |
TWI313963B (en) | 2009-08-21 |
US20070241822A1 (en) | 2007-10-18 |
JP2007287119A (ja) | 2007-11-01 |
US7449955B2 (en) | 2008-11-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4336702B2 (ja) | チェーン−チョッピング電流ミラー及び出力電流安定化方法 | |
US7408482B2 (en) | Integrated circuit devices having data inversion circuits therein with multi-bit prefetch structures and methods of operating same | |
JP2001075671A (ja) | 位相補償回路 | |
US7952388B1 (en) | Semiconductor device | |
US20040232961A1 (en) | Duty cycle correction circuit of delay locked loop and the delay locked loop having the duty cycle correction circuit | |
US7432753B2 (en) | Delay circuit and semiconductor device | |
US6696859B2 (en) | Input/output interfacing circuit, input/output interface, and semiconductor device having input/out interfacing circuit | |
US7924198B2 (en) | Digital-to-analog converter | |
KR20030009032A (ko) | 입출력 인터페이스 및 반도체 집적 회로 | |
US7652506B2 (en) | Complementary signal generating circuit | |
JP3778398B2 (ja) | 半導体メモリ装置の内部電圧制御回路 | |
JP4824304B2 (ja) | 入力バッファ及びこれを備える半導体装置 | |
KR100309618B1 (ko) | 병렬/직렬 변환기 | |
CN113541675A (zh) | 用于控制电路的输入节点处的电压的半导体器件 | |
US7155474B2 (en) | Current-mode multi-valued full adder in semiconductor device | |
JP2019169604A (ja) | 集積回路 | |
US5991227A (en) | Clock sync latch circuit | |
CN100489725C (zh) | 连锁切换电流镜与稳定输出电流的方法 | |
KR100690998B1 (ko) | 위상 보간 제어회로 | |
JP2011082786A (ja) | 半導体集積回路及びその制御方法 | |
CN117116322A (zh) | 接口电路的发送器电路和接收器电路及其操作方法 | |
JP2009044710A (ja) | 半導体集積回路の信号伝送装置 | |
JPH0362397A (ja) | 半導体メモリのセンスアンプ回路 | |
JPH06343028A (ja) | 遅延回路 | |
JPH06209245A (ja) | 遅延回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090120 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090420 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090420 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090423 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090519 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090609 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090629 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120703 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130703 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |