JP4317874B2

JP4317874B2 - チャネル・シミュレーション方法及び装置

Info

Publication number: JP4317874B2
Application number: JP2006530306A
Authority: JP
Inventors: サークキネン，ティモ
Original assignee: エレクトロビット・システム・テスト・オサケユキテュア
Priority date: 2003-05-15
Filing date: 2004-05-14
Publication date: 2009-08-19
Anticipated expiration: 2024-05-14
Also published as: US7852911B2; WO2004102843A1; FI20030727A; FI20030727A0; EP1623520A1; FI116432B; US20060088084A1; JP2007513533A; EP1623520B1

Description

本発明は、遅延を形成する方法及び装置、並びに送信機から受信機への１つ以上の経路に沿った無線周波数信号の伝搬をシミュレートすることを目的とするチャネル・シミュレータに関する。

無線周波数信号を送信機から受信機に送信するとき、信号は、無線チャネル内を１つ以上の経路に沿って伝搬し、その各々において信号の位相及び振幅が変動するために、長さや強さが異なるフェードが信号に発生する。他の送信機が原因で発生するノイズ及び干渉も無線リンクを乱す。

送信機及び受信機は、実際の条件の下で、又は実際の条件をシミュレートする無線チャネル・シミュレータを用いて検査することができる。実際の条件において行う検査は難しい。何故なら、例えば、戸外で行う検査は、天候や季節のように、常時変化する制御不可能な現象の影響を受けるからである。加えて、ある環境（都市Ａ）において行った検査が、第２の対応する環境（都市Ｂ）にそのまま適用できるとは限らない。また、実際の条件下において起こり得る最悪の状況を検査することも、大抵の場合は不可能である。

しかしながら、無線チャネルをシミュレートする機器を用いると、所望の種類の無線チャネルを自由にシミュレートすることが可能になる。デジタル無線チャネル・シミュレータでは、チャネルは、大抵の場合、ＦＩＲ（有限インパルス応答）フィルタによってモデル化され、チャネル・モデルと入力信号との間にコンボリューションを形成し、異なる遅延によって遅延される信号にチャネル係数、即ち、タップ係数を重み付けし、重み付けした信号成分を合計するようにしている。実際のチャネルの挙動に対応するように、チャネル係数が変化される。

現在のコンポーネント技術では、広帯域信号の挙動を素早くかつ正確にシミュレートする、リアルタイムの正確な広帯域シミュレータを製造することは不可能である。チャネル係数の乗算、及び遅延信号の合計によって生ずる計算は、ＦＩＲフィルタ内にある遅延要素の数の関数として、著しく増大する。したがって、多数の遅延要素によって長い遅延エリアをカバーすることは不可能である。何故なら、結局は、十分に速く計算を行うことが不可能になるからである。ＦＩＲフィルタでは、使用する遅延単位の倍数でない遅延を与えることも難しい。したがって、遅延は低分解能の遅延及び高分解能の遅延に分割され、これらを経路毎に特定して形成される。

しかしながら、遅延を分割すると問題が生ずる。高及び低分解能の遅延を経路毎に別個に形成すると、大量のシステム資源及び容量を使い果たしてしまう。加えて、低分解能の遅延は可変であるという事実が、資源の消費に追加される。このために、シミュレーションの精度が落ち、速度も低下する。

本発明の目的は、遅延を形成するための改良した解決手段を提供することである。その目的は、無線チャネルのシミュレーションを行う方法によって達成される。この方法は、少なくとも１本の経路を有するチャネルをシミュレートし、低分解能遅延及び高分解能遅延で別個に各経路の遅延を形成し、各経路にシミュレートした遅延が、低分解能遅延及び高分解能遅延の和となるようにするステップと、所定の最少遅延の倍数として不連続的に各経路上において低分解能遅延を行うステップと、低分解能遅延よりも正確に高分解能遅延を行うステップとを備えている。更に、この方法は、低分解能遅延の所定の最少遅延の所定の一部である、少なくとも１つの固定の高分解能遅延を、低分解能遅延だけ遅延した信号毎に選択するステップと、低分解能遅延だけ遅延した各信号を、少なくとも１つの選択した高分解能遅延だけ遅延させるステップとを備えている。

本発明の別の目的は、無線チャネル・シミュレーションを行う装置を提供することであり、この装置は、少なくとも１本の経路を有するチャネルをシミュレートするように構成されており、本装置において、低分解能遅延及び高分解能遅延で別個に各経路の遅延を形成し、各経路にシミュレートした遅延が、低分解能遅延及び高分解能遅延の和となるようする。この装置は、経路毎に１つの低分解能遅延ユニットであって、各々、所定の最少遅延の倍数として、各経路上において不連続的に低分解能遅延を行う、低分解能遅延ユニットと、低分解能遅延よりも正確な遅延を行う高分解能遅延装置とを備えている。更に、高分解能遅延装置は、低分解能遅延の所定の最少遅延の所定の一部である、少なくとも１つの固定の高分解能遅延を与えるように構成されており、高分解能遅延装置は、低分解能遅延だけ遅延した信号毎に、少なくとも１つの所定の高分解能遅延を選択するように構成されている。

本発明の好適な実施形態は、従属請求項に記載されている。
本発明は、マルチパス伝搬信号を低分解能及び高分解能で別個に遅延させる際に、各経路の信号に対して、複数の高分解能遅延の中から少なくとも１つの固定の高分解能遅延を選択するという着想に基づいている。
本発明の方法及び装置では、様々な利点が得られる。低分解能遅延及び高分解能遅延で別個に信号を遅延させると、高分解能遅延は、固定的に経路特定的ではなく、遅延の長さだけが固定され、異なる経路の信号で遅延を分割することができるので、資源の使用が削減される。

これより、好適な実施形態に基づいて、そして添付図面を参照しながら、本発明について更に詳しく説明する。
本解決手段は、無線周波数信号（ＲＦ信号）のチャネル・シミュレーションに用いるのに適している。適した用途の例には、様々なワイヤレス移動システムが含まれるが、これに限定されるのではない。

まず、移動システムにおける単純な送信及び受信状況を示している図１を検討する。送信機１００は、例えば、基地局とすることができ、無線周波数信号を移動システムの受信機に送信する。受信機は、移動電話機のような端末１０２とすることができる。端末１０２は、経路１１６から１２６に沿って多数の経路を伝搬した信号を受信する。この信号は、異なる経路上において数回反射し散乱した可能性があり、このため、マルチパス伝搬信号成分間に伝搬遅延差が生ずる。経路１１６上では信号がオブジェクト１０４と相互作用し、経路１１８上では信号がオブジェクト１０６及び１０８と相互作用し、経路１２０上では信号がオブジェクト１１０と相互作用し、経路１２４では信号がオブジェクト１１２と相互作用し、経路１２６上では信号がオブジェクト１１４と相互作用する。経路１２２に沿って伝搬すると、信号は、反射を伴わずに、受信機までのダイレクト・ビジュアル・コンタクト(direct visual contact)に沿って進む。オブジェクト１０４〜１１４は、建物、地勢オブジェクト（山、岩、森等）等である。図１は、６本の経路を示すが、実際には、これよりも多い経路又は少ない経路もあり得る。

図２は、本発明の解決手段のブロック図を示し、これによって、６経路チャネルをシミュレートすることが可能となる。一般に、経路はもっと多いことも少ないこともあるが、しかしながら、原理は解決手段に示す通りである。チャネルをシミュレートするデジタル信号を２つの異なる相で遅延させ、伝搬遅延差を発生させる。第１遅延をセクション１９０で行う。ここでは、シミュレートした各経路に応じた低分解能で信号を遅延させる。第２遅延は、セクション１９２において高分解能で行われる。遅延素子２００〜２１０では、信号は、送信機１００から送信される信号に対応し、所定の遅延単位の倍数として不連続的に遅延する。遅延単位は、デジタル信号のサンプル長、又はサンプル長の倍数とすることができる。低分解能遅延単位は、例えば、１２．５ｎｓとすることができ、その場合、遅延素子の遅延は、次のようにすることができる。遅延素子２００の遅延は、８×１２．５ｎｓ＝１００ｎｓ、遅延素子２０２の遅延は１６×１２．５ｎｓ＝２００ｎｓ、遅延素子２０４の遅延は、２４×１２．５ｎｓ＝３００ｎｓ、遅延素子２０６の遅延は、３３×１２．５ｎｓ＝４１２．５ｎｓ、遅延素子２０８の遅延は、４１×１２．５ｎｓ＝５１２．５ｎｓ、そして遅延素子２１０の遅延は５０×１２．５ｎｓ＝６２５ｎｓとなる。異なる経路に応じて低分解能で遅延した信号成分には、乗算器２１２〜２２２において、異なる経路上で発生するフェードに応じた係数で重み付けすることができるが、重み付けは遅延には必須ではない。加えて、図２とは異なり、重み付けは、低分解能遅延の前に行うこともできる。本解決手段では、シミュレーションにおいて形成される経路の特定遅延ができるだけ当該経路の所望の遅延に対応するように、スイッチ２２４が、遅延装置１９２における高分解能遅延素子２４２〜２５６に、低分解能によって遅延された信号を切り替える。

この解決手段では、スイッチ２２４は、低分解能遅延によって遅延され、フェードに対応する重み付け係数によって重み付けされた各信号成分を、加算器２２６〜２４０に切り替える。各加算器２２６〜２４０は、遅延装置１９２内にある１つの高分解能遅延素子２４２〜２５６のみに接続される。高分解能遅延素子の出力信号は、加算器２５８において合計され、その出力信号は、異なる経路によって部分的に変化した信号成分によって形成されたマルチパス伝搬信号をシミュレートする。

図２において、高分解能遅延素子２４２〜２５６の数は、低分解能遅延の最少遅延と高分解能遅延の最少遅延との間の比率であるが、一般に、高分解能遅延は低分解能遅延よりも精度が高ければ十分である。この場合、比率は１２．５ｎｓ／１．５６ｎｓ＝８となる。高分解能遅延素子２４２〜２５６の遅延は、例えば、少数以下２桁の精度で、次のように計算することができる。遅延素子２４２の遅延は０ｎｓであり、遅延素子２４４の遅延は、１×１２．５／８ｎｓ＝１．５６ｎｓであり、遅延素子２４６の遅延は、２×１２．５／８ｎｓ＝３．１３ｎｓであり、遅延素子２４８の遅延は、３×１２．５／８ｎｓ＝４．６９ｎｓであり、遅延素子２５０の遅延は、４×１２．５／８ｎｓ＝６．２５ｎｓであり、遅延素子２５２の遅延は、５×１２．５／８ｎｓ＝７．８１ｎｓであり、遅延素子２５４の遅延は、６×１２．５／８ｎｓ＝９．３８ｎｓであり、そして遅延素子２５６の遅延は、７×１２．５／８＝１０．９４ｎｓである。本例では、高分解能遅延の最少遅延（１．５６ｎｓ）は、低分解能遅延の最少遅延（１２．５ｎｓ）の所望の部分であり、この例では、したがって、１／８であり、即ち、１２．５ｎｓ／８＝１．５６ｎｓとなる。高分解能遅延装置１９０において、所望の遅延からの遅延の最大の偏差は、最少遅延１２．５ｎｓに等しくすることができる。即ち、遅延は、１２．５ｎｓの不正確性を有する。一方、低分解能遅延装置１９２では、遅延の不正確性は１．５６ｎｓである。したがって、遅延装置１９０の低分解能遅延では、ある経路の遅延は、当該経路に想定した遅延よりも１２．５ｎｓも小さい場合がある。しかしながら、高分解能遅延装置１９２は、高精度で要求遅延を追加する。高分解能遅延は、固定の遅延成分も含むことができる。何故なら、実際には、０ｎｓ遅延は、遅延成分では得ることが難しいからである。このような場合、遅延素子２４２の遅延は０ｎｓになることができず、遅延値は０に等しくない。

スイッチ２２４は、乗算器２１２及び２２２から到来する信号成分を加算器２２６に切り替え、加算器２２６はこれらの信号成分を合計し、合計信号を遅延素子２４２に供給し、遅延素子２４２は高分解能で遅延する。スイッチ２２４は、乗算器２１４から到来する信号成分を加算器２３４に切り替える。加算器２３４は、他には信号成分を受け取らない。信号は、加算器２３４から高分解能遅延素子２５０に伝搬する。スイッチ２２４は、乗算器２１６及び２２０から到来する信号成分を加算器２３８に切り換え、加算器２３８はこれらの信号成分を合計し、合計信号を遅延素子２５４に供給する。遅延素子２５４は、高分解能で遅延する。スイッチ２２４は、乗算器２１８から到来する信号成分を加算器２３６に切り替える。加算器２３６は、他の信号成分は受け取らない。信号は、加算器２３６から高分解能遅延素子２５２に伝搬する。この例では、加算器２２８〜２３２及び２４０、並びに高分解能遅延素子２４４〜２４８及び２５６は、遅延を形成する必要はない。

このように、第１経路の遅延は、低分解能遅延素子２００の遅延である１００ｎｓと、高分解能遅延素子２４２の遅延である０ｎｓの合計で、１００ｎｓとなる。第２経路の遅延は、低分解能遅延素子２０２の遅延２００ｎｓと、高分解能遅延素子２５０の遅延６．２５ｎｓの合計で、２０６．２５となる。第３経路の遅延は、低分解能遅延素子２０４の遅延３００ｎｓと、高分解能遅延素子２５４の遅延９．３８ｎｓの合計で、３０９．３８ｎｓとなる。第４経路の遅延は、低分解能遅延素子２０６の遅延４１２．５ｎｓと、高分解能遅延素子２５２の遅延７．８１の合計で、４２０．３１ｎｓとなる。第５経路の遅延は、低分解能遅延素子２０８の５１２．５ｎｓと、高分解能遅延素子２５４の遅延９．３８ｎｓの合計で、５２１．８８ｎｓとなる。最後の経路の遅延は、低分解能遅延素子２１０の遅延６２５ｎｓと、高分解能遅延素子２４２の遅延０ｎｓの合計で、６２５ｎｓとなる。

スイッチ２２４が各乗算器２１２〜２２２から出力される信号を１つのみの高分解能遅延素子２４２〜２５６に切り替えるとすると、異なる経路の遅延は、少なくとも、高分解能遅延に関連する最少遅延（図２の例によれば１．５６ｍｓ）だけ互いに異なる。しかしながら、各低分解能信号成分を１つよりも多い高分解能遅延素子に切り替えることによって、そして異なる高分解能遅延素子を通過した信号成分を合計することによって、遅延を平均化し、こうして遅延の精度を高めることができる。異なる高分解能遅延素子に切り替える信号成分には、異なる方法で重み付けして、加重平均を形成することもできる。例えば、信号成分パワーの２０％が遅延素子２４６に入り、８０％が遅延素子２４８に入るように、低分解能遅延素子２０２の信号成分を高分解能遅延素子２４６及び２４８に切り替えることによって、高分解能遅延は、０．２×３．１２５ｎｓ＋０．８×４．６８７５ｎｓ＝４．３７５ｎｓとなる。このように、経路の全遅延は、２００ｎｓ＋４．３７５ｎｓ＝２０４．３７５ｎｓとなる。

線形補間では、高分解能遅延の形成は、以下のように遅延を組み合わせることによって、重み付けして実施することができる。
ｄ_{high-resolution}＝Σｗ_ｋｄ_ｋ（ｋ＝０〜Ｎ−１についての加算）
ここで、d_{high-resolution}は、低分解能遅延に加算されて、経路の所望の総遅延を形成する、各経路の高分解能遅延であり、ｗ_kは重み係数（０．．．１）であり、ｄ_kはＮ個の所定の高分解能遅延の１つである。信号成分を所望の係数で重み付けすることは、スイッチ２２４において行うことができる。
ある用途において、線形補間の周波数特性が十分でない場合、高分解能遅延への分割は、補間関数を用いて行うことができ、この場合、重み係数ｗ_kは、上記式において（−∞、∞）から選択することができる。

図３は、図２のスイッチ２２４及び加算器２２６〜２４０を補間器３００と置き換え、残りの部分は同一とした解決手段を示す。補間器３００は、サンプル周波数を所望の量だけ増大させる。低分解能によって遅延された信号成分のサンプル周波数が補間器３００において８倍され、各信号成分が１つ以上の高分解能遅延素子２４２〜２５６に送出される場合、経路の特定遅延は、図２の解決手段におけると同様に実現することができる。

図３の解決手段は、多相デシメータ又は多相補間器を用いて実現することができる。この場合、別個の高分解能遅延素子２４２〜２５６を除外することができる。図４のＡは、多相デシメータ(poly-phase decimator)４００を示す。全体でＮ個ある補間器３００の信号Ｘ_lが、デシメータ４００に供給される。Ｎ個の信号の各々は、異なる伝達関数を有する遅延素子４０２〜４０８まで伝搬し、遅延及びデシメートが行われる。デシメータ４００は、少なくとも１つの遅延及びデシメートされた信号成分を、アクティブ出力信号として選択する。デシメータにおける加算器４１０は、１つ以上の遅延素子４０２〜４０８から出力した信号成分を合計し、図３における加算器２５８と同じ出力信号を形成する。

図４のＢに示す多相補間器４５０は、数個の補間ブロックを備えている。補間ブロック４５２は、遅延を伴わずに、入力信号Ｘ(k)のサンプル周波数を所望量ｐだけ高めるので、出力信号はＸ(pk)という形態となる。補間ブロック４５４は、入力信号Ｘ(k)のサンプル周波数を所望量ｐだけ高め、高めたサンプル周波数の１サンプル分だけ信号を遅延させるので、出力信号はＸ(pk+1)という形態となる。補間ブロック４５６は、入力信号Ｘ(k)のサンプル周波数を所望量ｐだけ高め、高めたサンプル周波数の２サンプル分だけ信号を遅延させるので、出力信号はＸ(pk+2)という形態となる。この原理は、最後のブロック４５８まで続けられる。最後のブロック４５８は、ブロック４５２〜４５８がＮ個ある場合、入力信号Ｘ(k)のサンプル周波数を所望量Ｐだけ高め、高めたサンプル周波数の（Ｎ−１）個分だけ信号を遅延させるので、出力信号はＸ(pk+(N-1))という形態となる。一般的な場合では、サンプル周波数をＮだけ高める各乗算器の出力に補間器があり、Ｎは、例えば、８である。

図５が示す実施態様では、多相補間器５００及びデシメータ５０２が高分解能遅延を実現する。高サンプリング周波数を用いようとする場合、デシメータ５０２は不要であるが、信号成分の組み合わせは、しかしながら、行わなければならない。遅延素子２００〜２１０において低分解能で遅延され、乗算器２１２〜２２２においてフェードに対応する複合重み係数で重み付けされる可能性もある信号成分は、補間器５００に供給される。補間器５００は、所望量だけサンプル周波数を高める（図２に示すように、サンプル周波数は、例えば、８倍に高めることができる）。加えて、補間器５００に供給された各信号は、図４において説明したように、出力線５０４〜５１８において別々に位相調整され、高分解能遅延を生ずる。各経路の信号成分は遅延素子２００〜２１０において異なる低分解能遅延だけ遅延されるので、異なる経路の信号成分は、異なる時点に補間器５００に到達し、したがって、補間器５００の出力に現れるのも異なる時点である。

この解決手段の一実施形態では、補間器５００は、各時点において（即ち、出力サンプル毎に）その出力線５０４〜５１８の少なくとも１つを、アクティブな出力線として選択する。補間器５００が選択できるアクティブな出力線は１本だけであり、その間、他の線は非アクティブのままである。低分解能遅延だけ遅延された信号成分は、次いで補間器５００において、該補間器５００の１本のアクティブ出力線に進むときに、１高分解能遅延だけ遅延される。デシメータ５０２は、受信した信号成分をデシメートし、１つの出力信号に組み合わせる。デシメートは、補間周波数よりも低ければいずれのサンプル周波数でも行うことができるが、大抵の場合、デシメートによって補間の前に用いられていたサンプル周波数が再現される。

また、補間器５００は、１本よりも多いアクティブ出力線５０４〜５１８を選択することもでき、この場合、図２の場合と同様に高分解能遅延が形成され、低分解能遅延だけ遅延した１つの信号成分が、数個の高分解能遅延素子に切り換えられる。こうして、高分解能遅延は、異なる出力線５０４〜５１８の遅延の加重平均として形成される。
補間器５００が遅延線５０４を選択する代わりに、デシメータ５０２が補間器５００の出力線の１本以上を選択するようにすることができ、これらの中からデシメータ５０２は信号を受け取る。すると、補間器５００の出力線全てが常にアクティブとなることができるが、所望の高分解能遅延は、デシメータ５０２によって行われる選択に基づいて形成される。

図６における本方法のフロー・チャートを参照する。ステップ６００において、各経路上で高分解能遅延が行われる。このステップにおいて、異なる経路の信号に所望通りにフェードを施すことも可能である。ステップ６０２において、各経路の信号成分のために１つ以上の高分解能遅延を選択し、ステップ６０４において、選択した高分解能遅延を行い、経路毎に所望の全遅延を遂行する。

図７は、一実施態様によるチャネル・シミュレータのブロック図を示す。低分解能遅延装置７００に供給された信号は、各経路７０６に対応する様式で遅延される。Ｍ本の経路があり、Ｍは正の整数である。高分解能遅延は、フェード・ブロック７０２において各経路の信号に対する補間によって形成される。異なる高分解能遅延のために、フェード・ブロック７０２ではＮ個の出力信号が異なる位相を有する。ここで、Ｎは正の整数であり、多くの場合、Ｍとは等しくない。フェード・ブロック７０２において、異なる経路の信号を異なる方法で増幅することもできる。デシメータ７０４において、各経路のシミュレートした遅延として、低分解能及び高分解能遅延の和が得られる高分解能信号を選択する。これは、各経路の所望の遅延に対応する。加えて、デシメータ７０４は、これらの信号を元のサンプル周波数にデシメートする。

以上、添付図面にしたがって例を参照しつつ本発明について説明したが、本発明は、これらに限定されるのではなく、逆に添付した特許請求の範囲に開示した発明思想の範囲内において多くの方法で変更可能であることは明白である。

無線システムにおける信号のマルチパス伝搬を示す図である。遅延を形成するための装置を示す図である。補間器を用い、遅延を形成することを目的とした装置を示す図である。Ａは多相デシメータを示す図であり、Ｂは多相補間器を示す図である。補間器及びデシメータを用い、遅延を形成することを目的とした装置を示す図である。方法を示すフロー・チャートである。補間及びデシメートを適用したチャネル・シミュレータを示す図である。

Claims

無線チャネルのシミュレーションを行う方法であって、
少なくとも１本の経路（７０６）を有するチャネルをシミュレートし、低分解能遅延及び高分解能遅延で別個に各経路（７０６）の遅延を形成し、各経路（７０６）にシミュレートした遅延が、前記低分解能遅延及び高分解能遅延の和となるようにするステップと、
所定の最少遅延の倍数として不連続的に各経路上で低分解能遅延を行い、前記低分解能遅延よりも正確に高分解能遅延を行うステップ（６００）と
を備えており、
前記低分解能遅延による所定の最少遅延の一部である、少なくとも１つの固定の高分解能遅延を、低分解能遅延だけ遅延した信号毎に選択するステップ（６０２）と、
低分解能遅延だけ遅延した各信号を、前記少なくとも１つの選択された高分解能遅延だけ遅延させるステップ（６０４）と
を備えていることを特徴とする方法。
請求項１記載の方法において、
高分解能遅延において、前記低分解能遅延だけ遅延した信号を複数の相で補間することによって、前記信号を遅延させ、
前記多相における補間の少なくとも１つの相（５０４〜５１８）を高分解能遅延として選択する
ことを特徴とする方法。
請求項２記載の方法において、前記高分解能信号を元のサンプル周波数にデシメイトすることを特徴とする方法。
請求項１記載の方法において、低分解能遅延だけ遅延された信号毎に、高分解能遅延を形成する関数として、複数の高分解能遅延を選択することを特徴とする方法。
請求項４記載の方法において、前記高分解能遅延を加重平均として形成することを特徴とする方法。
請求項１記載の方法において、低分解能遅延だけ遅延された信号毎に、前記信号を少なくとも１つの高分解能遅延回路（２４２〜２５６）に切り換えることによって、少なくとも１つの所定の高分解能遅延を選択することを特徴とする方法。
請求項１記載の方法において、各低分解能信号を補間し、低分解能遅延だけ遅延された信号毎に、前記信号を少なくとも１つの高分解能遅延回路（２４２〜２５６）に切り換えることによって、少なくとも１つの所定の高分解能遅延を選択することを特徴とする方法。
請求項１記載の方法において、前記高分解能遅延の所定の最少遅延よりも短い所定の最少遅延の倍数として、各高分解能遅延を行うことを特徴とする方法。
請求項１記載の方法において、低分解能遅延だけ遅延された各信号に、経路に特定のフェードに対応する係数で重み付けすることを特徴とする方法。
無線チャネルのシミュレーションを行う装置であって、少なくとも１本の経路（７０６）を有するチャネルをシミュレートするように構成されており、低分解能遅延及び高分解能遅延で別個に各経路（７０６）の遅延を形成し、各経路（７０６）のシミュレートされた遅延が、前記低分解能遅延及び高分解能遅延の和となるように構成された装置において、
経路毎に１つの低分解能遅延ユニット（１９０）であって、
各々、所定の最少遅延の倍数として、各経路上において不連続的に低分解能遅延を行う、低分解能遅延ユニット（１９０）と、
前記低分解能遅延よりも正確な遅延を行う高分解能遅延装置（１９２）と
を備えており、
前記高分解能遅延装置（１９２）が、前記低分解能遅延の所定の最少遅延の所定の一部である、少なくとも１つの固定の高分解能遅延を与えるように構成されており、
前記高分解能遅延装置（１９２）が、低分解能遅延だけ遅延された信号毎に、少なくとも１つの所定の高分解能遅延を選択するように構成されている
ことを特徴とする装置。
請求項１０記載の装置において、前記高分解能遅延装置（１９２）は、前記低分解能遅延だけ遅延された信号を複数の相で補間し、前記多相における補間の少なくとも１つの相（５０４〜５１８）を、前記高分解能遅延として選択するように構成されていることを特徴とする装置。
請求項１１記載の装置において、当該装置は、前記高分解能信号を元のサンプル周波数にデシメートするデシメータ（５０２、７０４）を備えていることを特徴とする装置。
請求項１０記載の装置において、前記高分解能遅延装置（１９２）は、低分解能遅延だけ遅延された信号毎に、高分解能遅延を形成する関数として、複数の高分解能遅延を選択するように構成されていることを特徴とする装置。
請求項１３記載の装置において、前記高分解能遅延装置（１９２）は、前記高分解能遅延を加重平均として形成するように構成されていることを特徴とする装置。
請求項１０記載の装置において、前記高分解能遅延装置（１９２）は、低分解能遅延だけ遅延された信号毎に、該信号を少なくとも１つの高分解能遅延回路（２４２〜２５６）に切り換えることによって、少なくとも１つの所定の高分解能遅延を選択するスイッチ（２２４）を備えていることを特徴とする装置。
請求項１０記載の装置において、前記高分解能遅延装置（１９２）は、各低分解能信号を補間する補間器（３００）を備えており、前記高分解能遅延装置（１９２）は、低分解能遅延だけ遅延された信号毎に、該信号を少なくとも１つの高分解能遅延回路（２４２〜２５６）に切り換えることによって、少なくとも１つの所定の高分解能遅延を選択するように構成されていることを特徴とする装置。
請求項１０記載の装置において、前記高分解能遅延装置（１９２）は、高分解能遅延の前記所定の最少遅延よりも短い所定の最少遅延の倍数として、各高分解能遅延を行うように構成されていることを特徴とする装置。
請求項１０記載の装置において、該装置は、高分解能遅延だけ遅延された各信号に、経路特定のフェードに対応する係数によって重み付けするように構成されていることを特徴とする装置。