JP4316478B2 - 画像センサおよびその駆動方法、並びに走査駆動器 - Google Patents

Description

本発明は、Ｘ線センサ、ＣＣＤ(Charge Coupled Device)型撮像デバイス、ＭＯＳ(Metal Oxide Semiconductor)型撮像デバイス等の画像センサおよびその駆動方法、並びに、該画像センサに用いられる走査駆動器に関するものである。より詳細には、本発明は、一部の画素のみを画像取得に用いる様態（部分読み出しモード）で動作可能な画像センサにおける読み取り範囲（視野）外に存在する画素の初期化の改良、およびそれを実現するための走査駆動器に関するものである。

放射線の２次元画像検出器として、Ｘ線を感知して電荷を発生する光電変換層を行列状のＴＦＴ（薄膜トランジスタ）アレイの上に配置し、光電変換層で発生した電荷を複数の画素電極の各々に蓄積した後、各行ごとにＴＦＴを順次オンにして画像データを読み出す平面型Ｘ線画像センサが知られている（例えば特許文献１参照）。

図２０は、特許文献１に記載されている従来の２次元行列構造の画像センサの概略図である。この画像センサ４８は、ガラス基板５０の上に光電変換層５４およびバイアス電極５２が形成されて構成されている。ガラス基板５０の光電変換層５４側の面には、行列状に配置された画素６１と、走査線（行線）Ｇ（ｊ）（ｊ＝１，…，ｎ，ｎ＋１，ｎ＋２，…，Ｊ；ｎは任意の整数、Ｊは２以上の整数）およびデータ線（読み出し線；列線）６２が形成されている。各画素６１は、画素電極５６、蓄積容量Ｃｐｉｘｅｌ、およびＴＦＴ６９から構成されている。そして、走査線Ｇ（ｊ）およびデータ線６２は、それぞれ走査駆動器６４および読み出し回路６６に接続されている。

画素電極５６はＴＦＴ６９を介してデータ線６２に接続されており、ＴＦＴ６９のスイッチング動作は走査線Ｇ（ｊ）から供給される信号により行われる。したがって、ＴＦＴ６９のソースは画素電極５６に、ＴＦＴ６９のドレインはデータ線６２に、ＴＦＴ６９のゲートは走査線Ｇ（ｊ）にそれぞれ接続されている。

図２１は、図２０におけるＡ−Ａ線矢視断面図である。絶縁膜５８を介して画素電極５６と対向する位置に対向電極（補助電極）６０が形成されており、画素電極５６との間で蓄積容量（画素容量）Ｃｐｉｘｅｌを構成している。この対向電極６０は、全画素６１において共通の基準電位（Ｖｒｅｆ）となるように、図示しない蓄積容量（Ｃｓ）線に接続されている。

上記のような画像センサ４８に、光子６８（Ｘ線）がバイアス電極５２側から入射すると、バイアス電極５２を透過した光子６８は、光電変換層５４において電子と正孔の対を発生させる。ここで、バイアス電極５２に正の電圧が印加されているときは正孔が、負の電圧が印加されているときは電子が、画素電極５６側に移動し、光子６８の入射位置に対応する位置にある画素電極５６に達する。画素電極５６に達した正孔または電子は、蓄積容量Ｃｐｉｘｅｌにて保持される。

蓄積容量Ｃｐｉｘｅｌにて保持された正または負の電荷（以下、信号電荷と称す）は、ＴＦＴ１８がオンとなることでデータ線６２に流出し、データ線６２に接続された読み出し回路６６によってその電荷量が読み出される。

走査駆動器６４が所定の一本の走査線Ｇ（ｊ）にハイの信号を出力すると、その走査線Ｇ（ｊ）に接続された全てのＴＦＴ６９がオン状態となり、各蓄積容量Ｃｐｉｘｅｌに保持されている信号電荷が対応するそれぞれのデータ線６２に流出する。走査駆動器６４が各走査線Ｇ（ｊ）に順次ハイの信号を出力することで全ての画素電極５６のデータが読み出され、一枚の画像データの読み出しが行われる。

上記従来のような画像センサ（２次元画像検出器）を用いた実際の撮像システムでは、画像センサのＸ線検出領域（画素６１が存在する領域）の全体を画像取得に使わず、画像センサのＸ線検出領域の一部の領域のみを画像取得に用いる様態（以下、「部分読み出しモード」と称する）で動作可能なものも存在する（特許文献２参照）。この部分読み出しモードでは、例えば、図１０に示すように、画像センサのＸ線検出領域の一部の領域である視野１０１のみを画像データの取得に使用し、視野外の領域１０２は画像データの取得に使用しない。

このような様態のときには、一枚の画像の取得時間が短くなるので、単位秒当たりの撮像速度を速くすることができる（単位秒当たりの画像の取得枚数を増やすことができる）。こうすることで、動きの速い被検部を画像センサで観測する場合（例えば、赤ちゃんの心臓の動きを観測する場合等）であっても、より正確に被検部を観測することが可能になる。

このような様態で上記従来の画像センサ４８を使用した場合、視野外の領域１０２に存在する画素にも電荷が注入されるため、画素６１の初期化（電荷の放出）を行う必要がある。画素の初期化（電荷の放出）を行わなければ、視野外の領域１０２に存在する画素６１に電荷が蓄積されて漏れ電流が大きくなり、視野１０１内の画素６１の画像データの読み出し値に誤差を与えてしまうことがあるからである。また、これが甚だしくなると、画素６１に蓄積される電荷が大きくなりすぎて、ＴＦＴ６９を含めた画素６１に不可逆的な損傷をもたらすことさえあるからである。

画素６１の初期化をするには、ＴＦＴ６９をオンとして画素６１に蓄積された電荷をデータ線６２に逃がしてやる必要がある。

視野外の領域１０２に存在する画素６１のＴＦＴ６９を、視野１０１と同様に１行ずつ順次オンしてやれば、初期化は行える。しかしながら、そうした場合、初期化に要する時間が長くなり、読み出しを高速化する（単位秒当たりの画像の取得枚数を増やす）という目的は達成できなくなる。

そこで、従来の画像センサでは、読み出しを高速化するために、視野外の領域１０２に存在する画素６１を一括して同時に初期化することが行われている。即ち、従来の画像センサでは、視野外の領域１０２に存在する画素６１の行に対応する走査駆動器６４（ゲートドライバ）の出力信号を全て同時にハイとして、当該行の画素６１のＴＦＴ６９を全て同時にオンにし、かくして視野外の領域１０２に存在する画素６１の全てを同時に初期化すること（以下、「一括リセット」と称する）が行われている。

部分読み出しの様態を変更しない場合、すなわち、ある様態での画像取得をずっと続ける場合には、従来の画像センサでも不具合は生じない。しかし、従来の画像センサでは、画像を連続的に取得しつつ（被検部を観測しつつ）、視野１０１の領域（画像取得領域）を広くするように様態を変更した場合、視野１０１が広がった分に対応する領域の画素データが、様態の切り替え直後に正しい値とならず、取得される画像が本来の画像と異なる画像となってしまうという不具合が生じることがある。

本発明は、このような不具合を解消するためになされたものである。

従来の技術で不具合が生じる理由について、以下に詳細に説明する。

図１４（ａ）に、視野１０１内のＴＦＴ６９に対して走査駆動器６４がオン信号を出力するタイミングを、図１４（ｂ）に、従来の一括リセット時に視野外の領域１０２に存在するＴＦＴ６９に対して走査駆動器６４がオン信号を出力するタイミングを、それぞれ示す。図１４（ａ）は、視野１０１に存在する走査線Ｇ（ｎ）〜Ｇ（ｎ＋４）の電位の変化を示し、図１４（ｂ）は、視野外の領域１０２に存在する走査線Ｇ（ｍ）〜Ｇ（ｍ＋４）の電位の変化を示す。

図１５（ａ）に、隣接する２つの走査線Ｇ（ｎ＋１）およびＧ（ｎ＋２）に挟まれた１つの画素６１の周辺の模式図を示す。また、図１５（ｂ）に、駆動回路（読み出し回路）という観点から見た画素６１の等価回路を示す。

図１５（ｂ）において、Ｃｐｉｘｅｌは画素電極５６と対向電極（Ｃｓ電極）６０との間に形成された蓄積容量（画素容量）を、ＣｇｄはＴＦＴ６９のゲート・ドレイン間容量を、Ｃｇｐは画素電極５６と走査線（ゲート線）Ｇ（ｊ）との間に形成された結合容量（寄生容量）をそれぞれ示す。これら３種類の容量Ｃｐｉｘｅｌ、Ｃｇｄ、およびＣｇｐのキャパシタンスを、それぞれＣｐｉｘｅｌ、Ｃｇｄ、およびＣｇｐと表す。

結合容量Ｃｇｐは、１つの画素６１につき、当該画素６１の画素電極５６と走査線Ｇ（ｎ＋１）との間に形成される結合容量Ｃｇｐと、当該画素６１の画素電極５６と次の行の走査線Ｇ（ｎ＋２）との間に形成される結合容量Ｃｇｐとの２つある。この２つの結合容量Ｃｇｐの大きさ（キャパシタンス）は、厳密には僅かに異なるが、一般にはその違いは僅かである。そのため、図１５（ｂ）および以下の説明では、上記の２つの結合容量Ｃｇｐの大きさ（キャパシタンス）が等しいものとみなしている。走査線Ｇ（ｊ）は、画素電極５６と画素電極５６との間を通過するため、両側の画素電極５６に対して寄生容量Ｃｇｐを持つ。

なお、厳密には、画素電極５６とデータ線６２との間に形成される寄生容量も存在するが、一般的な読み出し回路６６を用いた場合には、データ線６２が常に定電位にあるため、その寄生容量は、単に蓄積容量（画素容量）６７の大きさ（キャパシタンス）Ｃｐｉｘｅｌを大きくする要素として機能する。そのため、その寄生容量は、蓄積容量Ｃｐｉｘｅｌに包含されているものとみなす。

図１６（ａ）および（ｂ）に、ＴＦＴ６９をオンした後でオフにしたときの、該等価回路における、ＴＦＴ６９がオフになる時点の前後での電荷の遷移関係を示す。図１６（ａ）および（ｂ）は、視野（画像読み取り領域）内に存在する画素６１の状態を示している。

図１６（ａ）は、走査線Ｇ（ｎ＋１）にゲートが接続されたＴＦＴ６９をオンとして（このとき走査線Ｇ（ｎ＋２）にゲートが接続されたＴＦＴ６９をオフとする）十分に時間が経過した後（ＴＦＴ６９をオフする直前）の等価回路の状態を示す。視野内では、画素６１が１行ずつオン状態とされるので、オン状態の画素６１に対して走査線Ｇ（ｊ）を挟んで隣接する画素６１は必ずオフ状態となる。すなわち、このとき、図示しない走査駆動器６４（ゲートドライバ）が、走査線Ｇ（ｎ＋１）に対してＴＦＴ６９をオンとする出力電圧ＶＧＨを出力する一方、走査線Ｇ（ｎ＋１）に隣接する走査線Ｇ（ｎ＋２）に対してＴＦＴ６９をオフとする出力電圧ＶＧＬを出力している。したがって、図示されているように、ＴＦＴ６９が導通状態となっている。また、データ線６２の電位は、基準電位Ｖｒｅｆに保たれている。

図１６（ａ）に示すように、蓄積容量Ｃｐｉｘｅｌに充電されている電荷を＋Ｑｐｉｘｅｌ、ゲート・ドレイン間容量Ｃｇｄに充電されている電荷を＋Ｑｇｄ、画素電極５６と走査線Ｇ（ｎ＋１）との間の結合容量Ｃｇｐに充電されている電荷を＋Ｑ１ｇｐ、画素電極５６と走査線Ｇ（ｎ＋２）との間の結合容量Ｃｇｐに充電されている電荷を＋Ｑ２ｇｐと定める。すると、これら４つの電荷について、下記式が成立する。

ここで、ＶＧＨは、ＴＦＴ６９のゲートをオンとする（ＴＦＴ６９をオンとする）ときの走査駆動器６４（ゲートドライバ）の出力電圧、ＶＧＬは、ＴＦＴ６９のゲートをオフとする（ＴＦＴ６９をオフとする）ときの走査駆動器６４（ゲートドライバ）の出力電圧を示す。また、この式では、Ｖｒｅｆは、０ボルト（ＧＮＤ電位）であるものとしている。

図１６（ｂ）は、その後、ＴＦＴ６９をオフとして十分に時間が経過した後（過渡状態を経過し終えて安定状態となった後）の等価回路の状態を示す。このとき、蓄積容量Ｃｐｉｘｅｌに充電されている電荷を＋Ｑｐｉｘｅｌ’、ゲート・ドレイン間容量Ｃｇｄに充電されている電荷を＋Ｑｇｄ’、画素電極５６と走査線Ｇ（ｎ＋１）との間の結合容量Ｃｇｐに充電されている電荷を＋Ｑ１ｇｐ’、画素電極５６と走査線Ｇ（ｎ＋２）との間の結合容量Ｃｇｐに充電されている電荷を＋Ｑ２ｇｐ’と定める。すると、これら４つの電荷について、下記式が成立する。

但し、Ｖｐｉｘｅｌは、ＴＦＴ６９がオフとなった後の画素電極５６の電位である。

ＴＦＴ６９のオン・オフの前後では、近似的に電荷保存側が成立するとみなせるので、次式が成立する。

これらの式から、次式が成立する。

すなわち、画素電極５６の電位Ｖｐｉｘｅｌは、ＴＦＴ６９のゲートがオン中にデータ線と同じ電位である０ボルトになるが、ＴＦＴ６９のゲートがオフすることにより（１）式であらわされる電位に遷移することになる。

なお、このとき、画素電極５６に存在する電荷量は、次式で表される電荷量となる。

ところで、ＴＦＴ６９がオンするときには、ＴＦＴ６９がオフのときに画素電極５６に存在する電荷量と等量で逆極性の電荷が画素電極５６に注入される。そのため、結局、画素電極５６の電位は、図１８の実線のように変化する。なお、図１８には、走査駆動器６４（ゲートドライバ）の出力電圧の変化も併せて示している。光子６８が光電変換層５４に入射することによって電荷が発生するとき（画像データが存在するとき）には、この電位変化に、光電変換層５４で発生する電荷による電位変化が加わることになる。

図１７（ａ）（ｂ）に、従来の方法（一括初期化）により視野外にある複数の画素６１のＴＦＴ６９をオンした後でオフしたときの、ＴＦＴ６９がオフになる時点の前後での電荷の遷移関係を示す。図１６（ａ）および（ｂ）に対する図１６（ａ）および（ｂ）の相違点は、走査線Ｇ（ｎ＋１）の次段の走査線Ｇ（ｎ＋２）の電位がＶＧＬでなくＶＧＨになっている点である。

図１７（ａ）は、視野外にある複数の画素のＴＦＴ６９を一括してオンとして十分に時間が経過した後（ＴＦＴ６９をオフする直前）の等価回路の状態を示す。図１７（ａ）の状態では、下記式が成立する。

図１７（ｂ）は、その後、ＴＦＴ６９をオフとして十分に時間が経過した後（過渡状態を経過し終えて安定状態となった後）の等価回路の状態を示す。図１７（ｂ）の状態では、下記式が成立する。

先と同様に、ＴＦＴ６９のオン・オフの前後で電荷保存則が成立するとすれば、下記式が成立する。

これらの式から、下記式が成立する。

すなわち、下記式が成立する。

（３）式の第２項が、隣接行の画素６１を同時に初期化することによって画素電極５６に生じる引き込み電圧である。この引き込み電圧の分だけ、視野外の画素６１の画素電極５６の電位は、視野内の画素６１の画素電極５６の電位よりも低い（深い）。図１８の破線に、このときの画素電位（画素電極５６の電位）Ｖｐｉｘｅｌを示す。

図１８に示すように、視野外の画素６１であっても視野内の画素６１であっても、ＴＦＴ６９をオンしたときに画素電極５６に生じる引き込み電荷と、ＴＦＴ６９がオフしたときに画素電極５６に生じる引き込み電荷とは、逆極性で等量である。そのため、画素６１が常に視野外あるいは視野内にあれば、ＴＦＴ６９がオフのときに画素電極５６に注入された引き込み電荷は、ＴＦＴ６９がオンになったときにうち消される。

しかしながら、画像の読み取り途中で、部分読み出しモードから、全面読み出しモードあるいはより広い視野の部分読み出しモードに切り替えを行った場合には、ＴＦＴ６９がオフのときに注入された引き込み電荷が、ＴＦＴ６９がオンになったときにうち消されない。

図１９に、画像の読み取り途中で視野領域が広げられた場合の視野領域の切り替え前後での画素電極５６の電位の変動を示す。

視野外だった画素６１の、視野領域切り替え前における画素電極５６の電位は、式（３）で表される。

しかし、視野領域が切り替わって視野外だった画素６１が視野内となった後、最初にＴＦＴ６９がオンになったときに画素電極５６に注入される電荷は、（２）式で表される電荷量と大きさは等しく逆極性（即ち正電荷）となるので、ＴＦＴ６９がオフのときに画素電極５６に注入された電荷より小さくなる。言い換えると、ＴＦＴ６９がオンの時に、画素電極５６の電位は、式（３）で表される電位から、式（１）の負号を取った電圧だけ上昇するので、その電圧上昇量は、ＴＦＴ６９がオフのときの電圧降下量より小さくなる。従って、画素電極５６の電位は、図１９の破線で示すように、基準電位Ｖｒｅｆまで戻らない（図中のＡで示す部分）。すなわち、画素電極５６の電位は、式（３）の第２項で表される電位までしか戻らない。したがって、この時の画素電極５６の電位は、オフセット誤差Ｖｏｆｆを含む電位であり、オフセット誤差Ｖｏｆｆの分だけ本来の電位（基準電位Ｖｒｅｆ）より低い。

そのため、ＴＦＴ６９がオンの間に、画素電極５６から負の電荷がデータ線６２に流出し、読み取り回路６６は、この流出した電荷も検出する。

すなわち、視野領域の切り替え直後に、直前まで視野外であった領域で検出される画像は、実際の画像にオフセットがかかった画像（オフセット誤差を含む画像）となってしまう。すなわち、上記従来の画像センサは、視野領域を広い視野領域に切り替えた直後に、得られる画像が一部（直前まで視野外であった領域に対応する部分）でオフセットがかかった不正確な画像となるという問題を有している。このオフセットは、画像に悪影響を与え、画像の視認性を劣化させる場合がある。

これが、従来技術で生じる解決すべき課題である。

また、検出器、特にＸ線検出器のような大面積の検出器には、遅滞またはラグと呼ばれる現象が存在する。これは、表示装置（ディスプレイ）における残像、または焼き付きに対応する現象であり、ある時点での画像が、以後の画像に残像として紛れ込む現象の総括的な呼称である。遅滞としては、例えば、光電変換層を原因とする遅滞、光電変換層とＴＦＴアレイとの界面での何らかの物理現象を原因とする遅滞、読み出し回路に起因する遅滞、あるいはＴＦＴアレイに起因する遅滞等がある。

上記従来の画像センサにおいて、部分読み出しモードから、全面読み出しモードあるいはより広い視野の部分読み出しモードに切り替えを行った際にも、先のオフセットは、切り替えた直後の一枚の画像に加わるだけではなく、上述した遅滞に起因して、それに続く複数の画像に対してもその大きさは小さくなりつつも加わる。そのため、オフセットが画像に悪影響を与え、画像の視認性を劣化させる場合がある。

また、特許文献１には、図２０および図２１に示す画像センサにおいて、読み取り中の画素から流出する信号電荷量にオフセットとして加わる漏れ電荷の総量を補正することにより、正確な信号電荷量を読み出すことを可能にすることが開示されている。しかしながら、このようなオフセット補正を行う構成は、回路構成が複雑である。また、オフセット補正を行ったとしても、上述したような、読み出し領域（視野）を広い読み出し領域に切り替えた後に発生するオフセットを完全にキャンセルすることはできない。

本発明は、上述したような、読み出し領域（視野）を広い読み出し領域に切り替えた後の画像にオフセットが発生することを抑制して、より正確な画像を取得することができ、かつ、画像の読み出しを高速化できる画像センサおよびその駆動方法、並びに走査駆動器を提供することを目的としている。

本発明の画像センサは、上記の課題を解決するために、入射する電磁波に対応した信号電荷を出力するための行列状に配された複数の画素と、特定の画素をオン状態にさせてその特定の画素から信号電荷を出力させるための選択手段とを備え、画像の読み取り範囲が変更可能である画像センサにおいて、上記選択手段が、画像の読み取り範囲外に存在する複数行の画素をオン状態とすることでそれらの画素を初期化するものであり、上記選択手段が、上記初期化を、画像の読み取り範囲外に存在する複数行の一部である複数行の画素を同時にオン状態とする第１の初期化と、画像の読み取り範囲外に存在する残りの行の画素をオン状態とする他の初期化とに分けて行うようになっていることを特徴としている。

上記構成によれば、画素の初期化を複数回に分けて行うことで、画像の読み取り範囲外における隣接する２つの行の画素の組み合わせのうち、少なくとも１つの組み合わせについては、隣接行の画素が同時にオンしない（一方の行の画素がオン状態であるときに隣接する行の画素がオフ状態となる）。これにより、同時にオンしない隣接行の画素については、画像の読み取り範囲外で初期化される時にも、画像の読み取り範囲内で画像取得に使用される時にも、オフ時に同じ引き込み電荷が注入される。そのため、画像の読み取り範囲が広がる方向に変更されて、それらの画素が、画像の読み取り範囲外から画像の読み取り範囲内に移ったとしても、それらの画素ではオフセット誤差が生じない。その結果、より正確な画像を取得することができる。

また、上記構成によれば、複数行の画素を同時に初期化することができるので、画像の読み取り範囲外に存在する画素を、画像の読み取り範囲と同様に１行ずつ順次オンする場合と比較して、初期化に要する時間を短縮することができる。したがって、画像の読み取りを高速化することができる。

なお、本発明では、視野外画素の初期化に要する時間は増加するものの、その増加する分の時間は、一枚の画像を読み取る期間に対して僅かであるため、全体の読み出し時間に与える影響は無視できるレベルである。

本願明細書において、画素のオン状態とは、画素がその内部に発生した信号電荷をその外部に出力する状態を指し、画素のオン状態とは、信号電荷の出力を停止する状態を指すものとする。

本発明の画像センサは、上記構成の画像センサにおいて、上記第１の初期化によって同時にオン状態とされる複数行の画素が、互いに隣接しない複数行に含まれる画素であることが好ましい。

上記構成によれば、画像の読み取り範囲外の画素は、隣接行の画素が同時にオン状態とならない。これにより、画像の読み取り範囲外の画素にも画像の読み取り範囲内の画素にもオフ時に同じ引き込み電荷が注入される。そのため、画像の読み取り範囲が広がる方向に変更されて、画像の読み取り範囲外の画素が画像の読み取り範囲内に移ったとしても、オフセット誤差が生じない。その結果、正確な画像を取得することができる。

本発明の画像センサは、上記構成の画像センサにおいて、上記選択手段が、上記初期化を、画像の読み取り範囲外に存在する複数の奇数行目の画素を同時にオン状態とする第１の初期化と、画像の読み取り範囲外に存在する複数の偶数行目の画素を同時にオン状態とする第２の初期化とに分けて行うようになっている構成であってもよい。

上記構成によれば、２回の初期化によって画像の読み取り範囲外に存在する全ての画素を初期化することができるので、画像の読み取り範囲外に存在する画素を、画像の読み取り範囲内に存在する画素と同様に１行ずつ（あるいは所定数行ずつ）順次オンする場合と比較して、初期化に要する時間を短縮することができる。したがって、画像の読み出しを高速化することができる。

本発明の画像センサは、上記構成の画像センサにおいて、上記選択手段が、上記初期化を、画像の読み取り範囲外に存在する複数の（３ｎ−２）行目（ｎは自然数）の画素を同時にオン状態とする第１の初期化と、画像の読み取り範囲外に存在する複数の（３ｎ−１）行目の画素を同時にオン状態とする第２の初期化と、画像の読み取り範囲外に存在する複数の３ｎ行目の画素を同時にオン状態とする第３の初期化とに分けて行うようになっている構成であってもよい。

上記構成によれば、３回の初期化によって画像の読み取り範囲外に存在する全ての画素を初期化することができるので、画像の読み取り範囲外に存在する画素を、画像の読み取り範囲内に存在する画素と同様に１行ずつ（あるいは所定数行ずつ）順次オンする場合と比較して、初期化に要する時間を短縮することができる。したがって、画像の読み出しを高速化することができる。

本発明の画像センサは、上記構成の画像センサにおいて、画像の読み取り範囲外に存在する複数行の画素が、所定行数ずつで組をなしており、上記第１の初期化によって同時にオン状態とされる複数行の画素が、互いに隣接しない複数の組に含まれる画素である構成であってもよい。

本発明の画像センサは、上記構成の画像センサにおいて、上記電磁波がＸ線である構成であってもよい。

また、本発明の画像センサは、上記構成の画像センサにおいて、上記画素は、そのオン／オフを制御するためのスイッチング素子を含み、上記選択手段が、上記複数のスイッチング素子の制御端子に接続された複数の走査線と、特定の画素に設けられたスイッチング素子の制御端子に対して走査線を介して、そのスイッチング素子をオン状態にさせるオン信号を出力する走査駆動器とを含み、上記複数の走査線は、画素と画素との間を通過するように配設されている構成であってもよい。

本発明の走査駆動器は、上記の課題を解決するために、入射する電磁波に対応した信号電荷を出力するための行列状に配された複数の画素と、各画素のオン／オフを制御するために各画素に設けられた複数のスイッチング素子と、上記複数のスイッチング素子の制御端子に接続された複数の走査線とを備え、画像の読み取り範囲が変更可能である画像センサに使用され、特定の画素から信号電荷を出力させるために、その特定の画素に設けられたスイッチング素子の制御端子に対して走査線を介してそのスイッチング素子をオン状態にさせるオン信号を出力する走査駆動器において、画像の読み取り範囲外に存在する複数行の画素に設けられたスイッチング素子の制御端子に対してオン信号を出力することでそれらの画素を初期化するようになっており、かつ、上記オン信号の出力を、画像の読み取り範囲外に存在する複数行の一部である複数行の画素に設けられたスイッチング素子の制御端子に対して同時にオン信号を出力する第１の信号出力と、画像の読み取り範囲外に存在する残りの行の画素に設けられたスイッチング素子の制御端子に対して同時にオン信号を出力する第２の信号出力とに分けて行うようになっていることを特徴としている。

上記構成によれば、画像の読み取り範囲外に存在する画素の初期化のためのオン信号の出力を複数回に分けて行うことで、画像の読み取り範囲外における隣接する２つの行の画素の組み合わせのうち、少なくとも１つの組み合わせについては、隣接行の画素が同時にオンしない。これにより、同時にオンしない隣接行の画素については、画像の読み取り範囲が広がる方向に変更されて、それらの画素が画像の読み取り範囲外から画像の読み取り範囲内に移ったとしても、それらの画素ではオフセット誤差が生じない。その結果、より正確な画像を取得することができる。

また、上記構成によれば、複数行の画素を同時に初期化することができるので、画像の読み出しを高速化することができる。

本発明の画像センサの駆動方法は、上記の課題を解決するために、入射する電磁波に対応した信号電荷を出力するための行列状に配された複数の画素を備え、画像の読み取り範囲が変更可能である画像センサに対し、特定の画素をオン状態にさせてその特定の画素から信号電荷を出力させる、画像センサの駆動方法であって、画像の読み取り範囲外に存在する複数行の一部である複数行の画素を同時にオン状態とすることでそれらの画素を初期化する第１ステップと、画像の読み取り範囲外に存在する残りの行の画素をオン状態とすることでそれらの画素を初期化する第２ステップとを含むことを特徴としている。

上記方法によれば、画素の初期化を複数回に分けて行うことで、画像の読み取り範囲外における隣接する２つの行の画素の組み合わせのうち、少なくとも１つの組み合わせについては、隣接行の画素が同時にオンしない。これにより、同時にオンしない隣接行の画素については、画像の読み取り範囲が広がる方向に変更されて、それらの画素が画像の読み取り範囲外から画像の読み取り範囲内に移ったとしても、それらの画素ではオフセット誤差が生じない。その結果、より正確な画像を取得することができる。

また、上記方法によれば、複数行の画素を同時に初期化することができるので、画像の読み出しを高速化することができる。

なお、上記駆動方法において、上記第１ステップでは、画像の読み取り範囲外に存在する互いに隣接しない複数の行に含まれる画素を同時にオン状態とするようになっていてもよい。

上記駆動方法において、第１ステップでは、画像の読み取り範囲外に存在する複数の奇数行目の画素を同時にオン状態とし、第２ステップでは、画像の読み取り範囲外に存在する複数の偶数行目の画素を同時にオン状態としてもよい。

上記駆動方法において、第１ステップでは、画像の読み取り範囲外に存在する複数の（３ｎ−２）行目（ｎは自然数）の画素を同時にオン状態とし、第２ステップは、画像の読み取り範囲外に存在する複数の（３ｎ−１）行目の画素を同時にオン状態とするステップと、画像の読み取り範囲外に存在する複数の３ｎ行目の画素を同時にオン状態とするステップとを含んでいてもよい。

上記駆動方法において、画像の読み取り範囲外に存在する複数行の画素が、所定行数ずつで組をなしており、上記第１ステップでは、互いに隣接しない複数の組に含まれる画素を同時にオン状態とするようになっていてもよい。

以上のように、本発明によれば、画素の初期化を複数回に分けて行うことで、画像の読み取り範囲外における隣接する２つの行の画素の組み合わせのうち、少なくとも１つの組み合わせについては、画像の読み取り範囲外で初期化される時にも、画像の読み取り範囲内で画像取得に使用される時にも、オフ時に同じ引き込み電荷が注入される。そのため、それらの画素では、画像の読み取り範囲が広がる方向に変更されて、それらの画素が画像の読み取り範囲外から画像の読み取り範囲内に移ったとしても、オフセット誤差の発生を防止できる。その結果、より正確な画像を取得することができるという効果が得られる。

また、以上のように、本発明によれば、複数行の画素を同時に初期化することができるので、画像の読み取りを高速化することができるという効果が得られる。

〔画像センサの基本の説明〕
まず、以下に示す本発明の複数の実施の形態に係る画像センサに共通する基本構成について説明する。

各実施の形態に係る画像センサは、放射線の２次元画像検出器である。上記画像センサは、Ｘ線を感知して電荷を発生する光電変換層を行列状のＴＦＴアレイの上に配置し、発生した電荷を各画素電極に蓄積した後、各行ごとにＴＦＴを順次オンにして画像データを読み出す平面型Ｘ線画像センサである。

上記画像センサの構成を図１に基づいて説明する。図１に示すように、画像センサ１は、２次元行列構造の画像検出器であり、ガラス基板２１の上に、光電変換層２２及びバイアス電極２３が形成されている構成である。

光電変換層２２は、入射するＸ線に対応した信号電荷を発生させて蓄積容量Ｃ（後述する）に保持させるものであり、例えば非晶質セレン（以下ａ−Ｓｅとする）などで形成されている。さらに、バイアス電極２３は、Ｘ線（電磁波）を透過する金属膜、例えば金の薄膜で形成されている。ガラス基板２１の光電変換層２２側の面には、行列状に配置された画素ＰＩＸ（ｉ，ｊ）・・・、行方向と平行に延びる走査線（行）ＧＬ（ｊ）・・・、および列方向と平行に延びるデータ線（列）ＤＬ（ｉ）・・・が形成されている。各走査線ＧＬ（ｊ）は１つの行に含まれる画素ＰＩＸ（ｉ，ｊ）の全てに共通に接続されており、各データ線ＤＬ（ｉ）は１つの列に含まれる画素ＰＩＸ（ｉ，ｊ）の全てに共通に接続されている。各走査線ＧＬ（ｊ）は、画素ＰＩＸ（ｉ，ｊ）と画素ＰＩＸ（ｉ，ｊ）との間を通過するように配設されている。各画素ＰＩＸ（ｉ，ｊ）は、画素電極３３、蓄積容量Ｃ（ｉ，ｊ）、およびスイッチ素子（スイッチング素子）ＳＷ（ｉ，ｊ）から構成されている。そして、各走査線ＧＬ（ｊ）は走査駆動器（ゲートドライバ）３に接続されており、データ線ＤＬ（ｉ）は読み出し回路４に接続されている。

画素電極３３は、スイッチ素子ＳＷ（ｉ，ｊ）を介してデータ線ＤＬ（ｉ）に接続されている。スイッチ素子ＳＷ（ｉ，ｊ）は、画素電極３３とデータ線ＤＬ（ｉ）との導通を制御するスイッチング動作を行い、それによって画素ＰＩＸ（ｉ，ｊ）のオン／オフ（信号電荷を出力するか否か）を制御する。さらに、スイッチ素子ＳＷ（ｉ，ｊ）のスイッチング動作は、走査駆動器３から走査線ＧＬ（ｊ）を介して、電圧が供給されることにより行われる。従って、スイッチ素子ＳＷ（ｉ，ｊ）が、一般的に用いられる薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）である場合、ＴＦＴのソースは画素電極３３に、ドレインはデータ線ＤＬ（ｉ）に、ゲートは走査線ＧＬ（ｊ）にそれぞれ接続されることになる。

走査駆動器（ゲートドライバ）３は、特定の画素ＰＩＸ（ｉ，ｊ）をオン状態にさせてその特定の画素ＰＩＸ（ｉ，ｊ）から信号電荷を出力させるために、その特定の画素ＰＩＸ（ｉ，ｊ）に設けられたスイッチ素子ＳＷ（ｉ，ｊ）の制御端子（スイッチ素子ＳＷ（ｉ，ｊ）がＴＦＴである場合には、ゲート）に対して走査線ＧＬ（ｊ）を介してそのスイッチ素子ＳＷ（ｉ，ｊ）をオン状態にさせるオン信号を出力するものである。本実施形態では、走査駆動器３およびＧＬ（ｊ）によって選択手段が構成されている。

次に、画像センサ１の断面構造を図２に基づいて説明する。なお、以下の説明では、スイッチ素子ＳＷ（ｉ，ｊ）としてＴＦＴを用いたられているものとして説明する。

図２は、図１の画像センサにおけるＡ−Ａ線矢視断面図である。画像センサ１には、ガラス基板２１の上に、補助電極３１および走査線ＧＬ（ｊ）、絶縁膜３２、画素電極３３およびデータ線ＤＬ、光電変換層２２、バイアス電極２３が積層されている。これらのうち、補助電極３１は、絶縁膜３２を介して画素電極３３と対向する位置に設けられており、画素電極３３との間で蓄積容量Ｃを構成している。この補助電極３１は、全画素ＰＩＸ・・・・において共通の基準電位（Ｖｒｅｆ）となるように配線されている。また、バイアス電極２３は、画素電極３３に対して高電圧（例えば数千ボルト）を印加できるようになっている。

このような画像センサ１において、Ｘ線光子Ｐがバイアス電極２３側から光電変換層２２に入射すると、光電変換層２２は、バイアス電極２３を透過したＸ線光子Ｐから電子と正孔との対を発生させる。ここで、バイアス電極２３に正の電圧が印加されているときは、上記正孔が画素電極３３側に移動する。一方、バイアス電極２３に負の電圧が印加されているときは、上記電子が画素電極３３側に移動する。これにより、上記正孔又は電子は、Ｘ線光子Ｐの入射位置に対応する位置にある画素電極３３に達する。さらに、画素電極３３に達した上記正孔又は電子は、正又は負の電荷（以下、信号電荷とする）として蓄積容量Ｃに保持される。以上のようにして、Ｘ線光子Ｐの量に対応する信号電荷が蓄積容量Ｃに蓄積される。なお、以下の説明では、特に断らない限りバイアス電極２３には負の電圧が印加されているものとして説明する。

上記画像センサは、Ｘ線検出領域（画素ＰＩＸが存在する領域）の全体を画像取得に用いる様態（全面読み出しモード）と、Ｘ線検出領域の全体を使わずに、Ｘ線検出領域の一部の領域である視野（画像の読み取り領域）１０１（図１０参照）のみを画像取得（画像の読み取り）に用いる様態（部分読み出しモード）との両方で動作可能である。部分読み出しモードで動作するときには、一枚の画像の取得時間が短くなるので、単位秒当たりの撮像速度を速くすることができる（単位秒当たりの画像の取得枚数を増やすことができる）。こうすることで、こうすることで、動きの速い被検部を画像センサで観測する場合（例えば、赤ちゃんの心臓の動きを観測する場合等）であっても、全面読み出しモードより正確に被検部を観測することが可能になる。

視野１０１（図１０参照）内の画素６１（全面読み出しモードでは画素６１の全て）に接続された複数本の走査線ＧＬには、１本ずつあるいは隣接する所定本数ずつ順次、走査駆動器３から画素ＰＩＸのＴＦＴをオン状態とするオン信号（この場合にはハイレベルの電圧）が出力される。ここで、走査駆動器３が所定の一本の走査線ＧＬにハイレベルの電圧を出力するとすると、その走査線ＧＬに接続されている全ての画素ＰＩＸ・・・の各蓄積容量Ｃ・・・に保持されている信号電荷が、各画素ＰＩＸ・・・に対応するそれぞれのデータ線ＤＬに流出する。さらに、データ線ＤＬに流出した信号電荷は、データ線ＤＬに接続された読み出し回路４によってその電荷量が読み出される。このように、走査駆動器３が各走査線ＧＬ・・・に順次ハイレベルの電圧を出力し、読み出し回路４が全ての画素電極３３に対応する信号電荷、即ちデジタル信号を読み出す。このようにして、１枚のデジタル画像データの読み出しが行われる。

また、画像センサ１が部分読み出しモードで動作しているときには、視野外の領域１０２にある画素ＰＩＸに接続された複数本の走査線ＧＬには、１枚のデジタル画像データの読み出しが行われる前あるいは後の期間に、走査駆動器３から、画素ＰＩＸのＴＦＴをオン状態とする信号（この場合にはハイレベルの電圧）が出力される。したがって、走査駆動器３から視野外の領域１０２に存在する複数行の画素ＰＩＸに設けられたＴＦＴのゲートに対してオン信号が出力される。これにより、上記複数本の走査線ＧＬに接続されている全ての画素ＰＩＸ・・・の各蓄積容量Ｃ・・・に保持されている信号電荷が、各画素ＰＩＸ・・・に対応するそれぞれのデータ線ＤＬに流出する。このとき、読み出し回路４は、電荷量の読み出しを行わず、各蓄積容量Ｃ・・・に保持されている信号電荷を放電させる動作を行う。その結果、視野外の領域１０２にある画素ＰＩＸ・・・が初期化される。

次に、画像センサ１に用いられる読み出し回路４について、図３に基づいて説明する。図３は、信号電荷がデジタルデータとして出力されるまでの１入力対応の読み出し回路４のブロック図である。読み出し回路４は、電荷感応増幅器（Charge Sensitive Amplifier；以下、「ＣＳＡ」と略記する）４１、主増幅器（Main Amplifier；以下、「ＭＡ」と略記する）４２、サンプルホールド回路（Sample-and-Hold Circuit；以下、「Ｓ／Ｈ」と記す）４３、マルチプレクサ４４、アナログデジタル変換器（Analog-to-Digital Converter；以下、「ＡＤＣ」と記す）４５、およびラッチ回路（Latch Circuit；以下、「ＬＣ」と略記する）４６がこの順で直列に接続された構成である。ここで、図３に示す読み出し回路４は、多数集積されていて、ＬＳＩ（Large Scale Integrated circuit；大規模集積回路）を構成している。

また、画像センサ１には、制御回路５が設けられている。制御回路５は、ＣＳＡ４１、ＭＡ４２、およびＳ／Ｈ４３を制御するものであり、制御信号Ｃ＿ＣＳＡをＣＳＡ４１に、制御信号Ｃ＿ＭＡをＭＡ４２に、制御信号Ｃ＿ＳＨをＳ／Ｈ４３にそれぞれ供給する。これら制御信号については後述する。

ここで、読み出し回路４の読み出し動作について説明する。まず、ＣＳＡ４１が、データ線ＤＬから入力した信号電荷を読み出し、電圧を出力する。そして、ＣＳＡ４１から出力された電圧は、必要に応じてＭＡ４２で増幅され、Ｓ／Ｈ４３にて標本化（サンプリング）されると共にデータ電圧として保持される。保持されたデータ電圧は、マルチプレクサ４４を介してＡＤＣ４５に入力され、デジタル信号に変換される。変換されたデジタル信号は、ＬＣ４６にて保持された後、出力端子ＯＵＴから外部に出力される。

なお、マルチプレクサ４４は、１つのＡＤＣ４５に対して複数の入力端子ＩＮを割り当てる（すなわち、複数のデータラインＤＬ、複数のＣＳＡ４１、複数のＭＡ４２、および複数のＳ／Ｈ４３を割り当てる）ことでＡＤＣ４５の数を削減するために用いるものであり、読み出し回路４に必須の要素ではない。したがって、例えば各入力端子ＩＮに１対１で対応する数のＡＤＣ４５を設ける場合、マルチプレクサ４４は不要である。

次に、ＣＳＡ４１の基本的な構造について、図４の回路図に基づいて説明する。ＣＳＡ４１は、信号電荷の電荷量を電圧として読み出すための回路であり、演算増幅器４１ａ、帰還容量Ｃｆ、および初期化スイッチ（リセットスイッチ）ＣＳＡ＿ＳＷから構成される。演算増幅器４１ａの反転入力端子と出力端子とは、帰還容量Ｃｆを介して接続されており、負帰還回路を構成している。また、帰還容量Ｃｆと並列に初期化スイッチＣＳＡ＿ＳＷが接続されており、帰還容量Ｃｆに蓄積された電荷を放電してリセット（初期化）することができる。さらに、演算増幅器４１ａの非反転入力は、基準電位Ｖｒｅｆ（ＧＮＤ＝０）である基準電源Ｖｒｅｆ（この場合にはグラウンドＧＮＤ）に接続されている。演算増幅器４１ａの反転入力には、データ線ＤＬが接続されている。なお、ここでは基準電位ＶｒｅｆをＧＮＤとしているが、特にＧＮＤに限定されるものではない。

さらに、ＣＳＡ４１の読み出し動作を図５および図６に基づいて説明する。図５は、１画素あたりのＰＩＸ（ＴＦＴ含む）、蓄積容量Ｃ、およびＣＳＡ４１の等価回路図である。図６は、読み出し動作のタイミングチャート（Ｃ＿ＧＬおよびＣ＿ＣＳＡの電位）およびＣＳＡ４１の出力電位を表している。なお、図５で、ＣＤＬおよびＲＤＬは、それぞれデータ線ＤＬの容量および抵抗を表す。また、図５および６で、Ｃ＿ＧＬは、走査駆動器３から走査線ＧＬに出力される信号であり、当該走査線ＧＬの電位がハイとなるタイミングを表す。信号Ｃ＿ＧＬの電位がハイとなる期間に、ＴＦＴはオンとなる。信号Ｃ＿ＧＬは、その電位がハイである期間に、ＴＦＴをオンとするオン信号として機能する。Ｃ＿ＣＳＡは、ＣＳＡ４１の初期化スイッチＣＳＡ＿ＳＷの制御信号である。該制御信号Ｃ＿ＣＳＡがハイのときに、該初期化スイッチＣＳＡ＿ＳＷがオンとなり、ＣＳＡ４１は初期化される。

読み出し動作は、まず、制御信号Ｃ＿ＣＳＡがハイとなり、初期化スイッチＣＳＡ＿ＳＷがオンになることで、開始される。初期化スイッチＣＳＡ＿ＳＷは、所定期間、オン状態に保持される。これにより、それ以前の動作で帰還容量Ｃｆに蓄積されていた電荷が放電され、ＣＳＡ４１の出力電位は、基準電位Ｖｒｅｆ、すなわちＧＮＤとなる。したがって、ＣＳＡ４１は初期化された状態となる。その後、制御信号Ｃ＿ＣＳＡがローとなり、初期化スイッチＣＳＡ＿ＳＷがオフになる。

この後、図６のＣ＿ＧＬに示すように、走査駆動器３から走査線ＤＬに対して、信号Ｃ＿ＧＬとしてハイレベルの電圧（オン信号）が出力され、これにより、ＴＦＴがオンになる。ＴＦＴがオンになると、蓄積容量Ｃに蓄積されていた信号電荷（−Ｑ）がデータ線ＤＬに流出する。そして、演算増幅器４１ａは、データ線ＤＬに流出した信号電荷（−Ｑ）が帰還容量Ｃｆの入力側の電極（演算増幅器４１ａの反転入力と接続されている電極）に集まるよう動作する。その結果、帰還容量Ｃｆの出力側の電極（演算増幅器４１ａの出力と接続されている電極）には、信号電荷と等量で逆極性の電荷（＋Ｑ）が発生する。したがって、その後にＴＦＴがオフした後の期間（図６のＢ期間；信号Ｃ＿ＧＬがローとなった後、制御信号Ｃ＿ＣＳＡがハイとなるまでの期間）において、ＣＳＡ４１の出力には、信号電荷と等量で逆極性である電荷（＋Ｑ）を帰還容量Ｃｆのキャパシタンス値で割った電位が現れる。ＣＳＡ４１は、このようにして信号電荷を読み出し、電圧として出力することができる。

次に、ＭＡ４２の詳細について説明する。ＭＡ４２は、ＣＳＡ４１の出力電圧が小さい場合に、それ以降の回路が動作するのに十分な大きさの電圧範囲にまで、信号電圧を増幅するために設けられている。なお、一般的なＸ線撮影装置では静止画像撮影（撮影モード）が行われるが、この場合、照射Ｘ線の線量が十分に多い。したがって、画像センサ１を上記Ｘ線撮影装置に用いた場合、検出される電荷量も多く、ＣＳＡ４１から十分大きな信号電圧が出力されるため、ＭＡ４２は必ずしも必要でない。しかし、動画像を得るための透視モードでは、長期間Ｘ線を照射し続ける必要がある。したがって、透視モードでは、Ｘ線の総照射量を抑えるために、撮影モードより２桁〜３桁ほど弱いＸ線が用いられている。具体的には、撮影モードでは、放射線強度が例えば３０μＲ〜３ｍＲ程度のＸ線が照射されるが、透視モードでは、例えば０．１μＲ〜１０ｕＲ程度のＸ線が照射される。これにより、透視モードでは、撮影モードと比べて、検出される信号電荷量が極めて少なく、ＣＳＡ４１は、十分量の信号電圧を出力することができない。そこで、上記透視モードのＸ線撮影装置に用いられる画像センサには、ＭＡ４２が必要となる。なお、図３では、ＭＡ４２を１つのブロックで表しているが、必要な増幅率を得るために２段以上の構成を用いても構わない。

ここで、読み出し回路４における、ＭＡ４２の典型的な回路構成例を図７に示す。この例において、ＭＡ４２は、１つの演算増幅器４２ａと容量（キャパシタ）Ｃ１およびＣ２とから構成される一段の反転増幅器となっている。ＭＡ４２は、初期化スイッチ（リセットスイッチ）ＭＡ＿ＳＷをさらに備えている。演算増幅器４２ａの反転入力端子と出力端子とは、帰還容量Ｃ２を介して接続されており、負帰還回路を構成している。また、帰還容量Ｃ２と並列に初期化スイッチＭＡ＿ＳＷが接続されており、帰還容量Ｃ２に蓄積された電荷を放電してリセット（初期化）することができる。さらに、演算増幅器４２ａの非反転入力は、基準電位Ｖｒｅｆ（ＧＮＤ＝０）である基準電源Ｖｒｅｆ（この場合にはグラウンドＧＮＤ）に接続されている。演算増幅器４１ａの反転入力には、容量Ｃ１を介してＣＳＡ４１が接続されている。容量Ｃ１およびＣ２のキャパシタンスをそれぞれＣ１およびＣ２とすれば、ＭＡ４２の増幅率Ｇは、Ｇ＝−Ｃ１／Ｃ２となる。

次に、信号読み出し手順におけるサンプル・ホールドについて、図８および図９に基づいて説明する。図８は、読み出し回路４におけるＣＳＡ４１およびＭＡ４２の回路構成と、Ｓ／Ｈ４３とを示した回路図である。図９は、図８におけるＣＳＡ４１およびＭＡ４２の出力電圧の変化、走査駆動器３の出力信号Ｃ＿ＧＬ、並びに、ＣＳＡ４１、ＭＡ４２、およびＳ／Ｈ４３のそれぞれに入力される制御信号Ｃ＿ＣＳＡ、Ｃ＿ＭＡ、およびＣ＿ＳＨを示すタイミングチャートである。ここで、Ｓ／Ｈ４３は、その制御信号Ｃ＿ＳＨがハイレベルの期間に、ＭＡ４２の出力電圧を標本化する。そして、Ｓ／Ｈ４３は、制御信号Ｃ＿ＳＨがローレベルになってから次にハイレベルになるまで、その標本化した電圧を保持して出力し続ける回路である。なお、Ｓ／Ｈ４３の回路構成そのものは、本発明とは直接には関係しないため、図ではブロックで表している。

まず、制御信号Ｃ＿ＣＳＡおよびＣ＿ＭＡが同時にハイにされ、ＣＳＡ４１の初期化スイッチ（リセットスイッチ）ＣＳＡ＿ＳＷとＭＡ４２の初期化スイッチ（リセットスイッチ）ＭＡ＿ＳＷとが同時にオンされる。その後、制御信号Ｃ＿ＣＳＡをローにすることによりＣＳＡ４１の初期化スイッチＣＳＡ＿ＳＷを先にオフとして、次に、制御信号Ｃ＿ＭＡをローにすることによりＭＡの初期化スイッチＭＡ＿ＳＷをオフとする（期間Ｐ１）。これで、ＣＳＡ４１とＭＡ４２とが共に初期化される。

その後、走査駆動器３の出力信号Ｃ＿ＧＬがハイになる、すなわちＴＦＴがオン状態になると、ＣＳＡ４１は、データ線ＤＬから入力する信号電荷を電位として読み出し（期間Ｐ２）、信号電圧を出力する（期間Ｐ３）。さらに、この信号電圧は、ＭＡ４２により増幅される。そして、期間Ｐ３内における、Ｓ／Ｈ４３の制御信号Ｃ＿ＳＨがハイである期間（期間Ｐ４）に、ＭＡ４２の出力した信号電圧が、Ｓ／Ｈ回路４３により標本化される。標本化された信号電圧は、次に制御信号Ｃ＿ＳＨがハイレベルの出力になるまで、Ｓ／Ｈ回路４３に保持され、Ｓ／Ｈ回路４３から出力され続ける。その後、Ｓ／Ｈ回路４３に保持されＳ／Ｈ回路４３から出力された信号電圧は、Ｓ／Ｈ４３の後段にあるＡＤＣ４５（図３参照）によりデジタル信号（デジタル画像データ）へと変換される。なお、図９のＴｓの期間（制御信号Ｃ＿ＣＳＡおよびＣ＿ＭＡの電位がローからハイに遷移してから、次に制御信号Ｃ＿ＣＳＡおよびＣ＿ＭＡの電位がローからハイに遷移するまでの期間）が、読み出し動作の１周期である。

〔実施の形態１〕
本発明の一実施形態に係る画像センサについて図１１および図１４（ａ）に基づいて説明すると以下の通りである。なお、本実施形態に係る画像センサは、前項で説明した構成を備え、前項で説明した動作を行うものとする。

前述したように、上記のオフセット画像を生ずる現象は、視野外の領域１０２に存在する画素ＰＩＸの初期化を一括して行うことに起因している。より正確に言えば、隣接行の画素ＰＩＸを同時にオンすることに起因している。したがって、オフセット誤差を発生させないためには、「オンの画素に隣接する画素は常にオフ」の条件を常に保ち続けることが重要となる。

そこで、本実施形態および後述する実施の形態２の画像センサでは、隣接行の画素が同時にオンしないような組み合わせで複数行の画素を同時に初期化（リセット）する。

本実施形態の画像センサでは、図１４（ａ）に示すのと同様に、視野１０１（図１０参照）内の画素６１（全面読み出しモードでは画素６１の全て）に接続された複数本の走査線ＧＬに対して、１本ずつ順次、走査駆動器３から画素ＰＩＸのＴＦＴをオン状態とするオン信号（この場合にはハイレベルの電圧）が出力される。したがって、視野１０１にある画素ＰＩＸは、１行ずつ順次オン状態となる。

そして、本実施形態の画像センサでは、部分読み出しを行うときに、視野外の領域１０２に存在する画素ＰＩＸを１行おきに同時にオンする。すなわち、本実施形態の画像センサでは、部分読み出しを行うときに、視野外の領域１０２に存在する画素ＰＩＸの初期化（リセット）を偶数行と奇数行とに分割して２回で一括して行う。

より詳細には、視野外の領域１０２に存在する１行目、３行目、５行目、７行目、・・・の画素ＰＩＸを同時にオンすることで、これらの画素ＰＩＸを初期化する（このとき、２行目、４行目、６行目、８行目、・・・の画素ＰＩＸはオフにする）。視野外の領域１０２に存在する１行目、３行目、５行目、７行目、・・・の画素ＰＩＸをオフにしてから所定時間経過後に、視野外の領域１０２に存在する２行目、４行目、６行目、８行目、・・・の画素ＰＩＸを同時にオンすることで、これらの画素ＰＩＸを初期化する（このとき、１行目，３行目、５行目、７行目、・・・の画素ＰＩＸはオフにする）。言い換えると、本実施形態の画像センサでは、視野外の領域１０２に存在する複数行の画素ＰＩＸの初期化（走査駆動器３が画素ＰＩＸをオン状態とすることで画素ＰＩＸを初期化する処理）を、視野外の領域１０２に存在する複数の奇数行目の画素ＰＩＸを同時にオン状態とする第１の初期化と、視野外の領域１０２に存在する複数の偶数行目の画素ＰＩＸを同時にオン状態とする第２の初期化とに分けて行うようになっている。

この初期化方法は、走査駆動器３が、ＴＦＴをオン状態とするオン信号の出力を、視野外の領域１０２に存在する複数の奇数行目の画素ＰＩＸに設けられたＴＦＴに対して同時にオン信号を出力する第１の信号出力と、視野外の領域１０２に存在する複数の偶数行目の画素ＰＩＸに設けられたＴＦＴに対して同時にオン信号を出力する第２の信号出力とに分けて行うことによって実現できる。すなわち、走査駆動器３が、視野外の領域１０２に存在する画素ＰＩＸの初期化を行う期間に、例えば図１１に示すタイミングでＧＬ（ｊ）の電位（走査駆動器３の出力電圧）を変化させることによって、上記初期化方法を実現できる。図１１の例では、ハイレベルの期間における走査線ＧＬ（ｊ）の電位が、オン信号に対応する。なお、ローレベルの期間における走査線ＧＬ（ｊ）の電位が、オン信号に対応していてもよい。

以上のようにして、本実施形態の画像センサでは、視野外の領域１０２に存在する画素ＰＩＸの初期化を複数回（２回以上）に分けて行い、各回の初期化において、隣接行の画素ＰＩＸが同時にオンしないような組み合わせで複数行の画素ＰＩＸを同時にオンする（複数行の画素ＰＩＸに設けられたＴＦＴのゲートに対して同時に走査駆動器３からオン信号を供給する）。

このように画像センサを駆動することにより、視野外の領域１０２においてオン状態となっている画素ＰＩＸの行に隣接する行の画素ＰＩＸは、必ずオフ状態となる。それゆえ、視野外の領域１０２での引き込み電圧、すなわち画素ＰＩＸがオンのときに画素電極５６に電荷が注入されることによって起こる電圧の変化量は、式（１）で表される電位となり、視野１０１での引き込み電圧と等しくなる。すなわち、視野外の領域１０２にあるオフ状態の画素ＰＩＸに注入される引き込み電荷は、視野１０１にあるオフ状態の画素に注入される電荷と等しくなる。したがって、画素ＰＩＸがオフの状態で、視野１０１の領域が広がる方向に変更されて、視野外の領域１０２にある画素ＰＩＸが視野１０１内に移ったとしても、その画素ＰＩＸに注入された引き込み電荷は、オンになったときにうち消される。それゆえ、画素電極５６の電位が基準電位Ｖｒｅｆに戻り、オフセット誤差が生じない。その結果、読み出し回路４で検出される電荷量がオフセット誤差を含まない正確な値となる。したがって、本実施形態の画像センサは、視野外の領域１０２から新たに視野１０１内に移った部分においても、正確な画像を取得することができる。

また、本実施形態の構成では、２回の初期化によって視野外の領域１０２に存在する画素ＰＩＸの全てを初期化することができるので、視野外の領域１０２に存在する画素ＰＩＸを、視野１０１と同様に１行ずつ順次オンする場合と比較して、初期化に要する時間を短縮することができる。したがって、画像の読み取りを高速化することができる。

なお、上記の説明では、奇数行目の画素ＰＩＸをオン状態とした後、偶数行目の画素ＰＩＸをオン状態としていたが、偶数行目の画素ＰＩＸをオン状態とした後、奇数行目の画素ＰＩＸをオン状態としてもよい。

〔実施の形態２〕
本発明の他の実施形態に係る画像センサについて図１２および図１４（ａ）に基づいて説明すると以下の通りである。なお、本実施形態に係る画像センサは、〔画像センサの基本の説明〕の項で説明した構成を備え、〔画像センサの基本の説明〕の項で説明した動作を行うものとする。

本実施形態の画像センサでは、実施の形態１と同様に、視野１０１（図１０参照）内の画素６１（全面読み出しモードでは画素６１の全て）に接続された複数本の走査線ＧＬに対して、１本ずつ順次、走査駆動器３から画素ＰＩＸのＴＦＴをオン状態とするオン信号（この場合にはハイレベルの電圧）が出力される。したがって、視野１０１にある画素ＰＩＸは、１行ずつ順次オン状態となる。

そして、本実施形態の画像センサでは、部分読み出しを行うときに、視野外の領域１０２に存在する画素ＰＩＸを２行おきに同時にオンする。

より詳細には、視野外の領域１０２に存在する１行目、４行目、７行目、・・・の画素ＰＩＸを同時にオンすることで、これらの画素ＰＩＸを初期化する（このとき、他の画素ＰＩＸはオフにする）。視野外の領域１０２に存在する１行目、４行目、７行目、・・・の画素ＰＩＸをオフにしてから所定時間経過後に、視野外の領域１０２に存在する２行目、５行目、８行目、・・・の画素ＰＩＸを同時にオンすることで、これらの画素ＰＩＸを初期化する（このとき、他の画素ＰＩＸはオフにする）。視野外の領域１０２に存在する２行目、５行目、８行目、・・・の画素ＰＩＸをオフにしてから所定時間経過後に、視野外の領域１０２に存在する３行目、６行目、９行目、・・・の画素ＰＩＸを同時にオンすることで、これらの画素ＰＩＸを初期化する（このとき、他の画素ＰＩＸはオフにする）。言い換えると、本実施形態の画像センサでは、視野外の領域１０２に存在する複数行の画素ＰＩＸの初期化を、視野外の領域１０２に存在する複数の（３ｎ−２）行目（ｎは自然数）の画素ＰＩＸを同時にオン状態とする第１の初期化と、視野外の領域１０２に存在する複数の（３ｎ−１）行目の画素ＰＩＸを同時にオン状態とする第２の初期化と、視野外の領域１０２に存在する複数の３ｎ行目の画素ＰＩＸを同時にオン状態とする第３の初期化とに分けて行うようになっている。

この初期化方法は、例えば、走査駆動器３が、視野外の領域１０２に存在する画素ＰＩＸの初期化を行う期間に、例えば図１２に示すタイミングでＧＬ（ｊ）の電位を変化させることによって、上記初期化方法を実現できる。図１２の例では、ハイレベルの期間における走査線ＧＬ（ｊ）の電位が、オン信号に対応する。なお、ローレベルの期間における走査線ＧＬ（ｊ）の電位が、オン信号に対応していてもよい。

以上のようにして、本実施形態の画像センサでは、実施の形態１と同様に、視野外の領域１０２に存在する隣接行の画素ＰＩＸが同時にオンしないような組み合わせで複数行の画素ＰＩＸを同時にオンすることができる。

その結果、本実施形態の画像センサは、視野外の領域１０２から新たに視野１０１内に移った部分においても、正確な画像を取得することができる。

また、本実施形態の構成では、３回の初期化によって視野外の領域１０２に存在する画素ＰＩＸの全てを初期化することができるので、視野外の領域１０２に存在する画素ＰＩＸを、視野１０１と同様に１行ずつ順次オンする場合と比較して、初期化に要する時間を短縮することができる。したがって、画像の読み取りを高速化することができる。ただし、実施の形態１の方が、画像の読み取りをより高速化することができる。

なお、上記３回の初期化の順序は、図１２に示す順序に限られるものではなく、任意に入れ替え可能である。

また、実施の形態１および２と同様に、視野外の画素の初期化を隣接行が同時にオンしないような組み合わせで、複数回（２回以上）に分けて行うものであれば、種々の変形が可能であり、実施の形態１および２と同様に正確な画像を取得することができる。例えば、１行目、５行目、９行目、・・・の画素の組、２行目、６行目、１０行目、・・・の画素の組、３行目、７行目、１１行目、・・・の画素の組、４行目、８行目、１２行目、・・・の画素の組をそれぞれ同時にオンすることで初期化を行う構成が考えられる。

〔実施の形態３〕
本発明のさらに他の実施形態に係る画像センサについて図１３に基づいて説明すると以下の通りである。なお、本実施形態に係る画像センサは、〔画像センサの基本の説明〕の項で説明した構成を備え、〔画像センサの基本の説明〕の項で説明した動作を行うものとする。

実施の形態１および２の画像センサでは、視野１０１では画素ＰＩＸが１行ずつ順次オン状態とされる構成（１×１モード）であり、視野外の領域１０２では、隣接する行の画素ＰＩＸが同時にオンしないように初期化を行う構成となっている。

しかしながら、本発明の画像センサは、画素ＰＩＸの行が隣接する所定数の行（例えば２行）ずつで組をなしており、視野１０１では各組の画素ＰＩＸが順次オン状態とされる構成である場合には、走査線ＧＬが隣接するもの同士で所定本数（例えば２本）ずつで組をなしており、隣接する組が同時にオンしない構成であってもよい。すなわち、本発明の画像センサは、視野外の領域１０２に存在する画素ＰＩＸが所定行数ずつで組を形成し、視野外の領域１０２に存在する複数行の画素ＰＩＸの初期化を、互いに隣接しない複数の組に含まれる画素ＰＩＸを同時にオン状態とする第１の初期化と、他の組に含まれる画素ＰＩＸを同時にオン状態とする第２の初期化とに分けて行うものであってもよい。

このような構成の画像センサの一例を図１３に基づいて説明する。

本実施形態の画像センサは、画素ＰＩＸの行が隣接する２行ずつで組をなしており、視野１０１では各組の画素ＰＩＸが順次オン状態とされる構成（２×２モード）である。すなわち、視野１０１（図１０参照）内の画素６１（全面読み出しモードでは画素６１の全て）に接続された複数本の走査線ＧＬに対して、２本ずつ順次、走査駆動器３から画素ＰＩＸのＴＦＴをオン状態とするオン信号（この場合にはハイレベルの電圧）が出力される。したがって、視野１０１にある画素ＰＩＸは、２行ずつ順次オン状態となる。

そして、視野外の領域１０２では、画素ＰＩＸを２行飛ばしで初期化した後、飛ばした行の画素ＰＩＸを初期化するようになっている。画像センサは、視野外の領域１０２に存在する画素ＰＩＸが２行ずつで組を形成し、視野外の領域１０２に存在する複数行の画素ＰＩＸの初期化を、奇数番目の組に含まれる画素ＰＩＸを同時にオン状態とする第１の初期化と、偶数番目の組に含まれる画素ＰＩＸを同時にオン状態とする第２の初期化とに分けて行う。より詳細には、まず、１行目、２行目、５行目、６行目、９行目、１０行目、・・・の画素ＰＩＸを一括してオンとして初期化し、次に、３行目、４行目、７行目、８行目、１１行目、１２行目、・・・を一括してオンとして初期化する。こうすることで、視野外の領域１０２においてオン状態となっている１組の画素ＰＩＸの行に隣接する１組の画素ＰＩＸは、必ずオフ状態となる。それゆえ、視野外の領域１０２での引き込み電圧、すなわち画素ＰＩＸがオンのときに画素電極５６に電荷が注入されることによって起こる電圧の変化量は、視野１０１での引き込み電圧と等しくなる。したがって、画素ＰＩＸがオフの状態で、視野１０１の領域が広がる方向に変更されて、視野外の領域１０２にある画素ＰＩＸが視野１０１内に移ったとしても、その画素ＰＩＸに注入された引き込み電荷は、オンになったときにうち消され、オフセット誤差が生じない。その結果、本実施形態の画像センサは、視野外の領域１０２から新たに視野１０１内に移った部分においても、正確な画像を取得することができる。

また、上記構成では、視野１０１で画素ＰＩＸが２行ずつ順次オン状態とされる構成（２×２モード）であったが、視野１０１で画素ＰＩＸが１行ずつ順次オン状態とされる構成（１×１モード）であってもよい。この場合、１つの組を形成する複数の行（この場合には２行）の間ではオフセット誤差が発生するが、隣接する組の間ではオフセット誤差が発生しない。そのため、オフセット誤差を低減することができる。ただし、１×１モードの場合、実施の形態１または２の方が、オフセット誤差の発生を防止できるので、より好ましい。

本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。

例えば、上述の説明では、画像センサがＸ線センサの場合について説明したが、本発明に係る画像センサは、電磁波の画像を検出できるものであれば、これに限るものではなく、ＣＣＤ型撮像デバイスやＭＯＳ型撮像デバイス等の可視光画像センサ、赤外線センサ等であってもよい。

なお、本発明は、以下のようにも表現できる。

（１）２次元画像検出器を用いた撮像における該２次元画像検出器の制御方法であって、２次元画像検出器の一部の領域の画像を取得する態様において、該画像取得領域外の画素に充電された画素を放電させる際には、複数の行を同時に放電させると共に、該同時に放電させる行は互いに隣接しないように制御することを特徴とする、制御方法。

（２）視野外の画素の初期化を隣接行が同時にオンしないような組み合わせで、複数回（２回以上）に分けて行うことを特徴とする、Ｘ線センサにおける視野外画素の初期化方法。

（３）上記（２）の方法において、組み合わせが（１，３，５・・・）と（２，４，６・・・）である方法。

（４）上記（２）の方法において、組み合わせが（１，４，７・・・）、（２，５，８・・・）、（３，６，９・・・）である方法。

本発明は、正確な画像を連続して高速で取得可能な、Ｘ線センサ、ＣＣＤ(Charge Coupled Device)型撮像デバイス、ＭＯＳ(Metal Oxide Semiconductor)型撮像デバイス等の画像センサの製造および使用（駆動方法）、並びに、該画像センサに用いられる走査駆動器の製造に利用することができる。本発明は、特に、ＴＦＴ（薄膜トランジスタ）アレイを用い、かつ、透視モード（動画撮像）が可能なＸ線撮像装置に有用である。

本発明の実施の一形態に係る画像センサの構成を示す斜視図である。 上記画素センサにおける画素の構造を示す断面図である。 上記画素センサにおける読み出し回路の全体の構成を示すブロック図である。 上記読み出し回路における電荷感応増幅器の構成を示す回路図である。 上記読み出し回路における電荷感応増幅器の構成を示すブロック図である。 読み出し動作時の制御信号と電荷感応増幅器の出力電圧を示すタイミングチャートである。 上記読み出し回路における主増幅器の構成を示す回路図である。 上記読み出し回路における電荷感応増幅器、主増幅器、およびサンプルホールド回路の構成を示す回路図である。 上記読み出し回路における電荷感応増幅器、主増幅器、およびサンプルホールド回路の制御信号の変化と、電荷感応増幅器および主増幅器の出力電圧との変化と、走査駆動器３の出力電圧の変化とを示すタイミングチャートである。 画像センサの部分読み出しモードを説明するための図であり、上記画素センサのＸ線検出領域を示す平面図である。 本発明の実施の一形態に係る画像センサにおける走査線の電位変化を示すタイミングチャートである。 本発明の他の実施の形態に係る画像センサにおける走査線の電位変化を示すタイミングチャートである。 本発明のさらに他の実施の形態に係る画像センサにおける走査線の電位変化を示すタイミングチャートである。 従来の画像センサにおける走査線の電位変化を示すタイミングチャートであり、（ａ）は視野内の走査線の電位変化、（ｂ）は視野外の走査線の電位変化を示す。 従来の画像センサにおける画素の構成を示す図であり、（ａ）は画素周辺の構成を示す模式図であり、（ｂ）は、画素の等価回路を示す回路図である。 視野内の画素の等価回路において、ＴＦＴをオンした後でオフにしたときの、ＴＦＴがオフになる時点の前後での電荷の遷移関係を示す図であり、（ａ）はＴＦＴをオンとして十分に時間が経過した後の等価回路の状態を示し、（ｂ）はＴＦＴをオフとして十分に時間が経過した後の等価回路の状態を示す。 従来の画像センサにおける視野外の画素の等価回路において、ＴＦＴをオンした後でオフにしたときの、ＴＦＴがオフになる時点の前後での電荷の遷移関係を示す図であり、（ａ）はＴＦＴをオンとして十分に時間が経過した後の等価回路の状態を示し、（ｂ）はＴＦＴをオフとして十分に時間が経過した後の等価回路の状態を示す。 従来の画像センサにおいて、画素が視野内または視野外にある状態が維持されているときの、画素電極の電位の変化を示すタイミングチャートである。 従来の画像センサにおいて、視野外にある画素が視野内に移ったときの、画素電極の電位の変化を示すタイミングチャートである。 従来の画像センサの構成を示す斜視図である。 従来の画素センサにおける画素の構造を示す断面図である。

符号の説明

１ 画像センサ
３ 走査駆動器（選択手段）
４ 読み出し回路
ＧＬ 走査線（選択手段）
ＳＷ スイッチ素子（スイッチング素子）

Claims (8)

1. 入射する電磁波に対応した信号電荷を出力するための行列状に配された複数の画素と、特定の画素をオン状態にさせてその特定の画素から信号電荷を出力させるための選択手段とを備え、画像の読み取り範囲が変更可能である画像センサにおいて、
   上記選択手段が、画像の読み取り範囲外に存在する複数行の画素をオン状態とすることでそれらの画素を初期化するものであり、
   上記選択手段が、上記初期化を、画像の読み取り範囲外に存在する複数行の一部である複数行の画素を同時にオン状態とする第１の初期化と、画像の読み取り範囲外に存在する残りの行の画素をオン状態とする他の初期化とに分けて行うようになっていることを特徴とする画像センサ。
2. 上記第１の初期化によって同時にオン状態とされる複数行の画素が、互いに隣接しない複数行に含まれる画素であることを特徴とする請求項１記載の画像センサ。
3. 上記選択手段が、上記初期化を、画像の読み取り範囲外に存在する複数の奇数行目の画素を同時にオン状態とする第１の初期化と、画像の読み取り範囲外に存在する複数の偶数行目の画素を同時にオン状態とする第２の初期化とに分けて行うようになっていることを特徴とする請求項２記載の画像センサ。
4. 上記選択手段が、上記初期化を、画像の読み取り範囲外に存在する複数の（３ｎ−２）行目（ｎは自然数）の画素を同時にオン状態とする第１の初期化と、画像の読み取り範囲外に存在する複数の（３ｎ−１）行目の画素を同時にオン状態とする第２の初期化と、画像の読み取り範囲外に存在する複数の３ｎ行目の画素を同時にオン状態とする第３の初期化とに分けて行うようになっていることを特徴とする請求項２記載の画像センサ。
5. 画像の読み取り範囲外に存在する複数行の画素が、所定行数ずつで組をなしており、
   上記第１の初期化によって同時にオン状態とされる複数行の画素が、互いに隣接しない複数の組に含まれる画素であることを特徴とする請求項１記載の画像センサ。
6. 上記電磁波は、Ｘ線であることを特徴とする請求項１ないし５のいずれか１項に記載の画像センサ。
7. 入射する電磁波に対応した信号電荷を出力するための行列状に配された複数の画素と、各画素のオン／オフを制御するために各画素に設けられた複数のスイッチング素子と、上記複数のスイッチング素子の制御端子に接続された複数の走査線とを備え、画像の読み取り範囲が変更可能である画像センサに使用され、特定の画素から信号電荷を出力させるために、その特定の画素に設けられたスイッチング素子の制御端子に対して走査線を介してそのスイッチング素子をオン状態にさせるオン信号を出力する走査駆動器において、
   画像の読み取り範囲外に存在する複数行の画素に設けられたスイッチング素子の制御端子に対してオン信号を出力することでそれらの画素を初期化するようになっており、かつ、
   上記オン信号の出力を、画像の読み取り範囲外に存在する複数行の一部である複数行の画素に設けられたスイッチング素子の制御端子に対して同時にオン信号を出力する第１の信号出力と、画像の読み取り範囲外に存在する残りの行の画素に設けられたスイッチング素子の制御端子に対して同時にオン信号を出力する第２の信号出力とに分けて行うようになっていることを特徴とする走査駆動器。
8. 入射する電磁波に対応した信号電荷を出力するための行列状に配された複数の画素を備え、画像の読み取り範囲が変更可能である画像センサに対し、特定の画素をオン状態にさせてその特定の画素から信号電荷を出力させる、画像センサの駆動方法であって、
   画像の読み取り範囲外に存在する複数行の一部である複数行の画素を同時にオン状態とすることでそれらの画素を初期化する第１ステップと、
   画像の読み取り範囲外に存在する残りの行の画素をオン状態とすることでそれらの画素を初期化する第２ステップとを含むことを特徴とする駆動方法。

Images