JP4313860B2 - 欠陥画素補正装置及び欠陥画素補正方法 - Google Patents
欠陥画素補正装置及び欠陥画素補正方法 Download PDFInfo
- Publication number
- JP4313860B2 JP4313860B2 JP18608898A JP18608898A JP4313860B2 JP 4313860 B2 JP4313860 B2 JP 4313860B2 JP 18608898 A JP18608898 A JP 18608898A JP 18608898 A JP18608898 A JP 18608898A JP 4313860 B2 JP4313860 B2 JP 4313860B2
- Authority
- JP
- Japan
- Prior art keywords
- position information
- storage means
- correction
- pixel
- defective
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の属する技術分野】
本発明は、CCDカメラの固体撮像素子中の欠陥画素を検出し、この欠陥画素に対応する表示画面上での画素を正常な画素に補正するのに用いて好適な欠陥画素補正装置及び欠陥画素補正方法に関する。
【0002】
【従来の技術】
CCDカメラにおいては、レンズを通して入射した外光は、多数の受光素子(いわゆるセンサ)を平面内にマトリックス状に配列して形成された固体撮像素子で受光される。各受光素子(センサ)は、夫々の位置座標における受光量に応じた大きさのアナログ電気信号を出力する。
固体撮像素子の各受光素子の出力は走査されて一つずつ順次A/D変換器でディジタル信号に変換された後に信号処理回路へ供給される。信号処理回路は、ディジタル信号を表示信号に変換し表示器に供給する。その結果、表示器の画面には、センサマトリックスと1対1で対応する画素により画像が表示されることになる。
【0003】
ところが、固体撮像素子を構成する多数の画素の中には、所定のレベルの電気信号を発生しない欠陥品が含まれることが確率的に避けられず、このような画素に対応する表示画面上の画素は正常の輝度を持たない所謂欠陥画素となる。
欠陥画素には、白点の欠陥画素と呼ばれるものと黒点の欠陥画素と呼ばれるものとがある。白点の欠陥画素は、入射光量に対して所定以上の大きさの電気信号を出力する欠陥CCDによるものであり、正常な画素より輝度が強く明るくなり、所謂白点とよばれている。また、黒点の欠陥画素は、入射光量に対して所定以下の大きさの電気信号を出力によるものであり、正常な画素より輝度が弱く暗くなる。
【0004】
従来、欠陥画素を持つCCDをできるだけ無くすための製造上の対策は取られているが、それでも欠陥画素を持つCCDがある場合に備えて、CCDカメラの固体撮像素子と信号処理回路との間に、欠陥画素の検出とその補正とを行うための欠陥画素補正回路が設けられており、これは一般にIC化されている。
【0005】
従来の欠陥画素補正用ICを揃えたCCDカメラにおいては、欠陥画素の検出動作は次のように行われる。即ち、CCD固体撮像素子を構成する多数のセンサの中の欠陥画素のアドレスに関する情報を揮発性メモリ内に記憶しておき、撮像時に上記情報を上記揮発性メモリから欠陥画素の信号を補正する補正手段に設けられた揮発性メモリとしてのRAMに記憶する。
また、撮像時における上記欠陥画素の補正動作は次のように行われる。即ち、検出時に上記揮発性メモリであるRAMに記憶したアドレスと一致するアドレスを持つセンサの出力を近傍の正常な画素の出力と置き換えることにより補正する。
【0006】
【発明が解決しようとする課題】
しかしながら、上記従来の欠陥画素補正用ICの上記RAMの揮発性メモリは、補正すべき欠陥画素の数に比例するRAM容量を必要とするため、製造上の問題点及びメモリ容量等の問題点及びコストの面でも問題があった。更に、欠陥画素補正用ICの上記RAMをIC内に持つ場合、欠陥画素を補正できる数は、欠陥画素補正用ICのRAM容量で制限されるという問題があった。
そこで、欠陥画素補正用ICのRAMメモリを、補正すべき欠陥画素の数に比較して少ない数の欠陥画素のアドレスしか記憶できない容量で構成し、RAMメモリに記憶したアドレスの欠陥画素の補正が済んだら、このRAMメモリに記憶したアドレスを別の欠陥画素のアドレスに更新するという方法を取ることが考えられる。
しかしながら、欠陥画素の補正処理が早く、RAMのアドレスの更新処理が間に合わないと、欠陥画素の補正が中断されてしまうおそれがある。
【0007】
従って、本発明は、上記従来の欠陥画素補正システムの問題点を解消し、少ないメモリ構成であっても、メモリ内の欠陥画素のアドレスを早めに更新することで、欠陥画素補正の中断が生じにくいCCD固体撮像素子の欠陥画素補正システムを提供できるようにすることを目的としている。
また、本発明は、上記従来の欠陥画素補正システムの問題点を解消し、少ないメモリ構成であるために欠陥画素のアドレス更新が間に合わないときに、画像の読み出しを一時停止させるための画像メモリを設けることで、欠陥画素補正の中断が生じにくいCCD固体撮像素子の欠陥画素補正システムを提供できるようにすることを目的としている。
さらに、本発明は、上記従来の欠陥画素補正システムの問題点を解消し、少ないメモリ構成であるために欠陥画素のアドレス更新が間に合わないときは、制御状態によっては、欠陥画素を行わなかったり、補正する欠陥画素の数を減らしたりすることによって、欠陥画素補正よりも他の処理を優先するCCD固体撮像素子の欠陥画素補正システムを提供できるようにすることを目的としている。
【0008】
【課題を解決するための手段】
本発明は、画像における欠陥画素の位置情報を記憶する第1の記憶手段と、上記第1の記憶手段から位置情報が転送され、所定個数の位置情報を記憶する第2の記憶手段と、入力される画像信号における画素の位置と上記第2の記憶手段に記憶された位置情報とを比較し、両者が一致したときその画素の信号を補正する補正手段と、上記第2の記憶手段に記憶された位置情報のうち、上記補正手段による補正が済んでいない画素の位置情報の数が所定数以下になると、上記第1の記憶手段から次の位置情報を転送させる制御手段と
を備えたことを特徴とする。
また、本発明は、画像における欠陥画素の位置情報を記憶する第1の記憶手段と、上記第1の記憶手段から位置情報が転送され、所定個数の位置情報を記憶する第2の記憶手段と、入力される画像信号における画素の位置と上記第2の記憶手段に記憶された位置情報とを比較し、両者が一致したときその画素の信号を補正する補正手段と、上記第2の記憶手段に記憶された位置情報のうち、上記補正手段による補正が済んでいない画素の位置情報の数を所定のタイミングで検出し、位置情報の数が減ずると、上記第1の記憶手段から次の位置情報を転送させる制御手段とを備えたことを特徴とする。
また、本発明は、画像における欠陥画素の位置情報を記憶する第1の記憶手段と、上記第1の記憶手段から位置情報が転送され、所定個数の位置情報を記憶する第2の記憶手段と、入力される画像信号を記憶する画像記憶手段と、上記画像記憶手段から読み出した画像信号における画素の位置と上記第2の記憶手段に記憶された位置情報とを比較し、両者が一致したときその画素の信号を補正する補正手段と、上記第2の記憶手段に記憶した位置情報の上記比較のために使用した状態に応じて上記第1の記憶手段から次の位置情報を転送させる制御手段とを備え、上記制御手段は、上記補正手段による補正に対して上記転送が間に合わないとき、上記画像記憶手段からの読み出しを停止させることを特徴とする。
また、本発明は、画像における欠陥画素の位置情報を記憶する第1の記憶手段と、上記第1の記憶手段から位置情報が転送され、所定個数の位置情報を記憶する第2の記憶手段と、入力される画像信号における画素の位置と上記第2の記憶手段に記憶された位置情報とを比較し、両者が一致したときその画素の信号を補正する補正手段と、上記第2の記憶手段に記憶した位置情報の上記比較のために使用した状態に応じて上記第1の記憶手段から次の位置情報を転送させる制御手段とを備え、上記制御手段は、電子ビューファインダモードである場合において、上記補正手段による補正に対して上記転送が間に合わないとき、上記補正を停止させることを特徴とする。
また、本発明は、画像における欠陥画素の位置情報を記憶する第1の記憶手段と、上記第1の記憶手段から位置情報が転送され、所定個数の位置情報を記憶する第2の記憶手段と、入力される画像信号における画素の位置と上記第2の記憶手段に記憶された位置情報とを比較し、両者が一致したときその画素の信号を補正する補正手段と、上記第2の記憶手段に記憶した位置情報の上記比較のために使用した状態に応じて上記第1の記憶手段から次の位置情報を転送させる制御手段とを備え、上記制御手段は、低画質モードである場合において、上記補正手段による補正に対して上記転送が間に合わないとき、上記補正を停止させることを特徴とする。
また、本発明は、画像における欠陥画素の位置情報を記憶する第1の記憶手段と、上記第1の記憶手段から位置情報が転送され、所定個数の位置情報を記憶する第2の記憶手段と、入力される画像信号における画素の位置と上記第2の記憶手段に記憶された位置情報とを比較し、両者が一致したときその画素の信号を補正する補正手段と、上記第2の記憶手段に記憶した位置情報の上記比較のために使用した状態に応じて上記第1の記憶手段から次の位置情報を転送させる制御手段とを備え、上記制御手段は、電子ビューファインダモードである場合において、上記補正手段による補正に対して上記転送が間に合わないとき、上記補正される欠陥画素数を削減することを特徴とする。
また、本発明は、画像における欠陥画素の位置情報を記憶する第1の記憶手段と、上記第1の記憶手段から位置情報が転送され、所定個数の位置情報を記憶する第2の記憶手段と、入力される画像信号における画素の位置と上記第2の記憶手段に記憶された位置情報とを比較し、両者が一致したときその画素の信号を補正する補正手段と、上記第2の記憶手段に記憶した位置情報の上記比較のために使用した状態に応じて上記第1の記憶手段から次の位置情報を転送させる制御手段とを備え、上記制御手段は、低画質モードである場合において、上記補正手段による補正に対して上記転送が間に合わないとき、上記補正される欠陥画素数を削減することを特徴とする。
【0009】
また、本発明は、欠陥画素補正方法としてもよい。
【0010】
【発明の実施の形態】
本発明に係るCCD固体撮像素子の欠陥画素補正システムの最も望ましい実施の形態は、CCDカメラに適用される。第1の実施の形態によるCCDカメラは、図1に示すように、光学系1と、CCD固体撮像部2と、AGC回路3と、A/D変換器4と、欠陥補正回路5と、欠陥画素検出回路6と、アドレス比較部7と、アドレスカウンタ8と、制御部9と、欠陥アドレスレジスタ10と、マイクロコンピュータ11と、不揮発性メモリに相当するEEPROM12と、欠陥画素補正IC13と、信号処理回路14、バス15、17と、セレクタ18と、マイクロコンピュータ11の制御プログラムを格納した本発明を構成する記憶媒体19とにより構成されている。
【0011】
光学系1は、複数のレンズから構成されており、CCDカメラの被写体からの光を入射しCCD固体撮像部2へ集光する。
CCD固体撮像部2は、光学系1からの出射光に対して直角な平面内に多数のセンサをM行N列のマトリックス状に配列して構成されている。即ち、このセンサマトリックスは撮影画面に相当する。これらのセンサは、夫々への入射光の光量に応じた大きさの電気信号を並列に出力する。
【0012】
CCD固体撮像部2内のセンサの位置は水平アドレスと垂直アドレスとで表される。水平アドレスはセンサが属する水平ライン(行)内での順位X(ただしX=1〜N)であり、垂直アドレスはセンサが属する水平ラインのマトリックス内での順位Y(ただしY=1〜M)である。つまり、各センサの位置はアドレス(X、Y)で表される。
このセンサのアドレス(X、Y)は、また、表示画像の画素マトリックス上での画素の位置と1対1で対応している。
【0013】
CCD固体撮像部2のセンサマトリックスの第1行から第M行までの各行の出力は、図示していない走査回路により順次水平方向に走査され、その結果、各センサの出力信号は周期Tで直列にAGC回路3へ出力されることになる。
AGC回路3は各センサからの出力信号を増幅した後、A/D変換器4へ出力する。A/D変換器4は、AGC回路3からのアナログ信号を段階的レベルからなるディジタル信号に変換して出力する。
【0014】
図1において、アドレス比較部7、アドレスカウンタ8、制御部9、欠陥アドレスレジスタ10からなる実線で囲まれた部分は、欠陥画素検出回路6であり、欠陥補正回路5、欠陥画素検出回路6からなる点線で囲まれた部分は、欠陥画素補正IC13である。
欠陥画素補正IC13の機能は、欠陥画素を近傍の正常な画素により置き換えることにより補正することである。
【0015】
欠陥補正回路5は、A/D変換器4の出力信号を入力すると同時に欠陥画素検出回路6から補正制御信号を入力している。この欠陥補正回路5は、補正制御信号が論理1(“1”)の場合は、A/D変換器4からの入力信号をCCD欠陥画素の近傍の正常な画素の出力信号に置き換えることにより補正を行う。また、この欠陥補正回路5は、補正制御信号が論理0(“0”)の場合は上記補正動作を行わない。
【0016】
アドレスカウンタ8は、水平カウンタと垂直カウンタとからなる。水平カウンタは水平アドレスを計数し、垂直カウンタは垂直アドレスを計数する。垂直カウンタは1〜Mのカウントを繰り返し、垂直カウンタの各カウントmにおいて、水平カウンタは1〜Nのカウントを行うことになる。
【0017】
欠陥アドレスレジスタ10は、複数のレジスタ0〜4(101〜105)で構成され、1つのレジスタには1個の欠陥画素の水平アドレス、垂直アドレスを保持する。即ち、r個のレジスタはr画素分の欠陥画素のアドレスを保持する。
【0018】
アドレス比較部7は、アドレスカウンタ8の出力する水平アドレスと欠陥アドレスレジスタ10の保持する水平アドレスとを比較すると共に、アドレスカウンタ8の出力する垂直アドレスと欠陥アドレスレジスタ10の保持する垂直アドレスとを比較、水平、垂直ともに一致したとき、即ち欠陥画素の時、アドレス比較部7は、欠陥補正回路5に補正制御信号を“1”として出力し、水平、垂直ともに一致しないときは補正制御信号を“0”として出力する。
【0019】
制御部9は、セレクタ18を制御し、検索する欠陥画素を設定する。また、欠陥アドレスレジスタ10に次の画素の検索するアドレスデータがないとき、マイクロコンピュータ11に割込み信号16を“1”として出力する。
マイクロコンピュータ11は、バス17により欠陥アドレスレジスタ10及び制御部9と接続されると共に、バス15により不揮発性メモリであるEEPROM12と接続され、割込み信号16により制御部9と接続されている。
【0020】
このマイクロコンピュータ11は、欠陥画素補正IC13に対して次のような欠陥画素出力機能を行う。
撮像時に、不揮発性メモリであるEEPROM12に記憶されている全欠陥画素情報から、欠陥アドレスレジスタ10のレジスタ数r個の欠陥画素を読出し、欠陥アドレスレジスタ10に書き込む。
EEPROM12は、電源が無い状態でも記憶内容が消滅しない所謂不揮発性RAMである。EEPROM12には、全欠陥画素に関する情報が予め記憶されている。
【0021】
次に、上記構成による欠陥画素補正システムの動作について説明する。
撮像時の補正動作
(1)マイクロコンピュータ11は撮像に先立ち、EEPROM12に記憶されている全欠陥画素に関する情報から、アドレスの先頭から5画素分の欠陥画素に関する情報を欠陥アドレスレジスタ10のレジスタ0(101)、レジスタ1(102)、レジスタ2(103)、レジスタ3(104)、レジスタ4(105)、へ書き込む。
(2)制御部9は、セレクタ18を制御し、レジスタ0(101)を選択し、検索する第1番目の欠陥アドレスをアドレス比較部7に入力する。
【0022】
(3)マイクロコンピュータ11は撮像操作を行う。
入射光は光学系1からCCD固体撮像部2に入射し、センサマトリックスは周期Tで走査される。即ち、周期T毎に1個のセンサの出力がAGC回路3及びA/D変換器4を通じてディジタル信号となって出力され、欠陥補正回路5に入力する。
【0023】
(4)アドレスカウンタ8は、CCD固体撮像部2の走査に同期してセンサマトリックスのアドレスのカウントを行う。
アドレスカウンタ8の水平カウンタは、周期Tでカウントを行い、1〜Nの計数を繰り返し、垂直カウンタは周期Nでカウントを行い、1〜Mの計数を繰り返す。水平カウンタがNとなると、垂直カウンタのカウントは1増加し、水平カウンタは1に戻る。
【0024】
(5)アドレス比較部7は、レジスタ0(101)の出力と、アドレスカウンタ8の水平カウンタ及び垂直カウンタの各カウント値とを比較し、レジスタ0(101)とアドレスカウンタ8のカウント値が一致した時、即ち欠陥画素の時、欠陥補正回路5への補正制御信号を“1”にする。
(6)欠陥補正回路5は、アドレス比較部7からの補正制御信号が“1”、即ち欠陥画素の時、A/D変換器4からの入力信号を欠陥画素の近傍の正常な画素の信号に置き換える。
【0025】
(7)制御部9は、セレクタ18を制御して次のレジスタ1(102)を選択し、検索する第2番目の欠陥画素アドレスをアドレス比較部7に入力する。
(8)順次上記(3)から(6)の動作を行い、次の画素の欠陥補正を行う。
【0026】
(9)制御部9は、レジスタ4(105)の欠陥アドレス補正後、即ち、次の画素の検索アドレスが無くなると、マイクロコンピュータ11への割込み信号16を“1”にする。
セレクタ18を制御してレジスタ0(101)を選択する。
(10)マイクロコンピュータ11は制御部9からの割込み信号16が“1”即ち、欠陥アドレスレジスタ10がすべて使用済みの時、EEPROM12に記憶されている全欠陥画素に関する情報から、次の欠陥画素に関する情報をレジスタ0(101)に書き込む。
(11)以上の操作を、EEPROM12に記憶されている全欠陥画素について欠陥補正が行われるまで繰り返す。
【0027】
次に、第2の実施の形態は、図2に示すように、制御部9はセレクタ18を制御し、検索する欠陥画素を設定する。また、欠陥アドレスレジスタ10の使用状態をUP/DOWNカウンタ91で監視し、カウント値が“0”の値の時、マイクロコンピュータ11に割込み信号16“1”を出力する。
【0028】
(1)撮像前に、EEPROM12に記憶されている全欠陥画素情報から欠陥アドレスレジスタ10のレジスタ数r個の欠陥画素を読出し、欠陥アドレスレジスタ10に書き込む。
(2)撮像時、アドレスカウンタ8は、CCD固体撮像部2の走査に同期してセンサマトリックスのアドレスのカウントを行う。欠陥補正回路5は、アドレスカウンタ8のカウント値が欠陥画素検出回路6に記憶されているアドレスと一致した時、A/D変換器4からの入力信号を欠陥画素の近傍の正常な画素の信号に置き換えて出力することにより、欠陥画素の補正動作を行う。
【0029】
(3)UP/DOWNカウンタ91は、欠陥アドレスレジスタ10へ書き込み信号(WR92)によりカウンタを“+1”し、アドレス比較部7の読み込み信号(RD93)によりカウンタを“−1”し、カウント値が“0”の値の時、マイクロコンピュータ11に割込み信号16を“1”として出力する。
(4)マイクロコンピュータ11は制御部9からの割込み信号16が“1”即ち、欠陥アドレスレジスタ10の未使用レジスタがなくなった時、EEPROM12から、欠陥アドレスレジスタ10のレジスタ0(101)に書き込む。
(5)以上の操作を、EEPROM12に記憶されている全欠陥画素について欠陥補正が行われるまで繰り返す。
【0030】
以上のように、本実施の形態においては、レジスタの位置情報を全て使用してから新たにEEPROMからデータをレジスタに転送するようにしている。
【0031】
第3の実施の形態は、図3に示すように、制御部9はセレクタ18を制御し、検索する欠陥画素を設定する。また、欠陥アドレスレジスタ10の使用状態をUP/DOWNカウンタ91で監視し、カウント値をカウンタ比較部94へ出力する。
比較レジスタ95は、マイクロコンピュータ11により欠陥アドレスレジスタ10のレジスタ数より少ない所定の値を入力され、その値をカウンタ比較部94へ出力する。
カウンタ比較部94は、比較レジスタ95の値とUP/DOWNカウンタ91のカウント値とを比較し、一致した時、即ち、UP/DOWNカウンタ91が所定の値以下になった時、マイクロコンピュータ11に割込み信号16を“1”として出力し、それ以外は“0”を出力する。
【0032】
(1)撮像前に、EEPROM12に記憶されている全欠陥画素情報から欠陥アドレスレジスタ10のレジスタ数r個の欠陥画素を読出し、欠陥アドレスレジスタ10に書き込む。
(2)マイクロコンピュータ11は、比較レジスタ95に欠陥アドレスレジスタ10のレジスタ数より少ない所定の値を入力する。
【0033】
(3)撮像時、アドレスカウンタ8は、CCD固体撮像部2の走査に同期してセンサマトリックスのアドレスのカウントを行う。欠陥補正回路5は、アドレスカウンタ8のカウント値が欠陥画素検出回路6に記憶されているアドレスと一致した時、A/D変換器4からの入力信号を欠陥画素の近傍の正常な画素の信号に置き換えて出力することにより、欠陥画素の補正動作を行う。
【0034】
(4)UP/DOWNカウンタ91は、欠陥アドレスレジスタ10へ書き込み信号(WR92)によりカウンタを“+1”し、アドレス比較部7の読み込み信号(RD93)によりカウンタを“−1”し、カウント値をカウンタ比較部94へ出力する。
(5)カウンタ比較部94は、比較レジスタ95の値とUP/DOWNカウンタ91のカウント値とを比較し、一致した時、即ち、UP/DOWNカウンタ91が所定の値以下になった時、マイクロコンピュータ11に割込み信号16を“1”として出力する。
【0035】
(6)マイクロコンピュータ11は、制御部9からの割込み信号16が“1”即ち、欠陥アドレスレジスタ10の未使用レジスタ数が所定の値以下になった時、UP/DOWNカウンタ91のカウンタ値を読み取り、EEPROM12から、欠陥アドレスレジスタ10の使用済みレジスタに書き込む。
(7)以上の操作を、EEPROM12に記憶されている全欠陥画素の欠陥補正まで繰り返す。
【0036】
以上のように本実施の形態においては、レジスタの使用状態をマイクロコンピュータが監視して、残りが少なくなると割り込み信号を送って次のデータをレジスタに転送するようにしている。これにより、早目にデータが転送されるので、欠陥画素の補正が中断されにくくなる。
【0037】
次に第4の実施の形態を説明する。
第4の実施の形態の構成は、図3と同一構成である。
マイクロコンピュータ11は、所定のタイミング(以下ポーリング)でUP/DOWNカウンタ91のカウント値を読み取り、カウント値が減少している時、EEPROM12から、欠陥アドレスレジスタ10の使用済みレジスタに書き込み処理を行う。
【0038】
(1)撮像前に、EEPROM12に記憶されている全欠陥画素情報から欠陥アドレスレジスタ10のレジスタ数r個の欠陥画素を読出し、欠陥アドレスレジスタ10に書き込む。
(2)マイクロコンピュータ11は、比較レジスタ95に欠陥アドレスレジスタ10のレジスタ数より少ない所定の値を入力する。
【0039】
(3)撮像時、アドレスカウンタ8は、CCD固体撮像部2の走査に同期してセンサマトリックスのアドレスのカウントを行う。欠陥補正回路5は、アドレスカウンタ8のカウント値が欠陥画素検出回路6に記憶されているアドレスと一致した時、A/D変換器4からの入力信号を欠陥画素の近傍の正常な画素の信号に置き換えて出力することにより、欠陥画素の補正動作を行う。
(4)UP/DOWNカウンタ91は、欠陥アドレスレジスタ10へ書き込み信号(WR92)によりカウンタを“+1”し、アドレス比較部7の読み込み信号(RD93)によりカウンタを“−1”し、カウント値をカウンタ比較部94へ出力する。
【0040】
(5)マイクロコンピュータ11は、ポーリングでUP/DOWNカウンタ91のカウント値を読み取り、カウント値が減少している時、即ち、欠陥アドレスレジスタ10が、カウンタ比較部94によって読み出され、レジスタに空きが発生したことを示した時、EEPROM12から欠陥アドレスレジスタ10の使用済みレジスタに書き込み処理を行う。
また、カウント値が減少していない時、即ち、欠陥アドレスレジスタ10が、カウンタ比較部94によって読み出されていなく、レジスタに空きが発生していないことを示した時は、次のポーリングを待つ。
(6)以上の操作を、EEPROM12に記憶されている全欠陥画素について欠陥補正が行われるまで繰り返す。
【0041】
以上のように、本実施の形態においては、マイクロコンピュータがレジスタの使用状態をポーリングにより監視し、レジスタが使用されると直ちに次のデータが転送されるので、補正が中断されにくくなる。
【0042】
次に、第5の実施の形態を説明する。
第5の実施の形態は、図4に示すように、図3に画像メモリ41とカウント停止信号96を追加した構成である。画像メモリ41は、A/D変換器4からの入力信号を記憶するものであり、欠陥画素補正IC13のタイミングで出力される。
【0043】
UP/DOWNカウンタ91は、欠陥アドレスレジスタ10への書き込み信号(WR92)によりカウンタを“+1”し、アドレス比較部7の読み込み信号(RD93)によりカウンタを“−1”し、カウント値をカウンタ比較部94へ出力する。またカウント値が“0”の時、カウント停止信号96をアドレスカウンタ8に“1”として出力し、それ以外は“0”を出力する。
アドレスカウンタ8は、CCD固体撮像部2の走査に同期してセンサマトリックスのアドレスのカウントを行い、UP/DOWNカウンタ91のカウント停止信号96が“1”の時、アドレスカウンタ8のカウントを停止し、それ以外はカウントを停止しない。
【0044】
(1)撮像前に、EEPROM12に記憶されている全欠陥画素情報から欠陥アドレスレジスタ10のレジスタ数r個の欠陥画素を読出し、欠陥アドレスレジスタ10に書き込む。
(2)マイクロコンピュータ11は、比較レジスタ95に欠陥アドレスレジスタ10のレジスタ数より少ない所定の値を入力する。
【0045】
(3)撮像時、アドレスカウンタ8は、CCD固体撮像部2の走査に同期してセンサマトリックスのアドレスのカウントを行う。欠陥補正回路5は、アドレスカウンタ8のカウント値が欠陥画素検出回路6に記憶されているアドレスと一致した時、A/D変換器4からの入力信号を欠陥画素の近傍の正常な画素の信号に置き換えて出力することにより、欠陥画素の補正動作を行う。
(4)UP/DOWNカウンタ91は、欠陥アドレスレジスタ10へ書き込み信号(WR92)によりカウンタを“+1”し、アドレス比較部7の読み込み信号(RD93)によりカウンタを“−1”し、カウント値をカウンタ比較部94へ出力する。また、カウント停止信号96をアドレスカウンタ8に“0”として出力する。
(5)カウンタ比較部94は、比較レジスタ95の値とUP/DOWNカウンタ91のカウント値とを比較し、一致した時、即ち、UP/DOWNカウンタ91が所定の値以下になった時、マイクロコンピュータ11に割込み信号16を“1”として出力する。
(6)マイクロコンピュータ11から、欠陥アドレスレジスタ10への書き込みが行われないとき、UP/DOWNカウンタ91は欠陥画素補正毎にカウントダウンを続け、カウント値が“0”の時、カウント停止信号96をアドレスカウンタ8に“1”として出力する。
(7)アドレスカウンタ8は、UP/DOWNカウンタ91のカウント停止信号96が“1”の時、アドレスカウンタ8のカウントを停止する。即ち、マイクロコンピュータ11の欠陥アドレスレジスタ10への書き込みが欠陥補正に追いつかれた状態を示す。
(8)マイクロコンピュータ11は、UP/DOWNカウンタ91のカウント値を読み取り、カウント値が“0”の時、即ち、欠陥アドレスレジスタ10の全レジスタが使用済みの時、EEPROM12から欠陥アドレスレジスタ10の全レジスタに書き込み処理を行う。
(9)UP/DOWNカウンタ91は、欠陥アドレスレジスタ10への書き込み信号(WR92)によりカウンタを“+1”し、アドレス比較部7の読み込み信号(RD93)によりカウンタを“−1”し、カウント値をカウンタ比較部94へ出力する。また、カウント停止信号96をアドレスカウンタ8に“0”として出力する。
(10)アドレスカウンタ8は、UP/DOWNカウンタ91の、カウント停止信号96が“0”の時アドレスカウンタ8の計数を再開する。即ち、マイクロコンピュータ11の欠陥アドレスレジスタ10への書き込が行われた状態を示す。
(11)カウンタ比較部94は、比較レジスタ95の値とUP/DOWNカウンタ91のカウント値とを比較し、一致した時、即ち、UP/DOWNカウンタ91が所定の値より大きくなった時、マイクロコンピュータ11に割込み信号16を“0”として出力する。
(12)以上の操作を、EEPROM12に記憶されている全欠陥画素について欠陥補正が行われるまで繰り返す。以上のように、本実施の形態においては、補正ICの前段に画像メモリを設けて、レジスタが空になってマイクロコンピュータからの書き込みが間に合わない場合、画像メモリからのデータ入力を停止するようにしている。
【0046】
次に第6の実施の形態を図4を用いて説明する。
第6の実施の形態では、マイクロコンピュータ11は、不図示のカメラの制御状態に応じて、UP/DOWNカウンタ91のカウント停止信号96を制御し、所定のカメラの制御状態時には、UP/DOWNカウンタ91のカウント状態に関わらずカウント停止信号96をアドレスカウンタ8に“0”として出力する。
(1)撮像前に、EEPROM12に記憶されている全欠陥画素情報から欠陥アドレスレジスタ10のレジスタ数r個の欠陥画素を読出し、欠陥アドレスレジスタ10に書き込む。
(2)マイクロコンピュータ11は、比較レジスタ95に欠陥アドレスレジスタ10のレジスタ数より少ない所定の値を入力する。また、所定のカメラ制御状態の時、UP/DOWNカウンタ91のカウント状態に関わらずカウント停止信号96をアドレスカウンタ8に“0”として出力するように設定する。
【0047】
(3)撮像時、アドレスカウンタ8は、CCD固体撮像部2の走査に同期してセンサマトリックスのアドレスのカウントを行う。欠陥補正回路5は、アドレスカウンタ8のカウント値が欠陥画素検出回路6に記憶されているアドレスと一致した時、A/D変換器4からの入力信号を欠陥画素の近傍の正常な画素の信号に置き換えて出力することにより、欠陥画素の補正動作を行う。
(4)UP/DOWNカウンタ91は、欠陥アドレスレジスタ10へ書き込み信号(WR92)によりカウンタを“+1”し、アドレス比較部7の読み込み信号(RD93)によりカウンタを“−1”し、カウント値をカウンタ比較部94へ出力する。また、カウント停止信号96をアドレスカウンタ8に“0”として出力する。
【0048】
(5)カウンタ比較部94は、比較レジスタ95とUP/DOWNカウンタ91を比較し、一致した時、即ち、UP/DOWNカウンタ91が所定の値以下になった時、マイクロコンピュータ11に割込み信号16を“1”として出力する。
(6)マイクロコンピュータ11から欠陥アドレスレジスタ10への書き込みが行われないとき、UP/DOWNカウンタ91は欠陥画素補正毎にカウントを続け、カウント値が“0”の時でも、カウント停止信号96をアドレスカウンタ8に“0”として出力する。
即ち、マイクロコンピュータ11の欠陥アドレスレジスタ10への書き込みが欠陥補正に追いつかれた状態を示す。
【0049】
(7)欠陥補正回路5は、欠陥画素検出回路6からの補正制御信号が“0”として入力されているため、欠陥画素に対して欠陥補正回路5は、補正を行わない。
(8)マイクロコンピュータ11は、UP/DOWNカウンタ91のカウント値を読み取り、カウント値が“0”の時、即ち、欠陥アドレスレジスタ10の全レジスタが使用済みの時、アドレスカウンタ8のカウント値を読み取り、カウント値以降の位置情報をEEPROM12から、欠陥アドレスレジスタ10の全レジスタに書き込み処理を行う。
【0050】
(9)UP/DOWNカウンタ91は、欠陥アドレスレジスタ10への書き込み信号(WR92)によりカウンタを“+1”し、アドレス比較部7の読み込み信号(RD93)によりカウンタを“−1”し、カウント値をカウンタ比較部94へ出力する。
(10)カウンタ比較部94は、比較レジスタ95の値とUP/DOWNカウンタ91のカウント値とを比較し、一致した時、即ち、UP/DOWNカウンタ91が所定の値より大きくなったときマイクロコンピュータ11に割込み信号16を“0”として出力する。
(11)以上の操作を、EEPROM12に記憶されている全欠陥画素について欠陥補正が行われるまで繰り返す。
【0051】
以上のように、本実施の形態においては、特定の制御状態において、レジスタの書き込みが間に合わないとき、次のデータの書き込みがあるまで補正をしないで欠陥画素のまま処理を進め、その後、マイクロコンピュータの書き込みにより補正処理を再開するようにしている。これにより撮影目的に応じた補正を行うことができる。
【0052】
次に、第7の実施の形態を図4を用いて説明する。
第7の実施の形態では、マイクロコンピュータ11は、不図示のカメラの制御状態がEVF(電子ビューファインダ)モードの時、UP/DOWNカウンタ91のカウント停止信号96を制御して、UP/DOWNカウンタ91のカウント状態に関わらずカウント停止信号96をアドレスカウンタ8に“0”として出力する。
以下の動作は、上記第6の実施の形態と同様である。
【0053】
次に、第8の実施の形態を図4を用いて説明する。
第8の実施の形態は、マイクロコンピュータ11は、不図示のカメラの制御状態が低画質モードの時、UP/DOWNカウンタ91のカウント停止信号96を制御して、UP/DOWNカウンタ91のカウント状態に関わらずカウント停止信号96をアドレスカウンタ8に“0”として出力する。
以下の動作は、第6の実施の形態と同様である。
【0054】
次に第9の実施の形態を図3を用いて説明する。
第9の実施の形態では、マイクロコンピュータ11は、不図示のカメラの制御状態に応じて、EEPROM12に記憶されている全欠陥画素情報から、カメラの制御状態が所定の状態の時、EEPROM12からの読み出し数を制御し、欠陥画素補正数を制御する。即ち、欠陥画素補正数を削減することにより、マイクロコンピュータ11が他の動作を優先的に制御できるようになる。
【0055】
(1)マイクロコンピュータ11は撮像前に、カメラが所定の状態の時、EEPROM12に記憶されている全欠陥画素情報から、所定位置情報置きに欠陥アドレスレジスタ10のレジスタ数r個の欠陥画素を読出し、欠陥アドレスレジスタ10に書き込む。
(2)マイクロコンピュータ11は、比較レジスタ95に欠陥アドレスレジスタ10のレジスタ数より少ない所定の値を入力する。
【0056】
(3)撮像時、アドレスカウンタ8は、CCD固体撮像部2の走査に同期してセンサマトリックスのアドレスのカウントを行う。欠陥補正回路5は、アドレスカウンタ8のカウント値が欠陥画素検出回路6に記憶されているアドレスと一致した時、A/D変換器4からの入力信号を欠陥画素の近傍の正常な画素の信号に置き換えて出力することにより、欠陥画素の補正動作を行う。
(4)UP/DOWNカウンタ91は、欠陥アドレスレジスタ10へ書き込み信号(WR92)によりカウンタを“+1”し、アドレス比較部7の読み込み信号(RD93)によりカウンタを“−1”し、カウント値をカウンタ比較部94へ出力する。
【0057】
マイクロコンピュータ11は、ポーリングでUP/DOWNカウンタ91のカウント値を読み取り、カウント値が減少している時、即ち、欠陥アドレスレジスタ10が、カウンタ比較部94によって読み出され、レジスタに空きが発生したことを示した時、EEPROM12から欠陥アドレスレジスタ10の使用済みレジスタに書き込み処理を行う。
また、カウント値が減少していない時、即ち、欠陥アドレスレジスタ10が、カウンタ比較部94によって読み出されていなく、レジスタに空きが発生していないことを示している時は、次のポーリングを待つ。
(6)以上の操作を、EEPROM12に記憶されている全欠陥画素について欠陥補正が行われるまで繰り返す。
【0058】
次に、第10の実施の形態を図3を用いて説明する。
第10の実施の形態では、マイクロコンピュータ11は、不図示のカメラの制御状態がEVFモードの時、EEPROM12に記憶されている全欠陥画素情報から、所定位置情報置きに欠陥アドレスレジスタ10のレジスタ数r個の欠陥画素を読出し、欠陥アドレスレジスタ10に書き込む。
以下の動作は、第9の実施の形態と同様である。
【0059】
次に、第11の実施の形態を図3を用いて説明する。
第11の実施の形態では、マイクロコンピュータ11は、不図示のカメラの制御状態が低画質モードの時、EEPROM12に記憶されている全欠陥画素情報から、所定位置情報置きに欠陥アドレスレジスタ10のレジスタ数r個の欠陥画素を読出し、欠陥アドレスレジスタ10に書き込む。
以下の動作は、第9の実施の形態と同様である。
【0060】
尚、本発明を構成する記憶媒体19には、前述した第1〜第11の実施の形態で述べた手順を実行するためのプログラムが記憶される。またこの記憶媒体19としてはROM、RAM等の半導体メモリ、光ディスク、光磁気ディスク、磁気媒体等を用いてよく、これらをCD−ROM、フロッピディスク、磁気テープ、磁気カード、不揮発性のメモリカード等に構成して用いてよい。従って、この記憶媒体19を図1〜4に示した以外の他のシステムあるいは装置に供給し、そのシステムあるいは装置のコンピュータが、この記憶媒体19に格納されたプログラムコードを読み出し、実行することによっても、同等の効果が得られ、本発明は達成される。
【0061】
【発明の効果】
以上説明したように、本発明によれば、少ないメモリ構成であっても、メモリ内の欠陥画素のアドレスを早めに更新することで、欠陥画素補正の中断が生じにくいCCD固体撮像素子の欠陥画素補正システムを提供することができる。
【0062】
また、本発明によれば、少ないメモリ構成であるために欠陥画素のアドレス更新が間に合わないときに、画像の読み出しを一時停止させるための画像メモリを設けることで、欠陥画素補正の中断が生じにくいCCD固体撮像素子の欠陥画素補正システムを提供することができる。
【0063】
また、本発明によれば、少ないメモリ構成であるために欠陥画素のアドレス更新が間に合わないときは、制御状態によっては、欠陥画素を行わなかったり、補正する欠陥画素の数を減らしたりすることによって、欠陥画素補正よりも他の処理を優先するCCD固体撮像素子の欠陥画素補正システムを提供することができる。
【図面の簡単な説明】
【図1】本発明によるCCD固体撮像素子の欠陥画素補正システムの第1の実施の形態を示すブロック図である。
【図2】本発明によるCCD固体撮像素子の欠陥画素補正システムの第2の実施の形態を示すブロック図である。
【図3】本発明によるCCD固体撮像素子の欠陥画素補正システムの第3、第4、第9、第10、第11の実施の形態を示すブロック図である。
【図4】本発明によるCCD固体撮像素子の欠陥画素補正システムの第5、第6、第7、第8、第11の実施の形態を示すブロック図である。
【符号の説明】
2 CCD固体撮像部
5 欠陥補正回路
6 欠陥画素検出回路
7 アドレス比較部
8 アドレスカウンタ
9 制御部
10 欠陥アドレスレジスタ
11 マイクロコンピュータ
12 EEPROM
13 欠陥画素補正IC
14 信号処理回路
18 セレクタ
91 UP/DOWNカウンタ
92 WR信号
93 RD信号
94 カウンタ比較部
95 比較レジスタ
96 カウント停止信号
101〜105 レジスタ0〜4
Claims (14)
- 画像における欠陥画素の位置情報を記憶する第1の記憶手段と、
上記第1の記憶手段から位置情報が転送され、所定個数の位置情報を記憶する第2の記憶手段と、
入力される画像信号における画素の位置と上記第2の記憶手段に記憶された位置情報とを比較し、両者が一致したときその画素の信号を補正する補正手段と、
上記第2の記憶手段に記憶された位置情報のうち、上記補正手段による補正が済んでいない画素の位置情報の数が所定数以下になると、上記第1の記憶手段から次の位置情報を転送させる制御手段と
を備えたことを特徴とする欠陥画素補正装置。 - 画像における欠陥画素の位置情報を記憶する第1の記憶手段と、
上記第1の記憶手段から位置情報が転送され、所定個数の位置情報を記憶する第2の記憶手段と、
入力される画像信号における画素の位置と上記第2の記憶手段に記憶された位置情報とを比較し、両者が一致したときその画素の信号を補正する補正手段と、
上記第2の記憶手段に記憶された位置情報のうち、上記補正手段による補正が済んでいない画素の位置情報の数を所定のタイミングで検出し、位置情報の数が減ずると、上記第1の記憶手段から次の位置情報を転送させる制御手段と
を備えたことを特徴とする欠陥画素補正装置。 - 画像における欠陥画素の位置情報を記憶する第1の記憶手段と、
上記第1の記憶手段から位置情報が転送され、所定個数の位置情報を記憶する第2の記憶手段と、
入力される画像信号を記憶する画像記憶手段と、
上記画像記憶手段から読み出した画像信号における画素の位置と上記第2の記憶手段に記憶された位置情報とを比較し、両者が一致したときその画素の信号を補正する補正手段と、
上記第2の記憶手段に記憶した位置情報の上記比較のために使用した状態に応じて上記第1の記憶手段から次の位置情報を転送させる制御手段と
を備え、
上記制御手段は、上記補正手段による補正に対して上記転送が間に合わないとき、上記画像記憶手段からの読み出しを停止させることを特徴とする欠陥画素補正装置。 - 画像における欠陥画素の位置情報を記憶する第1の記憶手段と、
上記第1の記憶手段から位置情報が転送され、所定個数の位置情報を記憶する第2の記憶手段と、
入力される画像信号における画素の位置と上記第2の記憶手段に記憶された位置情報とを比較し、両者が一致したときその画素の信号を補正する補正手段と、
上記第2の記憶手段に記憶した位置情報の上記比較のために使用した状態に応じて上記第1の記憶手段から次の位置情報を転送させる制御手段と
を備え、
上記制御手段は、電子ビューファインダモードである場合において、上記補正手段による補正に対して上記転送が間に合わないとき、上記補正を停止させることを特徴とする欠陥画素補正装置。 - 画像における欠陥画素の位置情報を記憶する第1の記憶手段と、
上記第1の記憶手段から位置情報が転送され、所定個数の位置情報を記憶する第2の記憶手段と、
入力される画像信号における画素の位置と上記第2の記憶手段に記憶された位置情報とを比較し、両者が一致したときその画素の信号を補正する補正手段と、
上記第2の記憶手段に記憶した位置情報の上記比較のために使用した状態に応じて上記第1の記憶手段から次の位置情報を転送させる制御手段と
を備え、
上記制御手段は、低画質モードである場合において、上記補正手段による補正に対して上記転送が間に合わないとき、上記補正を停止させることを特徴とする欠陥画素補正装置。 - 画像における欠陥画素の位置情報を記憶する第1の記憶手段と、
上記第1の記憶手段から位置情報が転送され、所定個数の位置情報を記憶する第2の記憶手段と、
入力される画像信号における画素の位置と上記第2の記憶手段に記憶された位置情報とを比較し、両者が一致したときその画素の信号を補正する補正手段と、
上記第2の記憶手段に記憶した位置情報の上記比較のために使用した状態に応じて上記第1の記憶手段から次の位置情報を転送させる制御手段と
を備え、
上記制御手段は、電子ビューファインダモードである場合において、上記補正手段による補正に対して上記転送が間に合わないとき、上記補正される欠陥画素数を削減することを特徴とする欠陥画素補正装置。 - 画像における欠陥画素の位置情報を記憶する第1の記憶手段と、
上記第1の記憶手段から位置情報が転送され、所定個数の位置情報を記憶する第2の記憶手段と、
入力される画像信号における画素の位置と上記第2の記憶手段に記憶された位置情報とを比較し、両者が一致したときその画素の信号を補正する補正手段と、
上記第2の記憶手段に記憶した位置情報の上記比較のために使用した状態に応じて上記第1の記憶手段から次の位置情報を転送させる制御手段と
を備え、
上記制御手段は、低画質モードである場合において、上記補正手段による補正に対して上記転送が間に合わないとき、上記補正される欠陥画素数を削減することを特徴とする欠陥画素補正装置。 - 画像における欠陥画素の位置情報を記憶する第1の記憶手段と、
上記第1の記憶手段から位置情報が転送され、所定個数の位置情報を記憶する第2の記憶手段と
を備えた欠陥画素補正装置における欠陥画素補正方法であって、
入力される画像信号における画素の位置と上記第2の記憶手段に記憶された位置情報とを比較し、両者が一致したときその画素の信号を補正する補正ステップと、
上記第2の記憶手段に記憶された位置情報のうち、上記補正ステップでの補正が済んでいない画素の位置情報の数が所定数以下になると、上記第1の記憶手段から次の位置情報を転送させる制御ステップと
を備えたことを特徴とする欠陥画素補正方法。 - 画像における欠陥画素の位置情報を記憶する第1の記憶手段と、
上記第1の記憶手段から位置情報が転送され、所定個数の位置情報を記憶する第2の記憶手段と
を備えた欠陥画素補正装置における欠陥画素補正方法であって、
入力される画像信号における画素の位置と上記第2の記憶手段に記憶された位置情報とを比較し、両者が一致したときその画素の信号を補正する補正ステップと、
上記第2の記憶手段に記憶された位置情報のうち、上記補正ステップでの補正が済んでいない画素の位置情報の数を所定のタイミングで検出し、位置情報の数が減ずると、上記第1の記憶手段から次の位置情報を転送させる制御ステップと
を備えたことを特徴とする欠陥画素補正方法。 - 画像における欠陥画素の位置情報を記憶する第1の記憶手段と、
上記第1の記憶手段から位置情報が転送され、所定個数の位置情報を記憶する第2の記憶手段と、
入力される画像信号を記憶する画像記憶手段と
を備えた欠陥画素補正装置における欠陥画素補正方法であって、
上記画像記憶手段から読み出した画像信号における画素の位置と上記第2の記憶手段に記憶された位置情報とを比較し、両者が一致したときその画素の信号を補正する補正ステップと、
上記第2の記憶手段に記憶した位置情報の上記比較のために使用した状態に応じて上記第1の記憶手段から次の位置情報を転送させる制御ステップと
を備え、
上記制御ステップでは、上記補正ステップでの補正に対して上記転送が間に合わないとき、上記画像記憶手段からの読み出しを停止させることを特徴とする欠陥画素補正方法。 - 画像における欠陥画素の位置情報を記憶する第1の記憶手段と、
上記第1の記憶手段から位置情報が転送され、所定個数の位置情報を記憶する第2の記憶手段と
を備えた欠陥画素補正装置における欠陥画素補正方法であって、
入力される画像信号における画素の位置と上記第2の記憶手段に記憶された位置情報とを比較し、両者が一致したときその画素の信号を補正する補正ステップと、
上記第2の記憶手段に記憶した位置情報の上記比較のために使用した状態に応じて上記第1の記憶手段から次の位置情報を転送させる制御ステップと
を備え、
上記制御ステップでは、電子ビューファインダモードである場合において、上記補正ステップでの補正に対して上記転送が間に合わないとき、上記補正を停止させることを特徴とする欠陥画素補正方法。 - 画像における欠陥画素の位置情報を記憶する第1の記憶手段と、
上記第1の記憶手段から位置情報が転送され、所定個数の位置情報を記憶する第2の記憶手段と
を備えた欠陥画素補正装置における欠陥画素補正方法であって、
入力される画像信号における画素の位置と上記第2の記憶手段に記憶された位置情報とを比較し、両者が一致したときその画素の信号を補正する補正ステップと、
上記第2の記憶手段に記憶した位置情報の上記比較のために使用した状態に応じて上記第1の記憶手段から次の位置情報を転送させる制御ステップと
を備え、
上記制御ステップでは、低画質モードである場合において、上記補正ステップでの補正に対して上記転送が間に合わないとき、上記補正を停止させることを特徴とする欠陥画素補正方法。 - 画像における欠陥画素の位置情報を記憶する第1の記憶手段と、
上記第1の記憶手段から位置情報が転送され、所定個数の位置情報を記憶する第2の記憶手段と
を備えた欠陥画素補正装置における欠陥画素補正方法であって、
入力される画像信号における画素の位置と上記第2の記憶手段に記憶された位置情報とを比較し、両者が一致したときその画素の信号を補正する補正ステップと、
上記第2の記憶手段に記憶した位置情報の上記比較のために使用した状態に応じて上記第1の記憶手段から次の位置情報を転送させる制御ステップと
を備え、
上記制御ステップでは、電子ビューファインダモードである場合において、上記補正ステップでの補正に対して上記転送が間に合わないとき、上記補正される欠陥画素数を削減することを特徴とする欠陥画素補正方法。 - 画像における欠陥画素の位置情報を記憶する第1の記憶手段と、
上記第1の記憶手段から位置情報が転送され、所定個数の位置情報を記憶する第2の記憶手段と
を備えた欠陥画素補正装置における欠陥画素補正方法であって、
入力される画像信号における画素の位置と上記第2の記憶手段に記憶された位置情報とを比較し、両者が一致したときその画素の信号を補正する補正ステップと、
上記第2の記憶手段に記憶した位置情報の上記比較のために使用した状態に応じて上記第1の記憶手段から次の位置情報を転送させる制御ステップと
を備え、
上記制御ステップでは、低画質モードである場合において、上記補正ステップでの補正に対して上記転送が間に合わないとき、上記補正される欠陥画素数を削減することを特徴とする欠陥画素補正方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18608898A JP4313860B2 (ja) | 1998-07-01 | 1998-07-01 | 欠陥画素補正装置及び欠陥画素補正方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18608898A JP4313860B2 (ja) | 1998-07-01 | 1998-07-01 | 欠陥画素補正装置及び欠陥画素補正方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2000023051A JP2000023051A (ja) | 2000-01-21 |
JP2000023051A5 JP2000023051A5 (ja) | 2005-10-20 |
JP4313860B2 true JP4313860B2 (ja) | 2009-08-12 |
Family
ID=16182167
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18608898A Expired - Fee Related JP4313860B2 (ja) | 1998-07-01 | 1998-07-01 | 欠陥画素補正装置及び欠陥画素補正方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4313860B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6768512B1 (en) * | 2000-07-12 | 2004-07-27 | Vanguard International Semiconductor Corp. | Method of bad pixel correction |
KR100535636B1 (ko) * | 2003-02-24 | 2005-12-08 | 매그나칩 반도체 유한회사 | 불량 화소 보상 기능을 갖는 이미지센서 |
US7796169B2 (en) | 2004-04-20 | 2010-09-14 | Canon Kabushiki Kaisha | Image processing apparatus for correcting captured image |
JP4584768B2 (ja) * | 2005-05-18 | 2010-11-24 | Hoya株式会社 | 画素欠陥補正装置 |
JP5299159B2 (ja) * | 2009-08-12 | 2013-09-25 | 株式会社リコー | 撮像装置およびプログラム |
-
1998
- 1998-07-01 JP JP18608898A patent/JP4313860B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000023051A (ja) | 2000-01-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3773773B2 (ja) | 画像信号処理装置及び画素欠陥の検出方法 | |
US7209168B2 (en) | Defective pixel correction method and system | |
US20100073526A1 (en) | Defective pixel detecting device, defective pixel detecting method, record medium storing a program for detecting defective pixels, and imaging apparatus | |
JP4389766B2 (ja) | 撮像装置 | |
US8648941B2 (en) | Image processor, method of controlling the same, and storage medium | |
US8026964B2 (en) | Method and apparatus for correcting defective imager pixels | |
JP4313860B2 (ja) | 欠陥画素補正装置及び欠陥画素補正方法 | |
US20060176382A1 (en) | Image sensor for reducing vertically-striped noise | |
KR100761797B1 (ko) | 결함 픽셀의 위치 어드레스 저장 방법 및 장치 | |
US11294823B2 (en) | Systems and methods for replacing data retrieved from memory | |
US10742914B2 (en) | Head-wearable imaging apparatus with two imaging elements corresponding to a user left eye and right eye, method, and computer readable storage medium for correcting a defective pixel among plural pixels forming each image captured by the two imaging elements based on defective-pixel related position information | |
CN116724290B (zh) | 用于操作基于事件的图像传感器的数字事件编码 | |
US10244179B2 (en) | Image processing apparatus, image capturing apparatus, control method, and recording medium | |
JP4166246B2 (ja) | 画像信号処理装置及び画素欠陥の検出方法 | |
JPH0759011A (ja) | 固体撮像素子の欠陥画素の自動検出装置及び自動補正装置 | |
JP2000023051A5 (ja) | 欠陥画素補正装置及び欠陥画素補正方法 | |
JP4390940B2 (ja) | 欠陥画素検出装置 | |
JPH09205586A (ja) | Ccd固体撮像素子の欠陥画素検出補正システム | |
JP3990059B2 (ja) | 撮像デバイスの欠陥画素補正装置および方法 | |
JP2008011567A (ja) | 画像信号処理装置 | |
JP2006174497A (ja) | 画像信号処理装置 | |
JP5222654B2 (ja) | 撮像装置の欠陥画素検出装置および撮像装置のマーキング装置 | |
JPH06315112A (ja) | 固体撮像素子の欠陥検出装置及びこれを用いた欠陥補正装置 | |
CN116258623A (zh) | 一种图像处理方法、装置及电子设备 | |
JP2002204396A (ja) | 画素補正装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050624 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050624 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080514 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080527 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080722 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090512 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090518 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120522 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120522 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130522 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140522 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |