JP4307003B2 - 集積型アノード制御装置を備えたフラット熱電子放出スクリーン - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、熱陰極、電界効果微小チップ、又は、グラファイト若しくはカーボンタイプの電子平面源（ナノチューブ）等を用いた物理的な電子放出の原理を利用して作動するフラットスクリーンの分野に関するものである。
さらに、詳細には、本発明は、電子放出カソードと電子引出グリッドとが配備された第１の基板と、第１の基板に対面し、カソードによって放出された電子を収集するように設計されたアノードが配備された第２の基板と、少なくとも一の切換要素を備えたアノード電圧の電子制御回路とを備えたフラット熱電子放出スクリーンに関するものである。
本発明はまた、微小チップトランジスタに関するものである。
【０００２】
【従来の技術及び発明が解決しようとする課題】
図１は、Ｖ_cathode電圧によって電気的に制御される微小チップ６に合致するカソード４と、Ｖ_grid電圧（図１で示した例においてはアースされている）によって電気的に制御され微小チップ６の位置に穴１０を備えたグリッド８とを備えた第１の基板２を備える、微小チップ６を有するフラットスクリーン１の概略図である。第１の基板２はガラス若しくはシリコン若しくは他の適当な材料であってもよい。フラットスクリーン１はまた、第１の基板２に対面し、スクリーン１の放射面を構成するアノード１４が配備された第２の基板１２を備える。透明であるか否かを問わず、導体１５がアノード１４の内側面に配備されている。蛍光材料１７をこの導体上に堆積する。
【０００３】
この装置では、カソード４は電子源を構成し、アノード１４は電子を収集する。微小チップ６による電子の放出は、引出グリッド８とカソード４との間に印加されるポテンシャル差（ＰＤ）によって制御される。
【０００４】
実際、マトリックスカソードは、ｎ本のグリッド導電性ラインとｐ本のカソード導電性カラムとを有して成り、微小チップを制御する。これらのｎ本のラインとｐ本のカラムに印加される電気信号は、（ｎ＊ｐ）点の画像ディスプレイを可能とする。
【０００５】
微小チップ６からの電子の収集は、アノード導体１５に印加される“高電圧”を用いて電子を加速することによって行われる。電子を受ける衝撃によって、蛍光材料１７によって発光放射が生ずる。
【０００６】
スクリーン１を作るために、第１の基板２及び第２の基板１２を封止し、得られた閉鎖空間に真空が形成される。アノードについては種々の技術的な変形が可能である。例としては：
−R.Meyerによる“Recent development on microtips display at LETI”というタイトルのＣＥＡからの論文にはモノクロ又は３色カラースクリーンに対する単一ワイヤ又はマルチワイヤ、及び、
−ＣＥＡの仏国特許出願第２，６３３，７６３号公開公報に記載された透明カソードに対する反射アノード、がある。
【０００７】
これら全ての変形例では、アノードに高電圧を印加して通常パルス電流を流す必要がある。例えば、カラーサブフレームの生成、及び、スクリーンの再生成には、この高電圧の印加を要する。
【０００８】
時間カラーサブフレーム（temporal colour subframe）の生成は、赤、緑、青蛍光体を保持するアノードトラックを連続アドレッシングする際の基礎となるカラーの制御法である。この連続アドレッシングは十分に高い周波数で実施され、それによって画像時間（ピクトリアル時間）の各サブフレームにおいて再生される基礎カラー（原色）は、見る者の目の前で“互いに混ざる”。
【０００９】
図２は、アノード１４が、スクリーン１の外に配備され高電圧スイッチング・トランジスタ１８，２０を用いるプッシュプル回路１９によってモニターされる、従来技術のフラットスクリーン１を図示している。この回路は、導体２２によって電子放出アノード１２に接続されている。この図では、本発明には関わりがないので、カソード２のライン及びカラムのモニター電子回路は示されていない。トランジスタ１８，２０の制御回路１９は、電圧Ｖddを供給する電源２４とオプトエレクトロニックカプラー（オプトカプラー）２６とを備える。論理制御信号、及び、この回路の低電圧は入力ｖ１及びｖ２の符号で示している。
【００１０】
スクリーンの再生を行うため、制御方法には、アノードの導体の一部が少なくとも低いポテンシャルであり、カソードの微小チップが電子放出状態でバイアスをかけられている間、再生フェイズを作成することを含む。この制御モードによって、カラーシフトの問題が排除される。
【００１１】
図３は、時間カラーサブフレームを生成するために、アノードに印加される信号例を与えるタイミング図である。
【００１２】
図４は、スクリーンの再生成を作るために、アノードに印加される信号例を示すタイミング図である。
【００１３】
図５は、図４のアノード制御電圧を得るために、論理信号ｖ１及びｖ２を示すタイミング図である。
【００１４】
いかなる場合にも、高電圧切換回路を用いてアノードをスイッチングするのが本質的である。
【００１５】
このため、制御は容量接続部、負荷ポンプ（電荷ポンプ）アセンブリ等と組み合わされるという複数の解決策が用いられる。しかしながら、これらのモニタリングモードの変形は、Ｎチャネル電界効果トランジスタ（ＦＥＴ）の“プッシュプル”回路の原理は変更しない。２個の相補的なトランジスタ−ＮチャネルＦＥＴとＰチャネルＦＥＴとを用いるこのプッシュプルの変形もある。この回路は低電圧で上述のように用いられ、ＰチャネルＦＥＴはＮチャネルＦＥＴより低い電圧抵抗を有する。
【００１６】
使用されるアノード制御法が何であれ、電子放出スクリーンの技術的進化は、輝度を増大するために、キロボルト若しくは数１０キロボルトアノード電圧を増大することにつながる。これらのフィールドに位置するアノード電圧のスイッチングには、複雑で大きなアセンブリのまれで高価な特別のトランジスタの使用が必要となる。例として、６キロボルトの電圧をスイッチングするため、回路は１．６キロボルトの複数のＨＶトランジスタを用いたレイアウトを用いて作らなければならない。これらのアセンブリの寸法以外にも、スクリーンの外側で扱う電圧を考慮して回路をレイアウトするときには、それらはかなり注意を要する。
【００１７】
本発明の目的は、上述の欠点を克服することである。
【００１８】
本発明の他の目的は、フラットスクリーンの制御回路の設計を単純化し、その寸法を縮小することである。
【００１９】
【課題を解決するための手段】
アノード電子制御回路の電力切換（コミュテーション）要素を、スクリーンの第１及び第２の基板における設計を介して集積される。
【００２０】
本発明では、前記電力切換要素は第１の基板に集積された第１の電極と第２の基板に集積された第２の電極と引出グリッドに集積された第３の電極とを有する高電圧トランジスタである。
【００２１】
本発明では、カソードは微小チップを有する導体カラムを備え、グリッドは前記微小チップの位置に前記導電性カラムと交差する穴あき導電性ラインを備える。
【００２２】
本発明では、アノードはスクリーンの電子放出面を構成し、蛍光体材料が堆積された少なくとも一の導電性面を備える。
【００２３】
本発明では、アノード電圧の電子制御回路はプッシュプル型であり、さらに、第１の基板に集積された第１の電極と第２の基板に集積されかつ第１のトランジスタの第１の電極に電気的に接続された第２の電極と引出グリッドに集積された第３の制御電極とを有する第２のトランジスタを備える。
【００２４】
本発明では、アノード電圧の制御回路を備えたトランジスタは、第１の電極及び制御グリッドが配備された第１の基板と、第１の電極から放出される電子を収集するように設計された第２の電極を備えた第１の基板に対面する第２の基板とを備える。
【００２５】
カソードを構成する第１の電極は電子源を有する導電性カラムを備え、制御グリッドは前記電子源の位置に前記導電性カラムと交差する穴あき導電性ラインを備え、第２の電極は前記電子源に対面して配置された少なくとも一の導電性面を備えるのが好ましい。
【００２６】
本発明では、カソードは微小チップ源である。
【００２７】
本発明では、カソードはナノチューブ源である。
【００２８】
本発明では、スクリーンは、低電圧源とオプトエレクトロニックカプラーとから成る論理制御モジュールを備える。
【００２９】
本発明では、論理制御モジュールは、キャパシタＣによってスクリーンからガルバノ絶縁された負荷ポンプを備える。
【００３０】
【発明の実施の形態】
本発明の他の特性及び利点は、図面を参照して、非限定的な例をとりあげた以下の記載によって明らかになるだろう。
【００３１】
以下では、従来のスクリーンと本発明のスクリーンとの共通の要素は同じ符号で示す。
【００３２】
図６は、本発明によるフラット微小チップスクリーン１の第１の実施形態であって、カラムとラインに配列された微小チップ６（図１参照）を備えたカソード４に配備された第１の基板２を備えたものである。電子引出グリッド８は、電子を引き出すために微小チップ６に十分な電圧を印加することを容易にする。第１の基板に対面する第２の基板は、微小チップ６から出た電子を加速するように設計された高電圧ＨＶを受けるアノード１４を支持する。高電圧ＨＶは、スクリーン１の第１の基板２及び第２の基板１２に集積された第１のトランジスタ１８と第２のトランジスタを備えたプッシュプル回路によって制御される。
【００３３】
図７は、２個の微小チップトランジスタ１８及び２０に変わりがない本発明の第２の実施形態を示す。コントローラ１００の倫理部分だけは、キャパシタＣを介した高電圧と比較して、ガルバノ絶縁を提供する負荷ポンプを用いて作られている。
【００３４】
これらの２つの実施形態では、第１の基板２の第１のゾーンに集積された第１の電極４０と、第２の基板１２の第２のゾーンに集積された第２の電極４２と、前記第１のゾーンと前記第２のゾーンとの間に配置した引出グリッド８の一部分に集積された第３の電極４４とを有する。
【００３５】
トランジスタ２０は、第１の基板２の第３のゾーンに集積された第１の電極５０と、第２の基板１２の第４のゾーンに集積された第２の電極５２と、前記第１の基板２の第３のゾーンと第２の基板１２の第４のゾーンとの間に配置した引出グリッド８の第２の部分に集積された第３の電極５４とを有する。
【００３６】
第１のトランジスタ１８の第１の電極４０は、導電性ワイヤ６０によって第２のトランジスタ２０の第２の電極５２に電気的に接続されている。例えば、スクリーン１内に真空下で内部接続としてこの接続を提供するための他の技術的な解決法を選択することも可能である。
【００３７】
図８は、トランジスタ１８，２０の構造とスクリーン１の構造との間の類似性を表す、トランジスタ１８と２０の構造のレイアウトを示している。
【００３８】
トランジスタ１８（また、２０）は第１の半導体基板８０を備え、その上には第１の電極４０とスクリーン１の引出グリッド８の一部である制御グリッド４４とがその上に配備されている。第１の半導体基板８０に対向するように配置された第２の半導体基板８６は、第１の電極４０上のカラムとラインとに配備された微小チップ６から放出された電子を収集するように設計された第２の電極４２を有する。制御グリッド４４は、微小チップ６の位置に第１の電極４０の導電性カラムと交差する孔空き導電性ラインを備える。
【００３９】
前述の図６及び図７の実施形態では、半導体基板８０及び８６とはスクリーン１のそれぞれ基板２及び１２と一体である。トランジスタ１８及び２０の電極はこれらの基板に作られている。
【００４０】
図９は、トランジスタ１８，２０の電流−電圧特性を示している。
【００４１】
実際、このような微小チップトランジスタは、しきい電圧Ｖ（グリッド-カソード）₀と飽和電圧（アノード−カソード）_sat（それらは通常のＭＯＳＦＥＴトランジスタが数ボルトであるのに対して数１０ボルトである）と介して通常のＭＯＳＦＥＴトランジスタ（金属−酸化物−半導体電界効果トランジスタ）と異なっている。これらの微小チップトランジスタの電圧抵抗は、アノードとカソードとの間の残留真空によって制限されている。従って、これらのトランジスタがスクリーン１の構造自体に集積されるので、トランジスタの電圧抵抗がモニターされるスクリーンの電圧抵抗である。微小チップトランジスタ１８，２０によるスクリーン１のアノード１４の制御は、通常のプッシュ−プル回路を保持することによって行うことができる。数１０ボルトのしきい電圧を考慮すると、要求される唯一の変更は、１０Ｖと最大１００Ｖとの間の十分な制御電圧Ｖ_ddを供給することであり、それによって、微小チップトランジスタの寸法を考慮するとき、スクリーン１のアノードの切換（commutation）に要する電流は要求される時間に使用可能となる。
【００４２】
Ｖ_a＝３ｋＶの下で１ｄｍ²のスクリーン１をモニターするするための通常の技術的な特徴は、以下の通りである：
アノード容量 ： Ｃ_a＝330ｐＦ
要求アノード時間： ｔ_c＝100μｓ
【００４３】
このスイッチ時間を維持するためには、アノードをスイッチングするために要する100μｓの間の10ｍＡのＨＶトランジスタ（パワートランジスタ）のピーク出力電流が必要である。このような電流は、数10ｍｍ2の、例えば、スクリーンの全表面に対して無視できる表面の微小チップトランジスタによって容易に流すことができる。
【００４４】
微小チップトランジスタの実際の実施形態は、これらのトランジスタの技術的な構造がスクリーンの構造より単純であるために容易に実施される。
【００４５】
スクリーン１上では、電極が集積される領域のガルビノ絶縁を提供するために、レイアウトに注意を要することに留意されたい。
【００４６】
コントローラ４０の論理セクションだけがスクリーン１の外側に残る。これは、オプトエレクトロニクスの電圧原２４から成る低電圧部である。この低電圧外部コントローラは、コネクションＶ_c1へのジャンパ線を介してトランジスタ１８のソースをにしたままである。
【００４７】
高電圧をスイッチングすることは、スクリーン１の技術的構造に集積した微小チップトランジスタ１８，２０によって行う。
【図面の簡単な説明】
【図１】 従来の微小チップを説明するための概略図である。
【図２】 アノード電極用の外部制御回路に接続された図１のフラットスクリーンを説明するための概略図である。
【図３】 カラーサブフレームを生成するために、図１のフラットスクリーンのアノードに印加する高電圧を示すタイミング図を示す図である。
【図４】 スクリーン再生成のための図１のスクリーンのアノードに印加する高電圧を示すタイミング図を示す図である。
【図５】 図２の回路のトランジスタの論理制御信号を示す図である。
【図６】 本発明による微小チップスクリーンの第１の実施形態を説明するための概略図である。
【図７】 本発明による微小チップスクリーンの第１の実施形態を説明するための概略図である。
【図８】 本発明によるスクリーン用のアノード電極の制御トランジスタを説明するための概略図である。
【図９】 図８で示した微小チップの電流−電圧特性を示す図である。
【符号の説明】
１ スクリーン
２ 第１の基板
４ カソード
６ 微小チップ
８ グリッド
１２ 第２の基板
１４ アノード
１７ 蛍光体材料
１８，２０ 切換要素
１９ 電子制御回路
２４ 低電圧源
２６ オプトエレクトロニックカプラー
３２ 導電性カラム
４０，５０ 第１の電極
４２，５２ 第２の電極
４４，５４ 第３の電極
８０ 第１の半導体基板
８６ 第２の基板
１００ 論理制御モジュール

Claims (10)

1. 電子放出カソード（４）と電子引出グリッド（８）とが配備された第１の基板（２）と、第１の基板（２）に対面し、カソード（４）によって放出された電子を収集するように設計されたアノード（１４）が配備された第２の基板（１２）と、少なくとも一の切換要素（１８，２０）を備えたアノード（１４）の電子制御回路（１９）とを備えたフラット熱電子放出スクリーン（１）において、
   切換要素（１８，２０）が、スクリーン（１）の第１の基板（２）及び第２の基板（１２）に集積され、
   前記切換要素（１８，２０）が、第１の基板（２）に集積された第１の電極（４０，５０）と、第２の基板（１２）に集積された第２の電極（４２，５２）と、引出グリッド（８）に集積された第３の電極（４４，５４）とを有するＨＶトランジスタであることを特徴とする請求項１に記載のスクリーン。
2. アノード（１４）が、スクリーン（１）の電子放出面を構成し、蛍光材料（１７）が堆積された少なくとも一の導電性面（１５）を備えたことを特徴とする請求項１に記載のスクリーン。
3. カソード（４）が、電子源（６）を備えた導電性カラム（３２）を備え、グリッド（８）には、前記電子源（６）の位置に前記導電性カラムに交差する穴あき導電性ラインを備える請求項１に記載のスクリーン。
4. カソード（４）が微小チップ源である請求項３に記載のスクリーン。
5. カソード（４）がナノチューブ源である請求項３に記載のスクリーン。
6. 電子回路（１９）がプッシュプル型であり、さらに、第１の基板（２）に集積された第１の電極（５０）と第２の基板（１２）に集積されかつ第１のトランジスタ（１８）の第１の電極（５０）に電気的に接続された第２の電極（５２）とスクリーン（１）の引出グリッド（８）に集積された第３の電極（５４）とを有する第２のトランジスタを備えたことを特徴とする請求項１に記載のスクリーン。
7. 低電圧源Ｖdd（２４）とオプトカプラー（２６）とを備えた論理制御モジュール（１００）を備えたことを特徴とする請求項１に記載のスクリーン。
8. 論理制御モジュール（１００）が、キャパシタＣによってスクリーン（１）からガルバノ絶縁された負荷ポンプを備えた請求項７に記載のスクリーン。
9. 前記電子回路（１９）はプッシュプル型であり、さらに、第１の基板（２）に集積された第１の電極（５０）と第２の基板（１２）に集積されかつ第１のトランジスタ（１８）の第１の電極（５０）に電気的に接続された第２の電極（５２）とスクリーン（１）の引出グリッド（８）に集積された第３の電極（５４）とを有する第２のトランジスタを備えたことを特徴とする請求項５に記載のスクリーン。
10. 低電圧源Ｖdd（２４）とオプトカプラー（２６）とを備えた論理制御モジュール（１００）を備えたことを特徴とする請求項６に記載のスクリーン。

Images