JP4303929B2 - 撮像及び記憶装置 - Google Patents
撮像及び記憶装置 Download PDFInfo
- Publication number
- JP4303929B2 JP4303929B2 JP2002261381A JP2002261381A JP4303929B2 JP 4303929 B2 JP4303929 B2 JP 4303929B2 JP 2002261381 A JP2002261381 A JP 2002261381A JP 2002261381 A JP2002261381 A JP 2002261381A JP 4303929 B2 JP4303929 B2 JP 4303929B2
- Authority
- JP
- Japan
- Prior art keywords
- imaging
- memory
- individual pixel
- memory element
- storage device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000003384 imaging method Methods 0.000 title claims description 79
- 238000003860 storage Methods 0.000 title claims description 66
- 238000012545 processing Methods 0.000 claims description 12
- 238000012546 transfer Methods 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 8
- 239000007787 solid Substances 0.000 claims description 7
- 230000008569 process Effects 0.000 claims description 6
- 238000003491 array Methods 0.000 description 13
- 230000010354 integration Effects 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 6
- 210000000352 storage cell Anatomy 0.000 description 6
- 230000003287 optical effect Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 238000011143 downstream manufacturing Methods 0.000 description 2
- 238000010348 incorporation Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000001960 triggered effect Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000013144 data compression Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000011017 operating method Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/765—Interface circuits between an apparatus for recording and another apparatus
- H04N5/77—Interface circuits between an apparatus for recording and another apparatus between a recording apparatus and a television camera
- H04N5/772—Interface circuits between an apparatus for recording and another apparatus between a recording apparatus and a television camera the recording apparatus and the television camera being placed in the same enclosure
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
- H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
- H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/907—Television signal recording using static stores, e.g. storage tubes or semiconductor memories
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Studio Devices (AREA)
Description
【発明の属する技術分野】
本発明は、電子撮像及び記憶装置に関するものである。とりわけ、本発明は、動作速度及び画像記憶機能が改善された、一体型の撮像及び記憶装置を提供する。
【0002】
【従来の技術】
科学、軍用、及び、他の特殊分野において多年にわたって好評であったソリッドステートカメラが、一般消費者の用途において次第に好評を博するようになってきた。この人気は、テクノロジの向上及びカメラ・コストの低下と共に高まってきた。
【0003】
ソリッドステートカメラには、協働して、光学像を撮影し、電子フォーマットで記憶する多くのコンポーネントが含まれている。例えば、ソリッドステートカメラには、一般に、光信号を電気信号に変換するためのアレイ、前記アレイに光学像を集束させるための光学系、画像に処理を施すための処理回路要素、及び、画像を記憶するためのメモリが含まれている。カメラには、ビューファインド機能及び再生機能のためのディスプレイを含むことも可能である。
【0004】
いくつかの異なるタイプのソリッドステートカメラが知られている。これらは、一般に、カメラに用いられるアレイのタイプが異なっている。アレイは、集積ソリッドステート素子であり、一般に、半導体基板上に製作される。2つの最も普及しているタイプのアレイは、電荷結合素子(CCD)アレイ、及び、相補形金属酸化膜半導体(CMOS)アレイである。これらのアレイのそれぞれには、一般に、行及び列による2次元パターンをなすように構成された多数の個別撮像素子すなわちピクセルが含まれている。各撮像素子には、照明されると、照明の強度に比例した電荷を生じる、フォトダイオードまたは他の光検出器が含まれている。各撮像素子からの電荷は、さらに処理されて、ディジタル画像が形成される。
【0005】
CCDアレイは、最も古く、最も広く用いられているタイプのソリッドステートアレイである。「電荷結合素子」という用語は、CCDアレイが、いかにして各ピクセルに生じる電荷を下流の処理及びメモリ回路要素に送り込むかを表している。感光ピクセル・アレイ以外に、CCDアレイには、ピクセルの最も外側の行に隣接して配置された、非感光導電素子からなる少なくとも1つの水平行すなわちレジスタも含まれている。アレイを光信号にさらすと、最も外側の行の電荷が、同時に水平レジスタに移動し、他の全ての行における電荷が、水平レジスタに向かって同時に1行ずつシフトする。水平レジスタの電荷は、さらに、下流の処理回路要素に直列に移動し、ディジタル・フォーマットに変換される。これらのステップは、アレイから全ての電荷が読み取られるまで、繰り返される。
【0006】
異なるサブタイプのCCDアレイでは、基本的なCCD動作方法に対するさまざまな修正を利用して、カメラの性能を向上させることが可能である。例えば、フレーム転送アレイ及びライン間転送アレイとして知られる2タイプのCCDアレイには、ピクセル・アレイに隣接して配置された記憶セル・アレイが含まれているが、この場合、記憶セル・アレイには、ピクセル毎に1つの記憶セルが含まれている。露光後、各ピクセルからの電荷は、その対応する記憶セルに転送される。次に、電荷は、典型的なCCD式に、記憶セルから処理回路要素に移動する。この2タイプのアレイは、ピクセルに対する記憶セルの位置決めが異なっている。
【0007】
CMOSアレイは、CCDアレイより最近になって開発されたが、それによって得られるCCDアレイに対するいくつかの優位性によって、次第に普及するようになってきた。例えば、CCDアレイと比較すると、CMOSアレイは、より低い電圧で動作し、電力消費を少なくすることが可能である。また、CMOSアレイのピクセルは、個別にアドレス指定可能である。さらに、CMOSアレイは、標準的なCMOSテクノロジを利用して製造することができるので、ピクセル毎に能動回路素子を組み込み、ピクセル・レベルの画像処理を施すことが可能になる。このため、CMOSイメージ・センサの製作に、通常のCMOS製作設備を利用することも可能になり、CCDアレイの製造に比較すると、規模の経済性を向上させることが可能になる。
【0008】
【発明が解決しようとする課題】
現行のCMOSシステムによれば、いくつかの領域でCCDシステムに対する改善が得られるが、CMOSシステムには、CCDシステムと共有するいくつかの共通した欠点もある。例えば、CMOSアレイは、前回の集積による電荷が、各撮像素子から読み取られて、処理されるまで、新たな撮像サイクル(「集積」)を開始することができない。これは、一般に、直列に、あるいは、部分的に並列に電荷の処理が行われるからである。カメラによっては、処理が行われるまで、数回の露光によるデータを保持するバッファを備えるものもあるが、これらは、一般に、小さすぎて、多数回の露光によるデータを保持することはできない。さらに、各ピクセルは、前回のピクセルの読み取り、処理、及び、記憶が済むまで、読み取って、処理することができない。従って、データの転送、処理、及び、記憶は、後続の撮像を遅らせる障害となる。この遅延は、ビデオのような用途にとって、あるいは、多数のピクセルを備えたカメラにとって、望ましくないほど長くなる可能性がある。
【0009】
【課題を解決するための手段】
本発明によれば、一体型の撮像及び記憶装置が得られる。撮像及び記憶装置には、第1のメモリ層、第1のメモリ層の下方に隣接して配置された第2のメモリ層、及び、第2のメモリ層の上方に隣接して配置された撮像層が含まれている。第1のメモリ層は、複数の第1の個別ピクセルメモリ素子を備え、第2のメモリ層は、複数の第2の個別ピクセルメモリ素子を備え、撮像層は、複数の個別ピクセル撮像素子を備えている。各個別ピクセル撮像素子は、各個別ピクセル撮像素子によって生成されたディジタル画像データを対応する第1のメモリ素子に記憶させるために、その対応する第1のメモリ素子と電気的に接続されており、各第1の個別ピクセルメモリ素子は、各第1の個別ピクセルメモリ素子に記憶されているディジタル画像データを対応する第2の個別ピクセルメモリ素子に転送するために、その対応する第2の個別ピクセルメモリ素子と電気的に通じている。
【0010】
【発明の実施の形態】
図1には、ハンドヘルド式ビデオ・カメラ12の内部に納められた、本発明による撮像及び記憶装置の実施形態の1つの概略が10で示されている。ビデオ・カメラ12には、撮像及び記憶装置10に像を集束させるためのレンズ系14と、望ましくない光が撮像及び記憶装置10に到達しないようにするためのケーシング16も含まれている。典型的な実施形態は、ハンドヘルド式ビデオ・カメラに関連して示されているが、明らかに、本発明による撮像及び記憶装置は、任意のタイプのソリッドステートカメラ、及び、大小を問わず、任意のサイズのカメラに利用することが可能である。
【0011】
図2には、撮像及び記憶装置10に適したアーキテクチャの概略表現が示されている。撮像及び記憶装置10には、撮像装置10の表面に配置された撮像構造または撮像層20と、撮像層20の下方に配置された並列メモリ構造22が含まれている。並列メモリ構造22には、複数の個別メモリ層24a、24b、24c、...24nが含まれている。並列メモリ構造22及び撮像層20は、一般に、適合する基板、例えば、シリコンのような半導体基板上に形成される。撮像層20には、さらに詳細に後述する、能動電子部品を含むことができるので、CMOS製作法が撮像装置10にとって望ましい製作方法といって差し支えない。しかし、他の任意の適合する製作方法を利用することも可能である。より入手しやすくなっているので、利用に適する可能性のある他のメモリ及び記憶テクノロジの例には、磁気ランダム・アクセス・メモリ(MRAM)及び原子分解能記憶装置(atomic resolution storage)(ARS)が含まれる。
【0012】
撮像層20には、複数の個別ピクセル撮像素子26が含まれている。各個別ピクセル撮像素子26は、レンズ系14によって個別ピクセル撮像素子に送られる光の放射強度に比例した電荷を生じるように構成されている。従って、各個別ピクセル撮像素子26は、一般に、フォトゲートまたはフォトダイオードのような光検出器を備えることになる。各個別ピクセル撮像素子には、増幅器、アナログ・ディジタル変換器のようなアクティブ処理回路要素、または、データ圧縮回路等のような組み合わせ論理回路を含むことも可能である。各個別ピクセル撮像素子26に処理回路要素を組み込むと、個別ピクセル撮像素子26に生じる電荷が並列に処理され、この結果、集積間における待ち時間の短縮に役立つことになる。
【0013】
処理回路要素は、個別ピクセル撮像素子26内における任意の所望の位置に配置することが可能である。例えば、処理回路要素は、個別ピクセル撮像素子26の表面にフォトダイオードまたはフォトゲートと並べて配置することもできるし、あるいは、フォトダイオードまたはフォトゲートの下方に配置することも可能である。フォトダイオードまたはフォトゲートの下方に少なくともいくつかの処理回路要素を配置して、撮像構造20にさらに広い感光表面領域が利用できるように、撮像及び記憶装置10を製作するのが望ましい場合もあり得る。
【0014】
撮像構造20と共に、並列メモリ構造22も、撮像及び記憶プロセスの速度を増すのに役立つ。上述のように、並列メモリ構造22の各メモリ層(24a、24b、24c、...24n)には、複数の個別ピクセルメモリ素子28が含まれている。各個別ピクセルメモリ素子28は、(データである電荷が、同じ層のピクセルメモリ素子間において直接流れることがないという点で)同じ層内の他の個別ピクセルメモリ素子から電気的に分離されているが、上下に隣接するメモリ層のそれぞれにおける対応する個別ピクセルメモリ素子とは電気的に接続されている。これによって、任意の1つの個別ピクセル撮像素子26からの電荷を、特定の個別ピクセル撮像素子に関連した連続した一連のメモリ素子28a、28b、28c、...28nに直接流入させて移動することが可能になる。各個別ピクセル撮像素子は、それ自体の対応する個別ピクセルメモリ素子を備えているので、直列または部分的に並列の伝送ラインによって、各個別ピクセル撮像素子がその対応する個別ピクセルメモリ素子から分離されることはなく、集積間における必要な待ち時間の短縮に役立つ。描かれた実施形態のメモリ層の個別ピクセルメモリ素子は、図示のように、隣接層における対応する個別ピクセルメモリ素子の上または下に物理的に配置されているが、明らかに、対応する個別ピクセルメモリ素子は、互いに他の所望の関係をなすように物理的に配置することも可能である。さらに、描かれた実施形態の撮像層20は、図示のように、並列メモリ構造22の上部層に物理的に形成されているが、撮像層20は、本発明の範囲を逸脱することなく、並列メモリ構造22に対して他の任意の適合する物理的関係をなすように配置することも可能である。
【0015】
並列メモリ構造22は、所望の数の個別メモリ層を備えることが可能である。記憶場所の数は、ある程度、撮像及び記憶場所10が利用されることになる用途によって左右される可能性がある。例えば、ビデオ・カメラに用いるように設計された撮像及び記憶装置は、ビデオ・カメラによって撮影されるフレーム数/秒が多いので、スチル写真カメラに用いるように設計された撮像及び記憶装置よりも多くのメモリ層が必要になる可能性がある。
【0016】
ディジタル画素データは、下記のように、描かれた撮像及び記憶装置10を流れることになる。まず、集積サイクルが完了すると、個別ピクセル撮像素子26aによって生じるデータが、上部メモリ層24aの個別ピクセルメモリ素子28aに直接流入する。同時に、撮像プロセス時に個別ピクセルメモリ素子28a内に記憶されていたデータが、層24bの個別ピクセルメモリ素子28bに転送され、個別ピクセルメモリ素子28b内のデータが、層24cの個別ピクセルメモリ素子28cに転送される。このように、像を撮影すると、各メモリ層内のデータが、1メモリ層ずつシフト・ダウンされ、上部メモリ層24aに、最新の撮像によるディジタル画素データのための場所があくことになる。従って、各個別ピクセルメモリ層24は、1回の撮像プロセスによる1つのデータ・フレームを提示する。各記憶場所におけるデータの下方シフトは、新たな集積サイクルがトリガされると発生するパルスによって、あるいは、任意の他の適合するやり方でトリガすることが可能である。
【0017】
ディジタル画素データは、例えば、直列フォーマットまたは並列フォーマットを含む、任意の所望のやり方で、隣接層の対応する個別ピクセルメモリ素子間で移動させることが可能である。メモリ素子間における相互接続の設計は、ある程度、個別ピクセルメモリ素子におけるデータの記憶フォーマットによって左右される可能性がある。一般に、各個別ピクセルメモリ素子は、一般に、単一の16または32ビット・ワードである、単一集積サイクル中に単一撮像素子によって生成される全データを記憶するのに十分な個別記憶場所を備えることになる。従って、16ビット・ディジタル・ワードを記憶するように構成されたメモリ素子は、ビット毎に1つずつ、16の個別記憶場所を備えることになる。同様に、32ビット・ディジタル・ワードを記憶するように構成された個別ピクセルメモリ素子は、32の個別記憶場所を備えることになる。
【0018】
個別ピクセルメモリ素子は、互いの間で直列フォーマットによってデータを転送するように構成されているが、ディジタル画素データの直接経路は、一般に、各個別ピクセルメモリ素子内の各個別記憶場所間に存在することになる。これが、図3に示されている。図示のように、個別ピクセル撮像素子26には、フォトダイオード30、フォトダイオード30からのアナログ信号を増強する増幅器32、及び、増幅器32からのアナログ信号を16ビット・ディジタル信号に変換するためのアナログ・ディジタル変換器34が含まれている。個別ピクセル撮像素子26には、A/D変換器34からの16ビット並列出力を直列形式に変換するためのバッファ36が含まれている。
【0019】
バッファ36の出力は、個別ピクセルメモリ素子28aに供給される。図3に示すように、各個別ピクセルメモリ素子28a、28b、28c、...28nには、個別ピクセル撮像素子26の単一露光によって生じるデータのビット毎に1つずつ、16の個別記憶場所38が含まれている。個別記憶場所38は、それぞれ、互いに直列に接続されていて、個別ピクセルメモリ素子28aの記憶場所間に連続したデータ・フロー経路が存在するようになっている。
【0020】
個別ピクセルメモリ素子28a内の最初の記憶場所が、38aで表示され、最後の記憶場所が、38a’で表示されている。個別ピクセルメモリ素子28aの最後の記憶場所38a’は、個別ピクセルメモリ素子28bの最初の記憶場所38bに接続されている。これによって、ディジタル画素データは、個別ピクセルメモリ素子28aの記憶場所38a’から個別ピクセルメモリ素子28bの記憶場所38bに直接流入することが可能になる。一般に、ディジタル画素データは、16ビット・ワード全体が、28aから28bに移動するように流れる。従って、個別ピクセルメモリ素子28a内の各ビットは、個別ピクセルメモリ素子間におけるその移動時に、16の記憶場所全体を下方にシフトする。メモリ構造22内の各個別ピクセルメモリ素子は、同様に後続の個別ピクセルメモリ素子に接続されており、従って、ディジタル画像データが先入れ・先出し(FIFO)式に移動することが可能な直列記憶場所の連鎖が形成されることになる。新しい像を撮影すると、必ず、各個別ピクセルメモリ素子における16のデータ・ビットが、全て、次の隣接する個別ピクセルメモリ素子へと下方に移動し、新しいデータを先頭の個別ピクセルメモリ素子28aに転送することが可能になる。
【0021】
一方、隣接する個別ピクセルメモリ素子が、互いの間で並列にデータを転送するように構成されている場合、各個別ピクセルメモリ素子の各個別記憶場所は、各隣接する個別ピクセルメモリ素子内の対応する個別記憶場所への直接データ・フロー経路を備えているものである。さらに、各個別ピクセルメモリ素子内の各個別記憶場所は、同じ個別ピクセルメモリ素子内における他の記憶場所との間に直接データ・フロー経路を備えることはあり得ない。これが、第1のメモリ素子128a、第2のメモリ素子128b、及び、後続のメモリ素子128nを含む複数のメモリ素子と電気的に接続されている、個別ピクセル撮像素子の第2の実施形態126を示す図4に例示されている。
【0022】
個別ピクセル撮像素子126には、フォトダイオード130、増幅器132、及び、フォトダイオードからのアナログ信号を16ビットのディジタル・フォーマットに変換するA/D変換器134が含まれている。しかし、個別ピクセル撮像素子126には、16ビット・ディジタル・ワードを直列フォーマットに変換するためのバッファは含まれていない。代わりに、A/D変換器134は、それぞれ、第1の個別ピクセルメモリ素子128aの単一記憶場所に接続された、16の出力を備えている。第1の個別ピクセルメモリ素子128aの16の記憶場所は、それぞれ、データが、通常、同じ個別ピクセルメモリ素子内の個別記憶場所間では移動しないという意味において、他の記憶場所から電気的に分離されている。しかし、各記憶場所は、隣接する個別ピクセルメモリ素子128bの対応する記憶場所とは電気的に接続されている。従って、個別ピクセルメモリ素子128aの記憶場所138a内のデータは、個別ピクセルメモリ素子128aの他の記憶場所を通らずに、個別ピクセルメモリ素子128bのその対応する記憶場所138bに直接流入することが分かる。各個別ピクセルメモリ素子は、同様に、隣接層におけるその対応する個別ピクセルメモリ素子に接続されていて、各個別ピクセル撮像素子126に対する16ビット幅の並列メモリ構造を形成している。従って、新たな像が集積される場合には、必ず、各個別ピクセルメモリ素子の16のデータ・ビットが、全て、次の隣接メモリ素子へと並列に下方移動し、新しいデータを先頭の個別ピクセルメモリ素子128aに転送することが可能になる。
【0023】
上述の開示には、独自の効用を備えた複数の紛れもない発明が包含されている。これらの発明のそれぞれは、その望ましい形態で開示されたが、本明細書に開示され、例示されたその特定の実施形態は、多様な変更が可能であるので、制限を意味するものとみなすべきではない。本発明の内容には、本明細書に開示されたさまざまな構成要素、特徴、機能、及び/または、特性の全ての新規で明白でないコンビネーション及びサブコンビネーションが含まれている。特許請求の範囲には、新規で、明白でないとみなされる、発明の1つを対象とした、いくつかのコンビネーション及びサブコンビネーションが指摘されている。特許請求の範囲は、「ある」構成要素または「第1の」構成要素またはその同等物を表すものとすることができるが、特許請求の範囲は、1つ以上のこうした構成要素の組み込みを含むものであって、2つ以上のこうした構成要素を必要とするものでもなければ、排除するものでもないと理解すべきである。特徴、機能、構成要素、及び/または、特性の他のコンビネーション及びサブコンビネーションによって実現される発明は、本特許請求の範囲の補正または本出願または関連出願における新たな特許請求の範囲の提示を通じて、請求することが可能である。こうした特許請求の範囲は、異なる発明を対象としたものであろうと、同じ発明を対象としたものであろうと、また、もとの特許請求の範囲に対して範囲が広いか、狭いか、あるいは、異なるかにかかわらず、やはり、本開示の発明の内容に含まれるものとみなされる。
【図面の簡単な説明】
【図1】 カメラ内に納められた、本発明による撮像及び記憶装置の第1の実施形態の図である。
【図2】 図1の撮像層及び並列メモリ構造の拡大概略図である。
【図3】 図2に示す単一撮像素子及びメモリ構造におけるその関連メモリ素子の概略図である。
【図4】 本発明の第2の実施形態による単一撮像素子及びその関連メモリ素子の概略図である。
【符号の説明】
10 撮像及び記憶装置
20 撮像層
22 並列メモリ構造
24a 第1のメモリ層
24b 第2のメモリ層
26 撮像素子
28a 第1のメモリ素子
28b 第2のメモリ素子
30 感光部分
32 能動電子コンポーネント
38 記憶場所
Claims (9)
- 一体型の撮像及び記憶装置であって、複数の第1の個別ピクセルメモリ素子を備えた第1のメモリ層と、
第1のメモリ層の下に隣接して配置され、複数の第2の個別ピクセルメモリ素子を備えた第2のメモリ層と、
前記第1のメモリ層の上に隣接して配置され、複数の個別ピクセル撮像素子を備えた撮像層と、を含み、
各個別ピクセル撮像素子によって生成されるディジタル画素データを対応する第1のメモリ素子に記憶させるために、各個別ピクセル撮像素子が、対応する第1のメモリ素子と直接電気的に接続され、各第1のメモリ素子に記憶されているディジタル画素データを対応する第2のメモリ素子に転送するために、各第1のメモリ素子が、対応する第2のメモリ素子と電気的に接続される撮像及び記憶装置。 - 各第1のメモリ素子及び第2のメモリ素子には、前記ディジタル画素データを記憶させておくための個別記憶場所が含まれる、請求項1に記載の撮像及び記憶装置。
- 前記第1のメモリ素子及び第2のメモリ素子には、単一撮像素子の単一露光によって生成される全ディジタル画素のデータ・セットを記憶するのに十分な数の個別記憶場所が含まれる、請求項2に記載の撮像及び記憶装置。
- 各個別ピクセル撮像素子は、対応する第1のメモリ素子に対して、撮像プロセス中に生成されたディジタル画素データをシリアル転送する、請求項1に記載の撮像及び記憶装置。
- 前記複数の個別ピクセル撮像素子は、前記対応する第1のメモリ素子に対してディジタル画素データをパラレル転送する、請求項1に記載の撮像及び記憶装置。
- 前記撮像素子のそれぞれから前記対応する第1のメモリ素子へのディジタル画素データ転送とともに、前記第1のメモリ素子に転送されたディジタル画素データが対応する第2のメモリ素子に転送される、請求項5に記載の撮像及び記憶装置。
- 前記撮像層が、前記撮像プロセスによって得られたディジタル画素データを前記第1のメモリ層に転送する際、前記第1のメモリ層が、第1のメモリ層の全てのディジタル画素データを前記第2のメモリ層にパラレル転送するように構成されている、請求項6に記載の撮像及び記憶装置。
- 前記撮像及び記憶装置がCMOSディバイスである、請求項1に記載の撮像及び記憶装置。
- 一体型の撮像及び記憶装置を含むソリッドステートカメラであって、前記撮像及び記憶装置に、複数の第1の個別ピクセルメモリ素子を備えた第1のメモリ層と、前記第1のメモリ層に隣接して配置された複数の第2の個別ピクセルメモリ素子を備えた第2のメモリ層と、前記第1のメモリ層に隣接して配置された複数の個別ピクセル撮像素子を備え、個別ピクセル撮像素子毎に、ディジタル画像データを生成するための感光部分、及び、ディジタル画像データを処理するための回路を含む撮像層が含まれ、ディジタル画像データが、各個別ピクセル撮像素子から前記複数の第1の個別ピクセルメモリ素子のうち単一の対応する第1の個別ピクセルメモリ素子に移動し、前記ディジタル画像データが、各第1の個別ピクセルメモリ素子から前記複数の第2の個別ピクセルメモリ素子のうち単一の対応する第2の個別ピクセルメモリ素子に移動する、ソリッドステートカメラ。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/953,988 US7027092B2 (en) | 2001-09-17 | 2001-09-17 | Image capture and storage device |
US09/953,988 | 2001-09-17 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2003116056A JP2003116056A (ja) | 2003-04-18 |
JP2003116056A5 JP2003116056A5 (ja) | 2005-10-27 |
JP4303929B2 true JP4303929B2 (ja) | 2009-07-29 |
Family
ID=25494786
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002261381A Expired - Fee Related JP4303929B2 (ja) | 2001-09-17 | 2002-09-06 | 撮像及び記憶装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7027092B2 (ja) |
JP (1) | JP4303929B2 (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040085463A1 (en) * | 2002-11-06 | 2004-05-06 | Manish Sharma | Imaging system with non-volatile memory |
TWI429066B (zh) | 2005-06-02 | 2014-03-01 | Sony Corp | Semiconductor image sensor module and manufacturing method thereof |
JP4844854B2 (ja) * | 2007-09-05 | 2011-12-28 | 国立大学法人東北大学 | 固体撮像素子及び撮影装置 |
EP2665256B1 (en) * | 2007-09-05 | 2015-11-18 | Tohoku University | Solid-state image sensor and drive method for the same |
KR101126322B1 (ko) * | 2007-09-05 | 2012-07-12 | 가부시키가이샤 시마쓰세사쿠쇼 | 고체촬상소자 |
EP2708021B1 (en) | 2011-05-12 | 2019-07-10 | DePuy Synthes Products, Inc. | Image sensor with tolerance optimizing interconnects |
JP5959187B2 (ja) * | 2011-12-02 | 2016-08-02 | オリンパス株式会社 | 固体撮像装置、撮像装置、および信号読み出し方法 |
EP2877079B1 (en) | 2012-07-26 | 2021-04-21 | DePuy Synthes Products, Inc. | Camera system with minimal area monolithic cmos image sensor |
US10517469B2 (en) | 2013-03-15 | 2019-12-31 | DePuy Synthes Products, Inc. | Image sensor synchronization without input clock and data transmission clock |
EP2967286B1 (en) | 2013-03-15 | 2021-06-23 | DePuy Synthes Products, Inc. | Minimize image sensor i/o and conductor counts in endoscope applications |
GB2520722A (en) | 2013-11-29 | 2015-06-03 | Stfc Science & Technology | Hybrid pixel sensor array |
JP6070599B2 (ja) * | 2014-02-18 | 2017-02-01 | ソニー株式会社 | 情報処理装置、情報処理方法、情報処理システム、および撮像装置 |
CN113923389A (zh) | 2016-03-29 | 2022-01-11 | 株式会社尼康 | 摄像元件 |
WO2020129238A1 (ja) * | 2018-12-21 | 2020-06-25 | リコー電子デバイス株式会社 | レーザ駆動装置 |
WO2020256734A1 (en) * | 2019-06-21 | 2020-12-24 | Bae Systems Information And Electronic Systems Integration Inc. | Control of mission data tool application program interfaces |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0286123B1 (en) * | 1987-04-10 | 1992-12-30 | Kabushiki Kaisha Toshiba | Solid-state imaging device having high-speed shutter function and method of realizing high-speed function in solid-state imaging device |
GB2262383B (en) * | 1991-12-09 | 1995-06-14 | Sony Broadcast & Communication | Charge-coupled image sensor |
DE4323409A1 (de) * | 1993-07-13 | 1995-01-19 | Boehringer Mannheim Gmbh | Verwendung von Cumarinen und Carbostyrilen als PLA¶2¶-Inhibitoren, neue Cumarine und Carbostyrile, Verfahren zu ihrer Herstellung und Arzneimittel |
MY112406A (en) * | 1993-10-01 | 2001-06-30 | Texas Instruments Inc | Video processing system. |
US5677336A (en) * | 1993-10-21 | 1997-10-14 | Ligand Pharmaceuticals Incorporated | Non-steroid androgen receptor antagonist compounds and methods |
US5693647A (en) * | 1994-12-22 | 1997-12-02 | Ligand Pharmaceuticals Incorporated | Steroid receptor modulator compounds and methods |
US5665959A (en) * | 1995-01-13 | 1997-09-09 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Adminstration | Solid-state image sensor with focal-plane digital photon-counting pixel array |
JPH09162381A (ja) * | 1995-12-05 | 1997-06-20 | Sony Corp | リニアセンサ |
US6017924A (en) * | 1996-06-27 | 2000-01-25 | Ligand Pharmaceuticals Incorporated | Androgen receptor modulator compounds and methods |
US5909026A (en) * | 1996-11-12 | 1999-06-01 | California Institute Of Technology | Integrated sensor with frame memory and programmable resolution for light adaptive imaging |
FR2769450B1 (fr) * | 1997-10-03 | 2000-01-14 | Matra Marconi Space France | Dispositif photosensible a couplage et accumulation de charges et lidar incorporant un tel dispositif |
-
2001
- 2001-09-17 US US09/953,988 patent/US7027092B2/en not_active Expired - Lifetime
-
2002
- 2002-09-06 JP JP2002261381A patent/JP4303929B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US7027092B2 (en) | 2006-04-11 |
US20030052983A1 (en) | 2003-03-20 |
JP2003116056A (ja) | 2003-04-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102506010B1 (ko) | 고체 촬상 소자, 고체 촬상 소자의 제조 방법, 및, 전자 기기 | |
US10015426B2 (en) | Solid-state imaging element and driving method therefor, and electronic apparatus | |
CN206908723U (zh) | 卷帘快门图像传感器像素和系统 | |
CN207184624U (zh) | 图像传感器像素单元和成像系统 | |
JP4303929B2 (ja) | 撮像及び記憶装置 | |
US10334189B1 (en) | HDR pixel array with double diagonal binning | |
El Gamal et al. | Pixel-level processing: why, what, and how? | |
EP2253017B1 (en) | Circuit and photo sensor overlap for backside illumination image sensor | |
EP1017231B1 (en) | Photodiode active pixel sensor with shared reset signal and row select | |
US20190057995A1 (en) | Stacked photo sensor assembly with pixel level interconnect | |
Krymski et al. | A high-speed, 240-frames/s, 4.1-Mpixel CMOS sensor | |
TWI461060B (zh) | 具有光暈降低機制的影像感應器 | |
JP4686060B2 (ja) | ディジタル画素センサの改善された設計 | |
EP2190185B1 (en) | Solid-state image sensor | |
TW201841497A (zh) | 使用圖框內多位元曝光控制之高動態範圍影像感測器讀出架構 | |
TW200908698A (en) | Imagers with high speed digital frame transfer and frame processing | |
KR20160018506A (ko) | 분할-게이트 조건부-재설정 이미지 센서 | |
CN1224971A (zh) | 固态图象传感器 | |
JP2011151800A (ja) | Cmosイメージセンサー、及び該イメージセンサーを含む電子システム | |
US10002901B1 (en) | Stacked image sensor with embedded FPGA and pixel cell with selectable shutter modes and in-pixel CDs | |
CN106454141A (zh) | 实施堆叠芯片高动态范围图像传感器的方法及系统 | |
US20220078364A1 (en) | Image sensor and operating method thereof | |
JP2005175392A (ja) | 固体撮像装置およびそれを利用した撮像システム | |
CA2375637A1 (en) | Cmos/ccd line transfer imager with low dark current | |
CN206302500U (zh) | 成像像素 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050906 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050906 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070706 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080514 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080527 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080826 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080829 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080926 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20081001 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081020 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081118 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090206 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20090323 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090407 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090427 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120501 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4303929 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130501 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |