JP4303324B2 - 積層素子の一体化構造及びその製造方法 - Google Patents
積層素子の一体化構造及びその製造方法 Download PDFInfo
- Publication number
- JP4303324B2 JP4303324B2 JP02869098A JP2869098A JP4303324B2 JP 4303324 B2 JP4303324 B2 JP 4303324B2 JP 02869098 A JP02869098 A JP 02869098A JP 2869098 A JP2869098 A JP 2869098A JP 4303324 B2 JP4303324 B2 JP 4303324B2
- Authority
- JP
- Japan
- Prior art keywords
- track
- printed circuit
- integrated structure
- signal input
- signal output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/144—Stacked arrangements of planar printed circuit boards
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06551—Conductive connections on the side of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06593—Mounting aids permanently on device; arrangements for alignment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は一般に積層素子のコンパクトな一体化構造に関する。
【０００２】
【従来の技術】
例えばＵＳ−Ａ−５１０１３２３に記載されている従来技術によれば、通常平行六面形の同一のブロック内に複数の層又はレベルの素子を成型することによって得られる多層回路が知られている。各素子層は、少なくとも一つの素子と、前記素子との接続を確立し、平行六面体ブロックの面の一つに向かって延びるトラックとを含む。レベル間の接続は、通常は金属化されたトラックであり、これはあらかじめ金属化したブロックをエッチングすることにより、種々のレベルの素子間の平行六面形ブロックの側面に形成される。
【０００３】
上記方法は、素子の高周波又は低周波入力及び／又は出力接続点を支持するためにブロックの一つの面のみを使用するという利点を有するが、トラックをブロックの一つのエッジを越えて延ばさなければならないという欠点を有する。トラックをエッジでエッチングすることは技術的に困難であり、エッジでのエッチングは、脆弱である。
【０００４】
【発明が解決しようとする課題】
本発明は、入力及び／又は出力接続点と素子との接続を確立するためのトラックをブロックのエッジを越えて延ばす必要のない積層素子の一体化構造を提供することにより、この欠点を解消することを目的とする。
【０００５】
本発明の別の目的は、このような一体化構造の製造方法を提供することである。
【０００６】
【課題を解決するための手段】
このため、本発明によれば、積層された少なくとも二つの素子面を有する一体化構造であって、各素子面が、
−（１）素子及びカプセル化の階層を形成する絶縁材料の層と、
−（２）少なくとも一つの素子と、
−（３）第一端部が前記素子の接続点に接続された少なくとも一つの第一トラックとを有する
一体化構造が提供される。
【０００７】
前記構造は更に、第一端部が、前記第一トラックの第二端部に接続され、側面に配置された少なくとも一つの第二トラックと、プリント回路階層を形成し少なくとも一つの第三トラックを支持するプリント回路手段とを備え、この第三トラックの第一端部が、前記素子階層及びプリント回路階層に平行な該構造の面に露出する信号入力及び／又は出力エレメントに結合され、この第三トラックの第二端部が、第二トラックの第二端部に接続されることを特徴とする。
【０００８】
第一変形形態によれば、信号入力及び／又は出力エレメントはプリント回路の金属化された穴に収容されたピン素子である。
【０００９】
別の変形形態によれば、信号入力及び／又は出力エレメントは、その一つのエッジ少なくとも一つの接地ピンを支持するウェーブガイドエレメントであり、前記ピンは、接地トラックの一端を形成するプリント回路手段の金属化された穴に収容され、第三トラックの前記第一端部は前記ウェーブガイドに結合される。
【００１０】
積層素子の一体化構造の製造方法も本発明に含まれる。本発明方法は、
（ａ）各素子面が以下を有する、積層された少くとも二つの素子面を形成するステップを有する。
【００１１】
−（１）素子及びカプセル化の階層を形成する絶縁材料の層、
−（２）少なくとも一つの素子、及び
−（３）第一端部が前記素子の接続点に接続された少なくとも一つの第一トラック。
【００１２】
本方法は、更に、
（ｂ）前記積層された少なくとも二つの素子面と、プリント回路階層を形成しており、信号入力及び／又は出力エレメントに結合された少なくとも一つの第三トラックを支持するプリント回路手段とを成型し、前記信号入力及び／又は出力エレメントがプリント回路手段に対して垂直に直立するように一体化構造プレフォームを形成するステップと、
（ｃ）前記一体化構造プレフォームをカットして、信号入力及び／又は出力エレメントの区間と、前記第三トラックのエッジとを露出させるステップと、
（ｄ）カットされた一体化構造プレフォームを金属化するステップと、
（ｅ）カットされ金属化された一体化構造プレフォームの少なくとも第二面をエッチングして、前記第一トラックの第二端部と前記第三トラックの第二端部と間に第二側面トラックを形成するステップと
を含むことを特徴とする。
【００１３】
ピンを有する構造の製造の場合、本方法は更に、
（ｆ）前記ピン手段の区間が露出している、前記金属化されカットされた一体化構造プレフォームの第一面をエッチングして、前記区間内に限定された金属化ゾーンを形成するステップと、
（ｇ）前記金属化ゾーン上に隆起を成長させるステップと
を含む。
【００１４】
通常、金属化ゾーン上に隆起を成長させるステップは電解成長ステップである。
【００１５】
本発明の他の特徴及び利点は、対応する添付の図面を参照して行う以下の説明を読めば、より明らかになるであろう。
【００１６】
【発明の実施の形態】
図１を参照すると、本発明による一体化構造が形成される一体化構造プレフォーム１００は、少なくとも二つのレベル、即ち、二つの階層の素子を含む。各素子階層は、少なくとも一つの素子１、２、３、４、又は５と、当該階層の素子に結合された少なくとも一つのトラックとを閉じ込める、、例えば硬化樹脂の形の絶縁材料Ｒの層を含む。例えば図１では、樹脂Ｒでカプセル化された素子４及びトラック４０、４１は全体で素子階層を形成する。各素子階層について、該階層のトラック４０及び４１の両端のうちの一方が、素子４の接続点に接続される。例えば、図示する五つの階層の素子１、２、３、４及び５は高周波素子であり、これらの素子にそれぞれ関連するトラックの対１０−１１、２０−２１、３０−３１、４０−４１、及び５０−５１は同一面内に位置するラインである。
【００１７】
図１及び図２に示されているように、本発明によれば、本発明による構造を製造する出発点となるこの一体化構造プレフォーム１００は更に、樹脂でカプセル化されたプリント回路６を含むプリント回路階層を有する。このプリント回路は少なくとも一つのプリント回路トラック６１を支持し、このプリント回路トラックの第一端部６０は、素子階層及びプリント回路階層に平行な構造の面Ｆ１上に端部が露出する信号入力及び／又は出力エレメント８０、８１又は８２に結合される。信号入力及び／又は出力エレメント８０、８１又は８２は、例えば、トラック６１の端部に形成されたプリント回路６の金属化された穴に収容されはんだ付けされた頭付きピンの形である。素子階層及びプリント回路階層に平行な構造の面Ｆ１上に端部が露出するこの信号入力及び／又は出力エレメント８０、８１又は８２については、他の構成例も可能であることに留意されたい。図５に示す実施形態によれば、例えば、信号入力及び／又は出力エレメントは、一つのエッジ少なくとも一つの接地ピン８００’を支持するウェーブガイド８０’である。ピン８００’はプリント回路６の接地トラック６３の金属化された穴に収容される。トラック６１がウェーブガイドとの結合を確保する。トラック６１は、プリント回路６の基板によって分離されているウェーブガイドの上側に延びる。
【００１８】
図４には、図１に示すような一体化構造プレフォームの製造方法が示されている。この方法では、平行六面体の型（図示せず）を使用する。該型は、閉じられた底部から直立する、二つの細長いロッド９ａ及び９ｂの形の案内手段を有する。型の底部に樹脂が注入される。次に、信号入力／出力エレメント８０、８１、８２、又は８０’が直立するプリント回路６が、二つのロッド９ａ及び９ｂに案内され、この底部の樹脂の表面に配置され、信号入力／出力エレメントが、まだ硬化していない樹脂内に進入する。次に、樹脂Ｒ、素子５、４及び結合トラック５０−５１、４０−４１を支持するボードを交互に配置することにより、構造プレフォームが形成される。所望数の素子階層を積層した後、得られた平行六面体の形の構造を型から外す。成型時、特に素子が高周波素子である場合、隣接する二つの階層の素子間における相互干渉を防止するために、接地面９５、９４を挿入して二つの階層を分離することができる。
【００１９】
各信号入力及び／又は出力エレメントがピンの形である変形形態の場合には、各ピンは、プリント回路６の一方の側から、該プリント回路のトラック６１の対応する金属化された穴６０に挿入され、各信号入力及び／又は出力エレメントがウェーブガイドの形である変形形態の場合には、各接地ピン８００’は、プリント回路６の他方の側から、プリント回路のトラック６３の対応する金属化された穴に挿入される。この第二の変形形態の場合、接地トラック６３及び結合トラック６１の配置は、ウェーブガイド８０’の幾何形状に適合する配置である。
【００２０】
次に、図１の構造プレフォームには以下のように変形される。まず図１に示す破線Ｄに沿ってカットし、面Ｆ１上に、それぞれ入力及び／又は出力エレメント８０、８１、８２、又は８０’の区間を露出させるとともに、側面Ｆ２、Ｆ３上に、各素子階層のトラック１０−１１、２０−２１、３０−３１、４０−４１、及び５０−５１のエッジ及びプリント回路６のトラック６１のエッジ６２を露出させる。
【００２１】
ウェーブガイドによる変形形態では、その後、各素子階層のトラック１０−１１、２０−２１、３０−３１、４０−４１、及び５０−５１のエッジ及びプリント回路６のトラック６１のエッジ６２が露出した側面Ｆ２、Ｆ３を金属化する。次に、プリント回路６のトラック６１のエッジ６２が露出したこれらの面を金属化を行う前にエッチングして、各エッジ６２と、素子階層のトラック１０、１１、２０、２１、３０、３１、４０、４１、５０、５１の端部との間に各結合トラックを形成し、且つトラック１０、２０、３０、４０、及び５０間、及びトラック１１、２１、３１、４１、及び５１間にそれぞれ側面結合トラックを形成する。このエッチングステップは例えば、面Ｆ２又はＦ３の均一金属化層をレーザエッチングすることから成る。
【００２２】
ピンによる変形形態では、カットした構造プレフォームの表面に金属化層を付着させることにより、構造全体を金属化する。次に、図３に示すように、各ピン素子８０、８１、８２の区間と接触する金属化ゾーン７０を形成するために、金属化を行う前にピン素子の区間が露出している面Ｆ１をエッチングする。これらの各金属化ゾーン７０について、例えば電解成長法により隆起を成長させる。これらのゾーン７０は全て、プリント回路６のトラック６１、及びカットされ金属化された構造プレフォームの金属化面を介して、相互に電気的に接続される。
【００２３】
次に、プリント回路６のトラック６１のエッジ６２が露出した面Ｆ２、Ｆ３を金属化を行う前にエッチングして、各エッジ６２と、素子階層のトラック１０、１１、２０、２１、３０、３１、４０、４１、５０、５１の一端との間に各結合トラックを形成し、且つトラック１０、２０、３０、４０、及び５０間、及びトラック１１、２１、３１、４１、及び５１間に側面結合トラックをそれぞれ形成する。このエッチングステップは例えば、当該面の均一金属化層をレーザエッチングすることから成る。
【図面の簡単な説明】
【図１】本発明による積層素子の一体化構造プレフォームの断面図である。
【図２】図１の構造内に成型されたプリント回路の斜視図である。
【図３】カットされエッチングされた図１の一体化構造プレフォームの下面図である。
【図４】図１のモジュールの製造中の断面図である。
【図５】本発明による一体化構造に組み込まれるウェーブガイドの形の信号入力及び／又は出力エレメントの変形実施形態の斜視図である。
【符号の説明】
１、２、３、４、５ 素子
６ プリント回路
９ａ、９ｂ ロッド
１０、１１、２０、２１、３０、３１、４０、４１、５０、５１ トラック
６１ プリント回路トラック
６３ 接地トラック
７０ 金属化ゾーン
８０、８１、８２ 信号入力及び／又は出力エレメント
８０’ ウェーブガイド
９４、９５ 接地面
１００ 一体化構造プレフォーム
８００’ 接地ピン
Ｒ 絶縁材料
【発明の属する技術分野】
本発明は一般に積層素子のコンパクトな一体化構造に関する。
【０００２】
【従来の技術】
例えばＵＳ−Ａ−５１０１３２３に記載されている従来技術によれば、通常平行六面形の同一のブロック内に複数の層又はレベルの素子を成型することによって得られる多層回路が知られている。各素子層は、少なくとも一つの素子と、前記素子との接続を確立し、平行六面体ブロックの面の一つに向かって延びるトラックとを含む。レベル間の接続は、通常は金属化されたトラックであり、これはあらかじめ金属化したブロックをエッチングすることにより、種々のレベルの素子間の平行六面形ブロックの側面に形成される。
【０００３】
上記方法は、素子の高周波又は低周波入力及び／又は出力接続点を支持するためにブロックの一つの面のみを使用するという利点を有するが、トラックをブロックの一つのエッジを越えて延ばさなければならないという欠点を有する。トラックをエッジでエッチングすることは技術的に困難であり、エッジでのエッチングは、脆弱である。
【０００４】
【発明が解決しようとする課題】
本発明は、入力及び／又は出力接続点と素子との接続を確立するためのトラックをブロックのエッジを越えて延ばす必要のない積層素子の一体化構造を提供することにより、この欠点を解消することを目的とする。
【０００５】
本発明の別の目的は、このような一体化構造の製造方法を提供することである。
【０００６】
【課題を解決するための手段】
このため、本発明によれば、積層された少なくとも二つの素子面を有する一体化構造であって、各素子面が、
−（１）素子及びカプセル化の階層を形成する絶縁材料の層と、
−（２）少なくとも一つの素子と、
−（３）第一端部が前記素子の接続点に接続された少なくとも一つの第一トラックとを有する
一体化構造が提供される。
【０００７】
前記構造は更に、第一端部が、前記第一トラックの第二端部に接続され、側面に配置された少なくとも一つの第二トラックと、プリント回路階層を形成し少なくとも一つの第三トラックを支持するプリント回路手段とを備え、この第三トラックの第一端部が、前記素子階層及びプリント回路階層に平行な該構造の面に露出する信号入力及び／又は出力エレメントに結合され、この第三トラックの第二端部が、第二トラックの第二端部に接続されることを特徴とする。
【０００８】
第一変形形態によれば、信号入力及び／又は出力エレメントはプリント回路の金属化された穴に収容されたピン素子である。
【０００９】
別の変形形態によれば、信号入力及び／又は出力エレメントは、その一つのエッジ少なくとも一つの接地ピンを支持するウェーブガイドエレメントであり、前記ピンは、接地トラックの一端を形成するプリント回路手段の金属化された穴に収容され、第三トラックの前記第一端部は前記ウェーブガイドに結合される。
【００１０】
積層素子の一体化構造の製造方法も本発明に含まれる。本発明方法は、
（ａ）各素子面が以下を有する、積層された少くとも二つの素子面を形成するステップを有する。
【００１１】
−（１）素子及びカプセル化の階層を形成する絶縁材料の層、
−（２）少なくとも一つの素子、及び
−（３）第一端部が前記素子の接続点に接続された少なくとも一つの第一トラック。
【００１２】
本方法は、更に、
（ｂ）前記積層された少なくとも二つの素子面と、プリント回路階層を形成しており、信号入力及び／又は出力エレメントに結合された少なくとも一つの第三トラックを支持するプリント回路手段とを成型し、前記信号入力及び／又は出力エレメントがプリント回路手段に対して垂直に直立するように一体化構造プレフォームを形成するステップと、
（ｃ）前記一体化構造プレフォームをカットして、信号入力及び／又は出力エレメントの区間と、前記第三トラックのエッジとを露出させるステップと、
（ｄ）カットされた一体化構造プレフォームを金属化するステップと、
（ｅ）カットされ金属化された一体化構造プレフォームの少なくとも第二面をエッチングして、前記第一トラックの第二端部と前記第三トラックの第二端部と間に第二側面トラックを形成するステップと
を含むことを特徴とする。
【００１３】
ピンを有する構造の製造の場合、本方法は更に、
（ｆ）前記ピン手段の区間が露出している、前記金属化されカットされた一体化構造プレフォームの第一面をエッチングして、前記区間内に限定された金属化ゾーンを形成するステップと、
（ｇ）前記金属化ゾーン上に隆起を成長させるステップと
を含む。
【００１４】
通常、金属化ゾーン上に隆起を成長させるステップは電解成長ステップである。
【００１５】
本発明の他の特徴及び利点は、対応する添付の図面を参照して行う以下の説明を読めば、より明らかになるであろう。
【００１６】
【発明の実施の形態】
図１を参照すると、本発明による一体化構造が形成される一体化構造プレフォーム１００は、少なくとも二つのレベル、即ち、二つの階層の素子を含む。各素子階層は、少なくとも一つの素子１、２、３、４、又は５と、当該階層の素子に結合された少なくとも一つのトラックとを閉じ込める、、例えば硬化樹脂の形の絶縁材料Ｒの層を含む。例えば図１では、樹脂Ｒでカプセル化された素子４及びトラック４０、４１は全体で素子階層を形成する。各素子階層について、該階層のトラック４０及び４１の両端のうちの一方が、素子４の接続点に接続される。例えば、図示する五つの階層の素子１、２、３、４及び５は高周波素子であり、これらの素子にそれぞれ関連するトラックの対１０−１１、２０−２１、３０−３１、４０−４１、及び５０−５１は同一面内に位置するラインである。
【００１７】
図１及び図２に示されているように、本発明によれば、本発明による構造を製造する出発点となるこの一体化構造プレフォーム１００は更に、樹脂でカプセル化されたプリント回路６を含むプリント回路階層を有する。このプリント回路は少なくとも一つのプリント回路トラック６１を支持し、このプリント回路トラックの第一端部６０は、素子階層及びプリント回路階層に平行な構造の面Ｆ１上に端部が露出する信号入力及び／又は出力エレメント８０、８１又は８２に結合される。信号入力及び／又は出力エレメント８０、８１又は８２は、例えば、トラック６１の端部に形成されたプリント回路６の金属化された穴に収容されはんだ付けされた頭付きピンの形である。素子階層及びプリント回路階層に平行な構造の面Ｆ１上に端部が露出するこの信号入力及び／又は出力エレメント８０、８１又は８２については、他の構成例も可能であることに留意されたい。図５に示す実施形態によれば、例えば、信号入力及び／又は出力エレメントは、一つのエッジ少なくとも一つの接地ピン８００’を支持するウェーブガイド８０’である。ピン８００’はプリント回路６の接地トラック６３の金属化された穴に収容される。トラック６１がウェーブガイドとの結合を確保する。トラック６１は、プリント回路６の基板によって分離されているウェーブガイドの上側に延びる。
【００１８】
図４には、図１に示すような一体化構造プレフォームの製造方法が示されている。この方法では、平行六面体の型（図示せず）を使用する。該型は、閉じられた底部から直立する、二つの細長いロッド９ａ及び９ｂの形の案内手段を有する。型の底部に樹脂が注入される。次に、信号入力／出力エレメント８０、８１、８２、又は８０’が直立するプリント回路６が、二つのロッド９ａ及び９ｂに案内され、この底部の樹脂の表面に配置され、信号入力／出力エレメントが、まだ硬化していない樹脂内に進入する。次に、樹脂Ｒ、素子５、４及び結合トラック５０−５１、４０−４１を支持するボードを交互に配置することにより、構造プレフォームが形成される。所望数の素子階層を積層した後、得られた平行六面体の形の構造を型から外す。成型時、特に素子が高周波素子である場合、隣接する二つの階層の素子間における相互干渉を防止するために、接地面９５、９４を挿入して二つの階層を分離することができる。
【００１９】
各信号入力及び／又は出力エレメントがピンの形である変形形態の場合には、各ピンは、プリント回路６の一方の側から、該プリント回路のトラック６１の対応する金属化された穴６０に挿入され、各信号入力及び／又は出力エレメントがウェーブガイドの形である変形形態の場合には、各接地ピン８００’は、プリント回路６の他方の側から、プリント回路のトラック６３の対応する金属化された穴に挿入される。この第二の変形形態の場合、接地トラック６３及び結合トラック６１の配置は、ウェーブガイド８０’の幾何形状に適合する配置である。
【００２０】
次に、図１の構造プレフォームには以下のように変形される。まず図１に示す破線Ｄに沿ってカットし、面Ｆ１上に、それぞれ入力及び／又は出力エレメント８０、８１、８２、又は８０’の区間を露出させるとともに、側面Ｆ２、Ｆ３上に、各素子階層のトラック１０−１１、２０−２１、３０−３１、４０−４１、及び５０−５１のエッジ及びプリント回路６のトラック６１のエッジ６２を露出させる。
【００２１】
ウェーブガイドによる変形形態では、その後、各素子階層のトラック１０−１１、２０−２１、３０−３１、４０−４１、及び５０−５１のエッジ及びプリント回路６のトラック６１のエッジ６２が露出した側面Ｆ２、Ｆ３を金属化する。次に、プリント回路６のトラック６１のエッジ６２が露出したこれらの面を金属化を行う前にエッチングして、各エッジ６２と、素子階層のトラック１０、１１、２０、２１、３０、３１、４０、４１、５０、５１の端部との間に各結合トラックを形成し、且つトラック１０、２０、３０、４０、及び５０間、及びトラック１１、２１、３１、４１、及び５１間にそれぞれ側面結合トラックを形成する。このエッチングステップは例えば、面Ｆ２又はＦ３の均一金属化層をレーザエッチングすることから成る。
【００２２】
ピンによる変形形態では、カットした構造プレフォームの表面に金属化層を付着させることにより、構造全体を金属化する。次に、図３に示すように、各ピン素子８０、８１、８２の区間と接触する金属化ゾーン７０を形成するために、金属化を行う前にピン素子の区間が露出している面Ｆ１をエッチングする。これらの各金属化ゾーン７０について、例えば電解成長法により隆起を成長させる。これらのゾーン７０は全て、プリント回路６のトラック６１、及びカットされ金属化された構造プレフォームの金属化面を介して、相互に電気的に接続される。
【００２３】
次に、プリント回路６のトラック６１のエッジ６２が露出した面Ｆ２、Ｆ３を金属化を行う前にエッチングして、各エッジ６２と、素子階層のトラック１０、１１、２０、２１、３０、３１、４０、４１、５０、５１の一端との間に各結合トラックを形成し、且つトラック１０、２０、３０、４０、及び５０間、及びトラック１１、２１、３１、４１、及び５１間に側面結合トラックをそれぞれ形成する。このエッチングステップは例えば、当該面の均一金属化層をレーザエッチングすることから成る。
【図面の簡単な説明】
【図１】本発明による積層素子の一体化構造プレフォームの断面図である。
【図２】図１の構造内に成型されたプリント回路の斜視図である。
【図３】カットされエッチングされた図１の一体化構造プレフォームの下面図である。
【図４】図１のモジュールの製造中の断面図である。
【図５】本発明による一体化構造に組み込まれるウェーブガイドの形の信号入力及び／又は出力エレメントの変形実施形態の斜視図である。
【符号の説明】
１、２、３、４、５ 素子
６ プリント回路
９ａ、９ｂ ロッド
１０、１１、２０、２１、３０、３１、４０、４１、５０、５１ トラック
６１ プリント回路トラック
６３ 接地トラック
７０ 金属化ゾーン
８０、８１、８２ 信号入力及び／又は出力エレメント
８０’ ウェーブガイド
９４、９５ 接地面
１００ 一体化構造プレフォーム
８００’ 接地ピン
Ｒ 絶縁材料
Claims (6)
- 積層された少なくとも二つの素子面を有する一体化構造であって、各素子面が、
（１）素子及びカプセル化の階層を形成する絶縁材料の層と、
（２）少なくとも一つの素子（１、２、３、４、５）と、
（３）第一端部が前記素子の接続点に接続された少なくとも一つの第一トラック（１０−１１、２０−２１、３０−３１、４０−４１、５０−５１）とを有し、
該一体化構造は更に、第一端部が前記第一トラック（１０−１１、２０−２１、３０−３１、４０−４１、５０−５１）の第二端部に接続され、側面（Ｆ３、Ｆ２）に配置された少なくとも一つの第二トラックと、プリント回路階層を形成しており少なくとも一つの第三トラック（６１）を支持する樹脂でカプセル化されたプリント回路手段（６）とを備え、
該第三トラックの第一端部（６０）は、一端が前記素子階層及びプリント回路階層に平行な該構造の面に露出している信号入力エレメントもしくは信号出力エレメント又はその両方（８０、８１、８２）に結合され、該第三トラックの第二端部（６２）が、前記第二トラックの第二端部に接続され、
前記第二トラックが、一体化構造の金属化された側面をエッチングして形成したものであることを特徴とする前記一体化構造。 - 前記信号入力エレメントもしくは信号出力エレメント又はその両方（８０、８１、８２）が、プリント回路の金属化された穴の中に収容されたピンエレメントである請求項１に記載の構造。
- 前記信号入力エレメントもしくは信号出力エレメント又はその両方（８０、８１、８２）が、その一つのエッジで少なくとも一つの接地ピンを支持するウェーブガイドエレメントであり、前記ピンが、接地トラックの一端を形成するプリント回路手段の金属化された穴に収容され、第三トラック（６１）の前記第一端部（６０）が前記ウェーブガイドに結合される請求項１に記載の構造。
- （ａ）各素子面が以下を有する、積層された少なくとも二つの素子面を形成するステップと、
（１）素子及びカプセル化の階層を形成する絶縁材料の層（Ｒ）、
（２）少なくとも一つの素子（１、２、３、４、５）、
（３）第一端部が前記素子の接続点に接続された少なくとも一つの第一トラック（１０−１１、２０−２１、３０−３１、４０−４１、５０−５１）、
（ｂ）前記積層された少なくとも二つの素子面と、プリント回路階層を形成しており、信号入力エレメントもしくは信号出力エレメント又はその両方（８０、８１、８２；８０’）に結合された少なくとも一つの第三トラックを支持する樹脂でカプセル化されたプリント回路手段（６）とを成型して、前記信号入力エレメントもしくは信号出力エレメント又はその両方（８０、８１、８２；８０’）がプリント回路手段に対して垂直に直立するように一体化構造プレフォームを形成するステップと、
（ｃ）前記一体化構造プレフォームをカットして信号入力エレメントもしくは信号出力エレメント又はその両方（８０、８１、８２；８０’）の区間と、前記第三トラック（６１）のエッジ（６２）とを露出させるステップ（Ｄ）と、
（ｄ）該カットされた一体化構造プレフォームを金属化するステップと、
（ｅ）該カットされ金属化された一体化構造プレフォームの少なくとも第二面をエッチングして、前記第一トラックの第二端部と、前記第三トラックの第二端部との間に第二側面トラックを形成するステップと
を含むことを特徴とする積層素子一体化構造の製造方法。 - 更に、
（ｆ）前記信号入力エレメントもしくは信号出力エレメント又はその両方の区間が露出している、前記金属化されカットされた一体化構造プレフォームの第一面をエッチングして、前記区間内に限定された金属化ゾーン（７０）を形成するステップと、
（ｇ）前記金属化ゾーン上に隆起を成長させるステップと
を含むことを特徴とする請求項４に記載の方法。 - 前記金属化ゾーン上に隆起を成長させるステップが、電解成長ステップであることを特徴とする請求項５に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9701481A FR2759527B1 (fr) | 1997-02-10 | 1997-02-10 | Structure monobloc de composants empiles |
| FR9701481 | 1997-02-10 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10242382A JPH10242382A (ja) | 1998-09-11 |
| JP4303324B2 true JP4303324B2 (ja) | 2009-07-29 |
Family
ID=9503502
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02869098A Expired - Lifetime JP4303324B2 (ja) | 1997-02-10 | 1998-02-10 | 積層素子の一体化構造及びその製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6188128B1 (ja) |
| EP (1) | EP0858108B1 (ja) |
| JP (1) | JP4303324B2 (ja) |
| CA (1) | CA2226419A1 (ja) |
| DE (1) | DE69827865T2 (ja) |
| FR (1) | FR2759527B1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2797348B1 (fr) * | 1999-08-02 | 2001-10-19 | Cit Alcatel | Procede d'obtention d'un module, a haute densite, a partir de composants electroniques, modulaires, encapsules et module ainsi obtenu |
| FR2805082B1 (fr) * | 2000-02-11 | 2003-01-31 | 3D Plus Sa | Procede d'interconnexion en trois dimensions et dispositif electronique obtenu par ce procede |
| JP2006324568A (ja) * | 2005-05-20 | 2006-11-30 | Matsushita Electric Ind Co Ltd | 多層モジュールとその製造方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3370203A (en) * | 1965-07-19 | 1968-02-20 | United Aircraft Corp | Integrated circuit modules |
| US3746934A (en) * | 1971-05-06 | 1973-07-17 | Siemens Ag | Stack arrangement of semiconductor chips |
| FR2663702B1 (fr) | 1990-06-21 | 1995-05-12 | Skf France | Butee d'embrayage comportant des moyens de solidarisation avec l'organe de manóoeuvre. |
| FR2688629A1 (fr) * | 1992-03-10 | 1993-09-17 | Thomson Csf | Procede et dispositif d'encapsulation en trois dimensions de pastilles semi-conductrices. |
| JPH0637202A (ja) * | 1992-07-20 | 1994-02-10 | Mitsubishi Electric Corp | マイクロ波ｉｃ用パッケージ |
| US5291061A (en) * | 1993-04-06 | 1994-03-01 | Micron Semiconductor, Inc. | Multi-chip stacked devices |
| US5406125A (en) * | 1993-04-15 | 1995-04-11 | Martin Marietta Corp. | Semiconductor device having a metalized via hole |
| FR2730534B1 (fr) | 1995-02-09 | 1997-04-04 | Valeo | Butee de debrayage a commande hydraulique pour un embrayage a diaphragme de vehicule automobile |
| WO1996027282A1 (en) * | 1995-03-02 | 1996-09-06 | Circuit Components Incorporated | A low cost, high performance package for microwave circuits in the up to 90 ghz frequency range using bga i/o rf port format and ceramic substrate technology |
| FR2747239B1 (fr) * | 1996-04-04 | 1998-05-15 | Alcatel Espace | Module hyperfrequence compact |
| US5953588A (en) * | 1996-12-21 | 1999-09-14 | Irvine Sensors Corporation | Stackable layers containing encapsulated IC chips |
-
1997
- 1997-02-10 FR FR9701481A patent/FR2759527B1/fr not_active Expired - Fee Related
-
1998
- 1998-02-09 CA CA002226419A patent/CA2226419A1/fr not_active Abandoned
- 1998-02-09 DE DE69827865T patent/DE69827865T2/de not_active Expired - Lifetime
- 1998-02-09 US US09/020,413 patent/US6188128B1/en not_active Expired - Lifetime
- 1998-02-09 EP EP98400273A patent/EP0858108B1/fr not_active Expired - Lifetime
- 1998-02-10 JP JP02869098A patent/JP4303324B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10242382A (ja) | 1998-09-11 |
| EP0858108A1 (fr) | 1998-08-12 |
| US6188128B1 (en) | 2001-02-13 |
| EP0858108B1 (fr) | 2004-12-01 |
| CA2226419A1 (fr) | 1998-08-10 |
| DE69827865T2 (de) | 2005-12-01 |
| FR2759527A1 (fr) | 1998-08-14 |
| DE69827865D1 (de) | 2005-01-05 |
| FR2759527B1 (fr) | 2002-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5382931A (en) | Waveguide filters having a layered dielectric structure | |
| US4691179A (en) | Filled resonant cavity filtering apparatus | |
| JP3617368B2 (ja) | マザー基板および子基板ならびにその製造方法 | |
| EP1270168B1 (en) | Chip antenna and method of manufacturing the same | |
| US5917388A (en) | Compact microwave module | |
| KR100293063B1 (ko) | 유전체도파관 | |
| JP3614030B2 (ja) | マザー基板，子基板およびそれを用いた電子部品ならびにその製造方法 | |
| US5376226A (en) | Method of making connector for integrated circuit chips | |
| JP4303324B2 (ja) | 積層素子の一体化構造及びその製造方法 | |
| US6917265B2 (en) | Microwave frequency surface mount components and methods of forming same | |
| JP2001077608A (ja) | 伝送線路 | |
| US6151775A (en) | Multilayer circuit board and method of producing the same | |
| JP3617388B2 (ja) | プリント配線板及びその製造方法 | |
| JPH10208942A (ja) | 磁芯入りチップインダクタとその製造方法 | |
| EP1505685B1 (en) | Microstrip line and method for producing of a microstrip line | |
| US6523248B1 (en) | Method of producing a microwave filter | |
| JP4055028B2 (ja) | 金属ベース配線板とその製造方法 | |
| JPH0917905A (ja) | 半導体素子搭載用プリント配線板およびその製造方法 | |
| JP2000003829A (ja) | セラミック電子部品およびその製造方法 | |
| JP2657460B2 (ja) | 誘電体フィルタの製造方法 | |
| JP2768655B2 (ja) | チップ部品の製造方法 | |
| EP0837518B1 (en) | Dielectric filter | |
| JPH10135640A (ja) | プリント配線板の構造及びその製造方法 | |
| JP3678968B2 (ja) | 回路基板 | |
| JPH0716317Y2 (ja) | Ｌｓｉソケット |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050202 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070918 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20071212 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20071217 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080318 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080513 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080908 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20081106 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090310 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090318 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090414 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090424 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120501 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130501 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |