JP4301309B2 - デバイス制御装置及び画像表示装置 - Google Patents

Description

本発明は、画像表示装置の入出力特性の調整技術に関する。

近年、液晶駆動の高速化や画素数の増大、画素の高密度化といった事情によってアクティブマトリックス方式の液晶パネルにおいてもクロストークによる画質劣化が顕在化している。このような顕在化したクロストークに対しては、その抑制のために種々の技術が提案されている。たとえば特許文献１、２には、直前に駆動された走査線の階調値の積分値に応じて、直後に駆動される走査線の階調値の誤差を抑制する技術が開示されている。具体的には、駆動対象の走査線の直前に駆動された走査線の階調値の積分値に応じて、データ線のプリチャージ電圧や画像信号を調整する技術が開示されている。一方、特許文献３、４には、駆動対象となる走査線自体の階調値の積分値に応じて発生する階調値の誤差（広義のクロストーク）を抑制する技術が開示されている。

特開２００５−２０２１５９号公報 特開２００６−９１８００号公報 特開２００６−１６３０７４号公報 特開２００６−１６２８７２号公報 特開２００５−２２７４７４号公報 特開２００５−２５８４１９号公報

しかし、より正確な階調値誤差の抑制に複数の走査線の階調値の積分値を使用する場合には、使用する走査線の数だけの補正回路が要請されることになる。さらに、このような問題は、液晶パネルを用いた画像表示装置に限られず、広義のクロストークが生じ得る光変調デバイスを用いた画像表示装置に共通する問題であった。ここで、広義のクロストーク（本明細書では単にクロストークとも呼ぶ。）とは、広く光変調デバイスの駆動制御に起因する階調誤差を意味する。

この発明は、従来技術における上述の課題を解決するためになされたものであり、画像表示デバイスの駆動制御に起因する階調誤差を抑制する技術を提供することを目的とする。

上述の課題の少なくとも一部を解決するために、本発明は、複数の主走査ラインを有する画像表示デバイスを制御するデバイス制御装置を提供する。このデバイス制御装置は、
入力画像信号に応じて、主走査ライン毎の入力画像データの各階調値の積算値に応じて積算補正値を算出する積算補正値算出部と、
前記算出された積算補正値を主走査ライン毎に格納する積算補正値格納部と、
前記積算補正値格納部から読み出されたＮ本の主走査ライン（Ｎは２以上の整数）の各々の積算補正値に基づいて、前記Ｎ本の主走査ラインの表示に起因する階調誤差を抑制するように前記画像表示デバイスを制御するデバイス制御部と、
を備える。

本発明のデバイス制御装置では、主走査ライン毎の入力画像データの積算補正値を格納する積算補正値格納部から読み出されたＮ本の主走査ラインの積算補正値に基づいて、このＮ本の主走査ラインの制御に起因する階調誤差を抑制するように画像表示デバイスが制御されるので、積算補正値毎に補正回路を装備する必要がなくなる。この結果、画像表示デバイスの制御におけるクロストークの抑制に使用すべき主走査ラインの数に拘わらず一つの回路で補正を実行することができるので、補正回路を簡素化して補正回路の駆動電力の低下や信頼性の向上を実現することができる。

上記デバイス制御装置において、前記デバイス制御部は、前記Ｎ個の積算補正値に基づいて前記入力画像データを補正することによって前記階調誤差を抑制するようにしても良いし、
あるいは、
前記デバイス制御部は、前記画像表示デバイスを制御するためのプリチャージ電圧を発生させるプリチャージ電圧発生部を備えるとともに、前記Ｎ個の積算補正値に基づいて前記プリチャージ電圧を調整することによって前記階調誤差を抑制するようにしても良いし、
あるいは、
前記デバイス制御部は、前記画像表示デバイスの駆動のための駆動電圧を発生させる駆動電圧発生部を備えるとともに、前記Ｎ個の積算補正値に基づいて前記駆動電圧にバイアス電圧を加えることによって前記階調誤差を抑制するようにしても良いし、
あるいは、これらを組み合わせても良い。

上記デバイス制御装置において、
前記デバイス制御部は、前記Ｎ個の積算補正値のうちの少なくとも一つに基づいた前記入力画像データの補正と、前記Ｎ個の積算補正値のうちの少なくとも一つに基づいた前記画像表示デバイスの制御のためのプリチャージ電圧の調整と、前記Ｎ個の積算補正値のうちの少なくとも一つに基づいた前記画像表示デバイスの制御のための駆動電圧の調整と、のうちの予め設定された２以上の調整の組み合わせを実行することによって前記階調誤差を抑制するようにしても良い。

こうすれば、画像表示デバイスの特性に応じて、入力画像データの補正やプリチャージ電圧の調整、駆動電圧の調整といった相違する制御内容と複数の積算補正値の組み合わせで決めの細かな制御を実現することができる。

上記デバイス制御装置において、
前記デバイス制御部は、前記Ｎ個の積算補正値のうちの少なくとも一つに基づいた前記入力画像データの補正と、前記Ｎ個の積算補正値のうちの少なくとも一つに基づいた前記画像表示デバイスの制御のためのプリチャージ電圧の調整と、前記Ｎ個の積算補正値のうちの少なくとも一つに基づいた前記画像表示デバイスの制御のための駆動電圧の調整と、のうちの少なくとも一つの調整を設定可能に実行することによって前記階調誤差を抑制するようにしても良い。こうすれば、たとえば画像表示デバイスの特性や画像表示デバイスの駆動回路の特性に応じた設定を自由に行うことができる。

上記デバイス制御装置において、
前記デバイス制御部は、前記画像表示デバイスの表示画面を極性が相違する複数の領域に分割して駆動するとともに、前記画像表示デバイスの各走査ラインの駆動毎に前記複数の領域が前記走査ラインの方向と垂直な方向にシフトしていくように前記画像表示デバイスを制御するようにしても良い。ただし、領域駆動方式は、領域の数の増大に応じて補正に参照すべき主走査ラインの数が多くなるので顕著な効果を奏する。

なお、本発明は、デバイス制御装置に限られず、デバイス制御装置を用いた画像表示装置、画像表示方法や画像表示制御方法、画像表示を制御するためのプログラム（あるいはプログラム製品）、プロジェクタといった種々の形態で実現することができる。また、画像表示には、ＰＤＰのような自発光の表示や投影表示の双方が含まれる。

次に、本発明の実施の形態を実施例に基づき以下の順序で説明する。
Ａ．液晶プロジェクタの基本的構成：
Ｂ．領域走査駆動方式の概要：
Ｃ．画像処理回路２２０の内部構成とその動作：
Ｄ．変形例：

Ａ．液晶プロジェクタの基本的構成：
図１は、本発明の一実施例としての液晶プロジェクタ１０の構成を示すブロック図である。液晶プロジェクタ１０は、スクリーンＳＣ上に画像を投写するための光学系１００と、光学系１００を制御する制御系２００とを備えている。光学系１００は、照明光学系１１０と、液晶パネル１２０Ｒ、１２０Ｇ、１２０Ｂと、投写光学系１３０と、を備えている。制御系２００は、制御部２１０と、画像処理回路２２０と、液晶駆動部２３０と、を備えている。

制御部２１０は、図示しないＣＰＵやメモリを備えている。制御部２１０は、画像処理回路２２０と、液晶駆動部２３０と、を制御する。画像処理回路２２０は、外部から与えられた入力画像信号を処理して液晶駆動部２３０への入力信号を生成する。入力画像信号の処理には、画質調整処理等の種々の画像処理が含まれている。画質調整処理には、たとえば輝度調整や色温度補正といった処理がある。

液晶駆動部２３０は、画像処理回路２２０から入力された画像データに基づいて、液晶パネル１２０Ｒ、１２０Ｇ、１２０Ｂを駆動するための駆動信号を生成する。この駆動信号は、液晶パネル１２０Ｒ、１２０Ｇ、１２０Ｂに供給されて、液晶パネル１２０Ｒ、１２０Ｇ、１２０Ｂが有する各画素の透過光量の制御に使用される。液晶パネル１２０Ｒ、１２０Ｇ、１２０Ｂを透過した光は、投写光学系１３０に照射される。投写光学系１３０は、液晶パネル１２０Ｒ、１２０Ｇ、１２０Ｂから照射された光をスクリーンＳＣ上に投写する。なお、液晶パネル１２０Ｒ、１２０Ｇ、１２０Ｂは、特許請求の範囲における「画像表示デバイス」に相当する。

図２は、本発明の実施例における液晶パネル１２０Ｒの内部構成を示す説明図である。液晶パネル１２０Ｇ，Ｂは、液晶パネル１２０Ｒと同一の内部構成を有している。液晶パネル１２０Ｒは、セルアレイ３１０と、セルアレイ３１０を駆動する駆動回路３２０、３３０、３４０とを備えている。セルアレイ３１０は、Ｍ行Ｎ列のマトリクス状に配列されたＭ×Ｎ個のセル３０２を有している。駆動回路３２０、３３０、３４０は、行選択回路３２０と、列選択回路３３０と、画素データ供給回路３４０と、を備えている。

行選択回路３２０は、図示しないシフトレジスタを含んでおり、液晶駆動部２３０から供給される垂直開始信号ＶＳと垂直クロック信号ＶＣとに応じて、セルアレイ３１０に対して各行選択信号ＲＳ₁〜ＲＳ_Mを出力する。これにより、セルアレイ３１０の各行の複数のセル３０２が選択される。

列選択回路３３０は、図示しないシフトレジスタを含んでおり、液晶駆動部２３０から供給される水平開始信号ＨＳと水平クロック信号ＨＣとに応じて、画素データ供給回路３４０に対して各列選択信号ＣＳ₁〜ＣＳ_Nを出力する。これにより、行選択回路３２０で選択された行の中から選択されたセル３０２に色データＲに含まれる画素データが供給される。このような画素データの供給は、各列選択信号ＣＳ₁〜ＣＳ_Nによって画素データ供給回路３４０の電界効果トランジスタＴＲ₁〜ＴＲ_Nをオンすることによって実現される。なお、以下では、ｍ番目の行、かつ、ｎ番目の列に配置されたセル３０２を「（ｍ，ｎ）番目」のセル３０２と呼ぶ。

このようにして、行選択回路３２０および列選択回路３３０は、液晶駆動部２３０から供給される信号に応じて、色データＲに含まれる画素データを（ｍ，ｎ）番目のセル３０２に対して順に供給することができる。

図３は、セルアレイ３１０が有する（ｍ，ｎ）番目のセル３０２の内部構成を示す説明図である。（ｍ，ｎ）番目のセル３０２は、液晶素子ＬＣと、ｎチャネル型の電界効果トランジスタＴＲａと、を備えている。セル３０２の各要素は、以下のように接続されている。トランジスタＴＲａについては、ソース端子Ｓ、ドレイン端子Ｄ、およびゲート端子Ｇが、それぞれ液晶素子ＬＣ、画素データ供給回路３４０のトランジスタＴＲｎ、および行選択回路３２０に接続されている。なお、本実施例では、透過型の光変調素子が使用されているが、たとえば反射型の光変調素子を使用するようにしても良い。

液晶素子ＬＣの他方の端子は、電位Ｖｃｏｍを有する共通対向電極Ｔｃｏｍに内部接地されている。これにより、液晶パネル１２０Ｒの全ての液晶素子ＬＣは、共通対向電極電位Ｖｃｏｍを基準電位として駆動することが可能となる。

図４は、本発明の実施例における液晶駆動部２３０による液晶パネル１２０Ｒの交流駆動の様子を示す説明図である。図４には、共通対向電極電位Ｖｃｏｍを基準電位として、所定の周期の交流波形を有する映像信号Ｒが印加される様子が示されている。図４から分かるように、映像信号Ｒは、共通対向電極電位Ｖｃｏｍに対して直流成分を含まないような脈流電圧を印加するように構成されている。すなわち、共通対向電極電位Ｖｃｏｍに対して、同一の電位差Ｖを有するように構成されている。

このような交流駆動を行うのは、液晶パネル１２０Ｒ、１２０Ｇ、１２０Ｂの焼き付きの抑制のためである。液晶の焼き付きとは、液晶に長時間直流電圧を印加することによって液晶内部で不純物イオンによる分極が発生し、これにより液晶の抵抗率が変動して画像の表示跡が残ってしまう現象である。交流駆動としては、画像表示領域を構成する全画素電極の駆動電圧の極性を全て同じにして、一定周期で駆動電圧を反転させる面反転駆動方式や、隣接する主走査ラインの極性を相互に反転させるライン反転駆動方式が従来から採用されている。

しかし、面反転駆動方式においては、結合容量の影響や電荷のリークによって画質が劣化するという問題が生じていた。一方、ライン反転駆動方式の場合には、極性が相異なる電圧が印加される列方向又は行方向において、同一基板上の相隣接する画素電極間で電界（横電界）が生じて画質の劣化や開口率の低下の問題を生じさせていた。このような問題に対して、本願出願人は、領域走査駆動方式を提案している（特開２００５−２２７４７４号公報、特開２００５−２５８４１９号公報）。

Ｂ．領域走査駆動方式の概要：
図５は、本発明の実施例の領域駆動方式において、ある瞬間の表示画面を示す説明図である。ある瞬間においては、主走査ラインＬｎ１〜Ｌｎ１８０および主走査ラインＬｎ７２１〜Ｌｎ１０８０は、負極で駆動されてり、主走査ラインＬｎ１８１〜Ｌｎ７２０は、正極で駆動されている。これらの領域は、図５において主走査ラインの駆動毎に下側に１主走査ライン毎にシフトしていく。

図６は、本発明の実施例の領域駆動方式において、各主走査ラインの駆動による表示画面の遷移状態を示す説明図である。図６では、説明を分かりやすくするために主走査ラインの数を、主走査ラインＮｏ．１から主走査ラインＮｏ．１０までの１０本としている。図６は、左側から状態番号１〜６に向かって順に表示状態（極性）が遷移していく様子が示されている。

具体的には、状態１では、主走査ラインＮｏ．２の各画素に極性が「負」の映像信号Ｒが供給されることになる。状態２では、主走査ラインＮｏ．８の各画素に極性が「正」の映像信号Ｒが供給されることになる。この際には、極性が「負」から「正」に反転していることが分かる。状態３では、主走査ラインＮｏ．３の各画素に映像信号Ｒが供給されることになる。この際には、極性が「正」から「負」に反転していることが分かる。状態４では、主走査ラインＮｏ．９の各画素に極性を「正」に反転させて映像信号Ｒが供給されることになる。状態５では、主走査ラインＮｏ．４の各画素に極性を「負」に反転させて映像信号Ｒが供給されることになる。状態６では、主走査ラインＮｏ．１０の各画素に極性を「正」に反転させて映像信号Ｒが供給されることになる。

このように、領域駆動方式では、液晶パネル１２０Ｒ、１２０Ｇ、１２０Ｂの表示領域を極性が相違する複数の領域に分割して駆動されるとともに、垂直走査方向にシフトしていくように制御されるので、面反転駆動方式における結合容量の影響や電荷のリーク、ライン反転駆動方式における横電界といった要因によって発生する画質劣化を抑制することができる（特開２００５−２２７４７４号公報、特開２００５−２５８４１９号公報）。

さらに、本願発明者による解析と実験とによって、領域駆動方式では、たとえば主走査ラインＮｏ．３の駆動（状態３）においては、３本の主走査ラインＮｏ．２、Ｎｏ．３、Ｎｏ．８の積算値を使用すればクロストークによる画質劣化を効果的に抑制できることが分かった。

この理由は、本願発明者の解析によれば以下の通りである。第１の理由は、３本の主走査ラインＮｏ．２、Ｎｏ．８、Ｎｏ．３が、図６に示されるように順に駆動される際には、主走査ラインＮｏ．８の駆動において、主走査ラインＮｏ．２の積算補正値に基づいて補正が行われているので、この補正が主走査ラインＮｏ．３の表示に重畳されて影響するという理由である。第２の理由は、主走査ラインＮｏ．３の表示には、直前に駆動された主走査ラインＮｏ．８の駆動の影響だけでなく、液晶パネル１２０Ｒにおいて隣接して配置された主走査ラインＮｏ．２からの漏れ電流や電界の影響も受けるというものである。

たとえば液晶パネル１２０Ｒの特性に応じて、第１の理由が顕著な影響を有する場合には、連続して駆動される複数の主走査ラインの積算補正値を使用して補正することが有効であり、一方、第２の理由が顕著な影響を有する場合には、連続して駆動される複数の主走査ラインの積算補正値と隣接する主走査線の積算値の双方を使用して補正することが有効である。ただし、いずれの場合においても、参照すべき主走査線の数が多くなるので、本願発明が顕著な効果を奏することができることになる。本願発明者は、このような複数の主走査ラインの積算値を用いた補正処理を効率的に処理するための回路をも創作した。

Ｃ．画像処理回路２２０の内部構成とその動作：
図７は、本発明の実施例における画像処理回路２２０の内部構成を示す説明図である。画像処理回路２２０は、積算補正値生成回路２２１と、積算補正値格納回路２２２と、領域走査駆動回路２２３と、バッファ２２４と、補正値加算回路２２５と、を備えている。

図８は、本発明の実施例における画像処理回路２２０の動作に関するタイミングチャートを示す説明図である。このタイムチャートにおいて、水平開始信号ＨＳは、立ち上がりエッジによって水平走査期間を定義する信号である。入力映像データは、画像処理回路２２０に入力される映像信号を示している。入力映像データの「Ｌｎ．１」「Ｌｎ．２」「Ｌｎ．３」は、主走査ラインの番号を示すとともに、図６の主走査ライン系列に対応している。

画像処理回路２２０は、たとえば最初の水平走査期間Ｈ１において番号「Ｌｎ．１」の主走査ラインの入力映像データを入力すると、領域走査駆動回路２２３と、積算補正値生成回路２２１とに同時に映像信号Ｒを送る。領域走査駆動回路２２３は、入力した入力映像データをバッファ２２４に格納する。一方、積算補正値生成回路２２１は、入力した入力映像データの階調値を積算する。このようにして算出された積算補正値は、階調値を単純に積算したものでも良いし、あるいは所定の基準値に対する差分を積算するとともに所定の係数を乗じた補正値であっても良い。この積算補正値は、本実施例では、映像データに加算することによって補正が可能となるように構成されているものとする。なお、説明を分かりやすくするために、水平走査期間Ｈ１においては、補正値データ入力と補正値データ出力は省略されている。

積算補正値生成回路２２１は、次の水平走査期間Ｈ２において、積算補正値格納回路２２２に補正値データとライトアドレスとを送信する。ライトアドレスは、主走査ラインの番号「Ｌｎ．１」を特定するアドレスである。積算補正値格納回路２２２は、「補正値データ格納」に示されるタイミングで、ライトアドレスに基づいて主走査ラインと関連づけて補正値を格納する。なお、説明を分かりやすくするために、水平走査期間Ｈ２においては、補正値データ出力は省略されている。

領域走査駆動回路２２３は、さらに次の水平走査期間Ｈ３の最初の半期間において、リードアドレスを積算補正値格納回路２２２に送信する。リードアドレスは、番号「Ｌｎ．２」の主走査ラインの補正に使用する主走査ラインの全てを特定するデータを含んでいる。具体的には、その主走査ライン自身の番号である番号「Ｌｎ．２」と、主走査ラインの直前に選択された「Ｌｎ．５４１」と、同一領域（図６）において主走査ラインの直前に選択された「Ｌｎ．１」と、を特定するデータを含んでいる。

積算補正値格納回路２２２は、「補正値データ出力」に示されるタイミングで、番号「Ｌｎ．２」「Ｌｎ．１」「Ｌｎ．５４１」の各主走査ラインの補正値を補正値加算回路２２５に送信する。さらに、領域走査駆動回路２２３は、「ラインバッファ出力」に示されるタイミングで、バッファ２２４の図示しないラインバッファから番号「Ｌｎ．２」の主走査ラインの映像データを補正値加算回路２２５に送信する。ここで、「Ｌｎ．５４１」の各主走査ラインの補正値は、図示しない半フレーム前において、番号「Ｌｎ．５４１」の主走査ラインのバッファ入力と同時に算出されたものである。

補正値加算回路２２５は、領域走査駆動回路２２３から受信した映像データに対して、積算補正値格納回路２２２から受信した３つの補正値を加算して補正を行う。このようにして、番号「Ｌｎ．２」の主走査ラインの補正映像データが画像処理回路２２０から出力される。

領域走査駆動回路２２３は、さらに、水平走査期間Ｈ３の最後の半期間において、番号「Ｌｎ．５４２」の主走査ラインの補正に使用する主走査ラインの全てを特定するデータを含んでいる。具体的には、その主走査ライン自身の番号である番号「Ｌｎ．５４２」と、主走査ラインの直前に選択された「Ｌｎ．２」と、同一領域（図６）において主走査ラインの直前に選択された「Ｌｎ．５４１」と、を特定するデータを含んでいる。

積算補正値格納回路２２２は、「補正値データ出力」に示されるタイミングで、番号「Ｌｎ．５４２」「Ｌｎ．２」「Ｌｎ．５４１」の各主走査ラインの補正値を補正値加算回路２２５に送信する。さらに、領域走査駆動回路２２３は、「フレームバッファ出力」に示されるタイミングで、バッファ２２４の図示しないフレームバッファから番号「Ｌｎ．５４２」の主走査ラインの映像データを補正値加算回路２２５に送信する。

補正値加算回路２２５は、領域走査駆動回路２２３から受信した映像データに対して、積算補正値格納回路２２２から受信した補正データを加算して補正を行う。このようにして、番号「Ｌｎ．５４２」の主走査ラインの補正映像データが画像処理回路２２０から出力される。ただし、番号「Ｌｎ．２」の主走査ラインと番号「Ｌｎ．５４２」の主走査ラインとでは、極性が反転されたものとなっている。

このようにして、本実施例の画像処理回路２２０は、各水平走査期間において２回の書き込みを行うことによって、領域駆動方式による駆動を実現している。なお、書き込み回数は、１回でもよく３回以上でも良い。

このように、本実施例では、積算補正値格納回路２２２に主走査ラインの補正値が格納されているので、単一の補正値加算回路で一括して補正処理を実行することができる。これにより、回路を簡素化して、回路の駆動電力を低減するとともに信頼性を向上させることができる。

Ｄ．変形例：
なお、この発明は上記の実施例や実施形態に限られるものではなく、その要旨を逸脱しない範囲において種々の態様において実施することが可能である。

Ｄ−１．上述の実施例では、液晶の駆動方式として領域駆動方式が採用されているが、他の駆動方式にも適用可能である。ただし、領域駆動方式は、領域の数の増大に応じて補正に参照すべき主走査ラインの数が多くなるので顕著な効果を奏する。

Ｄ−２．上述の実施例では、フレームバッファやラインバッファが使用されているが、これらのバッファは必須のものではない。ただし、バッファを使用する場合には、たとえばバッファの格納領域の一部を積算補正値の格納に利用するようにしても良い。各主走査ラインの階調値を表すデータのデータサイズに比較して、積算値のデータサイズは無視できるほどに小さいからである。

Ｄ−３．上述の実施例では、複数の積算補正値に応じて画像データを補正するように構成されているが、たとえば特開２００５−２０２１５９号公報に開示されるように積算補正値に応じてプリチャージ電圧を調整するようにしても良いし、あるいは駆動電圧にバイアス電圧を加えるようにしても良い。本発明のデバイス制御部は、一般に、Ｎ本の主走査ラインの各々の積算補正値に基づいて、このＮ本の主走査ラインの制御に起因する階調誤差を抑制するように画像表示デバイスを制御するように構成されていればよい。

Ｄ−４．上記実施例では、透過型の液晶パネルによる透過型の液晶パネル１２０Ｒを用いた場合を例に説明しているが、これに限定されるものではなく、例えば、反射型の液晶パネルを用いるようにしてもよい。反射型の光変調デバイスとしては、反射型の液晶パネルやデジタルマイクロミラーデバイス（ＤＭＤ）（ＤＭＤは米国テキサスインスツルメンツ社の商標）等の非発光型の表示用デバイス、ＰＤＰ，ＥＬ，ＬＥＤ等の発光型の表示用デバイス等の種々の電気光学素子を用いた表示用デバイスを用いたプロジェクタその他の画像表示装置においても適用可能である。

本発明の一実施例としての液晶プロジェクタ１０の構成を示すブロック図。 本発明の実施例における液晶パネル１２０Ｒの内部構成を示す説明図。 セルアレイ３１０が有する（ｍ，ｎ）番目のセル３０２の内部構成を示す説明図。 本発明の実施例における液晶駆動部２３０による液晶パネル１２０Ｒの交流駆動の様子を示す説明図。 本発明の実施例の領域駆動方式においてある瞬間の表示画面を示す説明図。 本発明の実施例の領域駆動方式において各主走査ラインの駆動による表示画面の遷移状態を示す説明図。 本発明の実施例における画像処理回路２２０の内部構成を示す説明図。 本発明の実施例における画像処理回路２２０の動作に関するタイムチャートを示す説明図。

符号の説明

１０…液晶プロジェクタ
１００…光学系
１１０…照明光学系
１２０Ｒ、１２０Ｇ、１２０Ｂ…液晶パネル
１３０…投写光学系
２００…制御系
２１０…制御部
２２０…画像処理回路
２２１…積算補正値生成回路
２２２…積算補正値格納回路
２２３…領域走査駆動回路
２２４…バッファ
２２５…補正値加算回路
２３０…液晶駆動部
３０２…セル
３１０…セルアレイ
３２０…駆動回路
３２０…行選択回路
３３０…列選択回路
３４０…画素データ供給回路

Claims (10)

1. 複数の主走査ラインを有する画像表示デバイスを制御するデバイス制御装置であって、
   入力画像信号に応じて、主走査ライン毎の入力画像データの各階調値の積算値に応じて積算補正値を算出する積算補正値算出部と、
   前記算出された積算補正値を主走査ライン毎に格納する積算補正値格納部と、
   前記積算補正値格納部から読み出されたＮ本の主走査ライン（Ｎは２以上の整数）の各々の積算補正値に基づいて、前記Ｎ本の主走査ラインの表示に起因する階調誤差を抑制するように前記画像表示デバイスを制御するデバイス制御部と、
   を備えるデバイス制御装置。
2. 請求項１記載のデバイス制御装置であって、
   前記デバイス制御部は、前記Ｎ個の積算補正値に基づいて前記入力画像データを補正することによって前記階調誤差を抑制するデバイス制御装置。
3. 請求項１記載のデバイス制御装置であって、
   前記デバイス制御部は、前記画像表示デバイスを制御するためのプリチャージ電圧を発生させるプリチャージ電圧発生部を備えるとともに、前記Ｎ個の積算補正値に基づいて前記プリチャージ電圧を調整することによって前記階調誤差を抑制するデバイス制御装置。
4. 請求項１記載のデバイス制御装置であって、
   前記デバイス制御部は、前記画像表示デバイスの駆動のための駆動電圧を発生させる駆動電圧発生部を備えるとともに、前記Ｎ個の積算補正値に基づいて前記駆動電圧にバイアス電圧を加えることによって前記階調誤差を抑制するデバイス制御装置。
5. 請求項１記載のデバイス制御装置であって、
   前記デバイス制御部は、前記Ｎ個の積算補正値のうちの少なくとも一つに基づいた前記入力画像データの補正と、前記Ｎ個の積算補正値のうちの少なくとも一つに基づいた前記画像表示デバイスの制御のためのプリチャージ電圧の調整と、前記Ｎ個の積算補正値のうちの少なくとも一つに基づいた前記画像表示デバイスの制御のための駆動電圧の調整と、のうちの予め設定された２以上の調整の組み合わせを実行することによって前記階調誤差を抑制するデバイス制御装置。
6. 請求項１記載のデバイス制御装置であって、
   前記デバイス制御部は、前記Ｎ個の積算補正値のうちの少なくとも一つに基づいた前記入力画像データの補正と、前記Ｎ個の積算補正値のうちの少なくとも一つに基づいた前記画像表示デバイスの制御のためのプリチャージ電圧の調整と、前記Ｎ個の積算補正値のうちの少なくとも一つに基づいた前記画像表示デバイスの制御のための駆動電圧の調整と、のうちの少なくとも一つの調整を設定可能に実行することによって前記階調誤差を抑制するデバイス制御装置。
7. 請求項１ないし６のいずれかに記載のデバイス制御装置であって、
   前記デバイス制御部は、前記画像表示デバイスの表示画面を極性が相違する複数の領域に分割して駆動するとともに、前記画像表示デバイスの各走査ラインの駆動毎に前記複数の領域が前記走査ラインの方向と垂直な方向にシフトしていくように前記画像表示デバイスを制御するデバイス制御装置。
8. 画像表示装置であって、
   複数の主走査ラインを有する画像表示デバイスと、
   前記画像表示デバイスを制御する請求項１ないし７のいずれかに記載のデバイス制御装置と、
   を備える画像表示装置。
9. プロジェクタであって、
   光源と、
   前記入力画像信号に応じて前記光源から供給された光を変調する画像表示デバイスと、
   前記画像表示デバイスを制御する請求項１ないし７のいずれかに記載のデバイス制御装置と、
   を備えるプロジェクタ。
10. 複数の主走査ラインを有する画像表示デバイスを制御するデバイス制御方法であって、
    入力画像信号に応じて、主走査ライン毎の入力画像データの各階調値の積算値に応じて積算補正値を算出する積算補正値算出工程と、
    前記算出された積算補正値を主走査ライン毎に格納する積算補正値格納工程と、
    前記積算補正値格納部から読み出されたＮ本の主走査ライン（Ｎは２以上の整数）の各々の積算補正値に基づいて、前記Ｎ本の主走査ラインの表示に起因する階調誤差を抑制するように前記画像表示デバイスを制御するデバイス制御工程と、
    を備えるデバイス制御方法。

Images