JP4292422B2 - プログラマブル・コントローラ・システム - Google Patents

プログラマブル・コントローラ・システム Download PDF

Info

Publication number
JP4292422B2
JP4292422B2 JP2006144302A JP2006144302A JP4292422B2 JP 4292422 B2 JP4292422 B2 JP 4292422B2 JP 2006144302 A JP2006144302 A JP 2006144302A JP 2006144302 A JP2006144302 A JP 2006144302A JP 4292422 B2 JP4292422 B2 JP 4292422B2
Authority
JP
Japan
Prior art keywords
unit
detection line
plc
adapter
drop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006144302A
Other languages
English (en)
Other versions
JP2007018503A (ja
Inventor
達也 二宮
紀昭 鈴木
幸一郎 池上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Omron Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omron Corp filed Critical Omron Corp
Priority to JP2006144302A priority Critical patent/JP4292422B2/ja
Publication of JP2007018503A publication Critical patent/JP2007018503A/ja
Application granted granted Critical
Publication of JP4292422B2 publication Critical patent/JP4292422B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Programmable Controllers (AREA)

Description

この発明は、I/Oユニットや各種の特殊機能ユニット等の増設ユニットを任意に増設可能としたビルディングブロック型のプログラマブル・コントローラ・システム(以下、PLCシステムと言う)に係り、特に、個々のユニットのケース内部にバス部分を収容させることで、バスラインの敷設されたバックプレーンなしにユニットの増設を可能としたバックプレーンレスタイプ(ベースレスタイプとも称される)のPLCシステムに関する。
個々のユニットのケース内部にバス部分を収容させることで、バスラインの敷設されたバックプレーンなしにユニットの増設を可能としたバックプレーンレスタイプのPLCシステムは従来より知られている(例えば、特許文献1参照)。
このようなPLCシステムの一例が図11に示されている。同図において、5はPLCとして必要な各種機能を実現するためのマイクロプロセッサ(MPU)501を含むCPUユニット、6はI/Oユニットや各種の特殊機能ユニット等で構成される増設ユニット、7はバスの反射を低減して信号波形の乱れを防止するための終端ユニットである。終端ユニット7は、パラレルバスかシリアルバスかの如何を問わず、高速バス(例えば、バスのクロック周波数が数10メガHz以上のバス)になるほど、その必要性は増大する。
なお、各ユニット内には、ユニットを連接した際に一連のパラレルバスが出現するように、各バス部分(図示せず)が収容されると共に、一連の脱落検知ラインが出現するように、検知ライン部分L11,L12,L13が収容されている。
CPUユニット5内の検知ライン部分L11はプルアップ抵抗502を介して電源Vccにプルアップされると共に、この検知ライン部分L11はMPU501の脱落検知用として割り当てられた汎用ポートXENDに接続されている。また、終端ユニット7内の検知ライン部分L13は、グランドGNDに接続されている。
そのため、同図(a)に示されるように、増設時・終端ユニット装着状態(CPUユニット5に増設ユニット6が装着され、さらに、終端ユニット7が装着された状態)においては、MPU501の脱落検知用ポートXENDの論理値は“L”(“Low”または“0”を意味する)となる。一方、同図(b)に示されるように、増設時・終端ユニット脱落状態(CPUユニット5に増設ユニット6が装着され、かつ、終端ユニット7が装着されていない状態)においては、MPU501の脱落検知用ポートXENDの論理値は“H”(“High”または“1”を意味する)となる。このため、MPU501は脱落検知用ポートXENDの論理値(通常、汎用ポートに対応する汎用レジスタに格納されている)に基づいて、終端ユニット7が脱落状態にあるか否かを判定することができる。
特開平6-324721号公報
しかしながら、このような従来のPLCシステムにあっては、CPUユニット5内にI/Oユニットの構造(入出力回路(内蔵I/Oと呼ぶ)並びに入出力外部端子等)を内蔵することにより、ユニット増設機能も維持しつつも、CPUユニット単独でもPLCとして機能する、いわゆるパッケージタイプPLCを実現しようとすると、図11(c)に示されるように、CPUユニット5内の検知ラインL11は常時に“H”となってMPU501は終端ユニット7が脱落状態にあると判定してしまうため、終端ユニット7を常時に装着しない限り使用不能となる。この場合、終端ユニット7を装着し忘れたり、紛失したりすれば使用不能となる。これでは、全てのユニットを1つにまとめて取り扱いを容易とするパッケージタイプPLCのメリットが相殺されてしまう。
なお、内蔵I/Oの接続されるバスと増設用の高速バスとを分離することにより、増設用バス部分に増設ユニットを装着せずとも、パッケージタイプのPLCとして動作させることは可能であるが、その場合でも検知ライン部分L11をプルアップ抵抗502を介して電源Vccにプルアップすると共に、検知ライン部分L11の下流端をMPU501の脱落検知用ポートXENDに接続し、MPU501が脱落検知用ポートXENDの論理値に基づいて、終端ユニット7が脱落状態にあるか否かを判定する構成を採用する限り、終端ユニット7を装着し忘れたり、紛失したりすれば使用不能となる点になんら変わりはない。
この発明は、上述の問題点に着目してなされたものであり、その目的とするところは、増設ユニット連接によるシステムの拡張性を維持しつつも、パッケージタイプのPLCとして単独使用も可能であると共に、単独使用時にあっては、終端ユニットを装着せずとも、正常に動作可能とした、バックプレーンレスタイプのPLCシステムを提供することにある。
この発明のさらに他の目的並びに作用効果については、明細書の以下の記述を参照することにより、当業者であれば容易に理解される筈である。
本発明のPLCシステムは、I/O内蔵型のPLC本体と、ユニットアダプタと、1もしくは2以上の増設ユニットと、終端ユニットとを含んでいる。ここで、「終端ユニット」とは、終端抵抗(バスの反射を低減して信号波形の乱れを防止するための素子又は回路)を含んだユニットを意味している。なお、終端抵抗を含む限り、I/O内蔵の有無は問題とされない。つまり、末端接続用に特に設計された終端抵抗内蔵型の増設ユニットもここで言う終端ユニットに含まれる。
PLC本体内には脱落検知ラインの論理値に基づいて終端ユニットの脱落有無を判定する脱落判定部が設けられている。この脱落判定部としては、汎用ポートを介して脱落検知ラインの論理値を判定するように機能構成されたマイクロプロセッサのみならず、そのような機能を有するASIC、さらにはディスクリート部品で構成された論理回路等を含むことができる。
PLC本体、ユニットアダプタ、並びに、各ユニットのそれぞれのケース内部には、PLC本体、ユニットアダプタ、並びに、各ユニットを、直に又はケーブルを介して連接した際に、一連の増設用バス並びに脱落検知ラインが出現するように、増設用バス部分(増設用バスの一部分)並びに検知ライン部分(脱落検知ラインの一部分)が収容されている。
PLC本体内の検知ライン部分並びにユニットアダプタ内の検知ライン部分は、それぞれプルアップ抵抗を介してプルアップされると共に、ユニットアダプタ内にあって、プルアップ抵抗と検知ライン部分との接続点よりも脱落判定部側の検知ライン部分上には論理反転素子が介在されている。ここでプルアップ抵抗を介してプルアップされるとは、脱落判定部や論理反転素子が脱落検知ラインの論理値を“H”(“High”または“1”を意味する)と認識できるように構成することである。例えば、検知ライン部分を、プルアップ抵抗を介して電源ラインに接続することで実現可能である。
このような構成によれば、PLC本体に終端ユニットを装着せずに、PLC本体を単体で使用するときも、PLC本体に対してユニットアダプタを介して1もしくは2以上の増設ユニットを連接し、末端に終端ユニットを装着したときも、PLC本体内の脱落判定部は脱落なしと判定することができる。
また、PLC本体に対してユニットアダプタを介して1もしくは2以上の増設ユニットを連接したときには、(1)終端ユニットが脱落したこと、(2)ユニットアダプタと増設ユニットとが接続不良したこと、(3)増設ユニット同士が接続不良したこと、等々により生じた脱落状態を示す論理値は、ユニットアダプタを介して脱落判定部に伝達されるため、脱落判定部は終端ユニットの脱落、ユニットアダプタと増設ユニットとの接続不良、増設ユニット同士の接続不良等々による脱落状態(終端ユニット脱落状態と呼ぶ)であることを判定することができる。
終端ユニット内の検知ライン部分がグラウンドに接続されている場合の脱落判定部に接続される脱落検知ラインの論理値と終端ユニット脱落状態との関係は次のようになる。PLC本体内の検知ライン部分とプルアップ抵抗との接続点と、脱落判定部との間の検知ライン部分上に論理反転素子を設ける場合は、当該論理反転素子を介して得られた脱落検知ラインの論理値が“H”であることが終端ユニット脱落状態であることを表す。また、PLC本体内の検知ライン部分とプルアップ抵抗との接続点と、脱落判定部との間の検知ライン部分上に論理反転素子を設けない場合は、脱落検知ラインの論理値が“L”(“Low”または“0”を意味する)であることが終端ユニット脱落状態であることを表す。
ここで「グランドに接続されている」とは、脱落判定部や論理反転素子が、脱落検知ラインの論理値を“L”と認識できるように構成することである。例えば、検知ライン部分を、増設用バスや脱落検知ラインなどの信号線の基準電位となる信号線に接続することでこのように構成できる。この基準電位となる信号線はGNDと表現することもある。このGNDの電位としては、通常、0Vが使用される。
この発明の好ましい実施形態においては、前記実施形態のPLC本体内の検知ライン部分並びにユニットアダプタ内の検知ライン部分に備えたプルアップ抵抗を介してプルアップされている構成を、プルダウン抵抗を介してグランドに接続する構成に置き換え、さらに、終端ユニット内の検知ライン部分が電源ラインに接続されている構成とすることができる。
この実施形態においては、PLC本体内の検知ライン部分とプルダウン抵抗との接続点と、脱落判定部との間の検知ライン部分上に論理反転素子を設ける場合は、当該論理反転素子を介して得られた脱落検知ラインの論理値が“L”であることが終端ユニット脱落状態であることを表す。また、PLC本体内の検知ライン部分とプルダウン抵抗との接続点と、脱落判定部との間の検知ライン部分上に論理反転素子を設けない場合は、脱落検知ラインの論理値が“H”であることが終端ユニット脱落状態であることを表す。
この発明のさらに好ましい実施形態のPLCシステムにおいては、I/O内蔵型のPLC本体と、ユニットアダプタと、1もしくは2以上の増設ユニットと、終端ユニットとを含み、かつPLC本体内には脱落検知ラインの論理値に基づいて終端ユニットの脱落有無を判定する脱落判定部が設けられており、PLC本体、ユニットアダプタ、並びに、各ユニットのそれぞれのケース内部には、PLC本体、ユニットアダプタ、並びに、各ユニットを、直に又はケーブルを介して連接した際に、一連の増設用バス並びに脱落検知ラインが出現するように、増設用バス部分並びに検知ライン部分が収容されている。さらにPLC本体内の検知ライン部分は、プルダウン抵抗を介してグランドに接続されるともに、ユニットアダプタ内の検知ライン部分は、前記プルダウン抵抗の抵抗値より小さい抵抗値のプルアップ抵抗を介してプルアップされている。さらに、終端ユニット内の検知ライン部分はグランドに接続されている構成とすることができる。
この実施形態においては、PLC本体内の検知ライン部分とプルダウン抵抗との接続点と、脱落判定部との間の検知ライン部分上に論理反転素子を設けない場合は、脱落検知ラインの論理値が“H”であることが終端ユニット脱落状態であることを表す。また、PLC本体内の検知ライン部分とプルダウン抵抗との接続点と、脱落判定部との間の検知ライン部分上に論理反転素子を設ける場合は、当該論理反転素子を介して得られた脱落検知ラインの論理値が“L”であることが終端ユニット脱落状態であることを表す。
この発明のさらに好ましい実施形態のPLCシステムにおいては、I/O内蔵型のPLC本体と、ユニットアダプタと、1もしくは2以上の増設ユニットと、終端ユニットとを含み、かつPLC本体内には脱落検知ラインの論理値に基づいて終端ユニットの脱落有無を判定する脱落判定部が設けられており、PLC本体、ユニットアダプタ、並びに、各ユニットのそれぞれのケース内部には、PLC本体、ユニットアダプタ、並びに、各ユニットを、直に又はケーブルを介して連接した際に、一連の増設用バス並びに脱落検知ラインが出現するように、増設用バス部分並びに検知ライン部分が収容されている。さらにPLC本体内の検知ライン部分は、プルアップ抵抗を介してプルアップされるともに、ユニットアダプタ内の検知ライン部分は、前記プルアップ抵抗の抵抗値より小さい抵抗値のプルダウン抵抗を介してグランドに接続されている。さらに、終端ユニット内の検知ライン部分は電源ラインに接続されている構成とすることができる。
この実施形態においては、PLC本体内の検知ライン部分とプルアップ抵抗との接続点と、脱落判定部との間の検知ライン部分上に論理反転素子を設けない場合は、脱落検知ラインの論理値が“L”であることが終端ユニット脱落状態であることを表す。また、PLC本体内の検知ライン部分とプルダウン抵抗との接続点と、脱落判定部との間の検知ライン部分上に論理反転素子を設ける場合は、当該論理反転素子を介して得られた脱落検知ラインの論理値が“H”であることが終端ユニット脱落状態であることを表す。
この発明のさらに好ましい実施の形態においては、PLC本体内部の増設用バス部分並びに検知ライン部分とユニットアダプタ内部の増設用バス部分並びに検知ライン部分とは第1の結合構造を介して結合される。
また、ユニットアダプタ内部の増設用バス部分並びに検知ライン部分と増設ユニット内部の増設用バス部分並びに検知ライン部分との間、1の増設ユニット内部の増設用バス部分並びに検知ライン部分と他の増設ユニット内部の増設用バス部分並びに検知ライン部分との間、増設ユニット内部の増設用バス部分並びに検知ライン部分と終端ユニット内部の増設用バス部分並びに検知ライン部分との間は、共通な第2の結合構造を介して結合される。
さらに第1の結合構造を構成するユニットアダプタ側のコネクタハーフ(CN12)と第2の結合構造を構成するPLC本体と遠い側のコネクタハーフ(CN22)とは、両者間における互換性が否定されるように異なる構造とされている。
このような構成によれば、ユニットアダプタ内部の増設用バス部分並びに検知ライン部分と増設ユニット内部の増設用バス部分並びに検知ライン部分との間、1の増設ユニット内部の増設用バス部分並びに検知ライン部分と他の増設ユニット内部の増設用バス部分並びに検知ライン部分との間、増設ユニット内部の増設用バス部分並びに検知ライン部分と終端ユニット内部の増設用バス部分並びに検知ライン部分との間は、共通な、第2の結合構造を介して結合されるから、ユニットアダプタに対しては、増設用ユニットをシステムが許容する限り、任意台数を接続することができる。
一方、PLC本体とユニットアダプタとの間の第1の結合構造と、ユニットアダプタ内部の増設用バス部分並びに検知ライン部分と増設ユニット内部の増設用バス部分並びに検知ライン部分との間、1の増設ユニット内部の増設用バス部分並びに検知ライン部分と他の増設ユニット内部の増設用バス部分並びに検知ライン部分との間、増設ユニット内部の増設用バス部分並びに検知ライン部分と終端ユニット内部の増設用バス部分並びに検知ライン部分との間では、共通な第2の結合構造とは互換性がないため、PLC本体と終端ユニットとの結合は物理的に不可能である。
そのため、PLC本体に対して終端ユニットが装着されることによって、PLC本体内の脱落検知ラインの論理値が反転され、その結果、脱落判定部により終端ユニット脱落状態であると誤判定されることもない。
本発明によれば、増設ユニット連接によるシステムの拡張性を維持しつつも、パッケージタイプのPLCとして単独使用も可能であると共に、単独使用時にあっては、終端ユニットを装着せずとも、正常に動作可能とした、バックプレーンレスタイプのPLCシステムを提供することができる。
以下に、この発明に係るPLCシステムの好適な実施の一形態を図1〜図10を参照して詳細に説明する。
本発明に係るPLCシステム全体の外観正面図が図1に示されている。同図に示されるように、このPLCシステムは、PLC本体1と、1台のユニットアダプタ2と、1台もしくは2台以上(図では、1台の場合を示す)の増設ユニット3と、終端ユニット4とを含んでいる。
この例にあっては、PLC本体1のケース外表面には、入力用端子台11と、出力用端子台12と、A/D入力用差込式端子台13と、D/A出力用差込式端子台14と、7セグメント表示器15と、LED表示部16とが設けられており、後述するように、PLC本体1だけでもPLCとして単体で使用可能とされている。なお、この例では、増設ユニット3として、入出力用差込式端子台31を備えた入出力ユニットが示されている。
同PLCシステム全体の電気的なハードウェア構成図が図2に示されている。同図に示されるように、PLC本体1、ユニットアダプタ2、増設ユニット3、及び終端ユニット4のそれぞれの内部には、ユニットの増設を可能とするために、PLC本体内バス部分B1、ユニットアダプタ内バス部分B2、増設ユニット内バス部分B3、終端ユニット内バス部分B4とが収容されている。
同様にして、PLC本体1、ユニットアダプタ2、増設ユニット3、及び終端ユニット4のそれぞれの内部には、終端ユニット4の脱落を検知するために、PLC本体内検知ライン部分L1、ユニットアダプタ内検知ライン部分L2、増設ユニット内検知ライン部分L3、終端ユニット内検知ライン部分L4とが収容されている。
第1のコネクタ(一対のコネクタハーフCN11,CN12を含む)を介して、PLC本体1とユニットアダプタ2との間を結合し、第2のコネクタ(一対のコネクタハーフCN21,CN22を含む)を介して、ユニットアダプタ2と増設ユニット3との間、並びに、増設ユニット3と終端ユニット4との間をそれぞれ結合すると、一連のバス部分B1〜B4からなる増設用バスと、一連の検知ライン部分L1〜L4からなる脱落検知ラインが出現するようになつている。
PLC本体内検知ライン部分L1は、プルアップ抵抗111を介して電源Vccにプルアップされると共に、プルアップ抵抗111と検知ライン部分L1との接続点PよりもMPU(脱落判定部に相当)101側の検知ライン部分L1上には、論理反転素子として機能するインバータ112が介在されている。PLC本体内検知ライン部分L1は、マイクロプロセッサ(MPU)の汎用ポートの1つである脱落検知用ポートXENDに接続されている。主として図5を参照して後述するように、マイクロプロセッサ(MPU)101は、ROM102に格納されたユニット装着状態判定処理を実行することにより、脱落検知用ポートXENDの論理値に基づいて、終端ユニット4の脱落有無を判定する。
すなわち、マイクロプロセッサ(MPU)101には、幾つかの汎用ポートが設けられており、それらのポートの内容は適宜に読み出され、所定の汎用レジスタに格納されるようになっている。そのため、この汎用レジスタの一連のビット列の中で該当する特定の汎用ポートに対応するビットの記憶内容を読み出すことにより、該当する汎用ポートの論理値を判定することが可能となっている。そして、この例では、それらの汎用ポートのひとつが脱落検知用ポートXENDに割り当てられている。
ユニットアダプタ内検知ライン部分L2は、プルアップ抵抗201を介して電源Vccにプルアップされると共に、プルアップ抵抗201と検知ライン部分L2との接続点PよりもMPU101側には論理反転素子としてのインバータ202が介在されている。ユニットアダプタ内検知ライン部分L2は、第1のコネクタ(一対のコネクタハーフCN11,CN12を含む)を介して、PLC本体内検知ライン部分L1に連結されている。
終端ユニット内検知ライン部分L4は、グランドGNDに接続されていると共に、終端ユニット内バス部分B4は終端抵抗(バスの反射を低減して信号波形の乱れを防止するための素子又は回路)401を介してグランドGNDに接続されている。
一方、PLC本体1の内部には、マイクロプロセッサ(MPU)101と、ROM102と、RAM103とが含まれており、これらを内部バスB0で結ぶことにより、制御の中枢をなすCPU部分が構成されている。
マイクロプロセッサ(MPU)101に通ずる内部バスB0には、入出力回路であるところの内蔵I/O107が接続されており、この内蔵I/O107が先ほど図1を参照して説明した入力用端子台11、出力用端子台12、A/D入力用差込式端子台13、及びD/A出力用差込式端子台14に関する信号の入出力機能を担うようになっている。
このように、内蔵I/O107が接続された内部バスB0は、先に説明した増設用バス(B1〜B4の一連で構成される)とは分離されているので、内部バスB0の終端には予め図示しない終端処理を施しておくことが可能となり、終端ユニット4が装着されていなくても、内部バスB0に接続された内蔵I/O107の動作には支障がないように考慮されている。
マイクロプロセッサ(MPU)101に通ずる内部バスB0には、さらに、DIPスイッチ(DIP-SW)108と、7セグメント表示器(図1の7セグメント表示器15に相当)109と、LED表示器(図1のLED表示部16に相当)110とが接続されている。
マイクロプロセッサ(MPU)101に通ずる内部バスB0には、主として、ユーザ命令の実行機能を担う回路をLSI化してなるASIC(Application Spesific IC)104がさらに接続されている。
このASIC104は、ユニットの増設のための増設用バス(バス部分B1〜B4の一連で構成される)に接続されると共に、ユーザプログラムメモリ(UM)105及び入出力メモリ(IOM)106にも接続されている。これにより、ASIC104は、入出力メモリ(IOM)106と内部バスB0上の内蔵I/O107又は増設用バスBI〜B4上の図示しない外部I/O等との間で入出力データのやり取りを行いつつ、ユーザプログラムメモリ(UM)からユーザ命令を順次に読み出し、これを実行することが可能になっている。
次に、PLC本体の処理全体を示すゼネラルフローチャートが図3に示されている。同図に示される処理は、PLC本体1内のマイクロプロセッサ101がROM102に格納された所定のシステムプログラムを実行することで実現される。同図に示されるように、処理の全体は、電源投入直後に実行される電源ON時処理(ステップ301)と、その後、サイクリックに一巡実行される、共通処理(ステップ302)、演算処理(ステップ303)、I/Oリフレッシュ処理(ステップ304)、周辺サービス処理(ステップ305)とから構成されている。
それらの処理の中で、演算処理(ステップ303)、I/Oリフレッシュ処理(ステップ304)、周辺サービス処理(ステップ305)の概要は、各種の特許文献等において既に開示されているため、それらの説明は省略する。それに対して、電源ON時処理(ステップ301)及び共通処理(ステップ302)については、本発明特有の構成が含まれているので、これについては詳細に説明する。
電源ON時処理及び共通処理の詳細フローチャートが図4に示されている。同図(a)に示されるように、本発明の電源ON時処理にあっては、通常の電源ON時処理(ステップ402)に加えて、ユニット装着状態判定処理(ステップ401)が含まれている。
同図(b)に示されるように、本発明の共通処理にあっても、通常の共通処理(ステップ404)に加えて、ユニット装着状態判定処理(ステップ403)が含まれている。
それらのユニット装着状態判定処理(ステップ401,403)の詳細フローチャートが図5に示されている。同図において、処理が開始されると、先ず、一連の汎用ポートに対応するレジスタの内容が読み出される(ステップ501)。
続いて、レジスタの内容のうちで、脱落検知用ポートXENDとして割り当てられたポートに対応するビットの論理値が“1”か否かの判定が行われる(ステップ502)。ここで、論理値が“0”のときには(ステップ502NO)、なにも行わずに処理を終了するのに対して、論理値が“1”のときには(ステップ502YES)、ステップ503へと移行する。
その後、終端ユニット4に脱落異常が発生したことを示すフラグF1をONにセットし(ステップ503)、さらに、終端ユニット4に脱落異常が発生したことを外部へ報知したのち(ステップ504)、処理を終了する。このフラグF1の内容は、例えばユーザプログラムで参照可能としてもよい。また、外部への報知については、同時に、7セグメント表示器15に特定の数値表示を行ったり、LED表示部16の該当するLEDランプを点灯や点滅表示させるようにしてもよいし、図示しないブザーで警告音を発生させてもよい。
図3〜図5のフローチャートを参照して説明したように、本発明に係るPLC本体1によれば、電源投入時のみならず、その後の運用時においても、周期的に終端ユニット4の脱落判定処理が行われるため、終端ユニット4が脱落していること、或いは脱落したことを知らずに、運転を継続することによる誤動作の発生を未然に防止することができる。
次に、本発明に係るPLCシステムの作用説明図が図6に示されている。同図(a)に示されるように、本発明のPLCシステムによれば、増設時・終端ユニット装着状態(PLC本体にユニットアダプタおよび増設ユニットが装着され、さらに、終端ユニットが装着された状態)にあっては、終端ユニット4で検知ライン部分L4がGNDに接続されることで生じた脱落検知ラインL4の“L”状態は、2個のインバータ202,112を介して2回にわたり論理反転されたのち、マイクロプロセッサ101の脱落検知用ポートXENDに伝達される。このため、汎用ポートに対応するレジスタの内容のうちで、XEND信号(脱落検知用ポートXENDに相当)に対応するビットは“0”(“L”)となる。その結果、図5の判定処理(ステップ502)では、NOと判定され、脱落異常なし(正常)との判定結果が得られる。
これに対して、同図(b)に示されるように、増設時・終端ユニット脱落状態(PLC本体にユニットアダプタおよび増設ユニットが装着され、かつ、終端ユニットが装着されていない状態)にあっては、終端ユニット4は増設ユニット3に接続されていない。このため、ユニットアダプタ2内のプルアップ抵抗201を介して電源Vccにプルアップされたことにより生じた脱落検知ライン部分L2の“H”状態は、2個のインバータ202,112を介して2回にわたり論理反転されたのち、マイクロプロセッサ101の脱落検知用ポートXENDに伝達される。これにより、汎用ポートに対応するレジスタの内容のうちで、XEND信号に対応するビットは“1”(“H”)となり、その結果、図5の判定処理(ステップ502)では、YESと判定され、脱落異常あり(異常)との判定結果が得られる。なお、PLC本体1とユニットアダプタ2とが正常に接続されている限り、ユニットアダプタ2と増設ユニット3とが接続不良を起こしたり、増設ユニット3同士が接続不良を起こした場合にも、上記と同様であって、脱落異常あり(異常)、つまり、終端ユニット脱落状態であるとの判定結果が得られることとなる。
一方、同図(c)に示されるように、単独使用状態にあっては、PLC本体1内のプルアップ抵抗111で電源Vccにプルアップされたことにより生じた脱落検知ライン部分L1の“H”状態は、1個のインバータ112を介して1回だけ論理反転されたのち、マイクロプロセッサ101の脱落検知用ポートXENDに伝達される。このため、汎用ポートに対応するレジスタの内容のうちで、XEND信号に対応するビットは“0”(“L”)となる。その結果、図5の判定処理(ステップ502)では、NOと判定され、脱落異常なし(正常)との判定結果が得られる。
したがって、本発明によれば、増設ユニット連接によるシステムの拡張性を維持しつつも、パッケージタイプのPLCとして単独使用も可能であると共に、単独使用時にあっては、終端ユニットを装着せずとも、正常に動作可能とした、バックプレーンレスタイプのPLCシステムを提供することができるのである。
ところで、図6の作用説明図において、もしも、同図(c)に示される単独使用状態において、うっかりユーザが終端ユニット4をPLC本体1に装着すると、終端ユニット4で脱落検知ライン部分L4がグランドGNDに接続されることで生じた脱落検知ライン部分L4の“L”状態は、1個のインバータ202,112を介して1回だけ論理反転されたのち、マイクロプロセッサ101の脱落検知用ポートXENDに伝達される。汎用ポートに対応するレジスタの内容のうちで、XEND信号に対応するビットは“1”(“H”)となる。その結果、図5の判定処理(ステップ502)では、YESと判定され、脱落異常あり(異常)との誤った判定結果が得られる。
このような誤判定は、以下のように、ユニット間の結合構造に関して所定の排他性を持たせることにより回避することができる。
PLC本体1の右側面図が図7に示されている。同図に示されるように、PLC本体1のケース10の右側面の図中ほぼ中央位置には、第1のコネクタの右側面コネクタハーフCN11が設けられている。なお、CN11aは増設用のバス部分B1及び検知ライン部分L1をケース10の右側面から外部に導出するためのコネクタプラグ、10aはケース底面に設けられたDINレール取付溝である。
ユニットアダプタ2の左右各側面図が図8に示されている。同図(a)に示されるように、ユニットアダプタ2のケース20の左側面の図中中央やや右側部には、第1のコネクタの左側面コネクタハーフCN12が設けられている。なお、CN12bは増設用のバス部分B2及び検知ライン部分L2をケース20の左側面から外部に導出するためのコネクタレセプタクル、20aはケース底面に設けられたDINレール取付溝である。
ここで、図7と図8(a)とを比較して明らかなように、第1のコネクタの右側面コネクタハーフCN11のDINレール取付溝10aに対する相対的位置関係は、第1のコネクタの左側面コネクタハーフCN12のDINレール取付溝20aに対する相対的位置関係は、同一とされている。加えて、コネクタプラグCN11aの規格とコネクタレセプタクルCN12bの規格とは完全に一致する。そのため、PLC本体1のケース右側面とユニットアダプタ2のケース左側面との間の結合構造は、両者の完全なる結合を許すものとなる。
図8(b)に示されるように、ユニットアダプタ2のケース20の右側面の図中正面から見て右下部には、第2のコネクタの右側面コネクタハーフCN21が設けられている。なお、CN21aは増設用のバス部分B2及び検知ライン部分L2をケース20の右側面から外部に導出するためのコネクタプラグ、20aはケース底面に設けられたDINレール取付溝である。
増設ユニット3の左右各側面図が図9に示されている。同図(a)に示されるように、増設ユニット3のケース30の左側面の図中正面から見て左下部には、第2のコネクタの左側面コネクタハーフCN22が設けられている。なお、CN22bは増設用のバス部分B3及び検知ライン部分L3をケース30の左側面から外部に導出するためのコネクタレセプタクル、30aはケース底面に設けられたDINレール取付溝である。
ここで、図8(b)と図9(a)とを比較して明らかなように、第2のコネクタの右側面コネクタハーフCN21のDINレール取付溝20aに対する相対的位置関係は、第2のコネクタの左側面コネクタハーフCN22のDINレール取付溝30aに対する相対的位置関係は、同一とされている。加えて、コネクタプラグCN21aの規格とコネクタレセプタクルCN22bの規格とは完全に一致する。そのため、ユニットアダプタ2のケース右側面と増設ユニット3のケース左側面との間の結合構造は、両者の完全なる結合を許すものとなる。
図9(b)に示されるように、増設ユニット3のケース30の右側面の図中正面から見て右下部には、第2のコネクタの右側面コネクタハーフCN21が設けられている。なお、CN21aは増設用のバス部分B2及び検知ライン部分L2をケース30の右側面から外部に導出するためのコネクタプラグ、30aはケース底面に設けられたDINレール取付溝である。
終端ユニット4の左右各側面図が図10に示されている。同図(a)に示されるように、終端ユニット4のケース40の左側面の図中正面から見て左下部には、第2のコネクタの左側面コネクタハーフCN22が設けられている。なお、CN22bは増設用のバス部分B3及び検知ライン部分L3をケース40の左側面から外部に導出するためのコネクタレセプタクル、40aはケース底面に設けられたDINレール取付溝である。
ここで、図9(b)と図10(a)とを比較して明らかなように、第2のコネクタの右側面コネクタハーフCN21のDINレール取付溝30aに対する相対的位置関係は、第2のコネクタの左側面コネクタハーフCN22のDINレール取付溝40aに対する相対的位置関係は、同一とされている。加えて、コネクタプラグCN21aの規格とコネクタレセプタクルCN22bの規格とは完全に一致する。そのため、増設ユニット3のケース右側面と終端ユニット4のケース左側面との間の結合構造は、両者の完全なる結合を許すものとなる。
以上の関係を整理すると、PLC本体1の内部のバス部分B1並びに検知ライン部分L1とユニットアダプタ2の内部のバス部分B2並びに検知ライン部分L2とは第1の結合構造(コネクタハーフCN11,CN12の取付位置並びに規格に代表される)を介して結合される。
また、ユニットアダプタ2の内部のバス部分B2並びに検知ライン部分L2と増設ユニット3の内部のバス部分B3並びに検知ライン部分L3との間、1の増設ユニット3内部のバス部分並びに検知ライン部分L3と他の増設ユニット3内部のバス部分並びに検知ラインL3部分との間、増設ユニット3の内部のバス部分B3並びに検知ライン部分L3と終端ユニット4の内部のバス部分B4並びに検知ライン部分L4との間は第2の結合構造(コネクタハーフCN21,CN22の取付位置並びに規格に代表される)を介して結合される。
さらに第1の結合構造(コネクタハーフCN11,CN12の取付位置並びに規格に代表される)と第2の結合構造(コネクタハーフCN21,CN22の取付位置並びに規格に代表される)のそれぞれは、両者間における互換性が否定される結合構造とされる。
すなわち、第1の結合構造を構成するコネクタハーフCN11と第2の結合構造を構成するコネクタハーフCN22とは互いに排他的関係を有して両者の結合は不可能である。同様に、第2の結合構造を構成するコネクタハーフCN21と第1の結合構造を構成するコネクタハーフCN12とも互いに排他的関係を有して両者の結合は不可能である。
したがって、以上の結合構造を前提とすれば、PLC本体1の右側面と終端ユニット4の左側面とは結合しないから、それらが結合することによる回路的な不都合が起こることはない。
また、増設ユニット3の左側面ははユニットアダプタ2の右側面にしか結合しないから、増設ユニット3を付加するためには、先に、ユニットアダプタ2をPLC本体1の右側面に装着しなければならないから、増設ユニット3から到来する検知信号は必ずユニットアダプタ2で論理反転されてから、PLC本体1へと送り込まれるので、所望の回路的な作用を確実に発揮させることができる。
しかも、増設ユニット3同士並びに増設ユニット3と終端ユニット4とはなんら支障なく結合するから、拡張性並びに終端反射抑制機能に支障を来すこともない。
本発明に係る他の実施例のPLCシステムの作用説明図(その1)が図12に示されている。なお同図においては、図6と同一である構成部分については、同符号を付して説明を省略する。図12のPLCシステムにおけるPLC本体121は、図6のPLC本体1において内部の検知ライン部分L1上にインバータを設けない場合の構成である。
また、図12のPLCシステムにおけるPLC本体121の処理全体を示すゼネラルフローチャートは図3と同じであり、電源ON時処理及び共通処理の詳細フローチャートは図4と同じである。ユニット装着状態判定処理の詳細フローチャートは、図17に示されている。なお、図17に示された処理は、図5に示された処理と基本的な流れは同じであるが、図5のステップ502の代わりにステップ505として「レジスタ内容のXEND信号に対応するビットの値が0か?」という判定処理を行うものである。図5と処理内容が同一であるステップ501,503,504については、同符号を付してここでは説明を省略する。
図12(a)に示されるように、このPLCシステムによれば、増設時・終端ユニット装着状態にあっては、終端ユニット4で検知ライン部分L4がGNDに接続されることで生じた脱落検知ラインL4の“L”状態は、インバータ202を介して論理反転されたのち、マイクロプロセッサ101の脱落検知用ポートXENDに伝達される。このため、汎用ポートに対応するレジスタの内容のうちで、XEND信号に対応するビットは“1”(“H”)となる。その結果、図17の判定処理(ステップ505)では、NOと判定され、脱落異常なし(正常)との判定結果が得られる。
これに対して、図12(b)に示されるように、増設時・終端ユニット脱落状態にあっては、終端ユニット4が増設ユニット3に接続されていない。このため、ユニットアダプタ2内のプルアップ抵抗201を介して電源Vccにプルアップされることにより生じた脱落検知ライン部分L2の“H”状態は、インバータ202を介して論理反転されたのち、マイクロプロセッサ101の脱落検知用ポートXENDに伝達される。これにより、汎用ポートに対応するレジスタの内容のうちで、XEND信号に対応するビットは“0”(“L”)となる。その結果、図17の判定処理(ステップ505)では、YESと判定され、脱落異常あり(異常)との判定結果が得られる。なお、PLC本体121とユニットアダプタ2とが正常に接続されている限り、ユニットアダプタ2と増設ユニット3とが接続不良を起こしたり、増設ユニット3同士が接続不良を起こした場合にも、上記と同様であって、脱落異常あり(異常)との判定結果が得られることとなる。
一方、図12(c)に示されるように、単独使用状態にあっては、PLC本体121内のプルアップ抵抗111で電源Vccにプルアップされたことにより生じた脱落検知ライン部分L1の“H”状態は、そのままマイクロプロセッサ101の脱落検知用ポートXENDに伝達される。このため、汎用ポートに対応するレジスタの内容のうちで、XEND信号に対応するビットは“1”(“H”)となる。その結果、図17の判定処理(ステップ505)では、NOと判定され、脱落異常なし(正常)との判定結果が得られる。
本発明に係る他の実施例のPLCシステムの作用説明図(その2)が図13に示されている。なお同図においては、図6と同一である構成部分については、同符号を付して説明を省略する。図13のPLCシステムにおけるPLC本体131は、図6のPLC本体1の内部のプルアップ抵抗111を介して電源Vccにプルアップされるという構成を、プルダウン抵抗113を介してGNDに接続するという構成に置き換えたものである。さらに、ユニットアダプタ132は、図6のユニットアダプタ2においてプルアップ抵抗201を介して電源Vccにプルアップされるという構成を、プルダウン抵抗203を介してGNDに接続するという構成に置き換えたものである。加えて、終端ユニット134は、図6の終端ユニット4において検知ライン部分L4をGNDに接続する構成を、検知ライン部分L4を電源Vccに接続する構成に置き換えたものである。
また、このPLCシステムにおけるPLC本体131の処理全体を示すゼネラルフローチャートは図3と同じであり、電源ON時処理及び共通処理の詳細フローチャートは図4と同じであり、ユニット装着状態判定処理の詳細フローチャートは図17と同じである。
図13(a)に示されるように、このPLCシステムによれば、増設時・終端ユニット装着状態にあっては、終端ユニット134で検知ライン部分L4が電源Vccに接続されることで生じた検知ラインL4の“H”状態は、2個のインバータ202、112を介して2回にわたり論理反転されたのち、マイクロプロセッサ101の脱落検知用ポートXENDに伝達される。このため、汎用ポートに対応するレジスタの内容のうちで、XEND信号に対応するビットは“1”(“H”)となる。その結果、図17の判定処理(ステップ505)では、NOと判定され、脱落異常なし(正常)との判定結果が得られる。
これに対して、図13(b)に示されるように、増設時・終端ユニット脱落状態にあっては、終端ユニット134が増設ユニット3に接続されていない。このため、ユニットアダプタ132内のプルダウン抵抗203を介してGNDに接続されることにより生じた脱落検知ライン部分L2の“L”状態は、2個のインバータ202、112を介して2回にわたり論理反転されたのち、マイクロプロセッサ101の脱落検知用ポートXENDに伝達される。これにより、汎用ポートに対応するレジスタの内容のうちで、XEND信号に対応するビットは“0”(“L”)となる。その結果、図17の判定処理(ステップ505)では、YESと判定され、脱落異常あり(異常)との判定結果が得られる。なお、PLC本体131とユニットアダプタ132とが正常に接続されている限り、ユニットアダプタ132と増設ユニット3とが接続不良を起こしたり、増設ユニット3同士が接続不良を起こした場合にも、上記と同様であって、脱落異常あり(異常)との判定結果が得られることとなる。
一方、図13(c)に示されるように、単独使用状態にあっては、PLC本体131内のプルダウン抵抗113を介してGNDに接続されたことにより生じた脱落検知ライン部分L1の“L”状態は、インバータ112を介して論理反転されたのち、マイクロプロセッサ101の脱落検知用ポートXENDに伝達される。このため、汎用ポートに対応するレジスタの内容のうちで、XEND信号に対応するビットは“1”(“H”)となる。その結果、図17の判定処理(ステップ505)では、NOと判定され、脱落異常なし(正常)との判定結果が得られる。
本発明に係る他の実施例のPLCシステムの作用説明図(その3)が図14に示されている。なお同図においては、図13と同一である構成部分については、同符号を付して説明を省略する。図14のPLCシステムにおけるPLC本体141は、図13のPLC本体131内の検知ライン部分上にインバータを設けない場合の構成である。
また、このPLCシステムにおけるPLC本体141の処理全体を示すゼネラルフローチャートは図3と同じであり、電源ON時処理及び共通処理の詳細フローチャートは図4と同じであり、ユニット装着状態判定処理の詳細フローチャートは図5と同じである。
図14(a)に示されるように、このPLCシステムによれば、増設時・終端ユニット装着状態にあっては、終端ユニット134で検知ライン部分L4が電源ラインVccに接続されることで生じた検知ラインL4の“H”状態は、インバータ202を介して論理反転されたのち、マイクロプロセッサ101の脱落検知用ポートXENDに伝達される。このため、汎用ポートに対応するレジスタの内容のうちで、XEND信号に対応するビットは“0”(“L”)となる。その結果、図5の判定処理(ステップ502)では、NOと判定され、脱落異常なし(正常)との判定結果が得られる。
これに対して、図14(b)に示されるように、増設時・終端ユニット脱落状態にあっては、終端ユニット134が増設ユニット3に接続されていない。このため、ユニットアダプタ132内のプルダウン抵抗203を介してGNDに接続されることにより生じた脱落検知ライン部分L2の“L”状態は、インバータ202を介して論理反転されたのち、マイクロプロセッサ101の脱落検知用ポートXENDに伝達される。これにより、汎用ポートに対応するレジスタの内容のうちで、XEND信号に対応するビットは“1”(“H”)となる。その結果、図5の判定処理(ステップ502)では、YESと判定され、脱落異常あり(異常)との判定結果が得られる。なお、PLC本体141とユニットアダプタ132とが正常に接続されている限り、ユニットアダプタ132と増設ユニット3とが接続不良を起こしたり、増設ユニット3同士が接続不良を起こした場合にも、上記と同様であって、脱落異常あり(異常)との判定結果が得られることとなる。
一方、図14(c)に示されるように、単独使用状態にあっては、PLC本体141内のプルダウン抵抗113を介してGNDに接続されたことにより生じた脱落検知ライン部分L1の“L”状態は、そのままマイクロプロセッサ101の脱落検知用ポートXENDに伝達される。このため、汎用ポートに対応するレジスタの内容のうちで、XEND信号に対応するビットは“0”(“L”)となる。その結果、図5の判定処理(ステップ502)では、NOと判定され、脱落異常なし(正常)との判定結果が得られる。
本発明に係る他の実施例のPLCシステムの作用説明図(その4)が図15に示されている。なお同図においては、図6と同一である構成部分については、同符号を付して説明を省略する。図15のPLCシステムにおけるPLC本体151は、図6のPLC本体1において、内部のプルアップ抵抗111を介して電源Vccにプルアップされている構成を、プルダウン抵抗113を介してGNDに接続する構成に置き換えるとともに、検知ライン部分上にインバータを設けない構成としたものである。さらに、ユニットアダプタ152は、図6のユニットアダプタ2において内部の検知ライン部分上にインバータを設けない構成としたものである。ただし、この図の例ではプルダウン抵抗113の抵抗値は、プルアップ抵抗201の抵抗値より大きくなるように構成する。このプルダウン抵抗113の抵抗値(A)とプルアップ抵抗201の抵抗値(B)の比率は、例えば次のようにすると良い。マイクロプロセッサ101がその入力端子の電位がVcc×0.7以上は“H”、Vcc×0.3以下は“L”と認識するような場合は、A:B=7:3の比率にすると良い。もちろん、この比率が偏る方へ変更した比率でも良い。また、マイクロプロセッサ101がその入力端子の電位がVcc−0.5V以上は“H”、0.5V以下は“L”と認識するような場合は、Vccが5V系ならA:B=9:1、Vccが3.3V系ならばA:B=17:3の比率にすると良い。もちろん、この比率が偏る方へ変更した比率でも良い。
また、このPLCシステムにおけるPLC本体151の処理全体を示すゼネラルフローチャートは図3と同じであり、電源ON時処理及び共通処理の詳細フローチャートは図4と同じであり、ユニット装着状態判定処理の詳細フローチャートは図5と同じである。
図15(a)に示されるように、このPLCシステムによれば、増設時・終端ユニット装着状態にあっては、終端ユニット4で検知ライン部分L4がGNDに接続されることで生じた脱落検知ラインL4の“L”状態は、そのままマイクロプロセッサ101の脱落検知用ポートXENDに伝達される。このため、汎用ポートに対応するレジスタの内容のうちで、XEND信号に対応するビットは“0”(“L”)となる。その結果、図5の判定処理(ステップ502)では、NOと判定され、脱落異常なし(正常)との判定結果が得られる。
これに対して、図15(b)に示されるように、増設時・終端ユニット脱落状態にあっては、終端ユニット4が増設ユニット3に接続されていない。このため、ユニットアダプタ152内のプルアップ抵抗201を介して電源Vccにプルアップされることにより生じた脱落検知ライン部分L2の“H”状態は、そのままマイクロプロセッサ101の脱落検知用ポートXENDに伝達される。これにより、汎用ポートに対応するレジスタの内容のうちで、XEND信号に対応するビットは“1”(“H”)となる。その結果、図5の判定処理(ステップ502)では、YESと判定され、脱落異常あり(異常)との判定結果が得られる。なお、PLC本体151とユニットアダプタ152とが正常に接続されている限り、ユニットアダプタ152と増設ユニット3とが接続不良を起こしたり、増設ユニット3同士が接続不良を起こした場合にも、上記と同様であって、脱落異常あり(異常)との判定結果が得られることとなる。
一方、図15(c)に示されるように、単独使用状態にあっては、PLC本体151内のプルダウン抵抗113を介してGNDに接続されたことにより生じた脱落検知ライン部分L1の“L”状態は、そのままマイクロプロセッサ101の脱落検知用ポートXENDに伝達される。このため、汎用ポートに対応するレジスタの内容のうちで、XEND信号に対応するビットは“0”(“L”)となる。その結果、図5の判定処理(ステップ502)では、NOと判定され、脱落異常なし(正常)との判定結果が得られる。
本発明に係る他の実施例のPLCシステムの作用説明図(その5)が図16に示されている。なお同図においては、図6と同一である構成部分については、同符号を付して説明を省略する。図16のPLCシステムにおけるPLC本体161は、図6のPLC本体1において内部の検知ライン部分上にインバータを設けない構成としたものである。さらに、ユニットアダプタ162は、図6のユニットアダプタ2において内部のプルアップ抵抗201を介して電源Vccにプルアップされている構成を、プルダウン抵抗203を介してGNDに接続した構成に置き換えるとともに、検知ライン部分上にインバータを設けない構成としたものである。加えて、終端ユニット164は、図6の終端ユニット4において検知ライン部分L4をGNDに接続した構成を、検知ライン部分L4を電源Vccに接続した構成に置き換えたものである。ただし、プルアップ抵抗111の抵抗値は、プルダウン抵抗203の抵抗値より大きくなるように構成する。このプルアップ抵抗111の抵抗値(C)とプルダウン抵抗203の抵抗値(D)の比率は、例えば次のようにすると良い。マイクロプロセッサ101がその入力端子の電位がVcc×0.7以上は“H”、Vcc×0.3以下は“L”と認識するような場合は、C:D=7:3の比率にすると良い。もちろん、この比率が偏る方へ変更した比率でも良い。また、マイクロプロセッサ101がその入力端子の電位がVcc−0.5V以上は“H”、0.5V以下は“L”と認識するような場合は、Vccが5V系ならC:D=9:1、Vccが3.3V系ならばC:D=17:3の比率にすると良い。もちろん、この比率が偏る方へ変更した比率でも良い。
また、このPLCシステムにおけるPLC本体161の処理全体を示すゼネラルフローチャートは図3、電源ON時処理及び共通処理の詳細フローチャートは図4、ユニット装着状態判定処理の詳細フローチャートは図17と同じである。
図16(a)に示されるように、このPLCシステムによれば、増設時・終端ユニット装着状態にあっては、終端ユニット164で検知ライン部分L4が電源Vccに接続されることで生じた脱落検知ラインL4の“H”状態は、そのままマイクロプロセッサ101の脱落検知用ポートXENDに伝達される。このため、汎用ポートに対応するレジスタの内容のうちで、XEND信号に対応するビットは“1”(“H”)となる。その結果、図17の判定処理(ステップ505)では、NOと判定され、脱落異常なし(正常)との判定結果が得られる。
これに対して、図16(b)に示されるように、増設時・終端ユニット脱落状態にあっては、終端ユニット164が増設ユニット3に接続されていない。このため、ユニットアダプタ162内のプルダウン抵抗203を介してGNDに接続されることにより生じた脱落検知ライン部分L2の“L”状態は、そのままマイクロプロセッサ101の脱落検知用ポートXENDに伝達される。このため、汎用ポートに対応するレジスタの内容のうちで、XEND信号に対応するビットは“0”(“L”)となる。その結果、図17の判定処理(ステップ505)では、YESと判定され、脱落異常あり(異常)との判定結果が得られる。なお、PLC本体161とユニットアダプタ162とが正常に接続されている限り、ユニットアダプタ162と増設ユニット3とが接続不良を起こしたり、増設ユニット3同士が接続不良を起こした場合にも、上記と同様であって、脱落異常あり(異常)との判定結果が得られることとなる。
一方、図16(c)に示されるように、単独使用状態にあっては、PLC本体161内のプルアップ抵抗111を介して電源Vccにプルアップされたことにより生じた脱落検知ライン部分L1の“H”状態は、そのままマイクロプロセッサ101の脱落検知用ポートXENDに伝達される。このため、汎用ポートに対応するレジスタの内容のうちで、XEND信号に対応するビットは“1”(“H”)となる。その結果、図17の判定処理(ステップ505)では、NOと判定され、脱落異常なし(正常)との判定結果が得られる。
以上の実施形態においては、各ユニット内に収容されるバス部分をパラレルバスの一部としたが、本発明においては、バスとしてはシリアルバスであっても差し支えない。
また、以上の実施形態においては、各ユニットケース同士をケーブルを介することなく直結させたが、本発明においては、それらのユニット間をケーブルを介して結合するようにしても差し支えない。そのように、ケーブルを介して結合する場合には、ケーブル間を結合するコネクタに同様な排他性を持たせればよいであろう。
さらに、上述の実施形態では、終端ユニットの脱落検知処理を電源ON時処理と共通処理の両方で実施しているが、共通処理のみで脱落検知処理を行うようにしてもよい。また終端ユニットの脱落検知処理を電源ON時処理のみで実施するようにしてもよいが、その場合は、運転中の終端ユニットの脱落を検知することができない。
本発明によれば、増設ユニット連接によるシステムの拡張性を維持しつつも、パッケージタイプのPLCとして単独使用も可能であると共に、単独使用時にあっては、終端ユニットを装着せずとも、正常に動作可能とした、バックプレーンレスタイプのPLCシステムを提供することができる。
本発明に係るPLCシステム全体の外観正面図である。 本発明に係るPLCシステム全体のハードウェア構成図である。 PLC本体の処理全体を示すゼネラルフローチャートである。 電源ON時処理及び共通処理の詳細フローチャートである。 ユニット装着状態判定処理の詳細フローチャートである。 本発明に係るPLCの作用説明図である。 PLC本体の右側面図である。 ユニットアダプタの左右各側面図である。 増設ユニットの左右側面図である。 終端ユニットの左右各側面図である。 従来のPLCシステムの作用説明図である。 本発明に係る他の実施例のPLCシステムの作用説明図(その1)である。 本発明に係る他の実施例のPLCシステムの作用説明図(その2)である。 本発明に係る他の実施例のPLCシステムの作用説明図(その3)である。 本発明に係る他の実施例のPLCシステムの作用説明図(その4)である。 本発明に係る他の実施例のPLCシステムの作用説明図(その5)である。 ユニット装着状態判定処理の詳細フローチャートの他の実施例である。
符号の説明
1 PLC本体
2 ユニットアダプタ
3 増設ユニット
4 終端ユニット
5 CPUユニット
6 増設ユニット
7 終端ユニット
10 PLC本体のケース
11 入力用端子台
12 出力用端子台
13 A/D変換入力用差込型端子部
14 D/A変換出力用差込型端子部
15 7セグメント表示器
16 LED表示部
20 ユニットアダプタのケース
30 増設ユニットのケース
31 差込型入出力コネクタ
40 終端ユニットのケース
101 マイクロプロセッサ(MPU)
102 ROM
103 RAM
104 ASIC
105 ユーザプログラムメモリ(UM)
106 入出力メモリ(IOM)
107 内蔵入出力回路(内蔵I/O)
108 DIPスイッチ
109 7セグメント表示器(7SEG)
110 LED表示部
111 プルアップ抵抗
112 インバータ
113 プルダウン抵抗
201 プルアップ抵抗
202 インバータ
203 プルダウン抵抗
301 ASIC
401 終端抵抗
501 マイクロプロセッサ(MPU)
CN11 第1のコネクタの右側面用コネクタハーフ
CN12 第1のコネクタの左側面用コネクタハーフ
CN21 第2のコネクタの右側面用コネクタハーフ
CN22 第2のコネクタの左側面用コネクタハーフ
CN11a プラグ
CN12b レセクタプル
CN21a プラグ
CN22b レセプタクル
L1 PLC本体内の検知ライン部分
L2 ユニットアダプタ内の検知ライン部分
L3 増設ユニット内の検知ライン部分
L4 終端ユニット内の検知ライン部分
B1 PLC本体内の増設用バス部分
B2 ユニットアダプタ内の増設用バス部分
B3 増設用ユニット内のバス部分
B4 終端ユニット内の増設用バス部分
XEND 脱落検知用ポート
P 接続点

Claims (5)

  1. I/O内蔵型のPLC本体と、ユニットアダプタと、1もしくは2以上の増設ユニットと、終端ユニットとを含み、かつPLC本体内には脱落検知ラインの論理値に基づいて終端ユニットの脱落有無を判定する脱落判定部が設けられており、
    PLC本体、ユニットアダプタ、並びに、各ユニットのそれぞれのケース内部には、PLC本体、ユニットアダプタ、並びに、各ユニットを、直に又はケーブルを介して連接した際に、一連の増設用バス並びに脱落検知ラインが出現するように、増設用バス部分並びに検知ライン部分が収容されており、さらに
    PLC本体内の検知ライン部分並びにユニットアダプタ内の検知ライン部分は、それぞれプルアップ抵抗を介してプルアップされると共に、ユニットアダプタ内にあって、プルアップ抵抗と検知ライン部分との接続点よりも脱落判定部側の検知ライン部分上には論理反転素子が介在されており、
    それにより、PLC本体に終端ユニットを装着せずに、PLC本体を単体で使用するときも、PLC本体に対してユニットアダプタを介して1もしくは2以上の増設ユニットを連接し、末端に終端ユニットを装着したときも、PLC本体内の脱落判定部は脱落検知ラインの論理値に基づいて脱落なしと判定するように構成した、ことを特徴とするプログラマブル・コントローラ・システム。
  2. I/O内蔵型のPLC本体と、ユニットアダプタと、1もしくは2以上の増設ユニットと、終端ユニットとを含み、かつPLC本体内には脱落検知ラインの論理値に基づいて終端ユニットの脱落有無を判定する脱落判定部が設けられており、
    PLC本体、ユニットアダプタ、並びに、各ユニットのそれぞれのケース内部には、PLC本体、ユニットアダプタ、並びに、各ユニットを、直に又はケーブルを介して連接した際に、一連の増設用バス並びに脱落検知ラインが出現するように、増設用バス部分並びに検知ライン部分が収容されており、さらに
    PLC本体内の検知ライン部分並びにユニットアダプタ内の検知ライン部分は、それぞれプルダウン抵抗を介してグランドに接続されると共に、ユニットアダプタ内にあって、プルダウン抵抗と検知ライン部分との接続点よりも脱落判定部側の検知ライン部分上には論理反転素子が介在されており、
    それにより、PLC本体に終端ユニットを装着せずに、PLC本体を単体で使用するときも、PLC本体に対してユニットアダプタを介して1もしくは2以上の増設ユニットを連接し、末端に終端ユニットを装着したときも、PLC本体内の脱落判定部は脱落検知ラインの論理値に基づいて脱落なしと判定するように構成した、ことを特徴とするプログラマブル・コントローラ・システム。
  3. I/O内蔵型のPLC本体と、ユニットアダプタと、1もしくは2以上の増設ユニットと、終端ユニットとを含み、かつPLC本体内には脱落検知ラインの論理値に基づいて終端ユニットの脱落有無を判定する脱落判定部が設けられており、
    PLC本体、ユニットアダプタ、並びに、各ユニットのそれぞれのケース内部には、PLC本体、ユニットアダプタ、並びに、各ユニットを、直に又はケーブルを介して連接した際に、一連の増設用バス並びに脱落検知ラインが出現するように、増設用バス部分並びに検知ライン部分が収容されており、さらにPLC本体内の検知ライン部分は、プルダウン抵抗を介してグランドに接続されるともに、ユニットアダプタ内の検知ライン部分は、前記プルダウン抵抗の抵抗値より小さい抵抗値のプルアップ抵抗を介してプルアップされており、
    それにより、PLC本体に終端ユニットを装着せずに、PLC本体を単体で使用するときも、PLC本体に対してユニットアダプタを介して1もしくは2以上の増設ユニットを連接し、末端に終端ユニットを装着したときも、PLC本体内の脱落判定部は脱落検知ラインの論理値に基づいて脱落なしと判定するように構成した、ことを特徴とするプログラマブル・コントローラ・システム。
  4. I/O内蔵型のPLC本体と、ユニットアダプタと、1もしくは2以上の増設ユニットと、終端ユニットとを含み、かつPLC本体内には脱落検知ラインの論理値に基づいて終端ユニットの脱落有無を判定する脱落判定部が設けられており、
    PLC本体、ユニットアダプタ、並びに、各ユニットのそれぞれのケース内部には、PLC本体、ユニットアダプタ、並びに、各ユニットを、直に又はケーブルを介して連接した際に、一連の増設用バス並びに脱落検知ラインが出現するように、増設用バス部分並びに検知ライン部分が収容されており、さらに
    PLC本体内の検知ライン部分は、プルアップ抵抗を介してプルアップされるともに、ユニットアダプタ内の検知ライン部分は、前記プルアップ抵抗の抵抗値より小さい抵抗値のプルダウン抵抗を介してグランドに接続されており、
    それにより、PLC本体に終端ユニットを装着せずに、PLC本体を単体で使用するときも、PLC本体に対してユニットアダプタを介して1もしくは2以上の増設ユニットを連接し、末端に終端ユニットを装着したときも、PLC本体内の脱落判定部は脱落検知ラインの論理値に基づいて脱落なしと判定するように構成した、ことを特徴とするプログラマブル・コントローラ・システム。
  5. PLC本体内部の増設用バス部分並びに検知ライン部分とユニットアダプタ内部の増設用バス部分並びに検知ライン部分とは第1の結合構造を介して結合されると共に、
    ユニットアダプタ内部の増設用バス部分並びに検知ライン部分と増設ユニット内部の増設用バス部分並びに検知ライン部分との間、1の増設ユニット内部の増設用バス部分並びに検知ライン部分と他の増設ユニット内部の増設用バス部分並びに検知ライン部分との間、増設ユニット内部の増設用バス部分並びに検知ライン部分と終端ユニット内部の増設用バス部分並びに検知ライン部分との間は第2の結合構造を介して結合され、
    さらに第1の結合構造を構成するユニットアダプタ側のコネクタハーフ(CN12)と第2の結合構造を構成するPLC本体と遠い側のコネクタハーフ(CN22)とは、両者間における互換性が否定されるように異なる構造とされている、ことを特徴とする請求項1から4に記載のプログラマブル・コントローラ・システム。
JP2006144302A 2005-06-07 2006-05-24 プログラマブル・コントローラ・システム Active JP4292422B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006144302A JP4292422B2 (ja) 2005-06-07 2006-05-24 プログラマブル・コントローラ・システム

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005166626 2005-06-07
JP2006144302A JP4292422B2 (ja) 2005-06-07 2006-05-24 プログラマブル・コントローラ・システム

Publications (2)

Publication Number Publication Date
JP2007018503A JP2007018503A (ja) 2007-01-25
JP4292422B2 true JP4292422B2 (ja) 2009-07-08

Family

ID=37755582

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006144302A Active JP4292422B2 (ja) 2005-06-07 2006-05-24 プログラマブル・コントローラ・システム

Country Status (1)

Country Link
JP (1) JP4292422B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8392634B2 (en) 2007-03-09 2013-03-05 Omron Corporation Programmable controller with building blocks having modules that can be combined into a single unit
JP5267226B2 (ja) * 2009-03-09 2013-08-21 オムロン株式会社 入退室管理装置
JP5278267B2 (ja) * 2009-09-24 2013-09-04 三菱電機株式会社 エンドカバー、これを備えたプログラマブルロジックコントローラ装置、エンドカバー装着有無確認方法、及びプログラマブルロジックコントローラ装置の故障診断方法
KR102263388B1 (ko) * 2020-01-20 2021-06-09 엘에스일렉트릭(주) Plc 증설모듈용 전원공급장치
JP7049502B1 (ja) * 2021-03-12 2022-04-06 三菱重工業株式会社 プラント制御機器
JPWO2023238221A1 (ja) * 2022-06-07 2023-12-14

Also Published As

Publication number Publication date
JP2007018503A (ja) 2007-01-25

Similar Documents

Publication Publication Date Title
JP4292422B2 (ja) プログラマブル・コントローラ・システム
US7635280B1 (en) Type A USB receptacle with plug detection
JP5683696B2 (ja) 電子デバイスに関するケーブル接続の検出
US8949478B2 (en) Intelligent serial interface
JP2008298536A (ja) 接続検知装置
JP5530269B2 (ja) 通信インタフェース装置及び通信方法
JP3782994B2 (ja) コンピュータ・バス・アーキテクチャ
JP2000056871A (ja) Usbシステム用のemsエンハンスメント回路
KR20070001579A (ko) 디스플레이장치
CN106339337B (zh) 连接装置
US6647436B1 (en) Selection apparatus and method
US20100064066A1 (en) KVM switch system and interface adapter for detecting interface of computer
US20170307680A1 (en) Chip and reading circuit for die id in chip
JPH1069453A (ja) 増設ユニットを備えるプログラマブルコントローラ
US6886052B2 (en) Apparatus and method for automatically identifying between USB and PS/2 interface
US20130067119A1 (en) Boot up configuration with usb data pins in embedded systems
CN104581527B (zh) 一种接口电路及基于该电路的外设检测方法、外置传感器
US8249501B2 (en) Self-detecting electronic connection for electronic devices
EP2687993B1 (en) USB apparatus and embedded system incorporating same
US20090119420A1 (en) Apparatus and method for scaleable expanders in systems management
JP5638045B2 (ja) 着脱可能なフィルタ回路を有する数値制御システム
CN109388602B (zh) 电子装置、逻辑芯片与逻辑芯片的通讯方法
JP4366860B2 (ja) プログラマブルコントローラを構成するユニットの汎用機能回路及び汎用ユニット
JP2017097651A (ja) 電子機器及び周辺機器
US7334053B2 (en) Method and system for detecting state of disc drive

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080930

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20081017

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20090116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090121

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090212

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090311

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090324

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120417

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4292422

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130417

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130417

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140417

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250