JP2017097651A - 電子機器及び周辺機器 - Google Patents
電子機器及び周辺機器 Download PDFInfo
- Publication number
- JP2017097651A JP2017097651A JP2015229800A JP2015229800A JP2017097651A JP 2017097651 A JP2017097651 A JP 2017097651A JP 2015229800 A JP2015229800 A JP 2015229800A JP 2015229800 A JP2015229800 A JP 2015229800A JP 2017097651 A JP2017097651 A JP 2017097651A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- detection signal
- pin
- connector
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/266—Arrangements to supply power to external peripherals either directly from the computer or under computer control, e.g. supply of power through the communication port, computer controlled power-strips
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/3051—Monitoring arrangements for monitoring the configuration of the computing system or of the computing system component, e.g. monitoring the presence of processing resources, peripherals, I/O links, software programs
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
- G06F11/3041—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is an input/output interface
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4265—Bus transfer protocol, e.g. handshake; Synchronisation on a point to point bus
- G06F13/4269—Bus transfer protocol, e.g. handshake; Synchronisation on a point to point bus using a handshaking protocol, e.g. Centronics connection
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computing Systems (AREA)
- Quality & Reliability (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Power Sources (AREA)
- Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
- Controls And Circuits For Display Device (AREA)
- Coupling Device And Connection With Printed Circuit (AREA)
Abstract
【課題】非対応製品が接続された場合の電気的な障害を防ぐことのできる電子機器を提供することである。【解決手段】実施形態の電子機器は、検出用信号を出力する検出用信号出力端子及び識別用信号を入力する識別用信号入力端子を含む複数の端子を有する第1のコネクタと、上記検出用信号出力端子と上記識別用信号入力端子とを周辺機器の対応端子にクロス配線により結線する接続ケーブルと、上記検出用信号を上記検出用信号出力端子に供給して上記識別用信号入力端子の入力信号をモニタし、上記検出用信号に基づく上記識別用信号が上記識別用信号入力端子に入力されたことを条件に残りの端子を介する信号伝送又は電力伝送を開始する制御手段と、を備える。【選択図】図2
Description
本発明の実施形態は、電子機器及び周辺機器に関する。
電子機器及び周辺機器を相互に接続する接続インタフェースとしてDisplayPortインタフェースが広く普及している。標準仕様のDisplayPortインタフェースを備える機器(電子機器をソース機器と呼び、周辺機器をシンク機器と呼ぶ)が一般に普及する一方で、コネクタのピンアサインメントをカスタマイズしたソース機器、それに対応するシンク機器及び接続ケーブルなどを扱うユーザも増えつつある。
しかし、汎用規格に準じてカスタマイズされたソース機器は、汎用接続ケーブルや、汎用コネクタを有する非対応シンク機器との接続が可能である。カスタマイズされたソース機器に誤ってこのような非対応製品を接続した場合、破損や誤動作等の障害を引き起こす恐れがある。そのため、カスタマイズされたソース機器に非対応製品が接続されるという誤接続時の対策が求められている。
本発明が解決しようとする課題は、非対応製品が接続された場合の電気的な障害を防ぐことのできる電子機器及び周辺機器を提供することである。
実施形態の電子機器は、検出用信号を出力する検出用信号出力端子及び識別用信号を入力する識別用信号入力端子を含む複数の端子を有する第1のコネクタと、上記検出用信号出力端子と上記識別用信号入力端子とを周辺機器の対応端子にクロス配線により結線する接続ケーブルと、上記検出用信号を上記検出用信号出力端子に供給して上記識別用信号入力端子の入力信号をモニタし、上記検出用信号に基づく上記識別用信号が上記識別用信号入力端子に入力されたことを条件に残りの端子を介する信号伝送又は電力伝送を開始する制御手段と、を備える。
(実施形態)
以下、添付図面を参照しながら電子機器及び周辺機器の実施形態について詳細に説明する。本実施形態では、係る電子機器の一例として、接続インタフェースにDisplayPortインタフェースを有するソース機器について説明する。また、係る周辺機器の一例として、接続インタフェースにDisplayPortインタフェースを有するシンク機器について説明する。
以下、添付図面を参照しながら電子機器及び周辺機器の実施形態について詳細に説明する。本実施形態では、係る電子機器の一例として、接続インタフェースにDisplayPortインタフェースを有するソース機器について説明する。また、係る周辺機器の一例として、接続インタフェースにDisplayPortインタフェースを有するシンク機器について説明する。
図1は、ソース機器とシンク機器と、これらの機器間を接続する接続ケーブルの模式図である。図1に示すソース機器1はPC等であり、シンク機器2はその周辺機器(液晶ディスプレイ等)である。ソース機器1とシンク機器2は、共にDisplayPortインタフェースを有する。ソース機器1とシンク機器2の各コネクタ(それぞれ、第1のコネクタC1、第2のコネクタC2)は、DisplayPort規格の標準形状のものである。ピン端子とこれに接続する電線の信号名との対応関係を示すピンアサインメントは、カスタマイズにより標準仕様のものと異なっている。
接続ケーブル3は、DisplayPort規格の標準仕様の接続ケーブルをカスタマイズしたものである。接続ケーブル3は、ケーブル部30にビデオ信号・制御信号・検出/識別用信号、給電用の電力等を伝送するための電線を有し、ケーブル部30の両端部にDisplayPort規格の標準仕様のプラグ30−1、30−2を有する。接続ケーブル3は、ソース機器1とシンク機器2の各コネクタC1、C2のピンアサインメントのカスタマイズに伴い、ケーブル部30の各電線の配線を標準仕様のものからカスタマイズしてある。ソース機器1とシンク機器2の各コネクタC1、C2に接続ケーブル3のプラグ30−1、30−2を差し込むことにより、ソース機器1とシンク機器2間に検出/識別用信号の伝送路が形成される。
以下、液晶ディスプレイをシンク機器2の例に挙げ、ソース機器1とシンク機器2の主にDisplayPortインタフェースに係る構成について説明する。先ず、ソース機器1のハードウエア構成について説明する。
図2は、ソース機器1のハードウエアブロックの一例を示す図である。図2に示すように、ソース機器1は、CPU10、BIOS−ROM11、メモリ12、チップセット13、外部記憶装置14、識別回路15、第1のコネクタC1、電源部Pを備える。
CPU10は、中央演算処理装置であり、BIOS−ROM11や外部記憶装置14の各種プログラムを実行し、演算処理や各部の制御処理を行う。
BIOS−ROM11は、BIOS(Basic Input/Output System)を記憶するROM(Read Only Memory)である。
メモリ12は、CPU10が各種プログラムを実行する際の作業領域に使用されるRAM(Random Access Memory)である。
外部記憶装置14は、HDD(Hard Disk Drive)やフラッシュROM等である。外部記憶装置14は、OS(Operating System)や、各部を制御するドライバや、アプリケーションプログラムなどを記憶する。
チップセット13は、CPU10の制御の下に、メモリコントロールやI/O機器等のコントロールを行う。本例では、チップセット13は、I/O機器であるシンク機器2との間で、ビデオ信号や、制御信号や、検出/識別用信号や、電力などの伝送を、DisplayPort規格に準ずる回路でコントロールする。
識別回路15は、DisplayPort規格の第1のコネクタC1に自装置の対応製品(接続ケーブル3及びシンク機器2)が接続されたことを識別する回路である。識別回路15は、本例では、チップセット13と第1のコネクタC1を繋ぐ信号伝送路d1や電源部Pと第1のコネクタC1を繋ぐ電力伝送路p1の各伝送経路内に介在する。識別回路15は、第1のコネクタC1に自装置の対応製品が接続されたことを識別すると上記の信号伝送路d1、電力伝送路p1を通じた信号や電力の伝送の開始を可能にする。
第1のコネクタC1は、DisplayPort規格に準拠したレセプタクルであり、20個のピン端子を有する。
図3は、第1のコネクタC1の端子接続部の概略正面図である。第1のコネクタC1のピン端子にはピン番号(Pin1〜Pin20)を付している。図3に示す第1のコネクタC1は、外形形状がDisplayPort規格に準拠したものである。第1のコネクタC1にはDisplayPort規格の標準プラグの差し込みが可能である。
第1のコネクタC1の各ピン端子(Pin1〜Pin20)には、識別回路15(図2参照)を介して、チップセット13(図2参照)のビデオ信号や制御信号等を伝送する信号伝送路d1の各電線が結線されている。また、識別回路15を介して電源部P(図2参照)が外部へ供給する電力の電力伝送路p1の電線が結線されている。また、識別回路15に識別用信号を伝送する識別用信号伝送路e1の電線が結線されている。また、電源部Pの検出用信号を伝送する検出用信号伝送路e2の電線が結線されている。各ピン端子とそれぞれに接続する電線の信号名との対応関係を示すピンアサインメントは、標準仕様のものと異なっている。第1のコネクタC1のピンアサインメントについては図6を用いて後に説明する。
電源部P(図2参照)は、電力を供給する電源回路である。電源部Pは、例えば整流回路や電圧変換回路などを備え、商用電源等の電力を自装置の各部に供給する。また、電源部Pは、シンク機器2の動作電力を識別回路15の一部を介して、第1のコネクタC1の対応するピン端子(対応端子)に供給する。更に、電源部Pは、(+)3.3Vの電圧を第1のコネクタC1の対応するピン端子(対応端子)に供給する。(+)3.3Vの電圧は、対応製品が接続されたことを検出するための検出用信号として供給するものである。
ここで、識別回路15の一例を示す。
図4は、識別回路15の説明図である。図4の回路150は、論理素子等により構成されており、入力端子T1、出力端子T2、及びイネーブル端子T3を有する。入力端子T1には、第1のコネクタC1を介して伝送する信号や電力の入力側の電線を接続する。出力端子T2には、入力端子T1に入力される信号や電力の出力側の電線を接続する。例えばビデオ信号についてはチップセット13から出力されるビデオ信号の電線を入力端子T1に接続し、その出力端子T2を第1のコネクタC1のビデオ信号の対応端子と電線で接続する。イネーブル端子T3は、第1のコネクタC1の識別用のピン端子と電線で接続する。
図4は、識別回路15の説明図である。図4の回路150は、論理素子等により構成されており、入力端子T1、出力端子T2、及びイネーブル端子T3を有する。入力端子T1には、第1のコネクタC1を介して伝送する信号や電力の入力側の電線を接続する。出力端子T2には、入力端子T1に入力される信号や電力の出力側の電線を接続する。例えばビデオ信号についてはチップセット13から出力されるビデオ信号の電線を入力端子T1に接続し、その出力端子T2を第1のコネクタC1のビデオ信号の対応端子と電線で接続する。イネーブル端子T3は、第1のコネクタC1の識別用のピン端子と電線で接続する。
回路150の動作は次の通りである。回路150は、イネーブル端子T3にON信号(識別用信号)が入力された状態においては、入力端子T1の入力信号を出力端子T2から出力する。回路150は、イネーブル端子T3にOFF信号(識別用信号)が入力された状態においては、入力端子T1の入力信号の出力端子T2からの出力を停止させる。本例では、上記「ON信号」を、所定の閾値電圧を超えるHighレベルの電圧とし、上記「OFF信号」を、「0V(ボルト)」等のLowレベルの電圧とする。また、OFF信号の入力状態において、回路150は出力端子T2から0Vの信号を出力するものとする。
識別回路15は、回路150に示す構成を、第1のコネクタC1を介して伝送する信号の信号伝送路d1や電力の電力伝送路p1の電線ごとに備える。
次に、シンク機器2の構成について説明する。
図5は、シンク機器2のハードウエアブロックの一例を示す図である。図5に示すように、シンク機器2は、表示デバイス(処理部)20や第2のコネクタC2を備える。
図5は、シンク機器2のハードウエアブロックの一例を示す図である。図5に示すように、シンク機器2は、表示デバイス(処理部)20や第2のコネクタC2を備える。
表示デバイス20は、DisplayPort対応の表示デバイスである。表示デバイス20は、第2のコネクタC2の所定のピン端子から電力供給を受けて動作する。表示デバイス20は、第2のコネクタC2の所定のピン端子を介して制御信号やビデオ信号を受信し、受信したビデオ信号に基づいて画像を表示パネルに表示する。
第2のコネクタC2は、DisplayPort規格に準拠したレセプタクルであり、20個のピン端子を有する。ピン端子には、表示デバイス20側のビデオ信号や制御信号等の信号伝送路d2の各電線や電力伝送路p2の電線などが結線されている。各ピン端子とそれぞれに接続する電線の信号名との対応関係を示すピンアサインメントは、標準仕様のものと異なっている。第1のコネクタC1のピンアサインメントと共に第2のコネクタC2のピンアサインメントについて以下に説明する。
図6は、本実施形態における、ソース機器1の第1のコネクタC1のピンアサインメントA1とシンク機器2の第2のコネクタC2のピンアサインメントA2と、これらに接続する接続ケーブル3の配線Bの一例を示した図である。
ソース機器1は、ピン端子に接続する電線の接続関係を標準仕様のものからカスタマイズしたものである。具体的に、ソース機器1は、カスタマイズにより、標準仕様において4つのレーンの一つに使用される10番ピン〜12番ピンの端子が図6に「POWER」として示すごとく電源部Pの電力伝送路p1の電線に結線している。更に、ソース機器1は、標準仕様において「Return」に使用される19番ピンの端子が図6に「Output Control」として示すごとくイネーブル端子T3(図4参照)に結線している。
ピン番号4〜ピン番号9、ピン番号13、及びピン番号14についても、適宜カスタマイズが可能である。例えばこれらのピン端子の何れかにUSB機器の信号を伝送するためのピン端子を割り当てるなどしても良い。ここでは説明を分かり易くするためにこれらのピン番号についての具体的な信号名等の例示は省略する。図6には、任意の割り当てがありうることを示す「ANY」と表記する。
接続ケーブル3は、プラグ30−1からプラグ30−2への各電線の配線を標準仕様のものからカスタマイズしたものである。具体的に、接続ケーブル3は、ソース機器1の第1のコネクタC1とシンク機器2の第2のコネクタC2の相互の1番ピン〜18番ピンの端子を標準仕様のクロス配線からストレート配線で接続するものになっている。更に、接続ケーブル3は、19番ピンと20番ピンの端子を標準仕様のストレート配線からクロス配線で接続するものになっている。
シンク機器2も、ソース機器1や接続ケーブル3のカスタマイズ内容に従い、ピン端子に接続する電線の接続関係を標準仕様のものからカスタマイズしたものである。例えば、1番ピン〜3番ピンの端子を標準仕様のレーン3の電線との結線からレーン0の電線との結線に変更したものになっている。
上記変更について説明すると次の通りである。標準仕様において、第2のコネクタC2の1番ピン〜3番ピンの端子は、ソース機器1側の10番ピン〜12番ピンの端子とクロス配線になる。ソース機器1側の10番ピン〜12番ピンの端子は標準仕様ではレーン3である。このため、第2のコネクタC2の1番ピン〜3番ピンの端子は、レーン3の電線との結線になる。一方、接続ケーブル3のカスタマイズ内容によると、第2のコネクタC2の1番ピン〜3番ピンの端子は、ソース機器1の1番ピン〜3番ピンの端子とストレート配線になる。ソース機器1の1番ピン〜3番ピンの端子はレーン0である。このため、第2のコネクタC2の1番ピン〜3番ピンの端子はレーン0の電線との結線になる。
4番ピン〜12番ピンの端子においても接続ケーブル3ではストレート配線となる。これにより、第2のコネクタC2の4番ピン〜12番ピンの端子は、それぞれ、ソース機器1の4番ピン〜12番ピンの端子の対応する電線と結線している。
19番ピン及び20番ピンの端子においては接続ケーブル3ではクロス配線となる。シンク機器2は、19番ピンと20番ピンの端子を検出用信号から識別用信号を生成する手段として使用する。
図7は、本実施形態に係るソース機器1とシンク機器2と接続ケーブル3の一部に構成される識別用信号生成手段の構成図である。第1のコネクタC1の20番ピンの端子が検出用信号出力端子に相当し、19番ピンの端子が識別用信号入力端子に相当する。また、第2のコネクタC2の19番ピンの端子が検出用信号入力端子に相当し、20番ピンの端子が識別用信号出力端子に相当する。図7に示すように、シンク機器2側の第2のコネクタC2の19番ピンの端子と20番ピンの端子との間に、識別用信号を出力する識別用信号出力手段として、ダイオードD1とこれに直列に接続した制限抵抗R1とを配線する。また、ソース機器1側では、イネーブル端子T3と第1のコネクタC1の19番ピンの端子とを接続する電線を、プルダウン抵抗R2を介してグランドGNDに接続する。
ダイオードD1は、一方向に電流を流す半導体素子であり、制限抵抗R1は、ダイオードD1の動作電圧や電流を制御するための抵抗である。プルダウン抵抗R2は、主に、第1のコネクタC1に対して製品が未接続な場合や非対応製品が接続されている場合において、イネーブル端子T3の電圧レベルをLowレベルに保障するためのものである。製品が未接続な場合や非対応製品が接続されている場合、第1のコネクタC1の19番ピンの端子とイネーブル端子T3の電圧はグランド(0V(ボルト))になる。
図7に示す接続状態において、識別用信号生成手段は次のように動作する。第1のコネクタC1の20番ピンの端子から第2のコネクタC2の19番ピンの端子に検出用信号(+3.3Vの電圧)が入力する。これにより、第2のコネクタC2において、ダイオードD1のアノードに+3.3Vの電圧がかかり、19番ピンの端子から20番ピンの端子に向けて電流が流れる。この電流は、20番ピンから接続ケーブル3を介して第1のコネクタC1の19番ピンの端子を通りイネーブル端子T3へと流れ込む。これにより、イネーブル端子T3の電圧が回路150の内部回路から見て高くなり、Highレベルとなる。
次に、ソース機器1によるシンク機器との電気接続動作について説明する。ソース機器1は、対応製品或いは非対応製品が第1のコネクタC1にプラグ接続されると、起動時又は起動後に、CPU10や、チップセット13や、識別回路15などが制御手段として動作し、シンク機器のプラグ接続を検出して、以下の電気接続動作を行う。
図8は、ソース機器1の電気接続動作を示すフロー図である。
先ず、ソース機器1は、電源部Pの+3.3Vの電圧(検出用信号)を20番ピンの端子に供給する(S1)。例えば、CPU10がチップセット13にDisplayPortの接続開始命令を出力する。チップセット13は、この命令により、電源部Pが供給する+3.3Vの電圧のラインを電子スイッチをONするなどして20番ピンの端子に接続する。
先ず、ソース機器1は、電源部Pの+3.3Vの電圧(検出用信号)を20番ピンの端子に供給する(S1)。例えば、CPU10がチップセット13にDisplayPortの接続開始命令を出力する。チップセット13は、この命令により、電源部Pが供給する+3.3Vの電圧のラインを電子スイッチをONするなどして20番ピンの端子に接続する。
次に、ソース機器1は、第1のコネクタC1の19番ピンの端子の電圧レベルがHighレベルかを判定する(S2)。本構成例では、識別回路15の回路150(図4参照)がイネーブル端子T3の電圧レベルをモニタすることにより判定する。接続された製品が対応製品のとき、イネーブル端子T3の電圧レベルはHighレベルになるため、ステップS2でYes判定になる。接続された製品が非対応製品のとき、イネーブル端子T3の電圧レベルは未接続時のLowレベルのままとなるため、ステップS2でNo判定になる。
ステップS2においてYes判定の場合、ソース機器1は、第1のコネクタC1の任意のピン端子を介し、各種信号や駆動電力等の伝送を開始する(S3)。本構成例では、回路150がイネーブル端子T3のHighレベルの入力により入力端子T1の入力信号を出力端子T2に出力する。これにより、シンク機器2との間で送受信されるビデオ信号や制御信号や電力等のソース機器1内外への伝送が可能になり、ソース機器1がシンク機器2との送受信を開始する。
一方、ステップS2においてNo判定の場合、イネーブル端子T3の入力電圧はLowレベルを維持する。これにより、回路150は、入力端子T1の入力信号を通すことなく出力端子T2の出力を0Vに維持する。つまり、本構成例では、ソース機器1は非対応機器との間で送受信されるビデオ信号や制御信号や電力等のソース機器1内外への伝送を未然に止めることになる。ソース機器1は、イネーブル端子T3の電圧レベルがHighレベルに変わるまでステップS2の判定を繰り返す。そして、非対応製品が対応製品に付け替えられると、イネーブル端子T3の電圧レベルがHighレベルになり、ステップS2がYes判定になる。ステップS2のYes判定後、ソース機器1はステップS3の伝送を開始し、電気接続時の動作は終了する。
ここで、ソース機器1の第1のコネクタC1に非対応製品を接続した場合の接続例を示す。図9〜図13は、ソース機器1に対して非対応製品を接続した場合の接続例を示す図である。ただし、各図において、図7との比較のため、識別用信号生成手段に係る箇所を除く構成については省略する。
図9は、非対応製品である標準シンク機器(標準仕様の電源オプション無し)を接続ケーブル3を介して接続した場合の接続例である。この場合、ソース機器1側の20番ピンの端子(DP PWR)と標準シンク機器側の19番ピンの端子(Return)が接続する。また、ソース機器1側の19番ピンの端子(Output Control)と標準シンク機器側の20番ピンの端子(DP PWR)が接続する。標準シンク機器側の20番ピンの端子は電源オプション無しのため未接続(NC)になっている。
この接続例において、ソース機器1の19番ピンの端子は、プルダウン抵抗R2を介して接続したグランドGNDの0Vをとる。従って、イネーブル端子T3の入力電圧は接続前のLowレベルのままとなり、ソース機器1は出力端子T2に0Vを出力するなどして標準シンク機器との間でのビデオ信号や制御信号や電力等の伝送を開始しない。また、標準シンク機器側では、19番ピンの端子(Return)がグランドGNDをとる。このため、ソース機器1が検出用信号として20番ピンの端子から出力する(+)3.3Vの電圧による標準シンク機器の内部回路への電流の流れ込みも抑止される。
図10は、図9の接続例において標準シンク機器を標準仕様の電源オプション有りのものに変更した場合の接続例である。標準シンク機器側の20番ピンの端子(DP PWR)は、標準シンク機器側が備える所定の回路の、ソース機器1からの駆動電圧の供給を受けるラインに結線されている。この接続例においても、ソース機器1の19番ピンの端子はプルダウン抵抗R2を介して接続したグランドGNDの0Vをとる。従って、イネーブル端子T3の入力電圧は接続前のLowレベルのままとなり、ソース機器1は伝送を開始しない。また、標準シンク機器側の20番ピンの端子(DP PWR)に対する入力電圧は0Vとなるため、接続による標準シンク機器の内部回路に対する影響は抑止される。
図11は、非対応製品である標準DisplayPortケーブルを介して、同じく非対応製品である標準シンク機器を接続した場合の接続例である。
図11(a)は、標準DisplayPortケーブル(標準仕様の電源オプション無し)を介して標準シンク機器(標準仕様の電源オプション無し)を接続した場合の接続例である。この場合、ソース機器1側の19番ピンの端子(Output Control)と、標準シンク機器側の19番ピンの端子(Return)が接続する。ソース機器1側の20番ピンの端子(DP PWR)と標準シンク機器側の20番ピンの端子(DP PWR)間は、未接続である。更に、標準シンク機器側の20番ピンの端子(DP PWR)は、内部回路と未接続である。
この接続例においても、標準シンク機器側の19番ピンの端子(Return)はグランドGNDをとるので、ソース機器1の19番ピンの端子は0Vをとる。従って、イネーブル端子T3の入力電圧は接続前のLowレベルのままとなり、ソース機器1は伝送を開始しない。また、ソース機器1側の20番ピンの端子と標準シンク機器側の20番ピンの端子間は未接続であるため、検出用信号としての(+)3.3Vの電圧は標準シンク機器側には入力しない。
図11(b)は、図11(a)の接続例において標準シンク機器を電源オプション有りのものに変更した場合の接続例である。この接続例においても、図11(a)の接続例と同様に、イネーブル端子T3の入力電圧は接続前のLowレベルのままとなり、ソース機器1は伝送を開始しない。また、ソース機器1側の20番ピンの端子と標準シンク機器側の20番ピンの端子間は未接続であるため、検出用信号としての(+)3.3Vの電圧は標準シンク機器側には入力しない。
図11(c)は、図11(a)の接続例において標準DisplayPortケーブルを電源オプション有りのものに変更した場合の接続例である。この場合、ソース機器1側の19番ピンの端子(Output Control)と、標準シンク機器側の19番ピンの端子(Return)が接続する。また、ソース機器1側の20番ピンの端子(DP PWR)と標準シンク機器側の20番ピンの端子(DP PWR)が接続する。標準シンク機器側の20番ピンの端子(DP PWR)は、内部回路と未接続である。この接続例においても、図11(a)の接続例と同様に、イネーブル端子T3の入力電圧は接続前のLowレベルのままとなり、ソース機器1は伝送を開始しない。また、標準シンク機器側の20番ピンの端子(DP PWR)は、内部回路と未接続であるため、検出用信号としての(+)3.3Vの電圧は標準シンク機器の内部回路には入力しない。
図11(d)は、図11(a)の接続例において標準DisplayPortケーブルと標準シンク機器とを共に電源オプション有りのものに変更した場合の接続例である。この場合、標準シンク機器側の20番ピンの端子(DP PWR)は、標準シンク機器側が備える所定の回路の、ソース機器1からの駆動電圧の供給を受けるラインに結線されている。この接続例においても、図11(a)の接続例と同様に、イネーブル端子T3の入力電圧は接続前のLowレベルのままとなり、ソース機器1は伝送を開始しない。また、標準シンク機器側の20番ピンの端子(DP PWR)は、標準シンク機器の内部回路に規定の+3.3Vの電圧を供給するにすぎないので、標準シンク機器側の内部回路への影響は抑止できる。
図12及び図13は、非対応製品である標準DisplayPortケーブルを介して対応製品であるシンク機器2を接続した場合の接続例である。
図12は、標準DisplayPortケーブル(標準仕様の電源オプション無し)の場合の接続例である。この場合、ソース機器1側の19番ピンの端子(Output Control)と、シンク機器2側の19番ピンの端子(DP PWR)が接続する。ソース機器1側の20番ピンの端子(DP PWR)とシンク機器2側の20番ピンの端子(Output Control)間は未接続である。この接続例では、ソース機器1の19番ピンの端子はグランドGNDの0Vをとる。このため、イネーブル端子T3の入力電圧は接続前のLowレベルのままとなり、ソース機器1は伝送を開始しない。
図13は、標準DisplayPortケーブル(標準仕様の電源オプション有り)の場合の接続例である。この場合、ソース機器1側の20番ピンの端子(DP PWR)と、シンク機器2側の20番ピンの端子(Output Control)が接続する。これによりシンク機器2側の20番ピンの端子(Output Control)に+3.3Vの電圧が印加される。しかし、ダイオードD1が逆向きの電流を抑止するので、シンク機器2側では20番ピンの端子から19番ピンの端子の向きの電流は発生しない。このため、ソース機器1の19番ピンの端子はグランドGNDの0Vをとる。イネーブル端子T3の入力電圧は接続前のLowレベルのままとなるためソース機器1は伝送を開始しない。
本実施形態では、ソース機器とシンク機器間の伝送信号の例としてビデオ信号を示したが、これに限らず、音声信号等のその他の信号を伝送しても良い。
また、本実施形態では、ソース機器からシンク機器に向けての信号や電力の伝送を主に示したが、言うまでもなくシンク機器からソース機器に対する伝送であっても良い。例えばシンク機器がタッチパネル等のUSB機器を備えるものであれば、ソース機器がUSB機器からの信号を受信する形態であっても良い。
また、本実施形態では、識別用信号としてイネーブル端子にイネーブル信号を入力する識別回路を例示したが、識別回路をこれに限るものではない。ビデオ信号等の入力信号の出力のONとOFFを切り替えられるものであれば適宜変形して良い。
また、識別回路をソース機器に設ける例を示したが、その一部又は全体を接続ケーブルに設けても良い。
また、本実施形態では、一方向に電流を通過させる回路としてダイオードを含ませたものを示したが、その回路をこれに限定するものではない。例えば、トランジスタ(FET等)の半導体素子を用いても良い。
また、本実施形態では、ソース機器とシンク機器の接続例として、PCと液晶ディスプレイの接続例を示したが、ソース機器とシンク機器の組み合わせをこれに限定するものではない。例えばソース機器をPOS端末などとしても良いし、シンク機器をプロジェクタなどとしても良い。
また、本実施形態のDisplayPortインタフェースをミニプラグの構成のものに適用しても良い。
また、DisplayPort規格に限らず、その他の規格のものに適宜適用しても良い。
以上のように、本実施形態では、DisplayPortのような汎用規格のインタフェースがカスタマイズされたソース機器1に誤って非対応製品を接続した場合であっても、ソース機器1と非対応のシンク機器との間のビデオ信号や制御信号や電力等の伝送を止めておくことができる。つまり、非対応製品が接続された場合の電気的な障害を防ぐことができる。
以上の実施形態において、電子機器及び周辺機器についての構成を説明したが、この実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。この新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
1 ソース機器
10 CPU
11 BIOS−ROM
12 メモリ
13 チップセット
14 外部記憶装置
15 識別回路
C1 第1のコネクタ
d1 信号伝送路
e1 識別用信号伝送路
e2 検出用信号伝送路
p1 電力伝送路
P 電源部
10 CPU
11 BIOS−ROM
12 メモリ
13 チップセット
14 外部記憶装置
15 識別回路
C1 第1のコネクタ
d1 信号伝送路
e1 識別用信号伝送路
e2 検出用信号伝送路
p1 電力伝送路
P 電源部
Claims (5)
- 検出用信号を出力する検出用信号出力端子及び識別用信号を入力する識別用信号入力端子を含む複数の端子を有する第1のコネクタと、
前記検出用信号出力端子と前記識別用信号入力端子とを周辺機器の対応端子にクロス配線により結線する接続ケーブルと、
前記検出用信号を前記検出用信号出力端子に供給して前記識別用信号入力端子の入力信号をモニタし、前記検出用信号に基づく前記識別用信号が前記識別用信号入力端子に入力されたことを条件に残りの端子を介する信号伝送又は電力伝送を開始する制御手段と、
を備える電子機器。 - 前記検出用信号出力端子を、電圧供給用の端子とする、
請求項1に記載の電子機器。 - 請求項1に記載の電子機器に前記接続ケーブルを介して接続される前記周辺機器であって、
前記検出用信号を入力する検出用信号入力端子及び前記識別用信号を出力する識別用信号出力端子を含み、前記複数の端子の対応端子を有する第2のコネクタと、
前記検出用信号入力端子から前記検出用信号が入力されたことを条件に前記識別用信号出力端子に前記識別用信号を出力する識別用信号出力手段と、
前記第2のコネクタの残りの端子を介する信号伝送又は電力伝送の処理を行う処理部と、
を備える周辺機器。 - 前記第2のコネクタはDisplayPort規格のコネクタであり、
前記検出用信号入力端子は、標準仕様においてグランドに使用される端子と同じピン番号の端子に設けられる、
請求項3に記載の周辺機器。 - 前記識別用信号出力手段は、前記検出用信号の所定方向からの入力により前記識別用信号を出力する半導体素子を含む、
請求項3又は4に記載の周辺機器。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015229800A JP2017097651A (ja) | 2015-11-25 | 2015-11-25 | 電子機器及び周辺機器 |
US15/353,851 US20170147465A1 (en) | 2015-11-25 | 2016-11-17 | Electronic apparatus and peripheral apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015229800A JP2017097651A (ja) | 2015-11-25 | 2015-11-25 | 電子機器及び周辺機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017097651A true JP2017097651A (ja) | 2017-06-01 |
Family
ID=58721593
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015229800A Pending JP2017097651A (ja) | 2015-11-25 | 2015-11-25 | 電子機器及び周辺機器 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20170147465A1 (ja) |
JP (1) | JP2017097651A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019065723A1 (ja) * | 2017-09-27 | 2019-04-04 | シャープ株式会社 | 表示装置、テレビジョン装置 |
JP2021092861A (ja) * | 2019-12-06 | 2021-06-17 | 東芝テック株式会社 | 電子機器 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8767952B2 (en) * | 2007-12-17 | 2014-07-01 | Broadcom Corporation | Method and system for utilizing a single connection for efficient delivery of power and multimedia information |
US8661268B2 (en) * | 2010-02-22 | 2014-02-25 | Apple Inc. | Methods and apparatus for intelligently providing power to a device |
-
2015
- 2015-11-25 JP JP2015229800A patent/JP2017097651A/ja active Pending
-
2016
- 2016-11-17 US US15/353,851 patent/US20170147465A1/en not_active Abandoned
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019065723A1 (ja) * | 2017-09-27 | 2019-04-04 | シャープ株式会社 | 表示装置、テレビジョン装置 |
JP2019061107A (ja) * | 2017-09-27 | 2019-04-18 | シャープ株式会社 | 表示装置、テレビジョン装置 |
JP2021092861A (ja) * | 2019-12-06 | 2021-06-17 | 東芝テック株式会社 | 電子機器 |
Also Published As
Publication number | Publication date |
---|---|
US20170147465A1 (en) | 2017-05-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10491102B2 (en) | Semiconductor device, control method of semiconductor device, and feeding system | |
US9740261B2 (en) | USB power delivery dead-battery control | |
TWI492044B (zh) | 通用序列匯流排裝置的偵測系統及其方法 | |
JP4988671B2 (ja) | シリアルバスシステム及びハングアップスレーブリセット方法 | |
JP6299191B2 (ja) | 電子機器の異常表示装置 | |
JP6661342B2 (ja) | ポート接続回路、ポート接続制御方法、電子機器 | |
US10274534B2 (en) | Chip and reading circuit for die ID in chip | |
US10332600B2 (en) | Chip programming device and protecting method thereof | |
JP2017097651A (ja) | 電子機器及び周辺機器 | |
US9312915B2 (en) | Disconnection detecting apparatus and method | |
US8994445B2 (en) | Electronic device | |
US10606703B2 (en) | Monitoring circuit | |
US7216241B2 (en) | Self-testing power supply which indicates when an output voltage is within tolerance while not coupled to an external load | |
TWI381637B (zh) | 界面電路 | |
CN208061189U (zh) | Ops转接板及电子设备 | |
US20140347063A1 (en) | Fan test device | |
US20120250235A1 (en) | Interface module with protection circuit and electronic device | |
JP6645669B1 (ja) | インターフェース回路、情報処理装置、表示方法、及びプログラム | |
JP2006113794A (ja) | 機器装置およびユニット | |
JP6452662B2 (ja) | Usb中継器 | |
TWI544218B (zh) | 過電流偵測系統及偵測電路 | |
US20160335213A1 (en) | Motherboard with multiple interfaces | |
JPWO2019049232A1 (ja) | 映像機器および接続判定方法 | |
CN211979174U (zh) | 一种线缆插入检测电路 | |
KR20080042271A (ko) | Usb 연결을 감지하는 usb 장치 |