JP4291829B2 - マルチプライヤを含んだプログラマブルロジックデバイスならびにそのリソース使用を低減するための構成 - Google Patents
マルチプライヤを含んだプログラマブルロジックデバイスならびにそのリソース使用を低減するための構成 Download PDFInfo
- Publication number
- JP4291829B2 JP4291829B2 JP2006130820A JP2006130820A JP4291829B2 JP 4291829 B2 JP4291829 B2 JP 4291829B2 JP 2006130820 A JP2006130820 A JP 2006130820A JP 2006130820 A JP2006130820 A JP 2006130820A JP 4291829 B2 JP4291829 B2 JP 4291829B2
- Authority
- JP
- Japan
- Prior art keywords
- registers
- scan chain
- programmable logic
- input
- logic device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
- H03K19/17736—Structural details of routing resources
- H03K19/17744—Structural details of routing resources for input/output signals
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/52—Multiplying; Dividing
- G06F7/523—Multiplying only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
- H03K19/17724—Structural details of logic blocks
- H03K19/17728—Reconfigurable logic blocks, e.g. lookup tables
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
- H03K19/17724—Structural details of logic blocks
- H03K19/17732—Macroblocks
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F2207/38—Indexing scheme relating to groups G06F7/38 - G06F7/575
- G06F2207/3804—Details
- G06F2207/3808—Details concerning the type of numbers or the way they are handled
- G06F2207/3812—Devices capable of handling different types of numbers
- G06F2207/3816—Accepting numbers of variable word length
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- General Engineering & Computer Science (AREA)
- Computing Systems (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Logic Circuits (AREA)
- Complex Calculations (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Tests Of Electronic Circuits (AREA)
Description
この発明はマルチプライヤを含んだプログラマブルロジックデバイスに係り、
特にリソース使用を低減するための特別な構成でマルチプライヤが使用されるプ
ログラマブルロジックデバイスに関する。
特にリソース使用を低減するための特別な構成でマルチプライヤが使用されるプ
ログラマブルロジックデバイスに関する。
デバイスの使用者が使用可能なプログラマブルロジックリソースからマルチプ
ライヤを構成することを要求するのではなくプログラマブルロジック回路上にマ
ルチプライヤを提供することがより一般的になっている。しかしながら、マルチ
プライヤ回路は比較的大きな面積を占有し、その入力に大きなルーティングリソ
ースが消費される。
ライヤを構成することを要求するのではなくプログラマブルロジック回路上にマ
ルチプライヤを提供することがより一般的になっている。しかしながら、マルチ
プライヤ回路は比較的大きな面積を占有し、その入力に大きなルーティングリソ
ースが消費される。
例えば、マルチプライヤはｍビットにｎビット（例えば１８×１８ビット（し
ばしばｍ＝ｎとなる））を乗算するために提供される。しかしながら、プログラ
マブルロジックデバイスの使用者がｐビット×ｑビットのマルチプライヤを必要
とし、この際ｐおよびｑはプログラム時に使用者によって選択され殆どの場合異
なったものとなりｐ＜ｍおよびｑ＜ｎであることがあり得る。このことはプログ
ラミング中に使用されていないビットに０をプリロードあるいは注入することに
よって達成される。しかしながら、この使用されていないビットへの入力は１つ
のソースによって駆動される必要があり、このソースはその入力に対してルーテ
ィングする必要がある。従って、入力が一定の連続デバイス動作を維持している
場合においても使用されていないビットの注入に使用されるリソースは他の使用
が不可能となる。
ばしばｍ＝ｎとなる））を乗算するために提供される。しかしながら、プログラ
マブルロジックデバイスの使用者がｐビット×ｑビットのマルチプライヤを必要
とし、この際ｐおよびｑはプログラム時に使用者によって選択され殆どの場合異
なったものとなりｐ＜ｍおよびｑ＜ｎであることがあり得る。このことはプログ
ラミング中に使用されていないビットに０をプリロードあるいは注入することに
よって達成される。しかしながら、この使用されていないビットへの入力は１つ
のソースによって駆動される必要があり、このソースはその入力に対してルーテ
ィングする必要がある。従って、入力が一定の連続デバイス動作を維持している
場合においても使用されていないビットの注入に使用されるリソースは他の使用
が不可能となる。
他方、追加的なレジスタを設けるとともにマルチプライヤ入力レジスタとＡＮ
Ｄ処理することができ、そして各追加的レジスタを１（これは最も重要なマルチ
プライヤビットであり、使用され得る）または０（最も重要でないマルチプライ
ヤの場合であり、これは使用されない）のいずれかにセットすることができる。
特定のレジスタが０または１のいずれにセットされるかは構成ビットによって制
御することができる。これはより重要でないマルチプライヤ入力に直接０をルー
ティングするよりも小さなリソースを消費するが、これにおいても追加的なレジ
スタおよび構成ビットが要求される。
Ｄ処理することができ、そして各追加的レジスタを１（これは最も重要なマルチ
プライヤビットであり、使用され得る）または０（最も重要でないマルチプライ
ヤの場合であり、これは使用されない）のいずれかにセットすることができる。
特定のレジスタが０または１のいずれにセットされるかは構成ビットによって制
御することができる。これはより重要でないマルチプライヤ入力に直接０をルー
ティングするよりも小さなリソースを消費するが、これにおいても追加的なレジ
スタおよび構成ビットが要求される。
別の例において、マルチプライヤはその入力の１つが一定係数である構成にお
いて使用されることもあり、ここでもこの一定係数のためにリソースが消費され
る。このような使用法の１つは有限インパルス応答（ＦＩＲ）フィルタにおける
ものであり、これは複数のマルチプライヤの使用を必要とし、その結果ルーティ
ングリソースが使用される。加えて、この種のフィルタ内において多数のマルチ
プライヤの出力は複数の加算器によって積算する必要があり、多くの積を加算器
に伝送しその合計を別の加算器に伝送するためにさらにルーティングリソースが
使用される。
いて使用されることもあり、ここでもこの一定係数のためにリソースが消費され
る。このような使用法の１つは有限インパルス応答（ＦＩＲ）フィルタにおける
ものであり、これは複数のマルチプライヤの使用を必要とし、その結果ルーティ
ングリソースが使用される。加えて、この種のフィルタ内において多数のマルチ
プライヤの出力は複数の加算器によって積算する必要があり、多くの積を加算器
に伝送しその合計を別の加算器に伝送するためにさらにルーティングリソースが
使用される。
リソースの使用を低減するように構成されたマルチプライヤ回路を備えるプロ
グラマブルロジックデバイスを提供することが望まれている。
グラマブルロジックデバイスを提供することが望まれている。
従って、本発明の目的は、マルチプライヤ回路がリソースの使用を低減するよ
うに構成されている、マルチプライヤ回路を備えたプログラマブルロジックデバ
イスを提供することである。
うに構成されている、マルチプライヤ回路を備えたプログラマブルロジックデバ
イスを提供することである。
本発明によれば、同時に提出され通常通り付与された米国特許出願第０９／―
――号（代理人整理番号１７４／１９８）に記載されている（これは全体的に参
照に組み入れてある）マルチプライヤ回路を有するプログラマブルロジックデバ
イスが提供される。このプログラマブルロジックデバイスは、検査の目的のため
の複数のスキャンチェーンレジスタを備え、この複数のスキャンチェーンレジス
タの少なくとも一部はマルチプライヤ回路に近接して配置されている。スキャン
チェーンレジスタ内のデータを使用してマルチプライヤ回路への入力データを修
正するための入力回路が設けられる。
――号（代理人整理番号１７４／１９８）に記載されている（これは全体的に参
照に組み入れてある）マルチプライヤ回路を有するプログラマブルロジックデバ
イスが提供される。このプログラマブルロジックデバイスは、検査の目的のため
の複数のスキャンチェーンレジスタを備え、この複数のスキャンチェーンレジス
タの少なくとも一部はマルチプライヤ回路に近接して配置されている。スキャン
チェーンレジスタ内のデータを使用してマルチプライヤ回路への入力データを修
正するための入力回路が設けられる。
本発明の１つの特徴によれば、それぞれｍおよびｎビット（しばしばｍ＝ｎ）
を有する２つの数字を乗算することができるマルチプライヤ回路を、これに代え
てｐ×ｑビットでｐ＜ｍおよびｑ＜ｎ（しばしばｐ＝ｑ）の乗算を行うように構
成することができる。これはサブセット乗算として知られており、またこのマル
チプライヤはサブセットマルチプライヤとして知られている。欠落しているｍ−
ｐビットおよび欠落しているｎ−ｑビットを補償するために入力に０を注入する
ためのルーティングリソースを浪費することを防止するために、通常プログラマ
ブルロジックデバイスを検査するために設けられているスキャンチェーンが使用
される。
を有する２つの数字を乗算することができるマルチプライヤ回路を、これに代え
てｐ×ｑビットでｐ＜ｍおよびｑ＜ｎ（しばしばｐ＝ｑ）の乗算を行うように構
成することができる。これはサブセット乗算として知られており、またこのマル
チプライヤはサブセットマルチプライヤとして知られている。欠落しているｍ−
ｐビットおよび欠落しているｎ−ｑビットを補償するために入力に０を注入する
ためのルーティングリソースを浪費することを防止するために、通常プログラマ
ブルロジックデバイスを検査するために設けられているスキャンチェーンが使用
される。
スキャンチェーンは特に検査の目的のためにプログラマブルロジックデバイス
の全体にわたって設けられる。デバイスが製造された後予め設定されたパターン
の１および０がスキャンチェーンを介してクロックされ、デバイスの全ての部分
にわたってレジスタを有しているチェーンを介してのパターンの進行が検査され
る。入力されたパターンからの変異が存在する場合は製造不良の可能性があるこ
とを示しており、チェーン内においてパターンが崩壊しているかどうかを判定す
ることによってこれを隔離する。
の全体にわたって設けられる。デバイスが製造された後予め設定されたパターン
の１および０がスキャンチェーンを介してクロックされ、デバイスの全ての部分
にわたってレジスタを有しているチェーンを介してのパターンの進行が検査され
る。入力されたパターンからの変異が存在する場合は製造不良の可能性があるこ
とを示しており、チェーン内においてパターンが崩壊しているかどうかを判定す
ることによってこれを隔離する。
この本発明の特徴によれば、マルチプライヤ入力に近接しているスキャンチェ
ーンレジスタはマルチプライヤ入力によってＡＮＤ処理される。最も重要でない
ｍ−ｐおよびｎ−ｑビットに相当するスキャンチェーンレジスタにはデバイスの
検査後に０がロードされ、ｐおよびｑの最も重要なビットには１がロードされる
。スキャンチェーンにはそれ以上のデータが入力されないため、ロードされた数
値をデバイス動作全体にわたって保持する。前述したように１および０がロード
されたスキャンチェーンレジスタをマルチプライヤ入力においてＡＮＤ処理する
ことによって、ルーティングリソースを使用することなく最も重要でないビット
に０を注入することと同様な効果が得られる。従って、最も重要でないビットに
接続されたルーティングリソースは別の機能に使用することができ、これはこれ
らのビット内にどの数値が現れているかは乗算の目的には重要でないためであり
、その数値は常に０とＡＮＤ処理される。スキャンチェーンレジスタの残りのヒ
ットには１がロードされるため、マルチプライヤ入力の最も重要なビット内の数
値はＡＮＤ動作を通じてマルチプライヤに伝送される。通常、マルチプライヤ入
力は記録（同期的に入力）されており、スキャンチェーンレジスタは入力レジス
タとＡＮＤ処理される。しかしながら、場合によってマルチプライヤ入力は非同
期的で記録されておらず、この場合スキャンチェーンレジスタは入力自体とＡＮ
Ｄ処理される。
ーンレジスタはマルチプライヤ入力によってＡＮＤ処理される。最も重要でない
ｍ−ｐおよびｎ−ｑビットに相当するスキャンチェーンレジスタにはデバイスの
検査後に０がロードされ、ｐおよびｑの最も重要なビットには１がロードされる
。スキャンチェーンにはそれ以上のデータが入力されないため、ロードされた数
値をデバイス動作全体にわたって保持する。前述したように１および０がロード
されたスキャンチェーンレジスタをマルチプライヤ入力においてＡＮＤ処理する
ことによって、ルーティングリソースを使用することなく最も重要でないビット
に０を注入することと同様な効果が得られる。従って、最も重要でないビットに
接続されたルーティングリソースは別の機能に使用することができ、これはこれ
らのビット内にどの数値が現れているかは乗算の目的には重要でないためであり
、その数値は常に０とＡＮＤ処理される。スキャンチェーンレジスタの残りのヒ
ットには１がロードされるため、マルチプライヤ入力の最も重要なビット内の数
値はＡＮＤ動作を通じてマルチプライヤに伝送される。通常、マルチプライヤ入
力は記録（同期的に入力）されており、スキャンチェーンレジスタは入力レジス
タとＡＮＤ処理される。しかしながら、場合によってマルチプライヤ入力は非同
期的で記録されておらず、この場合スキャンチェーンレジスタは入力自体とＡＮ
Ｄ処理される。
本発明の別の特徴によれば、ロジックブロック内に構成された複数のマルチプ
ライヤ回路を有するプログラマブルロジックデバイスが提供される。ロジックブ
ロックはさらにこれら複数のマルチプライヤ回路の出力を積算するための複数の
加算器を備えており、これは前記の同時に提出され通常通り付与された米国特許
第０９／―――号（代理人整理番号１７４／１９９）に記載されているものと同
様であり、これは全体的に参照に組み入れてある。ロジックブロック内のマルチ
プライヤおよび加算器は多様な使用のために構成されており、有限インパルス応
答フィルタの構成も含まれている。
ライヤ回路を有するプログラマブルロジックデバイスが提供される。ロジックブ
ロックはさらにこれら複数のマルチプライヤ回路の出力を積算するための複数の
加算器を備えており、これは前記の同時に提出され通常通り付与された米国特許
第０９／―――号（代理人整理番号１７４／１９９）に記載されているものと同
様であり、これは全体的に参照に組み入れてある。ロジックブロック内のマルチ
プライヤおよび加算器は多様な使用のために構成されており、有限インパルス応
答フィルタの構成も含まれている。
この本発明の特徴によれば、有限インパルス応答（ＦＩＲ）フィルタは“ダイ
レクトフォームＩ”ＦＩＲフィルタまたは“ダイレクトフォームII”ＦＩＲフィ
ルタとすることができる。入力データ（サンプル）または中間データのいずれか
を記録するためのマルチプライヤ、加算器、レジスタに加えていずれかの形式の
ＦＩＲフィルタが必要とされ、レジスタの数はＦＩＲフィルタ内のマルチプライ
ヤの数と等しいことが好適である。ダイレクトフォームＩＦＩＲフィルタの場合
レジスタはマルチプライヤの出力部分にあり、一方ダイレクトフォームIIＦＩＲ
フィルタの場合レジスタはマルチプライヤの入力部分にある。
レクトフォームＩ”ＦＩＲフィルタまたは“ダイレクトフォームII”ＦＩＲフィ
ルタとすることができる。入力データ（サンプル）または中間データのいずれか
を記録するためのマルチプライヤ、加算器、レジスタに加えていずれかの形式の
ＦＩＲフィルタが必要とされ、レジスタの数はＦＩＲフィルタ内のマルチプライ
ヤの数と等しいことが好適である。ダイレクトフォームＩＦＩＲフィルタの場合
レジスタはマルチプライヤの出力部分にあり、一方ダイレクトフォームIIＦＩＲ
フィルタの場合レジスタはマルチプライヤの入力部分にある。
いずれの形式のＦＩＲフィルタにおいても場合によってマルチプライヤへの入
力の１つがプログラミング時に固定される係数であるとともにフィルタによって
形成される固有の使用に特化し、例えば適応フィルタ等のその他の場合係数は時
間変化する。係数を固定することができるため、この係数のためにルーティング
リソースを消費することが無駄である。従って、サブセットマルチプライヤに関
連して前述したように、この本発明の特徴によれば、マルチプライヤ入力係数と
ＡＮＤ処理されるスキャンチェーンレジスタにはデバイスの検査が完了した後に
フィルタ係数がロードされる。
力の１つがプログラミング時に固定される係数であるとともにフィルタによって
形成される固有の使用に特化し、例えば適応フィルタ等のその他の場合係数は時
間変化する。係数を固定することができるため、この係数のためにルーティング
リソースを消費することが無駄である。従って、サブセットマルチプライヤに関
連して前述したように、この本発明の特徴によれば、マルチプライヤ入力係数と
ＡＮＤ処理されるスキャンチェーンレジスタにはデバイスの検査が完了した後に
フィルタ係数がロードされる。
この本発明の特徴の変更例において、スキャンチェーンレジスタはさらにＦＩ
Ｒフィルタへのデータ（サンプル）入力のために使用することもできる。このこ
とは別のスキャンチェーンレジスタを各マルチプライヤの別の入力（または入力
レジスタ）とＡＮＤ処理し、その後フィルタサンプル入力を形成するための使用
中にスキャンチェーンを介してデータをクロックすることによって達成される。
この変更例が使用される場合、入力サンプルデータがクロックされる際にスキャ
ンチェーンレジスタ内の固定であると仮定された係数データがスキャンチェーン
を介してクロックされることを防止する方法を設ける必要がある。このことは以
下の２つの方法のうちの１つまたは両方を使用して達成することが好適である。
Ｒフィルタへのデータ（サンプル）入力のために使用することもできる。このこ
とは別のスキャンチェーンレジスタを各マルチプライヤの別の入力（または入力
レジスタ）とＡＮＤ処理し、その後フィルタサンプル入力を形成するための使用
中にスキャンチェーンを介してデータをクロックすることによって達成される。
この変更例が使用される場合、入力サンプルデータがクロックされる際にスキャ
ンチェーンレジスタ内の固定であると仮定された係数データがスキャンチェーン
を介してクロックされることを防止する方法を設ける必要がある。このことは以
下の２つの方法のうちの１つまたは両方を使用して達成することが好適である。
入力サンプルデータがクロックされる際に係数データがスキャンチェーンを介
してクロックされることを防止するための第１の方法は、係数データが適宜なス
キャンチェーンレジスタ内にロードされた後に開放することができる１つまたは
複数のスイッチまたはリンクを設けることである。このリンクまたはスイッチを
開放することによってこれらのレジスタをスキャンチェーンの他の部分から隔離
することができ、従って入力サンプルデータはこれらの係数レジスタを介しては
クロックされない。このことによって、係数データのために使用される全てのス
キャンチェーンレジスタが入力サンプルデータのために使用されるいずれのスキ
ャンチェーンレジスタよりも下流に存在するようにスキャンチェーンを構成する
ことが必要になる。
してクロックされることを防止するための第１の方法は、係数データが適宜なス
キャンチェーンレジスタ内にロードされた後に開放することができる１つまたは
複数のスイッチまたはリンクを設けることである。このリンクまたはスイッチを
開放することによってこれらのレジスタをスキャンチェーンの他の部分から隔離
することができ、従って入力サンプルデータはこれらの係数レジスタを介しては
クロックされない。このことによって、係数データのために使用される全てのス
キャンチェーンレジスタが入力サンプルデータのために使用されるいずれのスキ
ャンチェーンレジスタよりも下流に存在するようにスキャンチェーンを構成する
ことが必要になる。
入力サンプルデータがクロックされる際に係数データがスキャンチェーンを介
してクロックされることを防止するための第２の方法は、係数入力のために使用
されるスキャンチェーンレジスタのための第１の係数クロックと、サンプルデー
タ入力のために使用されるものとを含むその他のスキャンチェーンレジスタのた
めの第２の分離したデータまたはサンプルクロックとを設けることである。“通
常”のスキャンチェーン検査動作ならびに係数データのクロックインの間に、こ
れらの２つのクロックは互いに結合されているかまたは同期的に動作することが
できる。その後係数クロックがサンプルデータクロックから切断されるかあるい
は単純にターンオフされ、これによって、係数レジスタがスキャンチェーンに接
続されたままであるとともにデータまたはサンプルクロックによってクロックさ
れるいずれかのレジスタを介してデータがクロックされる場合においても係数デ
ータが変化することが防止される。これによってもどれが係数に使用されるかの
予備知識に基づいた適正な順序でスキャンチェーンレジスタを構成することが求
められ、従って全ての係数レジスタがいずれのサンプルデータレジスタよりも下
流に存在し、これは前述した構成例のように係数レジスタがチェーンから除去さ
れないにしてもサンプルデータレジスタの下流方向の係数レジスタにデータがク
ロックされることは不可能なためである。このことも同じ予備知識を使用して各
スキャンチェーンレジスタに適正なクロックを接続することを必要とする。
してクロックされることを防止するための第２の方法は、係数入力のために使用
されるスキャンチェーンレジスタのための第１の係数クロックと、サンプルデー
タ入力のために使用されるものとを含むその他のスキャンチェーンレジスタのた
めの第２の分離したデータまたはサンプルクロックとを設けることである。“通
常”のスキャンチェーン検査動作ならびに係数データのクロックインの間に、こ
れらの２つのクロックは互いに結合されているかまたは同期的に動作することが
できる。その後係数クロックがサンプルデータクロックから切断されるかあるい
は単純にターンオフされ、これによって、係数レジスタがスキャンチェーンに接
続されたままであるとともにデータまたはサンプルクロックによってクロックさ
れるいずれかのレジスタを介してデータがクロックされる場合においても係数デ
ータが変化することが防止される。これによってもどれが係数に使用されるかの
予備知識に基づいた適正な順序でスキャンチェーンレジスタを構成することが求
められ、従って全ての係数レジスタがいずれのサンプルデータレジスタよりも下
流に存在し、これは前述した構成例のように係数レジスタがチェーンから除去さ
れないにしてもサンプルデータレジスタの下流方向の係数レジスタにデータがク
ロックされることは不可能なためである。このことも同じ予備知識を使用して各
スキャンチェーンレジスタに適正なクロックを接続することを必要とする。
例えば適応ＦＩＲフィルタ等の特定の適用例に対して、デバイスの動作中に緊
急にまたは少なくとも時折係数を変更することが好適あるいは必要となる。係数
をロードするためにスキャンチェーンを使用することによってこの緊急の変更が
可能にある。従って、独立したスキャンチェーンとその独自のクロックを使用し
て係数がロードされる構成例において、係数を変更することが必要である場合常
にクロックを再起動することができる。同一のスキャンチェーンを使用してサン
プルおよび係数がロードされる構成例において、このスキャンチェーンは係数が
ロードされた後遮断され、係数の変更が必要となった場合遮断が解除される（例
えばスイッチ等によって）。後者の構成例において、新規の係数データがチェー
ンのサンプル用部分を介して伝搬される間に、フィルタ出力が無効となる期限が
存在し得る。
急にまたは少なくとも時折係数を変更することが好適あるいは必要となる。係数
をロードするためにスキャンチェーンを使用することによってこの緊急の変更が
可能にある。従って、独立したスキャンチェーンとその独自のクロックを使用し
て係数がロードされる構成例において、係数を変更することが必要である場合常
にクロックを再起動することができる。同一のスキャンチェーンを使用してサン
プルおよび係数がロードされる構成例において、このスキャンチェーンは係数が
ロードされた後遮断され、係数の変更が必要となった場合遮断が解除される（例
えばスイッチ等によって）。後者の構成例において、新規の係数データがチェー
ンのサンプル用部分を介して伝搬される間に、フィルタ出力が無効となる期限が
存在し得る。
ＦＩＲフィルタへの係数および／またはサンプルデータ入力としてのスキャン
チェーンの使用とは別あるいはこれから離れて、ＦＩＲフィルタとして構成する
ことができるマルチプライヤおよび加算器を含んだ前記のロジックブロックは、
これらの要素をＦＩＲフィルタとして接続するために必要なルーティングを含ん
でおり、プログラマブルロジックデバイスの一般的なルーティング上の負荷を緩
和する。従って、マルチプライヤ積算器（ＭＡＣ）ブロックまたは（しばしばデ
ジタル信号処理に使用されるため）ＤＳＰブロックとも呼ばれるロジックブロッ
クは、マルチプライヤ、加算器、２つの異なった形式のＦＩＲフィルタに対して
異なった位置にあることが必要なレジスタ（以下で説明する）、２つの異なった
構成間の選択を行うためのマルチプレクサ（これも以下で説明する）を含んでい
る。
チェーンの使用とは別あるいはこれから離れて、ＦＩＲフィルタとして構成する
ことができるマルチプライヤおよび加算器を含んだ前記のロジックブロックは、
これらの要素をＦＩＲフィルタとして接続するために必要なルーティングを含ん
でおり、プログラマブルロジックデバイスの一般的なルーティング上の負荷を緩
和する。従って、マルチプライヤ積算器（ＭＡＣ）ブロックまたは（しばしばデ
ジタル信号処理に使用されるため）ＤＳＰブロックとも呼ばれるロジックブロッ
クは、マルチプライヤ、加算器、２つの異なった形式のＦＩＲフィルタに対して
異なった位置にあることが必要なレジスタ（以下で説明する）、２つの異なった
構成間の選択を行うためのマルチプレクサ（これも以下で説明する）を含んでい
る。
本発明の前述したまたはその他の対象ならびに利点は、添付図面を参照しなが
ら以下に記述する詳細な説明によって明らかにされる。各図中において同一の構
成要素は同一の参照符号をもって示されている。
ら以下に記述する詳細な説明によって明らかにされる。各図中において同一の構
成要素は同一の参照符号をもって示されている。
本発明は、１つまたは複数の異なった機能を実行する際にルーティングまたは
その他のデバイスリソースを節約する方式でプログラマブルロジックデバイス上
に構成されたマルチプライヤを含んでいる。通常はデバイスの動作中には使用さ
れないスキャンチェーンを必要に応じて特定の機能を実行するために使用するこ
とによってさらにリソースの節約が達成される。
その他のデバイスリソースを節約する方式でプログラマブルロジックデバイス上
に構成されたマルチプライヤを含んでいる。通常はデバイスの動作中には使用さ
れないスキャンチェーンを必要に応じて特定の機能を実行するために使用するこ
とによってさらにリソースの節約が達成される。
本発明について図１ないし図１０を参照しながら以下に説明する。
図１にはプログラマブルロジックデバイス１０の各部が極めて簡略化された形
式で示されている。デバイス１０はロジック領域１１を含んでおり、これはｐ項
または積算項ロジック、あるいはより一般的にルックアップテーブル型ロジック
とすることができ、各ロジック領域１１をプログラムによって互いに接続するこ
とができる相互接続コンダクタ１２によって相互接続されている。
式で示されている。デバイス１０はロジック領域１１を含んでおり、これはｐ項
または積算項ロジック、あるいはより一般的にルックアップテーブル型ロジック
とすることができ、各ロジック領域１１をプログラムによって互いに接続するこ
とができる相互接続コンダクタ１２によって相互接続されている。
デバイス１０はさらに１つまたは複数のマルチプライヤ１３を含むことが好適
である。各マルチプライヤ１３はｍビットの数値をｎビットの数値と乗算するこ
とが可能であるが、デバイス１０のプログラミングに際して使用者がｐビット×
ｑビットのマルチプライヤを必要とし、この際ｐおよびｑはプログラム時に使用
者によって選択され殆どの場合異なったものとなりｐ＜ｍおよびｑ＜ｎであるこ
とがあり得る。例えば、マルチプライヤ１３は１８×１８のマルチプライヤとす
ることができるが、使用者は１６×１６のマルチプライヤまたは１２×８等のマ
ルチプライヤを必要とすることがある。通常、このことは、マルチプライヤのｍ
−ｐおよびｎ−ｑの最も重要でないビットである、使用されていないビットに注
入を行い０にセットすることによって達成される。他方、最も重要であるビット
に注入を行うことも可能である。しかしながら、このことは、最も重要なビット
を符号拡張する、すなわち正の数値に対して０を注入し負の数値に対しては１を
注入する必要があるため複雑なものとなる。従って最も重要でないビットに注入
を行う方が好適である。
である。各マルチプライヤ１３はｍビットの数値をｎビットの数値と乗算するこ
とが可能であるが、デバイス１０のプログラミングに際して使用者がｐビット×
ｑビットのマルチプライヤを必要とし、この際ｐおよびｑはプログラム時に使用
者によって選択され殆どの場合異なったものとなりｐ＜ｍおよびｑ＜ｎであるこ
とがあり得る。例えば、マルチプライヤ１３は１８×１８のマルチプライヤとす
ることができるが、使用者は１６×１６のマルチプライヤまたは１２×８等のマ
ルチプライヤを必要とすることがある。通常、このことは、マルチプライヤのｍ
−ｐおよびｎ−ｑの最も重要でないビットである、使用されていないビットに注
入を行い０にセットすることによって達成される。他方、最も重要であるビット
に注入を行うことも可能である。しかしながら、このことは、最も重要なビット
を符号拡張する、すなわち正の数値に対して０を注入し負の数値に対しては１を
注入する必要があるため複雑なものとなる。従って最も重要でないビットに注入
を行う方が好適である。
従って、１８×１８のマルチプライヤのうちの１６×１６のサブセットに対し
て、各乗数のうちの最も重要でない２つのビットが０にセットされ、他方１８×
１８のマルチプライヤのうちの１２×８のサブセットに対しては一方の乗数のう
ちの最も重要でない６個のビットと他方の乗数のうちの最も重要でない１０個の
ビットが０にセットされる。（実際に、０といずれかの数値との積は０であるた
め、より大きな数の使用されていないビットを有する乗数の使用されてないビッ
トを０にセットすれば充分であり；他方の乗数に関しては使用されていないビッ
トがいずれの数値を有するかは問題でない。従って、１８×１８のマルチプライ
ヤのうちの１２×８のサブセットにおいて、第２の乗数のうちの最も重要でない
１０個のビットを０にセットすれば充分であり；第１の乗数のうちの最も重要で
ない６個のビットの数値は問題にならない。）このことは、従来より、デバイス
１０の通常の構成およびリソースを使用してこれらのビットを０にセットするこ
とによって解決される。
て、各乗数のうちの最も重要でない２つのビットが０にセットされ、他方１８×
１８のマルチプライヤのうちの１２×８のサブセットに対しては一方の乗数のう
ちの最も重要でない６個のビットと他方の乗数のうちの最も重要でない１０個の
ビットが０にセットされる。（実際に、０といずれかの数値との積は０であるた
め、より大きな数の使用されていないビットを有する乗数の使用されてないビッ
トを０にセットすれば充分であり；他方の乗数に関しては使用されていないビッ
トがいずれの数値を有するかは問題でない。従って、１８×１８のマルチプライ
ヤのうちの１２×８のサブセットにおいて、第２の乗数のうちの最も重要でない
１０個のビットを０にセットすれば充分であり；第１の乗数のうちの最も重要で
ない６個のビットの数値は問題にならない。）このことは、従来より、デバイス
１０の通常の構成およびリソースを使用してこれらのビットを０にセットするこ
とによって解決される。
しかしながら、デバイス１０がプログラムされる際にｍ×ｎマルチプライヤが
ｐ×ｑマルチプライヤとして構成されると、この構成はデバイスの動作全体にわ
たって保持され、またデバイス１０が再プログラムされる場合はそれまで保持さ
れる。従って、通常のルーティングリソースを使用してマルチプライヤ１３の最
も重要でないビットをセットすると、これらのビットの数値がデバイス１０の動
作全体にわたって一定である際は、これらのリソースをデバイス１０の動作に対
して使用可能なリソースのリストから外すことが不要となる。
ｐ×ｑマルチプライヤとして構成されると、この構成はデバイスの動作全体にわ
たって保持され、またデバイス１０が再プログラムされる場合はそれまで保持さ
れる。従って、通常のルーティングリソースを使用してマルチプライヤ１３の最
も重要でないビットをセットすると、これらのビットの数値がデバイス１０の動
作全体にわたって一定である際は、これらのリソースをデバイス１０の動作に対
して使用可能なリソースのリストから外すことが不要となる。
本発明によれば、図２に示されているようにスキャンチェーン２０を使用する
ことによってこれらのリソースをマルチプライヤ１３の使用されていないビット
をセットすることから解放する。スキャンチェーンレジスタ２１を含んだ少なく
とも１つのスキャンチェーン２０が検査目的のために通常デバイス１０上に設け
られており、半導体製造プロセスにおいてデバイス１０が適正に動作するかどう
かを判定する。デバイス１０の全ての部分を介して１つまたは複数のスキャンチ
ェーン２０が延在している。製造の後に既知の一連の信号がスキャンチェーン２
０を介して伝送され、スキャンチェーン２０の末端またはスキャンチェーン途中
の出力が入力と比較される。出力が入力と一致した場合、デバイス１０は適正に
製造されていると判断される。出力が入力と一致しない場合、製造に問題が生じ
てチェーン２０内のレジスタ２１が機能不良であり信号を適正に伝送しないと推
定される。この時点において、デバイス全体を廃棄するか、あるいはスキャンチ
ェーン２０上の多数の位置においてスキャン信号を摘出して欠陥の位置と大きさ
を判定し、この場合欠陥の位置が検知されて作用を及ぼす領域を使用から除外す
ることができればデバイスを使用することができる。
ことによってこれらのリソースをマルチプライヤ１３の使用されていないビット
をセットすることから解放する。スキャンチェーンレジスタ２１を含んだ少なく
とも１つのスキャンチェーン２０が検査目的のために通常デバイス１０上に設け
られており、半導体製造プロセスにおいてデバイス１０が適正に動作するかどう
かを判定する。デバイス１０の全ての部分を介して１つまたは複数のスキャンチ
ェーン２０が延在している。製造の後に既知の一連の信号がスキャンチェーン２
０を介して伝送され、スキャンチェーン２０の末端またはスキャンチェーン途中
の出力が入力と比較される。出力が入力と一致した場合、デバイス１０は適正に
製造されていると判断される。出力が入力と一致しない場合、製造に問題が生じ
てチェーン２０内のレジスタ２１が機能不良であり信号を適正に伝送しないと推
定される。この時点において、デバイス全体を廃棄するか、あるいはスキャンチ
ェーン２０上の多数の位置においてスキャン信号を摘出して欠陥の位置と大きさ
を判定し、この場合欠陥の位置が検知されて作用を及ぼす領域を使用から除外す
ることができればデバイスを使用することができる。
従って、デバイスが検査に合格した後、スキャンチェーン２０およびそのレジ
スタ２１は一般的にはそのデバイスの残りの寿命の間の全体において使用されな
いままとなる。スキャンチェーン２０によるデバイスの損失面積は許容し得ない
コストとなる。
スタ２１は一般的にはそのデバイスの残りの寿命の間の全体において使用されな
いままとなる。スキャンチェーン２０によるデバイスの損失面積は許容し得ない
コストとなる。
本発明によればスキャンチェーン２０が再び使用されるようになる。特にスキ
ャンチェーン２０はデバイス１０の全領域にわたっているため、マルチプライヤ
１３の入力レジスタ２２に近接したスキャンチェーンレジスタ２１が存在する。
ＡＮＤゲート２４を設けることによって、特定のスキャンチェーンレジスタ２１
の内容が特定の入力レジスタ２２の内容とＡＮＤ処理される。検査が完了した後
、例えばプログラミング時に、入力レジスタ２２のｐおよびｑの最も重要なビッ
トに対応するスキャンチェーンレジスタ２１に１をロードし、入力レジスタ２２
の最も重要でないビットに対応するスキャンチェーンレジスタ２１に０をロード
することによって、レジスタ２２自体の最も重要でないビットに０をロードした
場合と同じ結果がＡＮＤ操作後に達成される。入力レジスタ２２自体の選択（例
えばどこでマルチプライヤ１３全体が使用されているか）、またはレジスタ２２
とスキャンチェーンレジスタ２１とのＡＮＤ処理の結果の選択（例えばサブセッ
ト乗算のために）を可能にするためにマルチプレクサ２３が設けられる。他方、
マルチプレクサ２３を省略し、マルチプレクサ１３全体の選択はスキャンチェー
ンレジスタ２１に全て１をロードすることによって行うこともできる。
ャンチェーン２０はデバイス１０の全領域にわたっているため、マルチプライヤ
１３の入力レジスタ２２に近接したスキャンチェーンレジスタ２１が存在する。
ＡＮＤゲート２４を設けることによって、特定のスキャンチェーンレジスタ２１
の内容が特定の入力レジスタ２２の内容とＡＮＤ処理される。検査が完了した後
、例えばプログラミング時に、入力レジスタ２２のｐおよびｑの最も重要なビッ
トに対応するスキャンチェーンレジスタ２１に１をロードし、入力レジスタ２２
の最も重要でないビットに対応するスキャンチェーンレジスタ２１に０をロード
することによって、レジスタ２２自体の最も重要でないビットに０をロードした
場合と同じ結果がＡＮＤ操作後に達成される。入力レジスタ２２自体の選択（例
えばどこでマルチプライヤ１３全体が使用されているか）、またはレジスタ２２
とスキャンチェーンレジスタ２１とのＡＮＤ処理の結果の選択（例えばサブセッ
ト乗算のために）を可能にするためにマルチプレクサ２３が設けられる。他方、
マルチプレクサ２３を省略し、マルチプレクサ１３全体の選択はスキャンチェー
ンレジスタ２１に全て１をロードすることによって行うこともできる。
一度ロードされたスキャンチェーンレジスタ２１の内容が変化することを防止
するために、スキャンチェーンクロックをアースすることができる。いくつかの
場合において、特定のスキャンチェーンレジスタ２１を数値が変化し得るように
使用することも考えられる（下記参照）。従って、図３に示されているように、
特定のスキャンチェーンレジスタ２１に対してのみクロックをアースするクロッ
ク構成を提供することもできる。図３に示されている一つの実施例において、ス
キャンチェーンクロック３０はスキャンチェーンレジスタ３１，３２に直接フィ
ードされているが、スキャンチェーンレジスタ３４，３５に対しては先にマルチ
プレクサ３３を介してフィードされ、またスキャンチェーンレジスタ３７，３８
に対しては先にマルチプレクサ３６を介してフィードされる。各マルチプレクサ
３３，３６の第２の入力はアースであり、マルチプレクサ３３，３６のいずれも
クロック信号３０によってアースを代替することが可能であり、これによってこ
のマルチプレクサに結合されたこれらのスキャンチェーンレジスタ２１に対して
クロック入力をアースし、その結果これらのレジスタの内容が解放される。
するために、スキャンチェーンクロックをアースすることができる。いくつかの
場合において、特定のスキャンチェーンレジスタ２１を数値が変化し得るように
使用することも考えられる（下記参照）。従って、図３に示されているように、
特定のスキャンチェーンレジスタ２１に対してのみクロックをアースするクロッ
ク構成を提供することもできる。図３に示されている一つの実施例において、ス
キャンチェーンクロック３０はスキャンチェーンレジスタ３１，３２に直接フィ
ードされているが、スキャンチェーンレジスタ３４，３５に対しては先にマルチ
プレクサ３３を介してフィードされ、またスキャンチェーンレジスタ３７，３８
に対しては先にマルチプレクサ３６を介してフィードされる。各マルチプレクサ
３３，３６の第２の入力はアースであり、マルチプレクサ３３，３６のいずれも
クロック信号３０によってアースを代替することが可能であり、これによってこ
のマルチプレクサに結合されたこれらのスキャンチェーンレジスタ２１に対して
クロック入力をアースし、その結果これらのレジスタの内容が解放される。
これによって、特定のスキャンチェーンレジスタ、例えばレジスタ３１および
３２を“絶え間なく”変化することが必要な機能に使用し、他のもの、例えばレ
ジスタ３４，３５を一度セットされたら一定であるかあるいはそれ程頻繁に変化
しないことが要求される機能に使用することが可能になる。
３２を“絶え間なく”変化することが必要な機能に使用し、他のもの、例えばレ
ジスタ３４，３５を一度セットされたら一定であるかあるいはそれ程頻繁に変化
しないことが要求される機能に使用することが可能になる。
図４には複数のマルチプライヤに対して可変のデータおよび比較的固定された
データの両方を提供するために使用される異なったスキャンチェーンレジスタの
構成３００が示されている。２つのマルチプライヤ３０１，３０２と４つのスキ
ャンチェーンレジスタ３０３−３０６のみが示されているが、これらはより長い
チェーンの一部であることが好適であり、残りの部分は図面上省略されている。
データの両方を提供するために使用される異なったスキャンチェーンレジスタの
構成３００が示されている。２つのマルチプライヤ３０１，３０２と４つのスキ
ャンチェーンレジスタ３０３−３０６のみが示されているが、これらはより長い
チェーンの一部であることが好適であり、残りの部分は図面上省略されている。
場所的にはスキャンチェーンレジスタ３０３−３０６は連続して配置されてい
るが、これらは検査モードにおいてスキャンデータが全ての他のレジスタ（例え
ば３０３，３０５）に対して一方向に通流し、代替的なレジスタ（例えば３０４
，３０６）に対して逆方向に通流するように結線することが好適である。検査の
目的においてはデータが種々のレジスタに到達する順序は問題でなく、出力パタ
ーンが入力パターンと同一であるかどうかを判断することができれば充分である
。しかしながら、試験の目的のため全てのスキャンチェーンレジスタに同一のス
キャンクロックが到達すことが重要である。従って、図４に示されているように
、スキャンクロック３０７は直接奇数番号のレジスタ（例えば３０３，３０５）
に到達し、偶数番号のレジスタ（例えば３０４，３０６）にはマルチプレクサ３
０９を介して係数クロック３０８として到達することが好適であり、ここで検査
モードでない場合はアース３１０をアース係数クロック３０８に選択し得ること
も好適であり、これによって奇数番号のレジスタ内の数値を凍結することなく偶
数番号のレジスタ内の係数数値を凍結することができる。
るが、これらは検査モードにおいてスキャンデータが全ての他のレジスタ（例え
ば３０３，３０５）に対して一方向に通流し、代替的なレジスタ（例えば３０４
，３０６）に対して逆方向に通流するように結線することが好適である。検査の
目的においてはデータが種々のレジスタに到達する順序は問題でなく、出力パタ
ーンが入力パターンと同一であるかどうかを判断することができれば充分である
。しかしながら、試験の目的のため全てのスキャンチェーンレジスタに同一のス
キャンクロックが到達すことが重要である。従って、図４に示されているように
、スキャンクロック３０７は直接奇数番号のレジスタ（例えば３０３，３０５）
に到達し、偶数番号のレジスタ（例えば３０４，３０６）にはマルチプレクサ３
０９を介して係数クロック３０８として到達することが好適であり、ここで検査
モードでない場合はアース３１０をアース係数クロック３０８に選択し得ること
も好適であり、これによって奇数番号のレジスタ内の数値を凍結することなく偶
数番号のレジスタ内の係数数値を凍結することができる。
前述した代替的構成のため、偶数番号のレジスタは空間的に奇数番号のレジス
タの間に挿入されているが、電気的には全ての偶数番号のレジスタが奇数番号の
レジスタの下流に存在する。
タの間に挿入されているが、電気的には全ての偶数番号のレジスタが奇数番号の
レジスタの下流に存在する。
図示されているように、スキャンデータ線３１１は全ての他のレジスタ（好適
には奇数番号のレジスタ）に到達しており、全てのデータがチェーンの位置的な
末端に達する。データはそこでスイッチ３１２（検査および係数ロードの間に閉
じられている）を介して伝送され、係数データ線３１３として偶数番号のレジス
タに戻されることが好適である。このことによって検査中ならびに係数ローディ
ング中に電気的において連続したチェーンが提供される。
には奇数番号のレジスタ）に到達しており、全てのデータがチェーンの位置的な
末端に達する。データはそこでスイッチ３１２（検査および係数ロードの間に閉
じられている）を介して伝送され、係数データ線３１３として偶数番号のレジス
タに戻されることが好適である。このことによって検査中ならびに係数ローディ
ング中に電気的において連続したチェーンが提供される。
レジスタ３０４，３０６（および他の偶数番号のレジスタ）内に係数がロード
された後スイッチ３１２が開放される。このことにより、係数レジスタ３０４，
３０６内のデータを変更することなくマルチプライヤ３０１，３０２への入力レ
ジスタとして機能するレジスタ３０３，３０５（および他の奇数番号レジスタ）
に変動データを提供するためにスキャンチェーンを介してデータが伝送されるこ
とが可能になる。しかしながら、係数レジスタが全て空になる（または全てが同
一の係数を含む）まで既に係数レジスタ内にある係数データが次々とクロックさ
れることを防止するために、係数クロック３０８はマルチプレクサ３０９を使用
してなおアースされることが好適である。
された後スイッチ３１２が開放される。このことにより、係数レジスタ３０４，
３０６内のデータを変更することなくマルチプライヤ３０１，３０２への入力レ
ジスタとして機能するレジスタ３０３，３０５（および他の奇数番号レジスタ）
に変動データを提供するためにスキャンチェーンを介してデータが伝送されるこ
とが可能になる。しかしながら、係数レジスタが全て空になる（または全てが同
一の係数を含む）まで既に係数レジスタ内にある係数データが次々とクロックさ
れることを防止するために、係数クロック３０８はマルチプレクサ３０９を使用
してなおアースされることが好適である。
プログラマブルロジックデバイス１０上にはマルチプライヤ１３と同様な複数
のマルチプライヤが設けられる。使用者が複数のマルチプライヤが共同で動作す
る適用形態を使用する場合、使用者は所要の結果を得るためにデバイス１０の汎
用の相互接続リソースを使用することができる。しかしながら、このような必要
性は特にデジタル信号処理用途において大幅に一般化している。従って、図５に
概略的に示されているように、この種の用途を実行するためにマルチプライヤ１
３と加算器４１の特別な構成４０をデバイス１０上に提供することができる。い
くつかの乗算の結果が加算器４１によって積算されるため構成４０はマルチプラ
イヤ積算器（“ＭＡＣ”）ブロックと呼ぶか、またはデジタル信号処理に有効な
ため“ＤＳＰ”ブロックと呼ぶこともできる。この種のブロックを設けることは
前記の同時に提出され通常通り付与された米国特許第０９／―――号（代理人整
理番号１７４／１９９）に記載されており、これによれば各ブロックが独自の内
部ルーティングリソースを備えているためデバイス１０の汎用相互接続リソース
の負担をいくらか緩和することができ、また通常はデバイス１０上に分離して別
に設けられている構成要素によって実行される機能の速度を増加することができ
る。
のマルチプライヤが設けられる。使用者が複数のマルチプライヤが共同で動作す
る適用形態を使用する場合、使用者は所要の結果を得るためにデバイス１０の汎
用の相互接続リソースを使用することができる。しかしながら、このような必要
性は特にデジタル信号処理用途において大幅に一般化している。従って、図５に
概略的に示されているように、この種の用途を実行するためにマルチプライヤ１
３と加算器４１の特別な構成４０をデバイス１０上に提供することができる。い
くつかの乗算の結果が加算器４１によって積算されるため構成４０はマルチプラ
イヤ積算器（“ＭＡＣ”）ブロックと呼ぶか、またはデジタル信号処理に有効な
ため“ＤＳＰ”ブロックと呼ぶこともできる。この種のブロックを設けることは
前記の同時に提出され通常通り付与された米国特許第０９／―――号（代理人整
理番号１７４／１９９）に記載されており、これによれば各ブロックが独自の内
部ルーティングリソースを備えているためデバイス１０の汎用相互接続リソース
の負担をいくらか緩和することができ、また通常はデバイス１０上に分離して別
に設けられている構成要素によって実行される機能の速度を増加することができ
る。
本発明に従ったＤＳＰ／ＭＡＣブロックの用途の１つは前述した有限インパル
ス応答（ＦＩＲ）フィルタを形成することである。同様に前述されたように、Ｆ
ＩＲフィルタはダイレクトフォームＩＦＩＲフィルタまたはダイレクトフォーム
IIＦＩＲフィルタとして形成することができる。
ス応答（ＦＩＲ）フィルタを形成することである。同様に前述されたように、Ｆ
ＩＲフィルタはダイレクトフォームＩＦＩＲフィルタまたはダイレクトフォーム
IIＦＩＲフィルタとして形成することができる。
図６にはダイレクトフォームIIＦＩＲフィルタとして構成されたＤＳＰ／ＭＡ
Ｃブロック５０の一例が示されている。ブロック５０は４つのマルチプライヤ５
１−５４を備えていることが好適であり、それぞれがデータ入力５５と係数入力
５６と３つの加算器５７−５９を備えている。マルチプライヤ５１および５２の
出力は加算器５７によって加算または積算することが好適であり、一方マルチプ
ライヤ５３および５４の出力は加算器５８によって加算または積算することが好
適である。加算器５７および５８の出力は続いて加算器５９によって積算される
。従ってＤＳＰ／ＭＡＣブロック５０は４つの入力５５および１つの出力５００
を有することが好適である。ダイレクトフォームIIＦＩＲフィルタとして使用さ
れる場合、４つのレジスタ５０１−５０４を入力５５の上流に設けることが好適
である。レジスタ５０１−５０４は単一の入力５０５上で連結されることが好適
であり、各入力５５は各レジスタ５０１−５０４の出力をタップする。係数入力
５６に接続された係数レジスタ（図示されていない）に係数をロードするために
追加的な入力あるいはルーティングリソース（図示されていない）が必要とされ
る。
Ｃブロック５０の一例が示されている。ブロック５０は４つのマルチプライヤ５
１−５４を備えていることが好適であり、それぞれがデータ入力５５と係数入力
５６と３つの加算器５７−５９を備えている。マルチプライヤ５１および５２の
出力は加算器５７によって加算または積算することが好適であり、一方マルチプ
ライヤ５３および５４の出力は加算器５８によって加算または積算することが好
適である。加算器５７および５８の出力は続いて加算器５９によって積算される
。従ってＤＳＰ／ＭＡＣブロック５０は４つの入力５５および１つの出力５００
を有することが好適である。ダイレクトフォームIIＦＩＲフィルタとして使用さ
れる場合、４つのレジスタ５０１−５０４を入力５５の上流に設けることが好適
である。レジスタ５０１−５０４は単一の入力５０５上で連結されることが好適
であり、各入力５５は各レジスタ５０１−５０４の出力をタップする。係数入力
５６に接続された係数レジスタ（図示されていない）に係数をロードするために
追加的な入力あるいはルーティングリソース（図示されていない）が必要とされ
る。
図７にはダイレクトフォームＩＦＩＲフィルタとして構成された別のＤＳＰ／
ＭＡＣブロック６０の一例が示されている。ブロック６０は４つのマルチプライ
ヤ６１−６４を備えていることが好適であり、それぞれがデータ入力６５と係数
入力６６と４つの加算器６７，６８，６９，６００と４つのレジスタ６０１−６
０４を備えている。各加算器６７，６８，６９，６００はマルチプライヤ６１−
６４のうちの１つの出力を前置された加算器の出力に加算し、これを対応するレ
ジスタ６０１−６０４に記録する。特に、後続する各加算器は先行する加算器の
直接的な出力ではなく記録された出力を対応するマルチプライヤ出力に加算する
ことが好適である。最終的な合計を出力６０５として提供することが好適である
。第１の加算器６７の場合、マルチプライヤ６１の出力がデバイス１０の何処か
からの入力６０６（これは他のＤＳＰ／ＭＡＣブロックの合計出力であり得る）
に加算される。チェーン内の最初のＤＳＰ／ＭＡＣブロックの場合、入力６０６
はゼロ化されていることが好適である。このことはデバイスのルーティングによ
って達成するか、あるいはマルチプレクサ６０７がアース（０）と入力６０６と
の間の選択を行うことができる。マルチプレクサ６０７を使用することにより、
追加的な構成ビットを必要とすることによってルーティングリソースを節約する
ことができる。マルチプレクサ７０６はデバイス１０上の各ＤＳＰ／ＭＡＣブロ
ック６０内に提供することが好適であり、これはいずれのブロックもが“最初”
のブロックとして構成され得るからである。ブロック５０の場合においては、係
数入力６６に接続された係数レジスタ（図示されていない）内に係数をロードす
るために追加的な入力またはルーティングリソースが必要となる。
ＭＡＣブロック６０の一例が示されている。ブロック６０は４つのマルチプライ
ヤ６１−６４を備えていることが好適であり、それぞれがデータ入力６５と係数
入力６６と４つの加算器６７，６８，６９，６００と４つのレジスタ６０１−６
０４を備えている。各加算器６７，６８，６９，６００はマルチプライヤ６１−
６４のうちの１つの出力を前置された加算器の出力に加算し、これを対応するレ
ジスタ６０１−６０４に記録する。特に、後続する各加算器は先行する加算器の
直接的な出力ではなく記録された出力を対応するマルチプライヤ出力に加算する
ことが好適である。最終的な合計を出力６０５として提供することが好適である
。第１の加算器６７の場合、マルチプライヤ６１の出力がデバイス１０の何処か
からの入力６０６（これは他のＤＳＰ／ＭＡＣブロックの合計出力であり得る）
に加算される。チェーン内の最初のＤＳＰ／ＭＡＣブロックの場合、入力６０６
はゼロ化されていることが好適である。このことはデバイスのルーティングによ
って達成するか、あるいはマルチプレクサ６０７がアース（０）と入力６０６と
の間の選択を行うことができる。マルチプレクサ６０７を使用することにより、
追加的な構成ビットを必要とすることによってルーティングリソースを節約する
ことができる。マルチプレクサ７０６はデバイス１０上の各ＤＳＰ／ＭＡＣブロ
ック６０内に提供することが好適であり、これはいずれのブロックもが“最初”
のブロックとして構成され得るからである。ブロック５０の場合においては、係
数入力６６に接続された係数レジスタ（図示されていない）内に係数をロードす
るために追加的な入力またはルーティングリソースが必要となる。
図７に示されているダイレクトフォームＩＦＩＲフィルタの各入力６５は同じ
データ源をタップする。従ってブロック６０は１つの入力のみを有するかのよう
に構成することができ、この１つの入力がブロック６０内において種々のマルチ
プライヤ６１−６４にルーティングされる。先行した合計のための別の入力７１
と別の出力６０５によって再構成されたブロック７０（図８においていくつか連
鎖している）は３つの入力／出力接続のみを必要とする。これは他の場合に必要
とされるものに比べて大幅に少ない接続であり、係数が固定されておらずスキャ
ンチェーンがサポートするよりも頻繁に変更される必要がある場合に係数内にル
ーティングする必要があるにもかかわらず、ルーティングリソースを節約するこ
とができる。
データ源をタップする。従ってブロック６０は１つの入力のみを有するかのよう
に構成することができ、この１つの入力がブロック６０内において種々のマルチ
プライヤ６１−６４にルーティングされる。先行した合計のための別の入力７１
と別の出力６０５によって再構成されたブロック７０（図８においていくつか連
鎖している）は３つの入力／出力接続のみを必要とする。これは他の場合に必要
とされるものに比べて大幅に少ない接続であり、係数が固定されておらずスキャ
ンチェーンがサポートするよりも頻繁に変更される必要がある場合に係数内にル
ーティングする必要があるにもかかわらず、ルーティングリソースを節約するこ
とができる。
図９には、その構成要素の範囲内においてダイレクトフォームＩＦＩＲフィル
タまたはダイレクトフォームIIＦＩＲフィルタのいずれとしても構成することが
できるＤＳＰ／ＭＡＣブロック８０の好適な実施例が概略的に示されている。ブ
ロック８０は４つのマルチプライヤ８１−８４を備えていることが好適である。
マルチプライヤ８１は第１の入力８１１と第２の入力８１２を備えている。同様
に各マルチプライヤ８２−８４もそれぞれ第１の入力８２１，８３１，８４１と
第２の入力８２２，８３２，８４２を備えている。各マルチプライヤ入力８１１
，８１２，８２１，８２２，８３１，８３２，８４１，８４２は、マルチプレク
サ８０９を使用してデータ入力８０１−８０８（Ｄ１−Ｄ８で示されている）の
うちの１つあるいはレジスタ８１０の１つのいずれかに対してそれぞれ選択的に
接続することができ、この各レジスタはそれぞれ入力８０１−８０８の１つのも
のである。加えて、各入力８２１，８３１，８４１は追加的なマルチプレクサ８
１９のうちの１つを使用してそれぞれ接続することができ、その結果Ｄ１データ
入力８０１をマルチプライヤ８１と共有し、図７に示されている信号入力ダイレ
クトフォームＩＦＩＲフィルタの形式を実施する。
タまたはダイレクトフォームIIＦＩＲフィルタのいずれとしても構成することが
できるＤＳＰ／ＭＡＣブロック８０の好適な実施例が概略的に示されている。ブ
ロック８０は４つのマルチプライヤ８１−８４を備えていることが好適である。
マルチプライヤ８１は第１の入力８１１と第２の入力８１２を備えている。同様
に各マルチプライヤ８２−８４もそれぞれ第１の入力８２１，８３１，８４１と
第２の入力８２２，８３２，８４２を備えている。各マルチプライヤ入力８１１
，８１２，８２１，８２２，８３１，８３２，８４１，８４２は、マルチプレク
サ８０９を使用してデータ入力８０１−８０８（Ｄ１−Ｄ８で示されている）の
うちの１つあるいはレジスタ８１０の１つのいずれかに対してそれぞれ選択的に
接続することができ、この各レジスタはそれぞれ入力８０１−８０８の１つのも
のである。加えて、各入力８２１，８３１，８４１は追加的なマルチプレクサ８
１９のうちの１つを使用してそれぞれ接続することができ、その結果Ｄ１データ
入力８０１をマルチプライヤ８１と共有し、図７に示されている信号入力ダイレ
クトフォームＩＦＩＲフィルタの形式を実施する。
ＤＳＰ／ＭＡＣブロック８０はさらに４つの加算器８５−８８を備えているこ
とが好適である。ＤＳＰ／ＭＡＣブロック８０がダイレクトフォームIIＦＩＲフ
ィルタとして機能することを可能にするために、マルチプライヤ８１および８２
の出力を加算器８６によって加算しマルチプライヤ８３および８４の出力を加算
器８７によって加算することができる。加算器８６および８７の出力は続いて加
算器８８によって加算することができる。
とが好適である。ＤＳＰ／ＭＡＣブロック８０がダイレクトフォームIIＦＩＲフ
ィルタとして機能することを可能にするために、マルチプライヤ８１および８２
の出力を加算器８６によって加算しマルチプライヤ８３および８４の出力を加算
器８７によって加算することができる。加算器８６および８７の出力は続いて加
算器８８によって加算することができる。
マルチプライヤ８１の出力も加算器８５の入力として使用可能であることが理
解され、これに対してはＤ３データ入力８０３も入力となり、レジスタ８５０内
に記録された加算器８５の出力とともにマルチプレクサ８２０によって制御して
加算器８６への入力とされ、その理由については以下に記述する。同様に、マル
チプライヤ８４の出力は加算器８７への入力として使用可能であり、この加算器
８７への入力はレジスタ８２３内に記録してマルチプレクサ８２４によって選択
される加算器８６の出力とすることもでき、その理由については以下に記述する
。
解され、これに対してはＤ３データ入力８０３も入力となり、レジスタ８５０内
に記録された加算器８５の出力とともにマルチプレクサ８２０によって制御して
加算器８６への入力とされ、その理由については以下に記述する。同様に、マル
チプライヤ８４の出力は加算器８７への入力として使用可能であり、この加算器
８７への入力はレジスタ８２３内に記録してマルチプレクサ８２４によって選択
される加算器８６の出力とすることもでき、その理由については以下に記述する
。
加算器８６，８７の出力は前述したように加算するために加算器８８へ入力さ
れる。加算器８６の出力はマルチプレクサ８２５によって加算器８８への入力と
して選択することができ、このマルチプレクサ８２５はさらにマルチプライヤ８
４の出力も選択することができる。加算器８７の出力は加算器８８に直接入力す
るかあるいはレジスタ８２６に記録した後にマルチプレクサ８２７によって選択
して入力することができる。加算器８８の出力は８８０で直接出力するかあるい
はレジスタ８２８に記録した後にマルチプレクサ８２９によって選択して出力す
ることができる。加算器８６，８７の出力は８６０，８７０において出力とする
こともできるが、ＤＳＰ／ＭＡＣブロック６０がＦＩＲフィルタとして使用され
ている場合はこれに該当しない。ＤＳＰ／ＭＡＣブロック６０のその他の使用は
前記の同時に提出され通常通り付与された米国特許第０９／―――号（代理人整
理番号１７４／１９９）に記載されている。
れる。加算器８６の出力はマルチプレクサ８２５によって加算器８８への入力と
して選択することができ、このマルチプレクサ８２５はさらにマルチプライヤ８
４の出力も選択することができる。加算器８７の出力は加算器８８に直接入力す
るかあるいはレジスタ８２６に記録した後にマルチプレクサ８２７によって選択
して入力することができる。加算器８８の出力は８８０で直接出力するかあるい
はレジスタ８２８に記録した後にマルチプレクサ８２９によって選択して出力す
ることができる。加算器８６，８７の出力は８６０，８７０において出力とする
こともできるが、ＤＳＰ／ＭＡＣブロック６０がＦＩＲフィルタとして使用され
ている場合はこれに該当しない。ＤＳＰ／ＭＡＣブロック６０のその他の使用は
前記の同時に提出され通常通り付与された米国特許第０９／―――号（代理人整
理番号１７４／１９９）に記載されている。
前述したように、Ｄ１−Ｄ８データ入力８０１−８０８のそれぞれはマルチプ
ライヤ８１−８４の１つに直接供給（対応するマルチプレクサ８０９を介して）
するか、あるいはレジスタ８１０のうちの対応する１つに付加してそこからマル
チプライヤ８１−８４に供給する（対応するマルチプレクサ８０９を介して）こ
とができる。この汎用的な構造はＤＳＰ／ＭＡＣブロック８０が多くの使用法を
有するために提供される。しかしながら、前述したＦＩＲフィルタ内における使
用に対しては各マルチプライヤ８１−８４の１つの入力、例えば入力８１２，８
２２，８３２，および８４２上にフィルタ係数を蓄積するために該当するレジス
タ８１０の１つが使用されることが考えられる。この係数はＤ１−Ｄ８入力８０
１−８０８のうちの適宜な１つから入力することができるが、前述したようにレ
ジスタ８１０の適宜な１つに近接するスキャンチェーンレジスタを使用して入力
することもできる。
ライヤ８１−８４の１つに直接供給（対応するマルチプレクサ８０９を介して）
するか、あるいはレジスタ８１０のうちの対応する１つに付加してそこからマル
チプライヤ８１−８４に供給する（対応するマルチプレクサ８０９を介して）こ
とができる。この汎用的な構造はＤＳＰ／ＭＡＣブロック８０が多くの使用法を
有するために提供される。しかしながら、前述したＦＩＲフィルタ内における使
用に対しては各マルチプライヤ８１−８４の１つの入力、例えば入力８１２，８
２２，８３２，および８４２上にフィルタ係数を蓄積するために該当するレジス
タ８１０の１つが使用されることが考えられる。この係数はＤ１−Ｄ８入力８０
１−８０８のうちの適宜な１つから入力することができるが、前述したようにレ
ジスタ８１０の適宜な１つに近接するスキャンチェーンレジスタを使用して入力
することもできる。
ＤＳＰ／ＭＡＣブロック８０がダイレクトフォームＩＦＩＲフィルタとして構
成される場合、信号Ｄ１データ入力８０１は入力８１１上でマルチプライヤ８１
に入力され、また前述したようにマルチプレクサ８１９によって入力８２１，８
３１，８４１に使用することも可能である。図７に関して記述したように、マル
チプライヤ８１は入力８１１上のＤ１データを入力８１２上の係数と乗算し、そ
の積は加算器８５によって先行した別のＤＳＰ／ＭＡＣブロックからの和または
０に加算することができる。先行した和はＤ３データ入力８０３上に入力され、
これはマルチプライヤ８２へのデータ入力８２１には必要でなく、それは４つの
マルチプライヤ８１−８４がＤ１データ入力８０１を共有するためである。加算
器８５の出力はレジスタ８３０内に記録される。
成される場合、信号Ｄ１データ入力８０１は入力８１１上でマルチプライヤ８１
に入力され、また前述したようにマルチプレクサ８１９によって入力８２１，８
３１，８４１に使用することも可能である。図７に関して記述したように、マル
チプライヤ８１は入力８１１上のＤ１データを入力８１２上の係数と乗算し、そ
の積は加算器８５によって先行した別のＤＳＰ／ＭＡＣブロックからの和または
０に加算することができる。先行した和はＤ３データ入力８０３上に入力され、
これはマルチプライヤ８２へのデータ入力８２１には必要でなく、それは４つの
マルチプライヤ８１−８４がＤ１データ入力８０１を共有するためである。加算
器８５の出力はレジスタ８３０内に記録される。
加算器８６はマルチプライヤ８２の出力（Ｄ１データと入力８２２上の係数と
の積）をレジスタ８５０内に記録されマルチプレクサ８２０によって選択された
和に加算する。この加算器８６の合計出力はレジスタ８２３内に記録される。加
算器８７はマルチプライヤ８３の出力（Ｄ１データと入力８３２上の係数との積
）をレジスタ８２３内に記録されマルチプレクサ８２４によって選択された和に
加算する。この加算器８７の合計出力はレジスタ８２６内に記録される。加算器
８８はマルチプレクサ８２５によって選択されたマルチプライヤ８４の出力（Ｄ
１データと入力８４２上の係数との積）をレジスタ８２６内に記録されマルチプ
レクサ８２７によって選択された和に加算する。この加算器８８の合計出力はレ
ジスタ８２８内に記録され、これはダイレクトフォームＩＦＩＲフィルタの出力
８８０としてマルチプレクサ８２９によって選択される。
の積）をレジスタ８５０内に記録されマルチプレクサ８２０によって選択された
和に加算する。この加算器８６の合計出力はレジスタ８２３内に記録される。加
算器８７はマルチプライヤ８３の出力（Ｄ１データと入力８３２上の係数との積
）をレジスタ８２３内に記録されマルチプレクサ８２４によって選択された和に
加算する。この加算器８７の合計出力はレジスタ８２６内に記録される。加算器
８８はマルチプレクサ８２５によって選択されたマルチプライヤ８４の出力（Ｄ
１データと入力８４２上の係数との積）をレジスタ８２６内に記録されマルチプ
レクサ８２７によって選択された和に加算する。この加算器８８の合計出力はレ
ジスタ８２８内に記録され、これはダイレクトフォームＩＦＩＲフィルタの出力
８８０としてマルチプレクサ８２９によって選択される。
ＤＳＰ／ＭＡＣブロック８０がダイレクトフォームIIＦＩＲフィルタとして構
成される場合、前述したようにマルチプライヤ入力８１２，８２２，８３２，８
４２と結合された適宜なレジスタ８１０内に係数が記録されている。Ｄ１データ
入力８０１はマルチプライヤ８１の入力８１１に接続するために対応するマルチ
プレクサ８０９によって選択される。Ｄ３データ入力８０３はマルチプライヤ８
２の入力８２１に接続するために対応するマルチプレクサ８０９によって選択さ
れる。Ｄ５データ入力８０５はマルチプライヤ８３の入力８３１に接続するため
に対応するマルチプレクサ８０９によって選択される。Ｄ７データ入力８０７は
マルチプライヤ８４の入力８４１に接続するために対応するマルチプレクサ８０
９によって選択される。
成される場合、前述したようにマルチプライヤ入力８１２，８２２，８３２，８
４２と結合された適宜なレジスタ８１０内に係数が記録されている。Ｄ１データ
入力８０１はマルチプライヤ８１の入力８１１に接続するために対応するマルチ
プレクサ８０９によって選択される。Ｄ３データ入力８０３はマルチプライヤ８
２の入力８２１に接続するために対応するマルチプレクサ８０９によって選択さ
れる。Ｄ５データ入力８０５はマルチプライヤ８３の入力８３１に接続するため
に対応するマルチプレクサ８０９によって選択される。Ｄ７データ入力８０７は
マルチプライヤ８４の入力８４１に接続するために対応するマルチプレクサ８０
９によって選択される。
マルチプライヤ８１は、マルチプレクサ８０９によって入力８１１のために選
択されたＤ１データ入力８０１を入力８１２上の係数と乗算する。マルチプライ
ヤ８２は、マルチプレクサ８０９によって入力８２１のために選択されたＤ３デ
ータ入力８０３を入力８２２上の係数と乗算する。マルチプライヤ８３は、マル
チプレクサ８０９によって入力８３１のために選択されたＤ５データ入力８０５
を入力８３２上の係数と乗算する。マルチプライヤ８４は、マルチプレクサ８０
９によって入力８４１のために選択されたＤ７データ入力８０７を入力８４２上
の係数と乗算する。
択されたＤ１データ入力８０１を入力８１２上の係数と乗算する。マルチプライ
ヤ８２は、マルチプレクサ８０９によって入力８２１のために選択されたＤ３デ
ータ入力８０３を入力８２２上の係数と乗算する。マルチプライヤ８３は、マル
チプレクサ８０９によって入力８３１のために選択されたＤ５データ入力８０５
を入力８３２上の係数と乗算する。マルチプライヤ８４は、マルチプレクサ８０
９によって入力８４１のために選択されたＤ７データ入力８０７を入力８４２上
の係数と乗算する。
加算器８６は、マルチプレクサ８２０によって選択されたマルチプライヤ８１
の出力をマルチプライヤ８２の出力に加算する。加算器８７は、マルチプレクサ
８２４によって選択されたマルチプライヤ８４の出力をマルチプライヤ８３の出
力に加算する。加算器８８は、マルチプレクサ８２５によって選択された加算器
８６の出力をマルチプレクサ８２７によって選択された加算器８７の出力に加算
する。加算器８８の出力は、ダイレクトフォームIIＦＩＲフィルタの出力として
出力８８０に直接出力するためにマルチプレクサ８２９によって選択される。
の出力をマルチプライヤ８２の出力に加算する。加算器８７は、マルチプレクサ
８２４によって選択されたマルチプライヤ８４の出力をマルチプライヤ８３の出
力に加算する。加算器８８は、マルチプレクサ８２５によって選択された加算器
８６の出力をマルチプレクサ８２７によって選択された加算器８７の出力に加算
する。加算器８８の出力は、ダイレクトフォームIIＦＩＲフィルタの出力として
出力８８０に直接出力するためにマルチプレクサ８２９によって選択される。
ブロック８０の追加的な変更によれば（図示されていない）、各入力レジスタ
８１０はそれぞれのマルチプライヤではなく次の入力レジスタ８１０にフィード
されるように構成することができる。この方式によって、レジスタ８１０はダイ
レクトフォームIIＦＩＲフィルタの遅延チェーン（例えば図６中の５０１−５０
４）として機能することができ、この遅延チェーンをブロック内部に移動するこ
とが可能となり、外部のロジックおよびルーティングリソースが節約される。こ
のことによって、（ａ）各Ｄ１−Ｄ８入力８０１−８０８と（ｂ）先行したレジ
スタ８１０との間における選択を行うために、各レジスタ８１０の入力上に追加
的なマルチプレクサ（図示されていない）が必要となる。
８１０はそれぞれのマルチプライヤではなく次の入力レジスタ８１０にフィード
されるように構成することができる。この方式によって、レジスタ８１０はダイ
レクトフォームIIＦＩＲフィルタの遅延チェーン（例えば図６中の５０１−５０
４）として機能することができ、この遅延チェーンをブロック内部に移動するこ
とが可能となり、外部のロジックおよびルーティングリソースが節約される。こ
のことによって、（ａ）各Ｄ１−Ｄ８入力８０１−８０８と（ｂ）先行したレジ
スタ８１０との間における選択を行うために、各レジスタ８１０の入力上に追加
的なマルチプレクサ（図示されていない）が必要となる。
図９には前述したスキャンチェーンは示されていないが、ブロック８０はこれ
らのスキャンチェーンを含んでいることが好適であり、これは前述したようにブ
ロック８０の動作内において使用されることが好適であることが理解される。
らのスキャンチェーンを含んでいることが好適であり、これは前述したようにブ
ロック８０の動作内において使用されることが好適であることが理解される。
図１０にはデータプロセッシングシステム９００内における本発明に係るプロ
グラマブルロジックデバイス１０が示されている。データ処理システム９００は
、さらに：プロセッサ９０１；メモリ９０２；Ｉ／Ｏ回路９０３；ならびに周辺
機器９０４のうちの１つまたは複数を含むことができる。これらの構成要素はシ
ステムバス９０５によって互いに結合されるとともにエンドユーザシステム９０
７内に含まれた回路基板９０６上に実装されている。
グラマブルロジックデバイス１０が示されている。データ処理システム９００は
、さらに：プロセッサ９０１；メモリ９０２；Ｉ／Ｏ回路９０３；ならびに周辺
機器９０４のうちの１つまたは複数を含むことができる。これらの構成要素はシ
ステムバス９０５によって互いに結合されるとともにエンドユーザシステム９０
７内に含まれた回路基板９０６上に実装されている。
システム９００は、コンピュータネットワーキング、データネットワーキング
、ビデオ処理、デジタル信号処理、またはプログラマブルあるいはリプログラマ
ブルロジックデバイスの利点を活用することが望まれる、広範な適用形態で使用
することができる。プログラマブルロジックデバイス１０は多様なロジック機能
を広範囲に実行するために使用することができる。例えば、プログラマブルロジ
ックデバイス１０はプロセッサ９０１と組合されて動作するプロセッサまたはコ
ントローラとして構成することができる。プログラマブルロジックデバイス１０
は、さらにシステム９００内の共有リソースへのアクセスを仲介するアービタと
して構成することもできる。さらに別の例として、プログラマブルロジックデバ
イス１０は、プロセッサ９０１とシステム９００内の他の構成要素との間のイン
タフェースとして構成することもできる。システム９００は１つの例であり、本
発明の範囲ならびに精神は請求の範囲によってのみ定義されることは勿論である
。
、ビデオ処理、デジタル信号処理、またはプログラマブルあるいはリプログラマ
ブルロジックデバイスの利点を活用することが望まれる、広範な適用形態で使用
することができる。プログラマブルロジックデバイス１０は多様なロジック機能
を広範囲に実行するために使用することができる。例えば、プログラマブルロジ
ックデバイス１０はプロセッサ９０１と組合されて動作するプロセッサまたはコ
ントローラとして構成することができる。プログラマブルロジックデバイス１０
は、さらにシステム９００内の共有リソースへのアクセスを仲介するアービタと
して構成することもできる。さらに別の例として、プログラマブルロジックデバ
イス１０は、プロセッサ９０１とシステム９００内の他の構成要素との間のイン
タフェースとして構成することもできる。システム９００は１つの例であり、本
発明の範囲ならびに精神は請求の範囲によってのみ定義されることは勿論である
。
本発明に係るスキャンチェーンおよび／またはＤＳＰ／ＭＡＣブロックを含ん
だプログラマブルロジックデバイス１０を実施するために多様な技術を使用する
ことができる。さらに、本発明は一回のみプログラム可能なデバイスおよびリプ
ログラム可能なデバイスの両方に適用可能であることが理解される。
だプログラマブルロジックデバイス１０を実施するために多様な技術を使用する
ことができる。さらに、本発明は一回のみプログラム可能なデバイスおよびリプ
ログラム可能なデバイスの両方に適用可能であることが理解される。
以上のように、マルチプライヤ回路がリソースの使用を低減するように構成さ
れている、マルチプライヤ回路を備えたプログラマブルロジックデバイスが提供
される。以上の記述は単に本発明の原理を説明したものであり、当業者において
は本発明の範囲および精神を逸脱することなく種々の設計変更をなし得ることは
勿論であり、本発明は請求項の記載によってのみ限定されるものである。
れている、マルチプライヤ回路を備えたプログラマブルロジックデバイスが提供
される。以上の記述は単に本発明の原理を説明したものであり、当業者において
は本発明の範囲および精神を逸脱することなく種々の設計変更をなし得ることは
勿論であり、本発明は請求項の記載によってのみ限定されるものである。
１０ プログラマブルロジックデバイス
１１ ロジック領域
１２相互接続コネクタ
１３，３０１，３０２，５１，５２，５３，５４，６１，６２，６３，６４，８
１，８２，８３，８４ マルチプライヤ
２０ スキャンチェーン
２１，２２，３１，３２，３４，３５，３７，３８，３９，３０３，３０４，３
０５，３０６，５０１，５０２，５０３，５０４，８１０，８２６ レジスタ
２３，３３，３６，３０９，６０７，８１９，８２０，８２４，８２５，８２７
，８２９ マルチプレクサ
３０ クロック信号
３０８ クロック
３１０ アース
３１１，３１３ データ線
３１２ スイッチ
４１，５７，５８，５９，６７，６８，６９，６００，８７，８８ 加算器
５０，６０，８０ ＤＳＰ／ＭＡＣブロック
５５，６５ データ入力
５６，６６ 係数入力
５００，８８０ 出力
５０５ 信号入力
６０５ 出力
６０６，７１，８０１，８０２，８０３，８０４，８０５，８０６，８０７，８
０８，８１１，８２１，８３１，８４１，８２２，８３２，８４２ 入力
７０ ブロック
９００ 処理システム
９０１ プロセッサ
９０２ メモリ
９０３ Ｉ／Ｏ回路
９０４ 周辺機器
９０５ システムバス
９０６ 回路基板
１１ ロジック領域
１２相互接続コネクタ
１３，３０１，３０２，５１，５２，５３，５４，６１，６２，６３，６４，８
１，８２，８３，８４ マルチプライヤ
２０ スキャンチェーン
２１，２２，３１，３２，３４，３５，３７，３８，３９，３０３，３０４，３
０５，３０６，５０１，５０２，５０３，５０４，８１０，８２６ レジスタ
２３，３３，３６，３０９，６０７，８１９，８２０，８２４，８２５，８２７
，８２９ マルチプレクサ
３０ クロック信号
３０８ クロック
３１０ アース
３１１，３１３ データ線
３１２ スイッチ
４１，５７，５８，５９，６７，６８，６９，６００，８７，８８ 加算器
５０，６０，８０ ＤＳＰ／ＭＡＣブロック
５５，６５ データ入力
５６，６６ 係数入力
５００，８８０ 出力
５０５ 信号入力
６０５ 出力
６０６，７１，８０１，８０２，８０３，８０４，８０５，８０６，８０７，８
０８，８１１，８２１，８３１，８４１，８２２，８３２，８４２ 入力
７０ ブロック
９００ 処理システム
９０１ プロセッサ
９０２ メモリ
９０３ Ｉ／Ｏ回路
９０４ 周辺機器
９０５ システムバス
９０６ 回路基板
Claims (56)
- プログラマブルロジックデバイスであって、
マルチプライヤ回路と、
前記プログラマブルロジックデバイスをテストする複数のスキャンチェーンレジスタであって、前記複数のスキャンチェーンレジスタの少なくとも一部は、前記マルチプライヤ回路に隣接して配置されている、複数のスキャンチェーンレジスタと、
前記複数のスキャンチェーンレジスタ内のデータを前記マルチプライヤ回路に入力する入力回路と
を備えた、プログラマブルロジックデバイス。 - 被乗数のビットを前記マルチプライヤ回路に入力する複数の入力をさらに備え、
前記複数のスキャンチェーンレジスタの前記少なくとも一部は、前記複数の入力に隣接しており、
前記入力回路は、前記マルチプライヤ回路に入力するために前記複数の入力内のデータを前記複数のスキャンチェーンレジスタ内のデータに結合する、請求項１に記載のプログラマブルロジックデバイス。 - 前記マルチプライヤ回路は、ｍビットの数値とｎビットの数値との乗算を実行するｍ×ｎマルチプライヤ回路であり、
前記複数の入力は、
前記ｍビットの数値のｍ個のビットを前記マルチプライヤ回路に入力するためのｍ個の入力と、
前記ｎビットの数値のｎ個のビットを前記マルチプライヤ回路に入力するためのｎ個の入力と
を含み、
前記複数のスキャンチェーンレジスタは、少なくともｍ＋ｎ個のスキャンチェーンレジスタを含む、請求項２に記載のプログラマブルロジックデバイス。 - 前記入力回路は、前記マルチプライヤ回路に入力するために前記複数の入力内のデータと前記複数のスキャンチェーンレジスタ内のデータとをＡＮＤ演算するＡＮＤ回路を含む、請求項３に記載のプログラマブルロジックデバイス。
- 前記ｍ個の入力に隣接した前記ｍ個のスキャンチェーンレジスタのうちのｐ個には、ｐ個のロジック１がロードされ、前記ｍ個の入力に隣接した前記ｍ個のスキャンチェーンレジスタのうちのｍ−ｐ個には、ｍ−ｐ個のロジック０がロードされ、ここでｐ＜ｍが成立しており、
前記ｎ個の入力に隣接した前記ｎ個のスキャンチェーンレジスタのうちのｑ個には、ｑ個のロジック１がロードされ、前記ｎ個の入力に隣接した前記ｎ個のスキャンチェーンレジスタのうちのｎ−ｑ個には、ｎ−ｑ個のロジック０がロードされ、ここでｑ＜ｎが成立しており、
前記ＡＮＤ回路は、前記ｍ個の入力内のデータと前記ｍ個のスキャンチェーンレジスタ内のデータとをＡＮＤ演算し、前記ｎ個の入力内のデータと前記ｎ個のスキャンチェーンレジスタ内のデータとをＡＮＤ演算し、これにより、前記ｍ×ｎのマルチプライヤ回路がｐ×ｑのマルチプライヤ回路として構成されている、請求項４に記載のプログラマブルロジックデバイス。 - 前記ｐ個のロジック１は、前記ｍ個のスキャンチェーンレジスタのうちの最上位のｐ個のスキャンチェーンレジスタの中にあり、
前記ｍ−ｐ個のロジック０は、前記ｍ個のスキャンチェーンレジスタのうちの最下位のｍ−ｐ個のスキャンチェーンレジスタの中にある、請求項５に記載のプログラマブルロジックデバイス。 - 前記ｑ個のロジック１は、前記ｎ個のスキャンチェーンレジスタのうちの最上位のｑ個のスキャンチェーンレジスタの中にあり、
前記ｎ−ｑ個のロジック０は、前記ｎ個のスキャンチェーンレジスタのうちの最下位のｎ−ｑ個のスキャンチェーンレジスタの中にある、請求項６に記載のプログラマブルロジックデバイス。 - 前記ｑ個のロジック１は、前記ｎ個のスキャンチェーンレジスタのうちの最上位のｑ個のスキャンチェーンレジスタの中にあり、
前記ｎ−ｑ個のロジック０は、前記ｎ個のスキャンチェーンレジスタのうちの最下位のｎ−ｑ個のスキャンチェーンレジスタの中にある、請求項５に記載のプログラマブルロジックデバイス。 - 前記入力回路は、前記マルチプライヤ回路に入力するために前記複数の入力内のデータと前記複数のスキャンチェーンレジスタ内のデータとをＡＮＤ演算するＡＮＤ回路を含む、請求項２に記載のプログラマブルロジックデバイス。
- 前記複数の入力は、被乗数のビットを前記マルチプライヤ回路に入力するための複数の入力レジスタを含み、
前記複数のスキャンチェーンレジスタの前記少なくとも一部は、前記複数の入力レジスタに隣接しており、
前記入力回路は、前記マルチプライヤ回路内に入力するために前記複数の入力レジスタ内のデータを前記複数のスキャンチェーンレジスタ内のデータに結合する、請求項２に記載のプログラマブルロジックデバイス。 - 前記マルチプライヤ回路は、ｍビットの数値とｎビットの数値との乗算を実行するｍ×ｎマルチプライヤ回路であり、
前記複数の入力レジスタは、
前記ｍビットの数値のｍ個のビットを前記マルチプライヤ回路に入力するためのｍ個のレジスタと、
前記ｎビットの数値のｎ個のビットを前記マルチプライヤ回路に入力するためのｎ個のレジスタと
を含み、
前記複数のスキャンチェーンレジスタは、少なくともｍ＋ｎ個のスキャンチェーンレジスタを含む、請求項１０に記載のプログラマブルロジックデバイス。 - 前記入力回路は、前記マルチプライヤ回路に入力するために前記複数の入力レジスタ内のデータと前記複数のスキャンチェーンレジスタ内のデータとをＡＮＤ演算するＡＮＤ回路を含む、請求項１１に記載のプログラマブルロジックデバイス。
- 前記ｍ個の入力レジスタに隣接した前記ｍ個のスキャンチェーンレジスタのうちのｐ個には、ｐ個のロジック１がロードされ、前記ｍ個の入力レジスタに隣接した前記ｍ個のスキャンチェーンレジスタのうちのｍ−ｐ個には、ｍ−ｐ個のロジック０がロードされ、ここでｐ＜ｍが成立しており、
前記ｎ個の入力レジスタに隣接した前記ｎ個のスキャンチェーンレジスタのうちのｑ個には、ｑ個のロジック１がロードされ、前記ｎ個の入力レジスタに隣接した前記ｎ個のスキャンチェーンレジスタのうちのｎ−ｑ個には、ｎ−ｑ個のロジック０がロードされ、ここでｑ＜ｎが成立しており、
前記ＡＮＤ回路は、前記ｍ個の入力レジスタ内のデータと前記ｍ個のスキャンチェーンレジスタ内のデータとをＡＮＤ演算し、前記ｎ個の入力レジスタ内のデータと前記ｎ個のスキャンチェーンレジスタ内のデータとをＡＮＤ演算し、これにより、前記ｍ×ｎのマルチプライヤ回路がｐ×ｑのマルチプライヤ回路として構成されている、請求項１２に記載のプログラマブルロジックデバイス。 - 前記ｐ個のロジック１は、前記ｍ個のスキャンチェーンレジスタのうちの最上位のｐ個のスキャンチェーンレジスタの中にあり、
前記ｍ−ｐ個のロジック０は、前記ｍ個のスキャンチェーンレジスタのうちの最下位のｍ−ｐ個のスキャンチェーンレジスタの中にある、請求項１３に記載のプログラマブルロジックデバイス。 - 前記ｑ個のロジック１は、前記ｎ個のスキャンチェーンレジスタのうちの最上位のｑ個のスキャンチェーンレジスタの中にあり、
前記ｎ−ｑ個のロジック０は、前記ｎ個のスキャンチェーンレジスタのうちの最下位のｎ−ｑ個のスキャンチェーンレジスタの中にある、請求項１４に記載のプログラマブルロジックデバイス。 - 前記ｑ個のロジック１は、前記ｎ個のスキャンチェーンレジスタのうちの最上位のｑ個のスキャンチェーンレジスタの中にあり、
前記ｎ−ｑ個のロジック０は、前記ｎ個のスキャンチェーンレジスタのうちの最下位のｎ−ｑ個のスキャンチェーンレジスタの中にある、請求項１３に記載のプログラマブルロジックデバイス。 - 前記入力回路は、前記マルチプライヤ回路に入力するために前記複数の入力レジスタ内のデータと前記複数のスキャンチェーンレジスタ内のデータとをＡＮＤ演算するＡＮＤ回路を含む、請求項１０に記載のプログラマブルロジックデバイス。
- 前記マルチプライヤ回路は、第１の被乗数のビットを入力するための第１の入力と、第２の被乗数のビットを入力するための第２の入力とを含み、
前記複数のスキャンチェーンレジスタの前記少なくとも一部は、前記マルチプライヤ回路の前記第１の入力および前記第２の入力のうちの一方に接続されており、これにより、前記テストの後に前記複数のスキャンチェーンレジスタの前記少なくとも第１の部分にロードされたデータは、前記第１の被乗数および第２の被乗数のうちの少なくとも一方を表す、請求項１に記載のプログラマブルロジックデバイス。 - 前記第１の被乗数を表す前記データは、複数の乗算動作の間、実質的に固定されている、請求項１８に記載のプログラマブルロジックデバイス。
- 前記第１の被乗数を表す前記複数のスキャンチェーンレジスタの前記少なくとも一部は、前記複数のスキャンチェーンレジスタの他のものから分離クロックによってクロックされ、これにより、前記第１の被乗数は、前記分離クロックを停止することによって、実質的に固定された状態に保持される、請求項１９に記載のプログラマブルロジックデバイス。
- 前記プログラマブルロジックデバイスの動作中に前記第１の被乗数を変更するように、前記分離クロックが再起動される、請求項２０に記載のプログラマブルロジックデバイス。
- 前記第１の被乗数を表す前記複数のスキャンチェーンレジスタの前記少なくとも一部を前記複数のスキャンチェーンレジスタの他のものから分離するスイッチをさらに備え、これにより、前記第１の被乗数は、前記スイッチを開放することによって、実質的に固定さた状態に保持される、請求項１９に記載のプログラマブルロジックデバイス。
- 前記プログラマブルロジックデバイスの動作中に前記第１の被乗数を変更するように、前記スイッチが閉じられる、請求項２２に記載のプログラマブルロジックデバイス。
- ロジックブロック内に配置された複数のマルチプライヤ回路であって、前記マルチプライヤ回路のそれぞれは、１つの第１の被乗数と１つの第２の被乗数とを有している、複数のマルチプライヤ回路と、
前記複数のマルチプライヤ回路の出力を累積する複数の加算器と
を備えている、請求項１９に記載のプログラマブルロジックデバイス。 - 前記ロジックブロック内の前記複数のマルチプライヤ回路および前記複数の加算器は、有限インパルス応答フィルタを形成するように構成されるように適合されており、
前記第１の被乗数のそれぞれは、前記有限インパルス応答フィルタの係数を表す、請求項２４に記載のプログラマブルロジックデバイス。 - 前記ロジックブロックは、４つのマルチプライヤ回路と３つの加算器とを含み、
前記複数の加算器のうちの第１の加算器は、前記複数のマルチプライヤ回路のうちの第１のマルチプライヤ回路の出力と第２のマルチプライヤ回路の出力とを加算し、
前記複数の加算器のうちの第２の加算器は、前記複数のマルチプライヤ回路のうちの第３のマルチプライヤ回路の出力と第４のマルチプライヤ回路の出力とを加算し、
記複数の加算器のうちの第３の加算器は、前記第１の加算器の出力と前記第２の加算器の出力とを加算する、請求項２５に記載のプログラマブルロジックデバイス。 - 前記有限インパルス応答フィルタ内のデータを登録する複数のレジスタをさらに備えている、請求項２６に記載のプログラマブルロジックデバイス。
- 前記複数のレジスタは、前記ロジックブロックへの入力に連鎖しており、前記複数のレジスタのそれぞれは、前記複数のマルチプライヤ回路のうちの１つに入力するための出力を提供する、請求項２７に記載のプログラマブルロジックデバイス。
- 前記ロジックブロックは、ある数のマルチプライヤ回路と、前記マルチプライヤ回路の数に等しい数の加算器とを含み、前記複数の加算器のそれぞれは、前記複数のマルチプライヤ回路のうちの１つの出力を先行した和に加算する、請求項２５に記載のプログラマブルロジックデバイス。
- 前記先行した和の第１番目のものは、前記ロジックブロックへの入力である、請求項２９に記載のプログラマブルロジックデバイス。
- 前記有限インパルス応答フィルタ内のデータを登録する複数のレジスタをさらに備えている、請求項３０に記載のプログラマブルロジックデバイス。
- 前記複数のレジスタのそれぞれは、前記複数の加算器のうちの１つの出力を登録し、前記登録された出力のそれぞれが前記先行した和の１つを形成する、請求項３１に記載のプログラマブルロジックデバイス。
- 前記有限インパルス応答フィルタ内のデータを登録する複数のレジスタをさらに備えている、請求項２９に記載のプログラマブルロジックデバイス。
- 前記複数のレジスタのそれぞれは、前記複数の加算器のうちの１つの出力を登録し、前記登録された出力のそれぞれが前記先行した和の１つを形成する、請求項３３に記載のプログラマブルロジックデバイス。
- 前記第１の被乗数を表す前記複数のスキャンチェーンレジスタの前記少なくとも第１の部分内のレジスタは、前記ロードが行われた後にさらに入力が行われることが防止される、請求項１９に記載のプログラマブルロジックデバイス。
- 前記第１の被乗数を表す前記複数のスキャンチェーンレジスタの前記少なくとも第１の部分内の前記レジスタは、第１のクロックを接地することによって、前記ロードが行われた後にさらに入力が行われることが防止される、請求項３５に記載のプログラマブルロジックデバイス。
- 前記第２の被乗数を表す前記複数のスキャンチェーンレジスタの前記少なくとも第１の部分内のレジスタは、前記第１のクロックとは異なる第２のクロックをクロックすることによって、前記ロードが行われた後に更なる入力を受信する、請求項３６に記載のプログラマブルロジックデバイス。
- 前記第１の被乗数を表す前記複数のスキャンチェーンレジスタの前記少なくとも一部内の前記レジスタは、前記第１の被乗数を表す前記レジスタへの接続を開放することによって、前記ロードが行われた後に更なる入力が行われることが防止される、請求項３５に記載のプログラマブルロジックデバイス。
- 前記第２の被乗数を表す前記複数のスキャンチェーンレジスタの前記少なくとも第１の部分内の前記レジスタは、前記接続が開放された後に更なる入力を受信し続ける、請求項３８に記載のプログラマブルロジックデバイス。
- ロジックブロック内に配置された複数のマルチプライヤ回路であって、前記複数のマルチプライヤ回路のそれぞれは、１つの第１の被乗数と１つの第２の被乗数とを有している、複数のマルチプライヤ回路と、
前記複数のマルチプライヤ回路の出力を累積する複数の加算器と
を備えている、請求項３９に記載のプログラマブルロジックデバイス。 - 前記ロジックブロック内の前記複数のマルチプライヤ回路および前記複数の加算器は、有限インパルス応答フィルタを形成するように構成されるように適合されており、
前記第１の被乗数のそれぞれは、前記有限インパルス応答フィルタの係数を表す、請求項４０に記載のプログラマブルロジックデバイス。 - 前記ロジックブロックは、４つのマルチプライヤ回路と３つの加算器とを含み、
前記複数の加算器のうちの第１の加算器は、前記複数のマルチプライヤ回路のうちの第１のマルチプライヤ回路の出力と第２のマルチプライヤ回路の出力とを加算し、
前記複数の加算器のうちの第２の加算器は、前記複数のマルチプライヤ回路のうちの第３のマルチプライヤ回路の出力と第４のマルチプライヤ回路の出力とを加算し、
記複数の加算器のうちの第３の加算器は、前記第１の加算器の出力と前記第２の加算器の出力とを加算する、請求項４１に記載のプログラマブルロジックデバイス。 - 前記有限インパルス応答フィルタ内のデータを登録する複数のレジスタをさらに備えている、請求項４２に記載のプログラマブルロジックデバイス。
- 前記複数のレジスタは、前記ロジックブロックへの入力に連鎖しており、前記複数のレジスタのそれぞれは、前記複数のマルチプライヤ回路のうちの１つに入力するための出力を提供する、請求項４３に記載のプログラマブルロジックデバイス。
- 前記ロジックブロックは、ある数のマルチプライヤ回路と、前記マルチプライヤ回路の数に等しい数の加算器とを含み、前記複数の加算器のそれぞれは、前記複数のマルチプライヤ回路のうちの１つの出力を先行した和に加算する、請求項４１に記載のプログラマブルロジックデバイス。
- 前記先行した和の第１番目のものは、前記ロジックブロックへの入力である、請求項４５に記載のプログラマブルロジックデバイス。
- 前記有限インパルス応答フィルタ内のデータを登録する複数のレジスタをさらに備えている、請求項４６に記載のプログラマブルロジックデバイス。
- 前記複数のレジスタのそれぞれは、前記複数の加算器のうちの１つの出力を登録し、前記登録された出力のそれぞれが前記先行した和の１つを形成する、請求項４７に記載のプログラマブルロジックデバイス。
- 前記有限インパルス応答フィルタ内のデータを登録する複数のレジスタをさらに備えている、請求項４５に記載のプログラマブルロジックデバイス。
- 前記複数のレジスタのそれぞれは、前記複数の加算器のうちの１つの出力を登録し、前記登録された出力のそれぞれが前記先行した和の１つを形成する、請求項４９に記載のプログラマブルロジックデバイス。
- 前記有限インパルス応答フィルタ内のデータを登録する複数のレジスタをさらに備えている、請求項４１に記載のプログラマブルロジックデバイス。
- 処理回路と、
前記処理回路に結合されたメモリと、
前記処理回路と前記メモリとに結合されたプログラマブルロジックデバイスであって、請求項１に記載のプログラマブルロジックデバイスと
を備えた、デジタル処理システム。 - 請求項１に記載のプログラマブルロジックデバイスが実装されたプリント回路基板。
- 前記プリント回路基板上に実装されたメモリであって、前記プログラマブルロジックデバイスに結合されたメモリをさらに備えている、請求項５３に記載のプリント回路基板。
- 前記プリント回路基板上に実装されたメモリ回路であって、前記メモリに結合されたメモリ回路をさらに備えている、請求項５４に記載のプリント回路基板。
- 前記プリント回路基板上に実装された処理回路であって、前記メモリ回路に結合された処理回路をさらに備えている、請求項５５に記載のプリント回路基板。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/955,647 US6556044B2 (en) | 2001-09-18 | 2001-09-18 | Programmable logic device including multipliers and configurations thereof to reduce resource utilization |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002272353A Division JP4377573B2 (ja) | 2001-09-18 | 2002-09-18 | マルチプライヤを含んだプログラマブルロジックデバイスならびにそのリソース使用を低減するための構成 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006238487A JP2006238487A (ja) | 2006-09-07 |
| JP4291829B2 true JP4291829B2 (ja) | 2009-07-08 |
Family
ID=25497132
Family Applications (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002272353A Expired - Fee Related JP4377573B2 (ja) | 2001-09-18 | 2002-09-18 | マルチプライヤを含んだプログラマブルロジックデバイスならびにそのリソース使用を低減するための構成 |
| JP2006130820A Expired - Fee Related JP4291829B2 (ja) | 2001-09-18 | 2006-05-09 | マルチプライヤを含んだプログラマブルロジックデバイスならびにそのリソース使用を低減するための構成 |
| JP2007062692A Ceased JP2007215211A (ja) | 2001-09-18 | 2007-03-12 | マルチプライヤを含んだプログラマブルロジックデバイスならびにそのリソース使用を低減するための構成 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002272353A Expired - Fee Related JP4377573B2 (ja) | 2001-09-18 | 2002-09-18 | マルチプライヤを含んだプログラマブルロジックデバイスならびにそのリソース使用を低減するための構成 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007062692A Ceased JP2007215211A (ja) | 2001-09-18 | 2007-03-12 | マルチプライヤを含んだプログラマブルロジックデバイスならびにそのリソース使用を低減するための構成 |
Country Status (3)
| Country | Link |
|---|---|
| US (4) | US6556044B2 (ja) |
| EP (2) | EP1294094B1 (ja) |
| JP (3) | JP4377573B2 (ja) |
Families Citing this family (165)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020088822A1 (en) * | 1995-08-14 | 2002-07-11 | Dresser, Inc. | Multiproduct fuel dispenser using a common meter |
| US6628140B2 (en) * | 2000-09-18 | 2003-09-30 | Altera Corporation | Programmable logic devices with function-specific blocks |
| JP2004512716A (ja) * | 2000-10-02 | 2004-04-22 | アルテラ・コーポレイション | 専用プロセッサ装置を含むプログラマブルロジック集積回路装置 |
| US6724220B1 (en) | 2000-10-26 | 2004-04-20 | Cyress Semiconductor Corporation | Programmable microcontroller architecture (mixed analog/digital) |
| US8176296B2 (en) | 2000-10-26 | 2012-05-08 | Cypress Semiconductor Corporation | Programmable microcontroller architecture |
| US8160864B1 (en) | 2000-10-26 | 2012-04-17 | Cypress Semiconductor Corporation | In-circuit emulator and pod synchronized boot |
| US8103496B1 (en) | 2000-10-26 | 2012-01-24 | Cypress Semicondutor Corporation | Breakpoint control in an in-circuit emulation system |
| JP3338043B2 (ja) * | 2000-11-02 | 2002-10-28 | 株式会社ソニー・コンピュータエンタテインメント | 並列演算装置、エンタテインメント装置、演算処理方法、コンピュータプログラム、半導体デバイス |
| US20040133745A1 (en) | 2002-10-28 | 2004-07-08 | Quicksilver Technology, Inc. | Adaptable datapath for a digital processing system |
| US7325123B2 (en) * | 2001-03-22 | 2008-01-29 | Qst Holdings, Llc | Hierarchical interconnect for configuring separate interconnects for each group of fixed and diverse computational elements |
| US7752419B1 (en) | 2001-03-22 | 2010-07-06 | Qst Holdings, Llc | Method and system for managing hardware resources to implement system functions using an adaptive computing architecture |
| US6836839B2 (en) | 2001-03-22 | 2004-12-28 | Quicksilver Technology, Inc. | Adaptive integrated circuitry with heterogeneous and reconfigurable matrices of diverse and adaptive computational units having fixed, application specific computational elements |
| US7653710B2 (en) | 2002-06-25 | 2010-01-26 | Qst Holdings, Llc. | Hardware task manager |
| US7962716B2 (en) | 2001-03-22 | 2011-06-14 | Qst Holdings, Inc. | Adaptive integrated circuitry with heterogeneous and reconfigurable matrices of diverse and adaptive computational units having fixed, application specific computational elements |
| US20020170010A1 (en) * | 2001-04-26 | 2002-11-14 | Jayashree Saxena | Power reduction in module-based scan testing |
| US6577678B2 (en) | 2001-05-08 | 2003-06-10 | Quicksilver Technology | Method and system for reconfigurable channel coding |
| US20020184291A1 (en) * | 2001-05-31 | 2002-12-05 | Hogenauer Eugene B. | Method and system for scheduling in an adaptable computing engine |
| US7406674B1 (en) | 2001-10-24 | 2008-07-29 | Cypress Semiconductor Corporation | Method and apparatus for generating microcontroller configuration information |
| US8078970B1 (en) | 2001-11-09 | 2011-12-13 | Cypress Semiconductor Corporation | Graphical user interface with user-selectable list-box |
| US8042093B1 (en) | 2001-11-15 | 2011-10-18 | Cypress Semiconductor Corporation | System providing automatic source code generation for personalization and parameterization of user modules |
| US8069405B1 (en) | 2001-11-19 | 2011-11-29 | Cypress Semiconductor Corporation | User interface for efficiently browsing an electronic document using data-driven tabs |
| US7046635B2 (en) | 2001-11-28 | 2006-05-16 | Quicksilver Technology, Inc. | System for authorizing functionality in adaptable hardware devices |
| US6986021B2 (en) | 2001-11-30 | 2006-01-10 | Quick Silver Technology, Inc. | Apparatus, method, system and executable module for configuration and operation of adaptive integrated circuitry having fixed, application specific computational elements |
| US8412915B2 (en) | 2001-11-30 | 2013-04-02 | Altera Corporation | Apparatus, system and method for configuration of adaptive integrated circuitry having heterogeneous computational elements |
| US7215701B2 (en) | 2001-12-12 | 2007-05-08 | Sharad Sambhwani | Low I/O bandwidth method and system for implementing detection and identification of scrambling codes |
| US7403981B2 (en) | 2002-01-04 | 2008-07-22 | Quicksilver Technology, Inc. | Apparatus and method for adaptive multimedia reception and transmission in communication environments |
| US6836864B1 (en) | 2002-03-05 | 2004-12-28 | Xilinx, Inc. | Methods of testing a digital frequency synthesizer in a programmable logic device using a reduced set of multiplier and divider values |
| US8103497B1 (en) | 2002-03-28 | 2012-01-24 | Cypress Semiconductor Corporation | External interface for event architecture |
| US6781408B1 (en) | 2002-04-24 | 2004-08-24 | Altera Corporation | Programmable logic device with routing channels |
| US7142011B1 (en) | 2002-04-24 | 2006-11-28 | Altera Corporation | Programmable logic device with routing channels |
| US7660984B1 (en) | 2003-05-13 | 2010-02-09 | Quicksilver Technology | Method and system for achieving individualized protected space in an operating system |
| US7328414B1 (en) | 2003-05-13 | 2008-02-05 | Qst Holdings, Llc | Method and system for creating and programming an adaptive computing engine |
| US8108656B2 (en) | 2002-08-29 | 2012-01-31 | Qst Holdings, Llc | Task definition for specifying resource requirements |
| US7937591B1 (en) | 2002-10-25 | 2011-05-03 | Qst Holdings, Llc | Method and system for providing a device which can be adapted on an ongoing basis |
| US8276135B2 (en) | 2002-11-07 | 2012-09-25 | Qst Holdings Llc | Profiling of software and circuit designs utilizing data operation analyses |
| US7225301B2 (en) | 2002-11-22 | 2007-05-29 | Quicksilver Technologies | External memory controller node |
| US7299307B1 (en) * | 2002-12-24 | 2007-11-20 | Cypress Semiconductor Corporation | Analog I/O with digital signal processor array |
| US7082592B1 (en) * | 2003-06-16 | 2006-07-25 | Altera Corporation | Method for programming programmable logic device having specialized functional blocks |
| US8296764B2 (en) | 2003-08-14 | 2012-10-23 | Nvidia Corporation | Internal synchronization control for adaptive integrated circuitry |
| US7174432B2 (en) | 2003-08-19 | 2007-02-06 | Nvidia Corporation | Asynchronous, independent and multiple process shared memory system in an adaptive computing architecture |
| US7269617B1 (en) * | 2003-11-12 | 2007-09-11 | Altera Corporation | Hybrid multipliers implemented using DSP circuitry and programmable logic circuitry |
| US7698358B1 (en) | 2003-12-24 | 2010-04-13 | Altera Corporation | Programmable logic device with specialized functional block |
| US7853632B2 (en) * | 2003-12-29 | 2010-12-14 | Xilinx, Inc. | Architectural floorplan for a digital signal processing circuit |
| US7865542B2 (en) * | 2003-12-29 | 2011-01-04 | Xilinx, Inc. | Digital signal processing block having a wide multiplexer |
| US7567997B2 (en) * | 2003-12-29 | 2009-07-28 | Xilinx, Inc. | Applications of cascading DSP slices |
| US7853634B2 (en) * | 2003-12-29 | 2010-12-14 | Xilinx, Inc. | Digital signal processing circuit having a SIMD circuit |
| US7844653B2 (en) * | 2003-12-29 | 2010-11-30 | Xilinx, Inc. | Digital signal processing circuit having a pre-adder circuit |
| US7870182B2 (en) * | 2003-12-29 | 2011-01-11 | Xilinx Inc. | Digital signal processing circuit having an adder circuit with carry-outs |
| US7467175B2 (en) * | 2003-12-29 | 2008-12-16 | Xilinx, Inc. | Programmable logic device with pipelined DSP slices |
| US7467177B2 (en) * | 2003-12-29 | 2008-12-16 | Xilinx, Inc. | Mathematical circuit with dynamic rounding |
| US7480690B2 (en) * | 2003-12-29 | 2009-01-20 | Xilinx, Inc. | Arithmetic circuit with multiplexed addend inputs |
| US7840627B2 (en) * | 2003-12-29 | 2010-11-23 | Xilinx, Inc. | Digital signal processing circuit having input register blocks |
| US7882165B2 (en) * | 2003-12-29 | 2011-02-01 | Xilinx, Inc. | Digital signal processing element having an arithmetic logic unit |
| US7472155B2 (en) * | 2003-12-29 | 2008-12-30 | Xilinx, Inc. | Programmable logic device with cascading DSP slices |
| WO2005066832A2 (en) * | 2003-12-29 | 2005-07-21 | Xilinx, Inc. | Integrated circuit with cascading dsp slices |
| US7840630B2 (en) | 2003-12-29 | 2010-11-23 | Xilinx, Inc. | Arithmetic logic unit circuit |
| US7860915B2 (en) * | 2003-12-29 | 2010-12-28 | Xilinx, Inc. | Digital signal processing circuit having a pattern circuit for determining termination conditions |
| US7849119B2 (en) * | 2003-12-29 | 2010-12-07 | Xilinx, Inc. | Digital signal processing circuit having a pattern detector circuit |
| US8495122B2 (en) * | 2003-12-29 | 2013-07-23 | Xilinx, Inc. | Programmable device with dynamic DSP architecture |
| US7853636B2 (en) * | 2003-12-29 | 2010-12-14 | Xilinx, Inc. | Digital signal processing circuit having a pattern detector circuit for convergent rounding |
| US7296170B1 (en) * | 2004-01-23 | 2007-11-13 | Zilog, Inc. | Clock controller with clock source fail-safe logic |
| JP4502662B2 (ja) * | 2004-02-20 | 2010-07-14 | アルテラ コーポレイション | 乗算器−累算器ブロックモード分割 |
| US7587443B1 (en) * | 2004-03-23 | 2009-09-08 | Altera Corporation | Digital signal processor with efficient multi-modal multiplier |
| US7506017B1 (en) | 2004-05-25 | 2009-03-17 | Altera Corporation | Verifiable multimode multipliers |
| US7332976B1 (en) | 2005-02-04 | 2008-02-19 | Cypress Semiconductor Corporation | Poly-phase frequency synthesis oscillator |
| US7400183B1 (en) | 2005-05-05 | 2008-07-15 | Cypress Semiconductor Corporation | Voltage controlled oscillator delay cell and method |
| US7375552B1 (en) | 2005-06-14 | 2008-05-20 | Xilinx, Inc. | Programmable logic block with dedicated and selectable lookup table outputs coupled to general interconnect structure |
| US7274214B1 (en) | 2005-06-14 | 2007-09-25 | Xilinx, Inc. | Efficient tile layout for a programmable logic device |
| US7256612B1 (en) | 2005-06-14 | 2007-08-14 | Xilinx, Inc. | Programmable logic block providing carry chain with programmable initialization values |
| US7265576B1 (en) | 2005-06-14 | 2007-09-04 | Xilinx, Inc. | Programmable lookup table with dual input and output terminals in RAM mode |
| US7268587B1 (en) | 2005-06-14 | 2007-09-11 | Xilinx, Inc. | Programmable logic block with carry chains providing lookahead functions of different lengths |
| US7276934B1 (en) | 2005-06-14 | 2007-10-02 | Xilinx, Inc. | Integrated circuit with programmable routing structure including diagonal interconnect lines |
| US7253658B1 (en) | 2005-06-14 | 2007-08-07 | Xilinx, Inc. | Integrated circuit providing direct access to multi-directional interconnect lines in a general interconnect structure |
| US7804719B1 (en) | 2005-06-14 | 2010-09-28 | Xilinx, Inc. | Programmable logic block having reduced output delay during RAM write processes when programmed to function in RAM mode |
| US7221186B1 (en) * | 2005-06-14 | 2007-05-22 | Xilinx, Inc. | Efficient tile layout for a programmable logic device |
| US7230451B1 (en) | 2005-08-22 | 2007-06-12 | Altera Corporation | Programmable logic device with routing channels |
| US7590676B1 (en) | 2005-09-27 | 2009-09-15 | Altera Corporation | Programmable logic device with specialized multiplier blocks |
| US8620980B1 (en) | 2005-09-27 | 2013-12-31 | Altera Corporation | Programmable device with specialized multiplier blocks |
| DE102005048525A1 (de) * | 2005-10-07 | 2007-04-12 | Micronas Gmbh | Schaltungsarchitektur für eine integrierte Schaltung |
| US8085067B1 (en) | 2005-12-21 | 2011-12-27 | Cypress Semiconductor Corporation | Differential-to-single ended signal converter circuit and method |
| US8266198B2 (en) * | 2006-02-09 | 2012-09-11 | Altera Corporation | Specialized processing block for programmable logic device |
| US8266199B2 (en) * | 2006-02-09 | 2012-09-11 | Altera Corporation | Specialized processing block for programmable logic device |
| US7368942B1 (en) | 2006-02-09 | 2008-05-06 | Altera Corporation | Dedicated resource interconnects |
| US8041759B1 (en) | 2006-02-09 | 2011-10-18 | Altera Corporation | Specialized processing block for programmable logic device |
| US8301681B1 (en) | 2006-02-09 | 2012-10-30 | Altera Corporation | Specialized processing block for programmable logic device |
| US8067948B2 (en) | 2006-03-27 | 2011-11-29 | Cypress Semiconductor Corporation | Input/output multiplexer bus |
| US7836117B1 (en) | 2006-04-07 | 2010-11-16 | Altera Corporation | Specialized processing block for programmable logic device |
| US7822799B1 (en) | 2006-06-26 | 2010-10-26 | Altera Corporation | Adder-rounder circuitry for specialized processing block in programmable logic device |
| US8386550B1 (en) * | 2006-09-20 | 2013-02-26 | Altera Corporation | Method for configuring a finite impulse response filter in a programmable logic device |
| US8386553B1 (en) | 2006-12-05 | 2013-02-26 | Altera Corporation | Large multiplier for programmable logic device |
| US7930336B2 (en) * | 2006-12-05 | 2011-04-19 | Altera Corporation | Large multiplier for programmable logic device |
| US7814137B1 (en) | 2007-01-09 | 2010-10-12 | Altera Corporation | Combined interpolation and decimation filter for programmable logic device |
| US7865541B1 (en) | 2007-01-22 | 2011-01-04 | Altera Corporation | Configuring floating point operations in a programmable logic device |
| US8650231B1 (en) | 2007-01-22 | 2014-02-11 | Altera Corporation | Configuring floating point operations in a programmable device |
| US8645450B1 (en) | 2007-03-02 | 2014-02-04 | Altera Corporation | Multiplier-accumulator circuitry and methods |
| US7757198B1 (en) | 2007-04-10 | 2010-07-13 | Lattice Semiconductor Corporation | Scan chain systems and methods for programmable logic devices |
| US8092083B2 (en) * | 2007-04-17 | 2012-01-10 | Cypress Semiconductor Corporation | Temperature sensor with digital bandgap |
| US8040266B2 (en) | 2007-04-17 | 2011-10-18 | Cypress Semiconductor Corporation | Programmable sigma-delta analog-to-digital converter |
| US8026739B2 (en) | 2007-04-17 | 2011-09-27 | Cypress Semiconductor Corporation | System level interconnect with programmable switching |
| US8130025B2 (en) | 2007-04-17 | 2012-03-06 | Cypress Semiconductor Corporation | Numerical band gap |
| US9720805B1 (en) | 2007-04-25 | 2017-08-01 | Cypress Semiconductor Corporation | System and method for controlling a target device |
| US8266575B1 (en) | 2007-04-25 | 2012-09-11 | Cypress Semiconductor Corporation | Systems and methods for dynamically reconfiguring a programmable system on a chip |
| US8065653B1 (en) | 2007-04-25 | 2011-11-22 | Cypress Semiconductor Corporation | Configuration of programmable IC design elements |
| JP5196905B2 (ja) * | 2007-08-03 | 2013-05-15 | 三菱電機株式会社 | 動的再構成可能演算装置および半導体装置 |
| US7949699B1 (en) | 2007-08-30 | 2011-05-24 | Altera Corporation | Implementation of decimation filter in integrated circuit device using ram-based data storage |
| US8049569B1 (en) | 2007-09-05 | 2011-11-01 | Cypress Semiconductor Corporation | Circuit and method for improving the accuracy of a crystal-less oscillator having dual-frequency modes |
| JP2009075676A (ja) * | 2007-09-18 | 2009-04-09 | Nec Electronics Corp | マイクロプロセッサ |
| US8959137B1 (en) | 2008-02-20 | 2015-02-17 | Altera Corporation | Implementing large multipliers in a programmable integrated circuit device |
| US8244789B1 (en) | 2008-03-14 | 2012-08-14 | Altera Corporation | Normalization of floating point operations in a programmable integrated circuit device |
| KR100947084B1 (ko) | 2008-04-28 | 2010-03-10 | 엘아이지넥스원 주식회사 | 유한 임펄스 응답 필터 및 이를 이용한 신호 처리 방법 |
| US8626815B1 (en) | 2008-07-14 | 2014-01-07 | Altera Corporation | Configuring a programmable integrated circuit device to perform matrix multiplication |
| US8239442B2 (en) * | 2008-08-08 | 2012-08-07 | Analog Devices, Inc. | Computing module for efficient FFT and FIR hardware accelerator |
| US8255448B1 (en) | 2008-10-02 | 2012-08-28 | Altera Corporation | Implementing division in a programmable integrated circuit device |
| US8307023B1 (en) | 2008-10-10 | 2012-11-06 | Altera Corporation | DSP block for implementing large multiplier on a programmable integrated circuit device |
| US8479133B2 (en) * | 2009-01-27 | 2013-07-02 | Xilinx, Inc. | Method of and circuit for implementing a filter in an integrated circuit |
| US8543635B2 (en) * | 2009-01-27 | 2013-09-24 | Xilinx, Inc. | Digital signal processing block with preadder stage |
| US8645449B1 (en) | 2009-03-03 | 2014-02-04 | Altera Corporation | Combined floating point adder and subtractor |
| US8805916B2 (en) * | 2009-03-03 | 2014-08-12 | Altera Corporation | Digital signal processing circuitry with redundancy and bidirectional data paths |
| US8468192B1 (en) | 2009-03-03 | 2013-06-18 | Altera Corporation | Implementing multipliers in a programmable integrated circuit device |
| US8706790B1 (en) | 2009-03-03 | 2014-04-22 | Altera Corporation | Implementing mixed-precision floating-point operations in a programmable integrated circuit device |
| US8886696B1 (en) | 2009-03-03 | 2014-11-11 | Altera Corporation | Digital signal processing circuitry with redundancy and ability to support larger multipliers |
| US8549055B2 (en) * | 2009-03-03 | 2013-10-01 | Altera Corporation | Modular digital signal processing circuitry with optionally usable, dedicated connections between modules of the circuitry |
| US8090114B2 (en) * | 2009-04-28 | 2012-01-03 | Bose Corporation | Convertible filter |
| US8073151B2 (en) * | 2009-04-28 | 2011-12-06 | Bose Corporation | Dynamically configurable ANR filter block topology |
| US8165313B2 (en) * | 2009-04-28 | 2012-04-24 | Bose Corporation | ANR settings triple-buffering |
| US8184822B2 (en) * | 2009-04-28 | 2012-05-22 | Bose Corporation | ANR signal processing topology |
| US8073150B2 (en) * | 2009-04-28 | 2011-12-06 | Bose Corporation | Dynamically configurable ANR signal processing topology |
| US8650236B1 (en) | 2009-08-04 | 2014-02-11 | Altera Corporation | High-rate interpolation or decimation filter in integrated circuit device |
| US8412756B1 (en) | 2009-09-11 | 2013-04-02 | Altera Corporation | Multi-operand floating point operations in a programmable integrated circuit device |
| US8396914B1 (en) | 2009-09-11 | 2013-03-12 | Altera Corporation | Matrix decomposition in an integrated circuit device |
| WO2011044398A2 (en) | 2009-10-07 | 2011-04-14 | Qsigma, Inc. | Computer for amdahl-compliant algorithms like matrix inversion |
| JP5990466B2 (ja) | 2010-01-21 | 2016-09-14 | スビラル・インコーポレーテッド | ストリームに基づく演算を実装するための汎用複数コアシステムのための方法および装置 |
| US8539016B1 (en) | 2010-02-09 | 2013-09-17 | Altera Corporation | QR decomposition in an integrated circuit device |
| US7948267B1 (en) | 2010-02-09 | 2011-05-24 | Altera Corporation | Efficient rounding circuits and methods in configurable integrated circuit devices |
| US8601044B2 (en) * | 2010-03-02 | 2013-12-03 | Altera Corporation | Discrete Fourier Transform in an integrated circuit device |
| US8458243B1 (en) | 2010-03-03 | 2013-06-04 | Altera Corporation | Digital signal processing circuit blocks with support for systolic finite-impulse-response digital filtering |
| US8484265B1 (en) | 2010-03-04 | 2013-07-09 | Altera Corporation | Angular range reduction in an integrated circuit device |
| US8510354B1 (en) | 2010-03-12 | 2013-08-13 | Altera Corporation | Calculation of trigonometric functions in an integrated circuit device |
| US8539014B2 (en) * | 2010-03-25 | 2013-09-17 | Altera Corporation | Solving linear matrices in an integrated circuit device |
| US8589463B2 (en) | 2010-06-25 | 2013-11-19 | Altera Corporation | Calculation of trigonometric functions in an integrated circuit device |
| US8862650B2 (en) | 2010-06-25 | 2014-10-14 | Altera Corporation | Calculation of trigonometric functions in an integrated circuit device |
| US8577951B1 (en) | 2010-08-19 | 2013-11-05 | Altera Corporation | Matrix operations in an integrated circuit device |
| US8645451B2 (en) | 2011-03-10 | 2014-02-04 | Altera Corporation | Double-clocked specialized processing block in an integrated circuit device |
| US9600278B1 (en) | 2011-05-09 | 2017-03-21 | Altera Corporation | Programmable device using fixed and configurable logic to implement recursive trees |
| US9558131B1 (en) * | 2011-06-20 | 2017-01-31 | Altera Corporation | Integrated circuit with bonding circuits for bonding memory controllers |
| US8812576B1 (en) | 2011-09-12 | 2014-08-19 | Altera Corporation | QR decomposition in an integrated circuit device |
| US8949298B1 (en) | 2011-09-16 | 2015-02-03 | Altera Corporation | Computing floating-point polynomials in an integrated circuit device |
| US9053045B1 (en) | 2011-09-16 | 2015-06-09 | Altera Corporation | Computing floating-point polynomials in an integrated circuit device |
| US8762443B1 (en) | 2011-11-15 | 2014-06-24 | Altera Corporation | Matrix operations in an integrated circuit device |
| JP5870644B2 (ja) | 2011-11-22 | 2016-03-01 | ブラザー工業株式会社 | 画像形成装置 |
| US8543634B1 (en) | 2012-03-30 | 2013-09-24 | Altera Corporation | Specialized processing block for programmable integrated circuit device |
| US9098332B1 (en) | 2012-06-01 | 2015-08-04 | Altera Corporation | Specialized processing block with fixed- and floating-point structures |
| US8996600B1 (en) | 2012-08-03 | 2015-03-31 | Altera Corporation | Specialized processing block for implementing floating-point multiplier with subnormal operation support |
| US9553590B1 (en) | 2012-10-29 | 2017-01-24 | Altera Corporation | Configuring programmable integrated circuit device resources as processing elements |
| US9207909B1 (en) | 2012-11-26 | 2015-12-08 | Altera Corporation | Polynomial calculations optimized for programmable integrated circuit device structures |
| US9189200B1 (en) | 2013-03-14 | 2015-11-17 | Altera Corporation | Multiple-precision processing block in a programmable integrated circuit device |
| US9348795B1 (en) | 2013-07-03 | 2016-05-24 | Altera Corporation | Programmable device using fixed and configurable logic to implement floating-point rounding |
| US9379687B1 (en) | 2014-01-14 | 2016-06-28 | Altera Corporation | Pipelined systolic finite impulse response filter |
| WO2016090596A1 (zh) * | 2014-12-11 | 2016-06-16 | 京微雅格（北京）科技有限公司 | 可跳过的一比特全加器和fpga器件 |
| US10452392B1 (en) | 2015-01-20 | 2019-10-22 | Altera Corporation | Configuring programmable integrated circuit device resources as processors |
| US9684488B2 (en) | 2015-03-26 | 2017-06-20 | Altera Corporation | Combined adder and pre-adder for high-radix multiplier circuit |
| US10110233B2 (en) | 2016-06-23 | 2018-10-23 | Altera Corporation | Methods for specifying processor architectures for programmable integrated circuits |
| US10942706B2 (en) | 2017-05-05 | 2021-03-09 | Intel Corporation | Implementation of floating-point trigonometric functions in an integrated circuit device |
| US10909292B1 (en) * | 2019-02-14 | 2021-02-02 | Xilinx, Inc. | Implementing circuit designs on multi-die programmable devices |
| KR102671079B1 (ko) * | 2019-10-30 | 2024-05-30 | 에스케이하이닉스 주식회사 | Aim 장치 및 aim 장치의 테스트 방법 |
Family Cites Families (83)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3473160A (en) | 1966-10-10 | 1969-10-14 | Stanford Research Inst | Electronically controlled microelectronic cellular logic array |
| JPH0650829B2 (ja) * | 1986-09-16 | 1994-06-29 | 日本電気株式会社 | エコ−キヤンセラ方式モデム |
| JPS63182585A (ja) * | 1987-01-26 | 1988-07-27 | Toshiba Corp | テスト容易化機能を備えた論理回路 |
| US4839847A (en) | 1987-04-14 | 1989-06-13 | Harris Corp. | N-clock, n-bit-serial multiplier |
| US4982354A (en) | 1987-05-28 | 1991-01-01 | Mitsubishi Denki Kabushiki Kaisha | Digital finite impulse response filter and method |
| FR2621144B1 (fr) | 1987-09-25 | 1989-12-29 | Labo Electronique Physique | Multiplieur pipeline serie |
| US4871930A (en) | 1988-05-05 | 1989-10-03 | Altera Corporation | Programmable logic device with array blocks connected via programmable interconnect |
| FR2633467B1 (fr) | 1988-06-24 | 1990-08-24 | Thomson Csf | Multiplicateur de frequence a rang de multiplication programmable |
| US4912345A (en) | 1988-12-29 | 1990-03-27 | Sgs-Thomson Microelectronics, Inc. | Programmable summing functions for programmable logic devices |
| US5255203A (en) | 1989-08-15 | 1993-10-19 | Advanced Micro Devices, Inc. | Interconnect structure for programmable logic device |
| US5128559A (en) | 1989-09-29 | 1992-07-07 | Sgs-Thomson Microelectronics, Inc. | Logic block for programmable logic devices |
| US5122685A (en) | 1991-03-06 | 1992-06-16 | Quicklogic Corporation | Programmable application specific integrated circuit and logic cell therefor |
| JPH04278721A (ja) * | 1991-03-07 | 1992-10-05 | Kawasaki Steel Corp | メガセル版プログラマブルロジックデバイス |
| US5371422A (en) | 1991-09-03 | 1994-12-06 | Altera Corporation | Programmable logic device having multiplexers and demultiplexers randomly connected to global conductors for interconnections between logic elements |
| GB9202613D0 (en) | 1992-02-07 | 1992-03-25 | Questech Ltd | Improvements in and relating to digital filters |
| US5636150A (en) * | 1992-08-06 | 1997-06-03 | Sharp Kabushiki Kaisha | Data driven type digital filter unit and data driven type information processor including the same |
| JPH06104697A (ja) * | 1992-09-21 | 1994-04-15 | Kawasaki Steel Corp | プログラマブルデジタルフィルタ |
| US5498975A (en) | 1992-11-19 | 1996-03-12 | Altera Corporation | Implementation of redundancy on a programmable logic device |
| US5483178A (en) | 1993-03-29 | 1996-01-09 | Altera Corporation | Programmable logic device with logic block outputs coupled to adjacent logic block output multiplexers |
| US5381357A (en) | 1993-05-28 | 1995-01-10 | Grumman Corporation | Complex adaptive fir filter |
| JPH07135447A (ja) | 1993-11-11 | 1995-05-23 | Sony Corp | ディジタル処理装置 |
| US5563819A (en) | 1994-03-31 | 1996-10-08 | Cirrus Logic, Inc. | Fast high precision discrete-time analog finite impulse response filter |
| US5689195A (en) | 1995-05-17 | 1997-11-18 | Altera Corporation | Programmable logic array integrated circuit devices |
| US5696708A (en) | 1995-03-30 | 1997-12-09 | Crystal Semiconductor | Digital filter with decimated frequency response |
| US5646545A (en) | 1995-08-18 | 1997-07-08 | Xilinx, Inc. | Time multiplexed programmable logic device |
| US5761483A (en) | 1995-08-18 | 1998-06-02 | Xilinx, Inc. | Optimizing and operating a time multiplexed programmable logic device |
| US5721696A (en) | 1995-08-28 | 1998-02-24 | Motorola Inc. | Method and system for performing an FIR filtering operation |
| US5754459A (en) | 1996-02-08 | 1998-05-19 | Xilinx, Inc. | Multiplier circuit design for a programmable logic device |
| US5777912A (en) | 1996-03-28 | 1998-07-07 | Crystal Semiconductor Corporation | Linear phase finite impulse response filter with pre-addition |
| US6154049A (en) * | 1998-03-27 | 2000-11-28 | Xilinx, Inc. | Multiplier fabric for use in field programmable gate arrays |
| US5825201A (en) | 1996-06-21 | 1998-10-20 | Quicklogic Corporation | Programming architecture for a programmable integrated circuit employing antifuses |
| US5880981A (en) * | 1996-08-12 | 1999-03-09 | Hitachi America, Ltd. | Method and apparatus for reducing the power consumption in a programmable digital signal processor |
| GB2317468B (en) | 1996-09-23 | 2001-01-24 | Advanced Risc Mach Ltd | Digital signal processing integrated circuit architecture |
| US5805477A (en) * | 1996-09-26 | 1998-09-08 | Hewlett-Packard Company | Arithmetic cell for field programmable devices |
| US5825202A (en) | 1996-09-26 | 1998-10-20 | Xilinx, Inc. | Integrated circuit with field programmable and application specific logic areas |
| US5812562A (en) * | 1996-11-15 | 1998-09-22 | Samsung Electronics Company, Ltd. | Low cost emulation scheme implemented via clock control using JTAG controller in a scan environment |
| US5982195A (en) * | 1997-02-20 | 1999-11-09 | Altera Corporation | Programmable logic device architectures |
| US5931898A (en) | 1997-02-25 | 1999-08-03 | Lucent Technologies Inc | Finite impulse response filter |
| US5874834A (en) | 1997-03-04 | 1999-02-23 | Xilinx, Inc. | Field programmable gate array with distributed gate-array functionality |
| US5991898A (en) * | 1997-03-10 | 1999-11-23 | Mentor Graphics Corporation | Arithmetic built-in self test of multiple scan-based integrated circuits |
| US6014684A (en) * | 1997-03-24 | 2000-01-11 | Intel Corporation | Method and apparatus for performing N bit by 2*N-1 bit signed multiplication |
| US5910908A (en) * | 1997-09-16 | 1999-06-08 | Tektronix, Inc. | Fir filter for programmable decimation |
| JP3479438B2 (ja) * | 1997-09-18 | 2003-12-15 | 株式会社東芝 | 乗算回路 |
| US6069487A (en) | 1997-10-14 | 2000-05-30 | Altera Corporation | Programmable logic device circuitry for improving multiplier speed and/or efficiency |
| US6157210A (en) | 1997-10-16 | 2000-12-05 | Altera Corporation | Programmable logic device with circuitry for observing programmable logic circuit signals and for preloading programmable logic circuits |
| JP3291461B2 (ja) * | 1998-01-30 | 2002-06-10 | 三洋電機株式会社 | デジタルフィルタ |
| US6097988A (en) | 1998-02-10 | 2000-08-01 | Advanced Micro Devices, Inc. | Logic system and method employing multiple configurable logic blocks and capable of implementing a state machine using a minimum amount of configurable logic |
| US6167415A (en) | 1998-02-10 | 2000-12-26 | Lucent Technologies, Inc. | Recursive digital filter with reset |
| US6175849B1 (en) | 1998-02-10 | 2001-01-16 | Lucent Technologies, Inc. | System for digital filtering in a fixed number of clock cycles |
| US6367003B1 (en) | 1998-03-04 | 2002-04-02 | Micron Technology, Inc. | Digital signal processor having enhanced utilization of multiply accumulate (MAC) stage and method |
| JP3611714B2 (ja) * | 1998-04-08 | 2005-01-19 | 株式会社ルネサステクノロジ | プロセッサ |
| US5968196A (en) | 1998-04-21 | 1999-10-19 | Atmel Corporation | Configuration control in a programmable logic device using non-volatile elements |
| US6066960A (en) | 1998-05-21 | 2000-05-23 | Altera Corporation | Programmable logic device having combinational logic at inputs to logic elements within logic array blocks |
| US6314551B1 (en) | 1998-06-22 | 2001-11-06 | Morgan Stanley & Co. Incorporated | System processing unit extended with programmable logic for plurality of functions |
| US6163788A (en) | 1998-06-25 | 2000-12-19 | Industrial Technology Research Institute | Programmable finite impulse response processor with scalable dynamic data range |
| US6321246B1 (en) | 1998-09-16 | 2001-11-20 | Cirrus Logic, Inc. | Linear phase FIR sinc filter with multiplexing |
| US6091261A (en) | 1998-11-12 | 2000-07-18 | Sun Microsystems, Inc. | Apparatus and method for programmable delays using a boundary-scan chain |
| US6215326B1 (en) | 1998-11-18 | 2001-04-10 | Altera Corporation | Programmable logic device architecture with super-regions having logic regions and a memory region |
| US6591283B1 (en) * | 1998-12-24 | 2003-07-08 | Stmicroelectronics N.V. | Efficient interpolator for high speed timing recovery |
| US6243729B1 (en) | 1998-12-31 | 2001-06-05 | Texas Instruments Incorporated | Digital finite-impulse-response (FIR) filter with a modified architecture based on high order Radix-N numbering |
| US6107821A (en) | 1999-02-08 | 2000-08-22 | Xilinx, Inc. | On-chip logic analysis and method for using the same |
| US6323680B1 (en) | 1999-03-04 | 2001-11-27 | Altera Corporation | Programmable logic device configured to accommodate multiplication |
| JP2002538562A (ja) | 1999-03-04 | 2002-11-12 | アルテラ・コーポレーション | 桁上げ選択加算付プログラマブルロジックデバイス |
| US6407576B1 (en) | 1999-03-04 | 2002-06-18 | Altera Corporation | Interconnection and input/output resources for programmable logic integrated circuit devices |
| US6480980B2 (en) * | 1999-03-10 | 2002-11-12 | Nec Electronics, Inc. | Combinational test pattern generation method and apparatus |
| DE60028379T2 (de) | 1999-03-30 | 2007-03-08 | Siemens Energy & Automation, Inc. | Speicherprogrammierbare steuerung |
| US6246258B1 (en) | 1999-06-21 | 2001-06-12 | Xilinx, Inc. | Realizing analog-to-digital converter on a digital programmable integrated circuit |
| US6438570B1 (en) * | 1999-07-21 | 2002-08-20 | Xilinx, Inc. | FPGA implemented bit-serial multiplier and infinite impulse response |
| US6542000B1 (en) | 1999-07-30 | 2003-04-01 | Iowa State University Research Foundation, Inc. | Nonvolatile programmable logic devices |
| WO2001013562A2 (en) * | 1999-08-13 | 2001-02-22 | Comsat Corporation | A high speed burst-mode digital demodulator architecture |
| US6600788B1 (en) | 1999-09-10 | 2003-07-29 | Xilinx, Inc. | Narrow-band filter including sigma-delta modulator implemented in a programmable logic device |
| US6574762B1 (en) * | 2000-03-31 | 2003-06-03 | Lsi Logic Corporation | Use of a scan chain for configuration of BIST unit operation |
| US6407694B1 (en) * | 2000-06-14 | 2002-06-18 | Raytheon Company | General purpose filter |
| US6538470B1 (en) | 2000-09-18 | 2003-03-25 | Altera Corporation | Devices and methods with programmable logic and digital signal processing regions |
| US6628140B2 (en) | 2000-09-18 | 2003-09-30 | Altera Corporation | Programmable logic devices with function-specific blocks |
| JP2004512716A (ja) | 2000-10-02 | 2004-04-22 | アルテラ・コーポレイション | 専用プロセッサ装置を含むプログラマブルロジック集積回路装置 |
| EP2031518A2 (en) | 2000-10-26 | 2009-03-04 | Cypress Semiconductor Corporation | Circuit |
| US6483343B1 (en) | 2000-12-29 | 2002-11-19 | Quicklogic Corporation | Configurable computational unit embedded in a programmable device |
| US6700581B2 (en) * | 2002-03-01 | 2004-03-02 | 3D Labs Inc., Ltd. | In-circuit test using scan chains |
| US7464310B2 (en) * | 2002-09-30 | 2008-12-09 | Broadcom Corporation | Programmable state machine of an integrated circuit |
| US7103814B2 (en) * | 2002-10-25 | 2006-09-05 | International Business Machines Corporation | Testing logic and embedded memory in parallel |
| US7975197B2 (en) * | 2003-03-31 | 2011-07-05 | Lsi Corporation | On-chip scan clock generator for ASIC testing |
| US7567997B2 (en) * | 2003-12-29 | 2009-07-28 | Xilinx, Inc. | Applications of cascading DSP slices |
-
2001
- 2001-09-18 US US09/955,647 patent/US6556044B2/en not_active Expired - Lifetime
-
2002
- 2002-09-11 EP EP02256303A patent/EP1294094B1/en not_active Expired - Fee Related
- 2002-09-11 EP EP06009234A patent/EP1693961B1/en not_active Expired - Fee Related
- 2002-09-18 JP JP2002272353A patent/JP4377573B2/ja not_active Expired - Fee Related
-
2003
- 2003-02-26 US US10/377,962 patent/US6693455B2/en not_active Expired - Lifetime
- 2003-12-19 US US10/742,746 patent/US7142010B2/en not_active Expired - Lifetime
-
2005
- 2005-12-28 US US11/319,846 patent/US7216139B2/en not_active Expired - Lifetime
-
2006
- 2006-05-09 JP JP2006130820A patent/JP4291829B2/ja not_active Expired - Fee Related
-
2007
- 2007-03-12 JP JP2007062692A patent/JP2007215211A/ja not_active Ceased
Also Published As
| Publication number | Publication date |
|---|---|
| EP1294094A3 (en) | 2003-07-09 |
| US20060103419A1 (en) | 2006-05-18 |
| US20050038844A1 (en) | 2005-02-17 |
| US7216139B2 (en) | 2007-05-08 |
| JP2007215211A (ja) | 2007-08-23 |
| EP1693961B1 (en) | 2012-11-28 |
| US20030052713A1 (en) | 2003-03-20 |
| EP1294094A2 (en) | 2003-03-19 |
| EP1294094B1 (en) | 2011-10-19 |
| US7142010B2 (en) | 2006-11-28 |
| JP2003209467A (ja) | 2003-07-25 |
| JP2006238487A (ja) | 2006-09-07 |
| JP4377573B2 (ja) | 2009-12-02 |
| US6693455B2 (en) | 2004-02-17 |
| US6556044B2 (en) | 2003-04-29 |
| US20030128049A1 (en) | 2003-07-10 |
| EP1693961A1 (en) | 2006-08-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4291829B2 (ja) | マルチプライヤを含んだプログラマブルロジックデバイスならびにそのリソース使用を低減するための構成 | |
| US4694416A (en) | VLSI programmable digital signal processor | |
| US10037192B2 (en) | Methods and apparatus for performing product series operations in multiplier accumulator blocks | |
| US9613232B1 (en) | Digital signal processing blocks with embedded arithmetic circuits | |
| US7109753B1 (en) | Programmable logic device with routing channels | |
| JP5406331B2 (ja) | プログラマブルロジックデバイスのための特殊処理ブロック | |
| US6538470B1 (en) | Devices and methods with programmable logic and digital signal processing regions | |
| KR101333477B1 (ko) | 프리애더 스테이지를 구비한 디지털 신호 처리 블록 | |
| US8543635B2 (en) | Digital signal processing block with preadder stage | |
| US7836117B1 (en) | Specialized processing block for programmable logic device | |
| JP5956820B2 (ja) | 埋込み浮動小数点構造を有するｄｓｐブロック | |
| US20120098568A1 (en) | Method and apparatus for performing an operation with a plurality of sub-operations in a configurable ic | |
| JPS62284510A (ja) | 移動係数を用いた縦続接続可能なデジタルフイルタプロセツサ | |
| JP2005207803A (ja) | デジタルフィルタのテスト装置及びデジタルフィルタのテスト方法 | |
| JPWO2006054365A1 (ja) | マルチプレクサ回路 | |
| US7447727B2 (en) | Recursive carry-select topology in incrementer designs | |
| US5650952A (en) | Circuit arrangement for forming the sum of products | |
| KR100337716B1 (ko) | 곱의합을형성하는회로 | |
| EP0535395B1 (en) | Partial multiplier selector for multiplication circuit | |
| JP2009089134A (ja) | Ｐｌｄ、及びｐｌｄの制御方法 | |
| JP2010086041A (ja) | 乗算方法、処理装置および演算器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090324 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090403 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4291829 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120410 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130410 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140410 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |