JP4291197B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP4291197B2
JP4291197B2 JP2004111926A JP2004111926A JP4291197B2 JP 4291197 B2 JP4291197 B2 JP 4291197B2 JP 2004111926 A JP2004111926 A JP 2004111926A JP 2004111926 A JP2004111926 A JP 2004111926A JP 4291197 B2 JP4291197 B2 JP 4291197B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor device
contact
indium
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004111926A
Other languages
English (en)
Other versions
JP2005302757A (ja
Inventor
重臣 道又
亮 永井
悟 山田
吉孝 中村
良一 中邑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Priority to JP2004111926A priority Critical patent/JP4291197B2/ja
Priority to DE102005015789A priority patent/DE102005015789A1/de
Priority to CNB2005100648369A priority patent/CN100483629C/zh
Priority to TW094110860A priority patent/TWI251260B/zh
Priority to KR1020050028739A priority patent/KR100725437B1/ko
Priority to US11/099,511 priority patent/US7414291B2/en
Publication of JP2005302757A publication Critical patent/JP2005302757A/ja
Application granted granted Critical
Publication of JP4291197B2 publication Critical patent/JP4291197B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B31/00—Machines or devices designed for polishing or abrading surfaces on work by means of tumbling apparatus or other apparatus in which the work and/or the abrasive material is loose; Accessories therefor
    • B24B31/02—Machines or devices designed for polishing or abrading surfaces on work by means of tumbling apparatus or other apparatus in which the work and/or the abrasive material is loose; Accessories therefor involving rotary barrels
    • B24B31/023—Machines or devices designed for polishing or abrading surfaces on work by means of tumbling apparatus or other apparatus in which the work and/or the abrasive material is loose; Accessories therefor involving rotary barrels with tiltable axis
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B31/00—Machines or devices designed for polishing or abrading surfaces on work by means of tumbling apparatus or other apparatus in which the work and/or the abrasive material is loose; Accessories therefor
    • B24B31/12—Accessories; Protective equipment or safety devices; Installations for exhaustion of dust or for sound absorption specially adapted for machines covered by group B24B31/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/743—Making of internal connections, substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、半導体装置及びその製造方法に関し、更に詳細には、高融点金属から成るバリアメタル層を有するコンタクトプラグを備える半導体装置に、特に好適に適用される半導体装置、及び、その製造方法に関する。
半導体装置では、一般的にシリコン基板と上部配線層とは、バリアメタル層を有するコンタクトプラグを用いて接続される。従来の半導体装置の製造方法を、図７（ａ）〜（ｃ）、図８（ｄ）〜（ｆ）を参照して説明する。
先ず、図７（ａ）に示すように、シリコン基板１１の主表面の所定領域にドーズ量が3×1015/cm2のホウ素を注入し、ｐ型高濃度拡散層（ｐ+拡散層）１４を形成する。次いで、図７（ｂ）に示すように、ｐ+拡散層１４が形成されたシリコン基板１１上に、酸化シリコン（ＳｉＯ2）から成る絶縁膜１５を成膜する。引き続き、絶縁膜１５を貫通するコンタクト孔１７を形成する。
次に、図７（ｃ）に示すように、加速エネルギーが5keVでドーズ量が3×1015/cm2のホウ素を注入し、コンタクト孔１７の底面近傍にｐ型不純物添加層２７を形成する。
次に、図８（ｄ）に示すように、コンタクト孔１７内及び絶縁膜１５上に、チタンから成り、膜厚が10nm程度のコンタクトメタル層１８を成膜する。次いで、窒素ガス雰囲気中で、基板温度を700℃程度に保持し、１分程度の熱処理を行う。これによって、シリコン基板１１とコンタクトメタル層１８との界面に、図示しないチタンシリサイド層を形成する。
次に、図８（ｅ）に示すように、窒化チタン（ＴｉＮ）から成り、膜厚が10nm程度のバリアメタル層１９を成膜する。次いで、コンタクト孔１７内を埋め込んで、バリアメタル層１９上にタングステン層２０を成膜する。引き続き、ＣＭＰにより、絶縁膜１５上のタングステン層２０、バリアメタル層１９、及びコンタクトメタル層１８を除去することによって、コンタクト孔１７内に形成されたコンタクトプラグ２１を得る。引き続き、公知の方法を用いて絶縁膜１５上に上部配線層１６を形成することによって、図８（ｆ）に示す半導体装置２００を製造する。
上記製造方法で、ホウ素をドーパントとするｐ+拡散層１４中にｐ型不純物添加層２７を更に形成するのは、コンタクトメタル層１８の成膜に後続する、基板温度が700℃程度の熱処理の際に、ｐ+拡散層１４中のホウ素がコンタクトメタル層１８中に拡散し、ｐ+拡散層１４中のホウ素濃度が低下するのを防止するためである。つまり、これによって、ｐ+拡散層１４中のホウ素濃度が低下し、ｐ+拡散層１４とコンタクトプラグ２１との間のコンタクト抵抗が増大することを抑制することが出来る。
ところで、近年、半導体装置の小型化、高集積化に伴って、コンタクト孔の径は非常に短くなってきている。コンタクト孔の径が0.2μｍ程度になると、コンタクト抵抗を効果的に低減できないという問題がある。コンタクト抵抗の低減を目的として、コンタクト孔開孔後に1×1016／cm2以上の高いドーズ量のｐ型不純物を注入することによって、高濃度のｐ型不純物層を形成することが試みられている。しかし、所望の抵抗値を達成することは出来なかった。高濃度のｐ型不純物層を形成する方法については例えば特許文献１に記載されている。
特開平１−２３３７２６号公報
本発明は、上記に鑑み、小さな孔径を有するコンタクト孔についても、良好なチタンシリサイド層を形成することによって、低減されたコンタクト抵抗を有する半導体装置及びその製造方法を提供することを目的とする。
上記目的を達成するため、本発明に係る半導体装置の製造方法は、シリコン基板の表面領域にホウ素を注入して拡散層を形成する工程と、前記拡散層の表面部分にインジウムを注入しインジウム注入層を形成する工程と、前記インジウム注入層上に高融点金属層を形成する工程と、前記高融点金属とシリコン基板のシリコンとを反応させてシリサイド層を形成する工程とを有することを特徴としている。
また、本発明に係る半導体装置は、シリコン基板の表面領域に形成され不純物としてホウ素を含む拡散層と、該拡散層の表面部分に形成され不純物としてインジウムを含むインジウム注入層と、該インジウム注入層とコンタクトする高融点金属層を最下層に含むコンタクトプラグとを備える半導体装置であって、
前記高融点金属とシリコンとの化合物結晶が前記コンタクトプラグから突出して形成されていることを特徴としている。
本発明に係る半導体装置の製造方法によれば、高融点金属層の形成に先立って、拡散層の表面部分にインジウム注入層を形成することによって、小さな孔径を有するコンタクト孔についても、良好な高融点金属のシリサイド層を形成することが出来る。これによって、コンタクト抵抗の十分な低減が可能となる。本発明の好適な実施態様では、前記高融点金属層が、Ｔｉ、Ｗ、Ｍｏ、及び、Ｃｏから成る群から選択される少なくとも１つの元素又は化合物を含む。
本発明の好適な実施態様では、前記シリサイド層を形成する工程が基板温度を600℃以上、より好ましくは700℃以上とする熱処理工程である。高融点金属層がチタンの場合は、結晶構造がＣ４９のチタンシリサイド層を形成することが出来る。また、基板温度を更に800℃以上とすることによって、結晶構造がＣ５４のチタンシリサイド層を形成することが出来る。
本発明の好適な実施態様では、前記インジウムを注入するための加速エネルギーが40〜120keVの範囲である。本発明の好適な実施態様では、前記インジウムのドーズ量が1×1013〜1×1015／cm2の範囲である。
本発明の好適な実施態様では、前記インジウム注入層を形成する工程と前記高融点金属層を形成する工程との間に基板温度が800℃以上の熱処理工程を更に有する。シリサイド層をより確実に形成することが出来る。
本発明に係る半導体装置によれば、高融点金属とシリコンとの化合物結晶は、抵抗率が十分に低く、且つシリコン基板との間で低い接触抵抗を有し、且つ広い表面積を有する。このため、小さな孔径を有するコンタクト孔についても、コンタクト抵抗を低減できる。高融点金属層をチタンで構成すると、前記化合物結晶がＣ４９又はＣ５４の結晶構造を有する。本発明は、高融点金属層が、例えば0.2μm以下の孔径を有するコンタクト孔に収容されるコンタクトプラグのバリア層として構成される半導体装置に特に好適に適用できる。
以下、図面を参照し、本発明に係る実施形態例に基づいて本発明を更に詳細に説明する。図１は、第１実施形態例に係る半導体装置の構成を示す断面図である。
半導体装置１００には、ＭＯＳ型のトランジスタがシリコン基板１１上に形成されている。シリコン基板１１には、絶縁膜が埋め込まれた溝型の素子分離領域１２と、素子分離領域１２に囲まれた活性領域が形成されており、トランジスタは活性領域に形成されている。活性領域中央のシリコン基板１１上には、図示しないゲート酸化膜を介してゲート電極１３が形成されている。ゲート電極１３の両脇の活性領域には、ソース・ドレイン領域を構成する、ドーズ量が3×1015／cm2のホウ素がドープされたｐ+拡散層１４が形成されている。シリコン基板１１及びゲート電極１３上には、酸化シリコンから成る絶縁膜１５が成膜され、絶縁膜１５上には更に上部配線層１６が形成されている。絶縁膜１５は、ＢＰＳＧなどで構成してもよい。
絶縁膜１５には、ｐ+拡散層１４の上部にまで延びる、直径が0.20μm程度のコンタクト孔１７が形成されており、このコンタクト孔１７内には、コンタクトプラグ２１が形成されている。コンタクト孔１７は、シリコン基板１１の上面から25nm程度の深さまで形成されている。コンタクトプラグ２１は、コンタクト孔１７の底面及び内壁に成膜された、膜厚が10nm程度のチタンから成るコンタクトメタル層１８と、コンタクトメタル層１８上に成膜された、膜厚が10nm程度の窒化チタンから成るバリアメタル層１９と、コンタクト孔１７内を埋め込んで、バリアメタル層１９上に形成されたタングステン層２０とから構成されている。なお、コンタクトメタル層１８及びバリアメタル層１９は、スパッタ法などを用いて成膜した場合には、コンタクト孔１７の側面にはほとんど形成されない。また、コンタクトメタル層１８は、製造工程における熱処理によってシリサイド化し、或いは下地層中に拡散するので、膜厚が10nmよりも小さく形成され、或いは存在しない場合がある。
また、絶縁膜１５には、ゲート電極１３の上部にまで延びるコンタクト孔２２が形成されており、このコンタクト孔２２内には、ビアプラグ２６が形成されている。ビアプラグ２６は、コンタクト孔２２の底面及び内壁に成膜された、チタンから成るコンタクトメタル層２３と、コンタクトメタル層２３上に成膜された窒化チタンから成るバリアメタル層２４と、コンタクト孔２２内を埋め込んで、バリアメタル層２４上に形成されたタングステン層２５とから構成されている。
コンタクト孔１７の底面近傍のｐ+拡散層１４内には、ドーズ量が3×1015／cm2のホウ素が更にドープされた、ｐ型不純物添加層２７が形成されている。また、ドーズ量が5×1013／cm2のインジウムがドープされ、インジウム注入層２８が形成されている。ｐ型不純物添加層２７におけるホウ素の分布のピークは、コンタクト孔１７の底面から測った深さが110nm程度で、インジウム注入層２８におけるインジウムの分布のピークは、コンタクト孔１７の底面から測った深さが120nm程度である。これらホウ素及びインジウムの分布は、シリコン基板１１への注入、コンタクトメタル層１８のシリサイド化、及び熱処理による再分布等を経て形成されたものである。
コンタクトメタル層１８の下面には、コンタクトメタル層１８から突起する略球状又は半球状のチタンシリサイド層２９が形成されている。チタンシリサイド層２９の厚みは、インジウム注入層２８の厚みと同程度、或いはそれ以下である。また、チタンシリサイド層２９は、抵抗率が50〜70μΩ・cm程度であるＣ４９の結晶構造を有する。
チタンシリサイド層２９は、抵抗率が十分に低く、且つシリコン基板との間で低い接触抵抗を有し、且つ広い表面積を有する。このため、シリコン基板１１とコンタクトプラグ２１との間のコンタクト抵抗を大きく低減することが出来る。
図１に示した半導体装置の製造方法について、特に、ｐ+拡散層１４の形成段階の工程からコンタクトプラグ２１の形成段階の工程について説明する。図２（ａ）〜（ｃ）、及び図３（ｄ）〜（ｆ）はそれぞれ、本発明の第１実施形態例に係る、半導体装置の製造方法の各製造段階を示す断面図であり、図１の点線部分について示す。
先ず、図２（ａ）に示すように、シリコン基板１１の主表面の所定領域にドーズ量が3×1015/cm2のホウ素を注入し、ｐ+拡散層１４を形成する。次いで、ｐ+拡散層１４が形成されたシリコン基板１１上に膜厚が0.8μmの、酸化シリコンから成る絶縁膜１５を成膜する。引き続き、絶縁膜１５を貫通する、直径が0.20μm程度のコンタクト孔１７を形成する。
次に、図２（ｂ）に示すように、投影飛程Ｒpが15nm程度となる加速エネルギーで、ドーズ量が3×1015/cm2のホウ素を注入し、コンタクト孔１７の底面近傍のｐ+拡散層１４内にｐ型不純物添加層２７を形成する。次いで、図２（ｃ）に示すように、加速エネルギーが60keVでドーズ量が5×1013/cm2のインジウムの注入を行うことによって、ｐ+拡散層１４内にコンタクト孔１７の底面から15nm程度の投影飛程Ｒpでインジウム注入層２８を形成する。
次に、図３（ｄ）に示すように、コンタクト孔１７内及び絶縁膜１５上に、ＣＶＤ法を用いて、チタンから成り、膜厚が10nm程度のコンタクトメタル層１８を成膜する。次いで、窒素ガス雰囲気中で、基板温度を700℃程度に保持し、１分程度の熱処理を行う。これによって、コンタクトメタル層１８とシリコン基板１１との界面で、コンタクトメタル層１８を構成するチタンがシリコン基板１１中に拡散し、且つシリサイド化して、図３（ｅ）に示す、コンタクトメタル層１８から突起するチタンシリサイド層２９が形成される。この際、コンタクトメタル層１８は、シリコン基板１１との界面でのシリサイド化、シリコン基板１１中への拡散、又は絶縁膜１５との反応等によって薄厚化される。コンタクトメタル層１８は、後の熱処理工程を経て更に薄厚化され、或いは消滅する。
次に、図３（ｆ）に示すように、ＣＶＤ法を用いて、窒化チタンから成り、膜厚が10nm程度のバリアメタル層１９を成膜する。次いで、コンタクト孔１７内を埋め込んで、バリアメタル層１９上にタングステン層２０を成膜する。引き続き、図４に示すように、ＣＭＰにより、絶縁膜１５上のタングステン層２０、バリアメタル層１９、及びコンタクトメタル層１８を除去することによって、コンタクト孔１７内に形成されたコンタクトプラグ２１を得る。引き続き、公知の方法を用いて絶縁膜１５上に上部配線層１６を形成することによって、図１に示した半導体装置１００を完成することが出来る。
本実施形態例に係る半導体装置の製造方法によれば、コンタクトメタル層１８の成膜に先立って、コンタクト孔１７の底面近傍のシリコン基板１１にインジウム注入層２８を形成することによって、結晶構造がＣ４９のチタンシリサイド層２９を確実に形成することが出来る。形成されるチタンシリサイド層２９の形状は、典型的には略球状又は半球状である。上記製造方法によってチタンシリサイド層２９を確実に形成できる理由は、解明されてはいないが、注入されたインジウムがチタンのシリサイド化を促進しているものと考えられる。
なお、上記製造方法では、ｐ型不純物添加層２７を形成した後にインジウム注入層２８を形成しているが、インジウム注入層２８を形成した後にｐ型不純物添加層２７を形成しても同様の効果が得られる。また、熱処理の際の基板温度を800℃以上とすれば、抵抗率が15〜20μΩ・cm程度の結晶構造がＣ５４のチタンシリサイドが形成される。この場合、結晶構造がＣ５４のチタンシリサイドは、結晶構造がＣ４９のチタンシリサイドより抵抗率が低いので、コンタクト抵抗を更に低減できる。
コンタクトメタル層１８及びバリアメタル層１９の成膜には、スパッタ法などを用いることも出来る。スパッタ法を用いてコンタクトメタル層１８及びバリアメタル層１９の成膜を行う場合には、コンタクト孔１７の側面にはほとんど成膜されないが、コンタクトメタル層１８がコンタクト孔１７の底面に成膜されることによって、上記同様の効果を得ることが出来る。
第１実施形態例に係る半導体装置の製造方法において、インジウム注入層２８の形成に際して、インジウム注入のドーズ量を8×1013/cm2に設定し、且つ加速エネルギーを40〜120keVの範囲で様々な値に変化させて注入を行った。得られた半導体装置について、シリコン基板とコンタクトプラグとの間のコンタクト抵抗を調べた。図９に結果を示す。加速エネルギーが0の点は注入を行っていない場合を示している。
同図より、インジウムの加速エネルギーが40keVより大きくなるに従ってコンタクト抵抗が低減し、60〜120keVの範囲で低減がほぼ飽和していることが判る。従って、コンタクト抵抗を効果的に低減するには、インジウム注入の加速エネルギーを40keV以上に、好ましくは60keV以上に設定する。インジウム注入の加速エネルギー40keVに設定すると、シリコン基板に対して注入されたインジウムの投影飛程Ｒpは15nm程度である。なお、インジウム注入の加速エネルギーを120keVよりも高くしていくと、注入されるインジウムの投影飛程Ｒpが大きくなり過ぎ、インジウムの注入位置が深くなり過ぎるため、所望の領域に打込めない。
第１実施形態例に係る半導体装置の製造方法において、インジウム注入層２８の形成に際して、インジウム注入の加速エネルギーを60keVに設定し、且つドーズ量を1×1013〜1×1014/cm2の範囲で様々な値に変化させて注入を行った。得られた半導体装置について、シリコン基板とコンタクトプラグとの間のコンタクト抵抗を調べた。図１０に結果を示す。ドーズ量が0の点は注入を行っていない場合を示している。
同図より、インジウム注入のドーズ量が1×1013/cm2より増加するに従ってコンタクト抵抗が低減し、8×1013/cm2以上で低減がほぼ飽和していることが判る。従って、コンタクト抵抗を効果的に低減するには、インジウム注入のドーズ量を1×1013/cm2以上に、好ましくは8×1013/cm2以上に設定する。
従来、及び第１実施形態例の半導体装置の製造方法において、コンタクトメタル層１８及びバリアメタル層１９の成膜に代えて、膜厚が20nm程度の窒化チタン膜の成膜を行った。得られた半導体装置について、各元素の濃度プロファイルを測定した。この測定に際して、窒化チタン膜及び窒化チタン膜より上の構成層を除去し、膜厚が50nm程度の酸化シリコン（ＳｉＯ2）膜２８を成膜し、それぞれ図１１（ａ）、（ｂ）に示す比較例１、及び実験例の半導体装置とした。比較例１の半導体装置の製造にあたって、ｐ+拡散層１４やｐ型不純物添加層２７を形成するホウ素の注入条件、及びコンタクト孔１７の径などの寸法については実験例の半導体装置と同様とした。
図１２に、比較例１及び実験例の半導体装置における各元素の濃度プロファイルを示す。これは、二次イオン質量分析装置（ＳＩＭＳ）を用いて図１１の点線部分に沿って測定したものである。測定対象の元素は、シリコン（Ｓｉ）、チタン（Ｔｉ）、ボロン（Ｂ）、及びインジウム（Ｉｎ）である。同図中、Ｓｉ、Ｔｉ、及びＢと表示されているグラフが比較例１の半導体装置のデータを、Ｓｉ（Ｉｎ）、Ｔｉ（Ｉｎ）、Ｂ（Ｉｎ）、及びＩｎ（Ｉｎ）と表示されているグラフが実験例の半導体装置のデータをそれぞれ示している。また、シリコン及びチタンについては、右軸の二次イオン強度として、ボロン及びインジウムについては、左軸の元素濃度として示した。
深さ0の位置が図１１（ａ）、（ｂ）に示した酸化シリコン層３０の表面であり、深さ50nmの位置が酸化シリコン層３０とシリコン基板１１との境界である。実験例の半導体装置では、透過型電子顕微鏡を用いた測定によって、深さ120nm〜140nm程度の位置までチタンシリサイド層２９が形成されていることが確かめられた。同図よりチタンシリサイド層２９はインジウムの分布のピーク近傍まで形成されていることが理解できる。また、実験例の半導体装置では比較例１の半導体装置と比較して、特にチタン及びホウ素の分布のピークがシリコン基板の深い方向に20nm程度で移動していることが理解できる。
上記製造方法の変形例として、図２（ｃ）に示したインジウム注入層２８を形成する工程と、図３（ｄ）に示したコンタクトメタル層１８を成膜する工程との間に、ＲＴＡによって基板温度を950℃で10秒間保持する熱処理を行うことが出来る。この場合、第１実施形態例に係る半導体装置の製造方法と比較して、チタンシリサイド層２９をより確実に形成し、コンタクト抵抗が更に低減された半導体装置を製造できる。本方法を用いて、ＲＴＡ熱処理の基板温度を1000℃以下の範囲で様々な値に設定した実験を行ったところ、ＲＴＡ熱処理を行わない場合と比較して、ＲＴＡ熱処理の基板温度が800℃以上でコンタクト抵抗の低減が確認され、900℃〜950℃の範囲でコンタクト抵抗の顕著な低減が確認された。
コンタクトメタル層１８の成膜に先立って、ＲＴＡによる熱処理を行うことによって、コンタクト抵抗を更に低減できる理由は、注入されたインジウムがＲＴＡの熱処理によって活性化及び再分布し、シリサイド化により好ましい状態が実現されるためと考えられる。
従来、第１実施形態例、及び変形例の製造方法に従って半導体装置を製造し、比較例２、実施例１、及び実施例２の半導体装置とした。比較例２、実施例１、及び実施例２の半導体装置について、コンタクトプラグ２１とシリコン基板１１との界面近傍の断面を透過型電子顕微鏡（ＴＥＭ）を用いて撮影した像を図１３（ａ）〜（ｃ）にそれぞれ示す。比較例２の半導体装置の製造にあたって、ｐ+拡散層１４やｐ型不純物添加層２７を形成するホウ素の注入条件、及びコンタクト孔１７の径や絶縁膜１５の膜厚などの寸法については実施例１及び実施例２の半導体装置と同様とした。
比較例２及び実施例１の半導体装置について更に、図１３（ａ）及び（ｂ）中に矢視した位置に対してそれぞれ電子線回折試験を行った。試験の結果、比較例２の半導体装置では、シリコンの結晶が観測された。また、同一サンプルをＥＤＸ（Energy-Dispersive X-ray analysis）を用いて、Ｔｉの二次元分布を評価した結果、チタンがコンタクトメタル層１８の下の広い範囲で検出された。これらによって、コンタクトメタル層１８を構成するチタンは、シリコン基板１１中に拡散はしているが、Ｃ４９或いはＣ５４の結晶を構成していないことが確認された。
一方、実施例１の半導体装置では、結晶構造がＣ４９のチタンシリサイドが観測された。これによって、コンタクトプラグ２１近傍のシリコン基板１１に、コンタクトメタル層１８から突起する略球状の、結晶構造がＣ４９のチタンシリサイド層２９が形成されていることが確認された。実施例２の半導体装置については、電子線回折試験を行っていないが、図１３（ｃ）中に矢視した複数の位置に、コンタクトメタル層１８から突起する半球状の、結晶構造がＣ４９のチタンシリサイド層２９が形成されているものと考えられる。
更に、比較例２、実施例１、及び実施例２の半導体装置をそれぞれ複数個製造し、コンタクト抵抗を測定した。複数個の半導体装置について得られた、コンタクト抵抗の平均値、及び、累積度数3σのコンタクト抵抗を図１４に示す。同図より、比較例２の半導体装置と比較して、実施例１の半導体装置ではコンタクト抵抗が約1/2に、実施例２の半導体装置ではコンタクト抵抗が約1/3にそれぞれ低減している。
図５は、本発明の第２実施形態例に係る半導体装置の構成を示す断面図である。半導体装置１０１は、ｐ型不純物添加層２７を備えていないことを除いては、図１に示した第１実施形態例の半導体装置１００と同様の構成を備えている。本実施形態例に係る半導体装置の製造方法は、ｐ型不純物添加層２７を特に形成しないことを除いては、第１実施形態例に係る半導体装置の製造方法と同様である。本実施形態例に係る半導体装置及びその製造方法によれば、第１実施形態例で得られたコンタクト抵抗よりは幾分高いものの、従来に比して十分にコンタクト抵抗を低減できる。
図６（ａ）は、本発明の第３実施形態例に係る半導体装置の構成を示す断面図である。半導体装置１０２は、ｐ型不純物添加層２７を備えず、インジウム注入層２８がｐ+拡散層１４の全面に形成されていることを除いては、図１に示した第１実施形態例の半導体装置１００と同様の構成を備えている。
上記半導体装置１０２の製造方法は、図２（ａ）に示したｐ+拡散層１４の形成に引き続き、図６（ｂ）に示すように、ｐ+拡散層１４の全面に、投影飛程Ｒpが15nm程度となる加速エネルギーで、ドーズ量が5×1013/cm2のインジウムの注入を行うことによって、ｐ+拡散層１４の全面に形成されたインジウム注入層２８を形成する。インジウム注入の加速エネルギーは、注入されたインジウムの分布が、コンタクト孔１７形成後に注入される場合と同等になるように、若干大きめに設定される。また、図２（ｂ）に示したｐ型不純物添加層２７を形成する工程、及び図２（ｃ）に示したインジウム注入層２８を形成する工程を有しない。上記を除いては、第１実施形態例に係る半導体装置の製造方法と同様である。
本実施形態例に係る半導体装置及びその製造方法によれば、第１実施形態例で得られたコンタクト抵抗よりは幾分高いものの、従来に比して十分にコンタクト抵抗を低減できる。なお、第２実施形態例及び第３実施形態例についても、第１実施形態例の変形例と同様に、コンタクトメタル層１８の成膜に先立って、ＲＴＡによる熱処理を行うことによって、コンタクト抵抗を更に低減することが出来る。
以上、本発明をその好適な実施形態例に基づいて説明したが、本発明に係る半導体装置及びその製造方法は、上記実施形態例の構成にのみ限定されるものではなく、上記実施形態例の構成から種々の修正及び変更を施した半導体装置及びその製造方法も、本発明の範囲に含まれる。
本発明は、ＭＯＳ型トランジスタ、バイポーラトランジスタなど、コンタクトプラグを備える半導体装置及びその製造方法に、特に好適に適用できる。
第１実施形態例に係る半導体装置の構成を示す断面図である。 図２（ａ）〜（ｃ）はそれぞれ、第１実施形態例に係る半導体装置の製造方法の製造段階を示す断面図である。 図３（ｄ）〜（ｆ）はそれぞれ、第１実施形態例に係る半導体装置の製造方法の、図２に後続する製造段階を示す断面図である。 第１実施形態例に係る半導体装置の製造方法の、図３に後続する製造段階を示す断面図である。 第２実施形態例に係る半導体装置の構成を示す断面図である。 図６（ａ）は第３実施形態例に係る半導体装置の構成を示す断面図であり、図６（ｂ）は第３実施形態例に係る半導体装置の製造方法の製造段階を示す断面図である。 図７（ａ）〜（ｃ）はそれぞれ、従来の半導体装置の製造方法の製造段階を示す断面図である。 図８（ｄ）〜（ｆ）はそれぞれ、従来の半導体装置の製造方法の、図７に後続する製造段階を示す断面図である。 コンタクト抵抗と加速エネルギーとの関係を示すグラフである。 コンタクト抵抗とドーズ量との関係を示すグラフである。 図１１（ａ）、（ｂ）は、濃度プロファイルを測定するために製造された比較例１及び実験例の半導体装置の構成をそれぞれ示す断面図である。 半導体装置を構成する各元素の濃度プロファイルを示すグラフである。 図１３（ａ）〜（ｃ）は、半導体装置のシリコン基板とコンタクトプラグとの界面近傍の断面について、ＴＥＭにより撮影された像である。 半導体装置のシリコン基板とコンタクトプラグとの間のコンタクト抵抗をそれぞれ示すグラフである。
符号の説明
１１：シリコン基板
１２：素子分離領域
１３：ゲート電極
１４：ｐ型高濃度拡散層（ｐ+拡散層）
１５：絶縁膜
１６：上部配線層
１７：コンタクト孔
１８：コンタクトメタル層
１９：バリアメタル層
２０：タングステン層
２１：コンタクトプラグ
２２：コンタクト孔
２３：コンタクトメタル層
２４：バリアメタル層
２５：タングステン層
２６：ビアプラグ
２７：ｐ型不純物添加層
２８：インジウム注入層
２９：チタンシリサイド層
３０：酸化シリコン層

Claims (7)

  1. シリコン基板の表面領域にホウ素を含む不純物を注入して第１のＰ型拡散層を形成する工程と、
    前記シリコン基板上に絶縁膜を形成する工程と、
    前記絶縁膜にコンタクトホールを開口し、前記第１のＰ型拡散層の一部を露出させる工程と、
    前記コンタクトホールからインジウムの注入を行い、該コンタクトホールの底部にインジウム注入層を形成する工程と、
    少なくとも前記コンタクトホール底部にチタン膜を形成する工程と、
    熱処理を行うことによって前記チタン膜と前記シリコン基板の反応を起こし、前記コンタクトホールの下方領域にのみ、略球状又は半球状のチタンシリサイド層の突出部を形成する工程と、
    を有することを特徴とする半導体装置の製造方法。
  2. 前記チタンシリサイドの突出部の長さは５０ｎｍ以上であることを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記コンタクトホールの開口形成後に、ホウ素を含む不純物の注入を行い、前記コンタクトホールの底部に第２のＰ型拡散層を形成する工程を有することを特徴とする請求項１に記載の半導体装置の製造方法。
  4. 前記インジウム注入層を形成する工程の後に、８００℃以上の温度で熱処理を行い、その後に、前記チタン膜を形成する工程を有することを特徴とする請求項１に記載の半導体装置の製造方法。
  5. 前記インジウム注入層を形成する際のイオン注入の加速エネルギーが、４０〜１２０ＫｅＶの範囲であることを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置の製造方法。
  6. シリコン基板の表面領域に形成され、不純物としてホウ素を含むＰ型拡散層と、前記シリコン基板上に形成した絶縁膜と、前記絶縁膜中に形成され、前記Ｐ型拡散層と接触しているコンタクトプラグとを備える半導体装置であって、
    前記Ｐ型拡散層内における前記コンタクトプラグの下方領域にはインジウム注入層が形成されており、前記インジウム注入層の形成された部分には、前記シリコンプラグ底部から略球状又は半球状のチタンシリサイドの突出層が形成されていることを特徴とする半導体装置。
  7. 前記チタンシリサイドの突出層は、前記コンタクトプラグの底面から前記突出層の先端までの長さが５０ｎｍ以上であることを特徴とする請求項６に記載の半導体装置。
JP2004111926A 2004-04-06 2004-04-06 半導体装置及びその製造方法 Expired - Fee Related JP4291197B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2004111926A JP4291197B2 (ja) 2004-04-06 2004-04-06 半導体装置及びその製造方法
DE102005015789A DE102005015789A1 (de) 2004-04-06 2005-04-06 Halbleitervorrichtung und Verfahren zur Herstellung derselben
CNB2005100648369A CN100483629C (zh) 2004-04-06 2005-04-06 半导体器件及其制备方法
TW094110860A TWI251260B (en) 2004-04-06 2005-04-06 Semiconductor device and method of manufacturing the same
KR1020050028739A KR100725437B1 (ko) 2004-04-06 2005-04-06 반도체 장치 및 그의 제조 방법
US11/099,511 US7414291B2 (en) 2004-04-06 2005-04-06 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004111926A JP4291197B2 (ja) 2004-04-06 2004-04-06 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2005302757A JP2005302757A (ja) 2005-10-27
JP4291197B2 true JP4291197B2 (ja) 2009-07-08

Family

ID=35067602

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004111926A Expired - Fee Related JP4291197B2 (ja) 2004-04-06 2004-04-06 半導体装置及びその製造方法

Country Status (6)

Country Link
US (1) US7414291B2 (ja)
JP (1) JP4291197B2 (ja)
KR (1) KR100725437B1 (ja)
CN (1) CN100483629C (ja)
DE (1) DE102005015789A1 (ja)
TW (1) TWI251260B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4049119B2 (ja) * 2004-03-26 2008-02-20 セイコーエプソン株式会社 強誘電体メモリ素子の製造方法
JP4503627B2 (ja) * 2007-03-29 2010-07-14 Ｏｋｉセミコンダクタ株式会社 半導体装置及びその製造方法
CN104347484B (zh) * 2013-08-02 2019-07-26 中芯国际集成电路制造(上海)有限公司 一种半导体器件以及制作半导体器件的方法
JP6650719B2 (ja) * 2015-09-30 2020-02-19 キヤノン株式会社 撮像装置、撮像システムおよび半導体装置の製造方法
EP4261871A1 (fr) * 2022-04-11 2023-10-18 STMicroelectronics Crolles 2 SAS Circuit intégré comportant un pilier métallique en contact avec une région en silicium sur une région de couplage ohmique, et procédé de fabrication correspondant

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01233726A (ja) 1988-03-14 1989-09-19 Mitsubishi Electric Corp 半導体装置の製造方法
JPH10242077A (ja) 1997-02-24 1998-09-11 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP3201318B2 (ja) 1997-11-05 2001-08-20 日本電気株式会社 半導体装置の製造方法
EP0942460A1 (fr) * 1998-03-13 1999-09-15 STMicroelectronics SA Procédé de formation d'une couche de siliciure de titane de faible résistivité sur un substrat semiconducteur de silicium et dispositif obtenu
JP3666315B2 (ja) 1999-08-26 2005-06-29 株式会社日立製作所 蒸気タービン発電プラントにおける低圧蒸気タービン翼の製造方法
KR20010065303A (ko) * 1999-12-29 2001-07-11 박종섭 반도체 소자의 트랜지스터 제조방법
JP2003052236A (ja) 2001-08-16 2003-02-25 Mitsubishi Agricult Mach Co Ltd コンバインの穀粒タンク
JP4139105B2 (ja) * 2001-12-20 2008-08-27 株式会社ルネサステクノロジ 半導体装置の製造方法
US20040079997A1 (en) * 2002-10-24 2004-04-29 Noriyuki Miura Semiconductor device and metal-oxide-semiconductor field-effect transistor
KR100578212B1 (ko) * 2003-06-30 2006-05-11 주식회사 하이닉스반도체 엠티피 구조의 강유전체 캐패시터 및 그 제조 방법
US7268065B2 (en) * 2004-06-18 2007-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of manufacturing metal-silicide features

Also Published As

Publication number Publication date
TW200539280A (en) 2005-12-01
TWI251260B (en) 2006-03-11
DE102005015789A1 (de) 2005-11-10
CN100483629C (zh) 2009-04-29
CN1681089A (zh) 2005-10-12
US7414291B2 (en) 2008-08-19
KR100725437B1 (ko) 2007-06-07
US20050230712A1 (en) 2005-10-20
KR20060045538A (ko) 2006-05-17
JP2005302757A (ja) 2005-10-27

Similar Documents

Publication Publication Date Title
US5767004A (en) Method for forming a low impurity diffusion polysilicon layer
JP3523151B2 (ja) Ｍｏｓトランジスタの製造方法
US20060154428A1 (en) Increasing doping of well compensating dopant region according to increasing gate length
TW548703B (en) Manufacturing method of semiconductor device
JPH0680638B2 (ja) 半導体装置の製造方法
JP4717172B2 (ja) タングステンビットラインの形成方法
US8044470B2 (en) Semiconductor device and method of fabricating the same
US6403426B1 (en) Method of manufacturing a semiconductor device
US6949467B2 (en) Forming method of contact in semiconductor device and manufacturing method of PMOS device using the same
US6518631B1 (en) Multi-Thickness silicide device formed by succesive spacers
US7414291B2 (en) Semiconductor device and method of manufacturing the same
JP2002033477A (ja) 半導体装置およびその製造方法
US7060610B2 (en) Method for forming contact in semiconductor device
JP4299866B2 (ja) 半導体装置の製造方法
US20080020568A1 (en) Semiconductor device having a silicide layer and method of fabricating the same
JP4331690B2 (ja) 半導体装置の製造方法
JPH11154749A (ja) 半導体装置及びその製造方法
KR100289372B1 (ko) 폴리사이드 형성방법
US7687384B2 (en) Semiconductor device and method for fabricating the same that includes angled implantation of poly layer
JP2005277172A (ja) 半導体装置及びその製造方法
JP2006156954A (ja) 半導体装置の製造方法
JP2002543609A (ja) シャロージャンクション半導体デバイスの製造方法
JP4793840B2 (ja) 半導体装置の製造方法
EP0994511A1 (en) Semiconductor device and manufacturing method of the same
US20230065044A1 (en) Semiconductor structure and method making the same

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070517

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070521

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070719

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090312

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090402

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120410

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120410

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130410

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130410

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140410

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees