JP4289000B2 - Power factor correction circuit - Google Patents

Power factor correction circuit Download PDF

Info

Publication number
JP4289000B2
JP4289000B2 JP2003117409A JP2003117409A JP4289000B2 JP 4289000 B2 JP4289000 B2 JP 4289000B2 JP 2003117409 A JP2003117409 A JP 2003117409A JP 2003117409 A JP2003117409 A JP 2003117409A JP 4289000 B2 JP4289000 B2 JP 4289000B2
Authority
JP
Japan
Prior art keywords
voltage
switch
power supply
factor correction
power factor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003117409A
Other languages
Japanese (ja)
Other versions
JP2004328848A (en
Inventor
守 鶴谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2003117409A priority Critical patent/JP4289000B2/en
Publication of JP2004328848A publication Critical patent/JP2004328848A/en
Application granted granted Critical
Publication of JP4289000B2 publication Critical patent/JP4289000B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、高効率、低ノイズ、高力率なスイッチング電源に使用する力率改善回路に関する。
【０００２】
【従来の技術】
図２４に従来の力率改善回路の回路構成図を示す（特許文献１）。図２４に示す力率改善回路において、交流電源Ｖａｃ１の交流電源電圧を整流する全波整流回路Ｂ１の出力両端には、昇圧リアクトルＬ１とＭＯＳＦＥＴからなるスイッチＱ１と電流検出抵抗Ｒとからなる直列回路が接続されている。スイッチＱ１の両端には、ダイオードＤ１と平滑コンデンサＣ１とからなる直列回路が接続され、平滑コンデンサＣ１の両端には、負荷ＲＬが接続されている。スイッチＱ１は、制御回路１００のＰＷＭ制御によりオン／オフするようになっている。
【０００３】
電流検出抵抗Ｒは、全波整流回路Ｂ１に流れる入力電流を検出する。
【０００４】
制御回路１００は、誤差増幅器１１１、乗算器１１２、誤差増幅器１１３、発振器（ＯＳＣ）１１４、ＰＷＭコンパレータ１１６を有して構成される。
【０００５】
誤差増幅器１１１は、基準電圧Ｅ１が＋端子に入力され、平滑コンデンサＣ１の電圧が−端子に入力され、平滑コンデンサＣ１の電圧と基準電圧Ｅ１との誤差が増幅され、誤差電圧信号を生成して乗算器１１２に出力する。乗算器１１２は、誤差増幅器１１１からの誤差電圧信号と全波整流回路Ｂ１の正極側出力端Ｐ１からの全波整流電圧とを乗算して乗算出力電圧を誤差増幅器１１３の＋端子に出力する。
【０００６】
誤差増幅器１１３は、電流検出抵抗Ｒで検出した入力電流に比例した電圧が−端子に入力され、乗算器１１２からの乗算出力電圧が＋端子に入力され、電流検出抵抗Ｒによる電圧と乗算出力電圧との誤差が増幅され、誤差電圧信号を生成してこの誤差電圧信号をフィードバック信号ＦＢとしてＰＷＭコンパレータ１１６に出力する。ＯＳＣ１１４は、一定周期の三角波信号を生成する。
【０００７】
ＰＷＭコンパレータ１１６は、ＯＳＣ１１４からの三角波信号が−端子に入力され、誤差増幅器１１３からのフィードバック信号ＦＢが＋端子に入力され、フィードバック信号ＦＢの値が三角波信号の値以上のときにオンで、フィードバック信号ＦＢの値が三角波信号の値未満のときにオフとなるパルス信号を生成し、該パルス信号をスイッチＱ１のゲートに印加する。
【０００８】
即ち、ＰＷＭコンパレータ１１６は、スイッチＱ１に対して、誤差増幅器１１３による電流検出抵抗Ｒの出力と乗算器１１２の出力との差信号に応じたデューティパルスを提供する。このデューティパルスは、交流電源電圧及び直流負荷電圧の変動に対して一定周期で連続的に補償するパルス幅制御信号である。このような構成により、交流電源電流波形が交流電源電圧波形に一致するように制御されて、力率が大幅に改善される。
【０００９】
次に、このように構成された力率改善回路の動作を図２５に示すタイミングチャートを参照しながら説明する。なお、図２５では、スイッチＱ１の両端間の電圧Ｑ１ｖ、スイッチＱ１に流れる電流Ｑ１ｉ、ダイオードＤ１に流れる電流Ｄ１ｉを示している。
【００１０】
まず、時刻ｔ３１において、スイッチＱ１がオンし、全波整流回路Ｂ１から昇圧リアクトルＬ１を介してスイッチＱ１に電流Ｑ１ｉが流れる。この電流は、時刻ｔ３２まで時間の経過とともに直線的に増大していく。なお、時刻ｔ３１から時刻ｔ３２では、ダイオードＤ１に流れる電流Ｄ１ｉは零になる。
【００１１】
次に、時刻ｔ３２において、スイッチＱ１は、オン状態からオフ状態に変わる。このとき、昇圧リアクトルＬ１に誘起された励磁エネルギーによりスイッチＱ１の電圧Ｑ１ｖが上昇する。また、時刻ｔ３２〜時刻ｔ３３では、スイッチＱ１がオフであるため、スイッチＱ１に流れる電流Ｑ１ｉは零になる。なお、時刻ｔ３２から時刻ｔ３３では、Ｌ１→Ｄ１→Ｃ１で電流Ｄ１ｉが流れて、負荷ＲＬに電力が供給される。
【００１２】
【特許文献１】
特開２０００−３７０７２号（図１）
【００１３】
【発明が解決しようとする課題】
しかしながら、図２４に示す昇圧型の力率改善回路では、スイッチＱ１のターンオン又はターンオフ時において、スイッチＱ１の電圧Ｑ１ｖと電流Ｑ１ｉとの重複部分が生じ、この重複部分により大きなスイッチング損失が発生する欠点があった。
【００１４】
また、スイッチＱ１をオンした時（例えば時刻ｔ３１，ｔ３３，ｔ３５）には、Ｃ１→Ｄ１→Ｑ１の経路にダイオードリカバリーによるスパイク電流ＲＣが流れる。また、スイッチＱ１をオフした時（例えば時刻ｔ３２，ｔ３４，ｔ３６）には、配線のインダクタンスによるスパイク電圧ＳＰが発生する。
【００１５】
リカバリー時間の間は、ダイオードＤ１はショート状態のため、スイッチＱ１の損失は増大する。また、スイッチＱ１がオフ時のスパイク電圧を抑制するために抵抗及びコンデンサからなるＣＲアブソーバ等を追加するため、ＣＲアブソーバによる損失も増大していた。
【００１６】
また、スパイク電圧及びスパイク電流は、ノイズを発生する。このノイズを低減するためにノイズフィルタも大型化し、スイッチング電源の小型、高効率化の妨げとなっていた。
【００１７】
本発明は、スイッチのゼロ電流スイッチング及びゼロ電圧スイッチングを可能とし、小型、高効率、低ノイズ化することができる力率改善回路を提供することにある。
【００１８】
【課題を解決するための手段】
本発明は前記課題を解決するために以下の構成とした。請求項１の発明は、交流電源の交流電源電圧を整流回路で整流した整流電圧を昇圧リアクトルを介して入力して主スイッチによりオン／オフして入力力率を改善するとともに、直流の出力電圧に変換する力率改善回路であって、前記整流回路の一方の出力端と他方の出力端との間に接続され、前記昇圧リアクトルに巻回された昇圧巻線及び巻き上げ巻線と第１ダイオードと平滑コンデンサとからなる第１直列回路と、前記整流回路の一方の出力端と他方の出力端との間に接続され、前記昇圧リアクトルの昇圧巻線と可飽和リアクトルと前記主スイッチとからなる第２直列回路と、前記主スイッチと前記可飽和リアクトルとの接続点と前記平滑コンデンサとの間に接続された第２ダイオードと、前記主スイッチをオン／オフ制御することにより前記平滑コンデンサの出力電圧を所定電圧に制御する制御手段と、前記主スイッチに並列に接続され、第３ダイオードとスナバコンデンサとからなる第３直列回路とを備え、前記可飽和リアクトルは、補助巻線をさらに備え、前記第３ダイオードと前記スナバコンデンサとの接続点と前記第１ダイオードの一端との間に接続され、第４ダイオードと前記可飽和リアクトルの補助巻線とからなる第４直列回路とを有することを特徴とする。
【００２１】
請求項２の発明は、前記主スイッチに並列に接続された第５ダイオードを有し、該第５ダイオードは、前記主スイッチの寄生ダイオードであることを特徴とする。
【００２２】
請求項３の発明では、前記昇圧リアクトルと前記可飽和リアクトルとは、同一コア上に巻回されて一体化された一体型リアクトルからなることを特徴とする。
【００２３】
請求項４の発明は、前記可飽和リアクトルのコアの磁路の一部に断面積の少ない部分を設けたことを特徴とする。
【００２４】
請求項５の発明では、前記制御手段は、前記主スイッチのターンオン時にゼロ電流スイッチさせ、前記主スイッチのターンオフ時にゼロ電圧スイッチさせることを特徴とする。
【００２５】
請求項６の発明では、前記制御手段は、前記主スイッチのスイッチング周波数を前記交流電源の交流電源電圧値に応じて制御することを特徴とする。
【００２６】
請求項７の発明では、前記制御手段は、前記出力電圧と基準電圧との誤差を増幅して第１誤差電圧信号を生成する第１誤差電圧生成手段と、この第１誤差電圧生成手段の第１誤差電圧信号と前記整流回路の整流電圧とを乗算して乗算出力電圧を生成する乗算出力電圧生成手段と、前記整流回路に流れる入力電流を検出する電流検出手段と、この電流検出手段で検出された入力電流に応じた電圧と前記乗算出力電圧生成手段の乗算出力電圧との誤差を増幅して第２誤差電圧信号を生成する第２誤差電圧生成手段と、前記整流回路の整流電圧値に応じて前記主スイッチのスイッチング周波数を変化させた周波数制御信号を生成する周波数制御手段と、前記第２誤差電圧生成手段の第２誤差電圧信号に基づきパルス幅を制御し且つ前記周波数制御手段で生成された前記周波数制御信号に応じて前記主スイッチのスイッチング周波数を変化させたパルス信号を生成し、パルス信号を前記主スイッチに印加して前記出力電圧を所定電圧に制御するパルス幅制御手段とを有することを特徴とする。
【００２７】
請求項８の発明では、前記制御手段は、前記交流電源電圧が下限設定電圧以下の場合に前記スイッチング周波数を下限周波数に設定し、前記交流電源電圧が上限設定電圧以上の場合に前記スイッチング周波数を上限周波数に設定し、前記交流電源電圧が前記下限設定電圧から前記上限設定電圧までの範囲の場合に前記スイッチング周波数を前記下限周波数から前記上限周波数まで徐々に変化させることを特徴とする。
【００２８】
請求項９の発明では、前記制御手段は、前記交流電源電圧が前記下限設定電圧未満の場合には前記主スイッチのスイッチング動作を停止させることを特徴とする。
【００２９】
請求項１０の発明は、前記整流回路と前記平滑コンデンサとの間に接続され、前記交流電源がオンされたときに前記平滑コンデンサの突入電流を軽減する突入電流制限抵抗を有し、前記主スイッチは、ノーマリオンタイプのスイッチからなり、前記制御手段は、前記交流電源がオンされたときに前記突入電流制限抵抗に発生した電圧により前記主スイッチをオフさせ、前記平滑コンデンサが充電された後、前記主スイッチをオン／オフさせるスイッチング動作を開始させることを特徴とする。
【００３０】
請求項１１の発明では、前記昇圧リアクトルは、補助巻線をさらに備え、該補助巻線に発生する電圧を前記制御手段に供給する通常動作電源部を有することを特徴とする。
【００３１】
請求項１２の発明は、前記突入電流制限抵抗に並列に接続された半導体スイッチを有し、前記制御手段は、前記主スイッチのスイッチング動作を開始させた後、前記半導体スイッチをオンさせることを特徴とする。
【００３２】
【発明の実施の形態】
以下、本発明に係る力率改善回路の実施の形態を図面を参照して詳細に説明する。
【００３３】
（第１の実施の形態）
第１の実施の形態に係る力率改善回路は、主スイッチに直列に可飽和リアクトルを接続し、主スイッチをオン時にＺＣＳ（ゼロ電流スイッチ）を行わせることにより、整流ダイオードのリカバリーによる損失を低減させ、電流の変化を緩やかにすることにより、高効率、低ノイズのスイッチング動作を行わせるものである。
【００３４】
図１は第１の実施の形態に係る力率改善回路の回路構成図である。図１において、全波整流回路Ｂ１は、交流電源Ｖａｃ１に接続され、交流電源Ｖａｃ１からの交流電源電圧を整流して正極側出力端Ｐ１及び負極側出力端Ｐ２に出力する。
【００３５】
全波整流回路Ｂ１の正極側出力端Ｐ１と負極側出力端Ｐ２との間には、昇圧リアクトルＬ１に巻回された昇圧巻線５ａ（巻数ｎ１）及び巻き上げ巻線５ｂ（巻数ｎ２）とダイオードＤ１と平滑コンデンサＣ１と電流検出抵抗Ｒ（本発明の電流検出手段に対応）とからなる第１直列回路が接続されている。
【００３６】
また、全波整流回路Ｂ１の正極側出力端Ｐ１と負極側出力端Ｐ２との間に接続され、昇圧リアクトルＬ１の昇圧巻線５ａと可飽和リアクトルＳＬ１とＭＯＳＦＥＴからなるスイッチＱ１（主スイッチ）と電流検出抵抗Ｒとからなる第２直列回路が接続されている。スイッチＱ１の両端にはダイオードＤ５が並列に接続されている。ダイオードＤ５はスイッチＱ１の寄生ダイオードであってもよい。
【００３７】
スイッチＱ１と可飽和リアクトルＳＬ１との接続点と平滑コンデンサＣ１との間にはダイオードＤ２が接続されている。
【００３８】
スイッチＱ１は、制御回路１０のＰＷＭ制御によりオン／オフする。ダイオードＤ１と平滑コンデンサＣ１とで整流平滑回路を構成する。平滑コンデンサＣ１には並列に負荷ＲＬが接続され、平滑コンデンサＣ１はダイオードＤ１の整流電圧を平滑して直流出力を負荷ＲＬに出力する。
【００３９】
電流検出抵抗Ｒは、全波整流回路Ｂ１に流れる入力電流を検出する。
【００４０】
制御回路１０は、誤差増幅器１１１、乗算器１１２、誤差増幅器１１３、ＯＳＣ１１４、ＰＷＭコンパレータ１１６を有して構成され、図２４に示す制御回路１００の構成と同一構成であるので、ここでは、その詳細な説明は省略する。
【００４１】
図２は第１の実施の形態に係る力率改善回路に設けられた可飽和リアクトルの構造図である。図２に示す可飽和リアクトルＳＬ１は、口の字型のコア（鉄心）２０を有し、コア２０のＢ脚２０ｂには、巻線６が巻回されている。コア２０のＡ脚２０ａには、凹部２１が１箇所形成されている。この凹部２１により、外周コアの磁路の一部の断面積が他の部分よりも狭くなり、その部分のみが飽和する。この飽和する巻線６を、可飽和リアクトルＳＬ１として使用したときにはコア損失を低減できる。
【００４２】
可飽和リアクトルＳＬ１は、コア２０の飽和特性を用いている。可飽和リアクトルＳＬ１には、スイッチＱ１の電流が流れるため、磁束は、図３に示すＢ−Ｈカーブ上のゼロから第１象限の飽和との間を増減する。
【００４３】
また、一定の正磁界Ｈに対して磁束Ｂが飽和する。磁界Ｈは電流ｉの大きさに比例して発生する。凹部２１を有した可飽和リアクトルＳＬ１では、Ｂ−Ｈカーブ上を磁束ＢがＢｃ→Ｂｄ→Ｂｅと移動する。Ｂ−Ｈカーブ上のＢｄ−Ｂｅ間は飽和状態である。凹部２１を設けることにより、飽和時の磁束が減少し、凹部２１以外の部分は飽和しない。従って、損失の上昇も凹部２１のみとなり、全体のコア損失は低減する。
【００４４】
次にこのように構成された第１の実施の形態に係る力率改善回路の動作を説明する。
【００４５】
まず、スイッチＱ１をオンさせると、交流電源電圧Ｖｉを整流した電圧により、Ｖａｃ１→Ｂ１→５ａ→ＳＬ１→Ｑ１→Ｒ→Ｂ１→Ｖａｃ１で電流が流れる。このとき、インピーダンスの高い可飽和リアクトルＳＬ１に電圧が印加されて、スイッチＱ１に流れる電流がゼロとなる。そして、スイッチＱ１は電流ゼロでオンされる。このため、スイッチＱ１はＺＣＳ動作となる。
【００４６】
次に、可飽和リアクトルＳＬ１が飽和すると、可飽和リアクトルＳＬ１のインピーダンスは略零となるため、可飽和リアクトルＳＬ１の電圧は消失して、昇圧リアクトルＬ１に電圧が移動する。この電圧により、スイッチＱ１に流れる電流は直線的に増加していく。
【００４７】
次に、スイッチＱ１をオフさせると、昇圧リアクトルＬ１の昇圧巻線５ａに蓄えられたエネルギーにより、５ａ→５ｂ→Ｄ１→Ｃ１→Ｒ→Ｂ１→Ｖａｃ１→５ａで、電流が流れる。このため、平滑コンデンサＣ１が充電されるとともに、負荷ＲＬに電力が供給される。
【００４８】
同様に、可飽和リアクトルＳＬ１に蓄えられたエネルギーによりスイッチＱ１の電圧が上昇する。また、可飽和リアクトルＳＬ１に蓄えられたエネルギーにより、ＳＬ１→Ｄ２→Ｃ１→Ｒ→Ｂ１→Ｖａｃ１→５ａ→ＳＬ１で電流が流れる。即ち、ダイオードＤ2を介して可飽和リアクトルＳＬ１に蓄えられたエネルギーを負荷ＲＬに回生する。
【００４９】
回生時間（ダイオードＤ２に電流が流れている時間Ｔｒ）は、昇圧リアクトルＬ１の巻き上げ巻線５ｂに生じる電圧に依存し、この電圧が高い場合に回生時間が短くなる。したがって、昇圧リアクトルＬ１の昇圧巻線５ａと巻き上げ巻線５ｂとの接続点、即ちタップの位置が入力側に近いほど（巻き上げ巻線５ｂの巻数を増やす）、回生時間が短くなる。ただし、この場合、出力電流に対して入力電流が増加し、スイッチＱ１のオン幅が減少するので、入力、出力条件により回生時間は、適切な値とする必要がある。
【００５０】
次に、回生が完了した時刻において、ダイオードＤ２の電流がゼロとなり、逆特性が回復した後、再び、スイッチＱ１をオンすると、ＺＣＳ動作を継続できる。また、制御回路１０は、スイッチＱ１のオンデューティを、交流電源電圧Ｖｉに等しい波形となるように制御するので、昇圧型の力率改善回路を構成できる。
【００５１】
このように第１の実施の形態に係る力率改善回路によれば、スイッチＱ１に直列に可飽和リアクトルＳＬ１を接続したので、スイッチＱ１をオンした時にダイオードリカバリーによるスパイク電流が流れなくなる。このため、ノイズが低減され、ノイズフィルタも小型化されるので、スイッチング電源の小型、高効率化を図ることができる。
【００５２】
また、可飽和リアクトルＳＬ１を用いて、スイッチＱ１をオン時にＺＣＳを行わせることにより、スイッチング損失及びスイッチングノイズを低減できるので、高効率、低ノイズ化を図ることができる。また、可飽和リアクトルＳＬ１に蓄えられるエネルギーを、負荷ＲＬに回生でき、電力損失を減じて、高効率化できる。
【００５３】
（第２の実施の形態）
図４は第２の実施の形態に係る力率改善回路を示す回路構成図である。図４に示す第２の実施の形態に係る力率改善回路は、スイッチＱ１をオン時にＺＣＳを行わせ、同時にスナバコンデンサＣ２の電荷を回収させ、スイッチＱ１をオフした時にＺＶＳ（ゼロ電圧スイッチ）を行わせることにより、整流ダイオードのリカバリーによる損失を低減させ、電流の変化を緩やかにすることにより、高効率、低ノイズのスイッチング動作を行わせるものである。
【００５４】
即ち、スイッチＱ１をオフした時にダイオードＤ３を介してスナバコンデンサＣ２を充電することにより、スイッチＱ１の電圧の立ち上がりを緩やかにしスイッチＱ１のオフ時の損失を軽減するとともにノイズの発生も軽減する。また、スイッチＱ１をオンした時に、可飽和リアクトルＳＬ１に発生する電圧によりスナバコンデンサＣ２の電荷を負荷に回生する。
【００５５】
このため、図４に示す力率改善回路では、スイッチＱ１をオフした時の電圧の立ち上がりを緩やかにするためにスナバコンデンサＣ２を追加し、スイッチＱ１がオン時にスナバコンデンサＣ２に蓄えられたエネルギーを負荷ＲＬに回生するために可飽和リアクトルＳＬ１にさらに補助巻線６ｂを設けたことを特徴とする。
【００５６】
図４において、可飽和リアクトルＳＬ１は、主巻線６ａ（巻数ｎ３）と補助巻線６ｂ（巻数ｎ４）とを有し、可飽和リアクトルＳＬ１の主巻線６ａは、昇圧リアクトルＬ１の昇圧巻線５ａと巻き上げ巻線５ｂとの接続点とスイッチＱ１の主端子の一端との間に接続される。なお、主巻線６ａの巻数ｎ３と補助巻線６ｂの巻数ｎ４との巻数比は、例えば２：１とするのが好ましい。
【００５７】
スイッチＱ１に並列に、ダイオードＤ３とスナバコンデンサＣ２とからなる第３直列回路が接続されている。ダイオードＤ３とスナバコンデンサＣ２との接続点とダイオードＤ１の一端との間には、ダイオードＤ４と可飽和リアクトルＳＬ１の補助巻線６ｂとからなる第４直列回路が接続されている。可飽和リアクトルＳＬ１の主巻線６ａとスイッチＱ１とダイオードＤ３のアノードとの接続点と平滑コンデンサＣ１との間には、ダイオードＤ２が接続されている。
【００５８】
なお、図４に示すその他の構成は図１に示すものと同一構成であり、同一部分には同一符号を付し、その詳細な説明は省略する。
【００５９】
図５は可飽和リアクトルと昇圧リアクトルとを一体化したリアクトルの構造図である。図５に示すリアクトルは、日の字型のコア２０を有し、このコア２０は、Ａ脚２０ａとＢ脚２０ｂと中央脚２０ｃとからなる。中央脚２０ｃにはギャップ２２が形成され、中央脚２０ｃには巻線５ａ，５ｂからなる昇圧リアクトルＬ１が巻回されている。
【００６０】
Ｂ脚２０ｂには、巻線６ａと巻線６ｂとが巻回されているとともに、凹部２１が１箇所形成されている。この凹部２１により、外周コアの磁路の一部の断面積が他の部分よりも狭くなり、その部分のみが飽和する。この飽和する巻線６ａ，巻線６ｂを、可飽和リアクトルＳＬ１として兼用することによりコア損失を低減できる。また、昇圧リアクトルＬ１と可飽和リアクトルＳＬ１とが一体化できるので、力率改善回路を小型化できる。
【００６１】
次にこのように構成された第２の実施の形態に係る力率改善回路の動作を図６乃至図９に示すタイミングチャートを参照しながら説明する。図６は第２の実施の形態に係る力率改善回路の交流電源電圧波形と整流出力電流波形のタイミングチャートである。図７は第２の実施の形態に係る力率改善回路の各部における信号のタイミングチャートである。図８は第２の実施の形態に係る力率改善回路のスイッチＱ１のターンオン時の各部における信号のタイミングチャートである。図９は第２の実施の形態に係る力率改善回路のスイッチＱ１のターンオフ時の各部における信号のタイミングチャートである。
【００６２】
なお、図６では、交流電源電圧Ｖｉ、整流出力電流Ｉ０を示している。図７では、図６のＡ部の詳細を示している。図７乃至図９では、交流電源に流れる入力電流Ｉｉ、スイッチＱ１の両端間の電圧Ｑ１ｖ、スイッチＱ１に流れる電流Ｑ１ｉ、ダイオードＤ１に流れる電流Ｄ１ｉ、ダイオードＤ２に流れる電流Ｄ２ｉを示している。Ｑ１制御信号Ｑ１ｇはスイッチＱ１のゲートに印加される信号を示している。
【００６３】
まず、時刻ｔ２（ｔ２１）において、スイッチＱ１をオンさせると、交流電源電圧Ｖｉを整流した電圧により、Ｖａｃ１→Ｂ１→５ａ→６ａ→Ｑ１→Ｒ→Ｂ１→Ｖａｃ１で電流が流れる。このため、インピーダンスの高い可飽和リアクトルＳＬ１に電圧が印加されて、スイッチＱ１に流れる電流Ｑ１ｉがゼロとなる。このため、スイッチＱ１は電流ゼロでオンされるため、ＺＣＳ動作となる。図８からわかるようにスイッチＱ１がオンした後、電流が立ち上がり、ＺＣＳ動作を達成していることがわかる。
【００６４】
また、同時に、可飽和リアクトルＳＬ１が不飽和時には（時刻ｔ２１から時刻ｔ２２）、可飽和リアクトルＳＬ１の補助巻線６ｂに電圧が発生する。この補助巻線６ｂに発生した電圧により、スナバコンデンサＣ２に蓄えられた電荷は、Ｃ２→６ｂ→Ｄ４→Ｃ１→Ｃ２で流れる。このとき、主巻線６ａ及び補助巻線６ｂ間のリーケージインダクタとスナバコンデンサＣ２とにより電圧共振が発生するため、この電圧共振により、ダイオードＤ４に流れる電流Ｄ４ｉは正弦波状に上昇する。また、スナバコンデンサＣ２の電圧Ｖｃ２は、正弦波状に下降して、時刻ｔ２２においてゼロとなる。
【００６５】
次に、時刻ｔ２２において、可飽和リアクトルＳＬ１が飽和すると、可飽和リアクトルＳＬ１のインピーダンスは略零となるため、可飽和リアクトルＳＬ１の電圧は消失して、昇圧リアクトルＬ１に電圧が移動する。この電圧により、スイッチＱ１に流れる電流Ｑ１ｉは直線的に増加していく。
【００６６】
次に、時刻ｔ３（時刻ｔ３１）において、スイッチＱ１をオフさせると、昇圧リアクトルＬ１の昇圧巻線５ａに蓄えられたエネルギーにより、５ａ→５ｂ→Ｄ１→Ｃ１→Ｒ→Ｂ１→Ｖａｃ１→５ａで、電流Ｄ１ｉが時刻ｔ３から時刻ｔ４まで流れる。このため、平滑コンデンサＣ１が充電されるとともに、負荷ＲＬに電力が供給される。
【００６７】
同時に、時刻ｔ３（時刻ｔ３１）において、可飽和リアクトルＳＬ１に蓄えられたエネルギーにより、５ａ→６ａ→Ｄ３→Ｃ２→Ｒ→Ｂ１→Ｖａｃ１→Ｂ１→５ａで、電流が流れる。このため、スナバコンデンサＣ２が充電され、時刻ｔ３１から時刻ｔ３２において、スナバコンデンサＣ２の電圧Ｖｃ２がゼロから緩やかに上昇する。また、時刻ｔ３１から時刻ｔ３２において、スイッチＱ１の電圧Ｑ１ｖもゼロから緩やかに上昇する。このため、スイッチＱ１はＺＶＳ動作となる。図９からわかるようにスイッチＱ１がオフした後、電圧が緩やかに立ち上がり、ＺＶＳ動作を達成していることがわかる。
【００６８】
次に、スナバコンデンサＣ２の電圧Ｖｃ２（スイッチＱ１の電圧Ｑ１ｖと同じ電圧）が出力電圧（平滑コンデンサＣ１の電圧）と等しくなった時（時刻ｔ３２）に、可飽和リアクトルＳＬ１に蓄えられたエネルギーにより、６ａ→Ｄ２→Ｃ１→Ｒ→Ｂ１→Ｖａｃ１→５ａ→６ａで電流Ｄ２ｉが流れる。即ち、ダイオードＤ２を介して可飽和リアクトルＳＬ１に蓄えられたエネルギーを負荷ＲＬに回生する。
【００６９】
回生時間（ダイオードＤ２に電流Ｄ２ｉが流れている時間Ｔｒ＝ｔ３３−ｔ３２）は、昇圧リアクトルＬ１の巻き上げ巻線５ｂに生じる電圧に依存し、この電圧が高い場合に回生時間が短くなる。
【００７０】
次に、前記回生が完了した時刻において、ダイオードＤ２の電流Ｄ２ｉがゼロとなり、逆特性が回復した後、再び、スイッチＱ１をオンすると、ＺＣＳ動作を継続できる。また、制御回路１０は、スイッチＱ１のオンデューティを、交流電源電圧Ｖｉに等しい波形となるように制御するので、昇圧型の力率改善回路を構成できる。
【００７１】
このように第２の実施の形態に係る力率改善回路によれば、スイッチＱ１をオン時にＺＣＳを行わせ、同時にスナバコンデンサＣ２の電荷を回収させ、スイッチＱ１をオフした時にＺＶＳを行わせることにより、整流ダイオードのリカバリーによる損失を低減させ、電流の変化を緩やかにすることにより、高効率、低ノイズのスイッチング動作を行わせることができる。
【００７２】
即ち、スイッチＱ１をオフした時にダイオードＤ３を介してスナバコンデンサＣ２を充電することにより、スイッチＱ１の電圧の立ち上がりを緩やかにしスイッチＱ１のオフ時の損失を軽減するとともにノイズの発生も軽減することができる。また、スイッチＱ１をオンした時に、可飽和リアクトルＳＬ１に発生する電圧によりスナバコンデンサＣ２の電荷を負荷に回生することができる。
【００７３】
（第３の実施の形態）
第３の実施の形態に係る力率改善回路は、第１の実施の形態に係る力率改善回路に対して制御回路１０ａの構成のみが異なり、交流電源電圧値に応じて主スイッチのスイッチング周波数を変化させ、交流電源電圧の低い部分でのスイッチング周波数を低下又はスイッチング動作を停止させ、交流電源電圧の低い部分の電力損失を低減して、小型、高効率、低ノイズ化したことを特徴とする。
【００７４】
（第１実施例）
第１実施例では、交流電源電圧が下限設定電圧以下の場合に主スイッチのスイッチング周波数を下限周波数（例えば２０ＫＨｚ）に設定し、交流電源電圧が上限設定電圧以上の場合に主スイッチのスイッチング周波数を上限周波数（例えば１００ＫＨｚ）に設定し、交流電源電圧が下限設定電圧から上限設定電圧までの範囲の場合に主スイッチのスイッチング周波数を下限周波数から上限周波数まで徐々に変化させることを特徴とする。
【００７５】
図１０は第３の実施の形態に係る力率改善回路の第１実施例を示す回路構成図である。図１１は第３の実施の形態に係る力率改善回路の第１実施例の交流電源電圧波形とスイッチング周波数のタイミングチャートである。図１１は、交流電源電圧Ｖｉがゼロから最大値まで変化した場合に、スイッチＱ１のスイッチング周波数ｆがゼロから例えば１００ＫＨｚまで変化することを示している。
【００７６】
図１２では、図１１に示すタイミングチャートのＡ部（交流電源電圧Ｖｉが最大値付近）における１００ＫＨｚのスイッチング波形を示している。図１３では、図１１に示すタイミングチャートのＢ部（交流電源電圧Ｖｉが低い部分）における２０ＫＨｚのスイッチング波形を示している。
【００７７】
なお、図１０に示すその他の構成は、図１に示す構成と同一構成であるので、同一部分には同一符号を付し、その詳細な説明は省略する。
【００７８】
制御回路１０ａは、誤差増幅器１１１、乗算器１１２、誤差増幅器１１３、電圧制御発振器（ＶＣＯ）１１５、ＰＷＭコンパレータ１１６を有して構成される。なお、誤差増幅器１１１、乗算器１１２、誤差増幅器１１３及びＰＷＭコンパレータ１１６は、図１に示すものと同じであるので、それらの説明は省略する。
【００７９】
ＶＣＯ１１５（本発明の周波数制御手段に対応）は、全波整流回路Ｂ１からの全波整流電圧の電圧値に応じてスイッチＱ１のスイッチング周波数ｆを変化させた三角波信号（本発明の周波数制御信号に対応）を生成するもので、全波整流回路Ｂ１からの全波整流電圧が増加するに従ってスイッチＱ１のスイッチング周波数ｆが増加する電圧周波数変換特性を有している。
【００８０】
図１４は第３の実施の形態に係る力率改善回路の第１実施例に設けられたＶＣＯの詳細な回路構成図である。ＶＣＯ１１５において、全波整流回路Ｂ１の正極側出力端Ｐ１に抵抗Ｒ１が接続され、抵抗Ｒ１に直列に抵抗Ｒ２が接続されている。抵抗Ｒ１と抵抗Ｒ２との接続点にはツェナーダイオードＺＤのカソードが接続され、ツェナーダイオードＺＤのアノードは制御電源ＥＢの正極及びヒステリシスコンパレータ１１５ａの電源端子ｂに接続されている。抵抗Ｒ１と抵抗Ｒ２との接続点はヒステリシスコンパレータ１１５ａの入力端子ａに接続され、ヒステリシスコンパレータ１１５ａの接地端子ｃは制御電源ＥＢの負極と抵抗Ｒ２の他端に接続されている。ヒステリシスコンパレータ１１５ａの出力端子ｄはＰＷＭコンパレータ１１６の一端子に接続されている。ヒステリシスコンパレータ１１５ａは、図１６に示すように、入力端子ａに印加される電圧Ｅａが増加するに従ってスイッチＱ１のスイッチング周波数ｆが増加する電圧周波数変換特性ＣＶを有した三角波信号を発生する。
【００８１】
図１４に示すＶＣＯ１１５では、図１１に示す交流電源電圧Ｖｉが最大値付近（Ａ部）に達したとき、ツェナーダイオードＺＤが降伏するので、入力端子ａに印加される電圧Ｅａは、ツェナーダイオードＺＤの降伏電圧ＶＺと制御電源電圧ＥＢとの合計電圧（ＶＺ＋ＥＢ）、即ち上限設定電圧に設定される。また、交流電源電圧Ｖｉが低い部分（Ｂ部）に達したとき、制御電源ＥＢからツェナーダイオードＺＤを介して抵抗Ｒ２に電流が流れるので、入力端子ａに印加される電圧Ｅａは、制御電源電圧ＥＢ、即ち下限設定電圧に設定される。さらに、交流電源電圧Ｖｉが最大値付近と低い部分までの範囲の場合には、入力端子ａに印加される電圧Ｅａは、合計電圧（ＶＺ＋ＥＢ）と制御電源電圧ＥＢとの範囲で徐々に変化する。
【００８２】
このため、図１６に示すように、交流電源電圧Ｖｉが下限設定電圧ＥＢ以下の場合にスイッチＱ１のスイッチング周波数ｆを下限周波数ｆ１２（例えば２０ＫＨｚ）に設定し、交流電源電圧Ｖｉが上限設定電圧（ＶＺ＋ＥＢ）以上の場合にスイッチＱ１のスイッチング周波数ｆを上限周波数ｆ１１（例えば１００ＫＨｚ）に設定し、交流電源電圧Ｖｉが下限設定電圧ＥＢから上限設定電圧（ＶＺ＋ＥＢ）までの範囲の場合にスイッチＱ１のスイッチング周波数ｆを下限周波数ｆ１２から上限周波数ｆ１１まで徐々に変化させるようになっている。
【００８３】
ＰＷＭコンパレータ１１６（本発明のパルス幅制御手段に対応）は、ＶＣＯ１１５からの三角波信号が−端子に入力され、誤差増幅器１１３からのフィードバック信号ＦＢが＋端子に入力され、図１７に示すように、フィードバック信号ＦＢの値が三角波信号の値以上のときにオンで、フィードバック信号ＦＢの値が三角波信号の値未満のときにオフとなるパルス信号を生成し、該パルス信号をスイッチＱ１に印加して平滑コンデンサＣ１の出力電圧を所定電圧に制御する。
【００８４】
また、ＰＷＭコンパレータ１１６は、平滑コンデンサＣ１の出力電圧が基準電圧Ｅ１に達して、フィードバック信号ＦＢが低下すると、フィードバック信号ＦＢの値が三角波信号の値以上となるパルスオン幅を短くすることによって、出力電圧を所定電圧に制御する。即ち、パルス幅を制御している。
【００８５】
なお、ＶＣＯ１１５からの三角波信号の電圧の最大値、最小値は、周波数により変化しない。このため、誤差増幅器１１３のフィードバック信号ＦＢにより、周波数に関係なく、パルス信号のオン／オフのデューティ比が決定されるようになっている。また、スイッチング周波数ｆが変わることで、パルス信号のオン幅が変わっても、パルス信号のオン／オフのデューティ比は変わらない。
【００８６】
次に、このように構成された第３の実施の形態に係る力率改善回路の第１実施例の動作を図１０乃至図１７を参照しながら説明する。ここでは、制御回路１０ａの動作についてのみ説明する。
【００８７】
まず、誤差増幅器１１１は、平滑コンデンサＣ１の電圧と基準電圧Ｅ１との誤差を増幅して、誤差電圧信号を生成して乗算器１１２に出力する。乗算器１１２は、誤差増幅器１１１からの誤差電圧信号と全波整流回路Ｂ１の正極側出力端Ｐ１からの全波整流電圧とを乗算して乗算出力電圧を誤差増幅器１１３の＋端子に出力する。
【００８８】
次に、誤差増幅器１１３は、電流検出抵抗Ｒ（本発明の電流検出手段に対応）による電圧と乗算出力電圧との誤差を増幅して、誤差電圧信号を生成してこの誤差電圧信号をフィードバック信号ＦＢとしてＰＷＭコンパレータ１１６に出力する。
【００８９】
一方、ＶＣＯ１１５は、全波整流回路Ｂ１からの全波整流電圧の電圧値に応じてスイッチＱ１のスイッチング周波数ｆが変化した三角波信号を生成する。
【００９０】
ここで、図１５のタイミングチャートを用いて説明すると、交流電源電圧Ｖｉが最大値付近（例えば時刻ｔ２〜ｔ３、時刻ｔ６〜ｔ７）に達したときには、図１４に示すツェナーダイオードＺＤが降伏するので、入力端子ａに印加される電圧Ｅａは、ツェナーダイオードＺＤの降伏電圧ＶＺと制御電源電圧ＥＢとの合計電圧（ＶＺ＋ＥＢ）、即ち上限設定電圧に設定される。このため、交流電源電圧Ｖｉが上限設定電圧（ＶＺ＋ＥＢ）以上の場合には、ＶＣＯ１１５により、スイッチＱ１のスイッチング周波数ｆは、上限周波数ｆ１１（例えば１００ＫＨｚ）に設定される。
【００９１】
次に、交流電源電圧Ｖｉが低い部分（例えば時刻ｔ０〜ｔ１、時刻ｔ４〜ｔ５）に達したときには、図１４に示す制御電源ＥＢからツェナーダイオードＺＤを介して抵抗Ｒ２に電流が流れるので、入力端子ａに印加される電圧Ｅａは、制御電源電圧ＥＢ、即ち下限設定電圧に設定される。このため、交流電源電圧Ｖｉが下限設定電圧ＥＢ以下の場合には、ＶＣＯ１１５により、スイッチＱ１のスイッチング周波数ｆは、下限周波数ｆ１２（例えば２０ＫＨｚ）に設定される。
【００９２】
さらに、交流電源電圧Ｖｉが最大値付近と低い部分までの範囲（例えば時刻ｔ１〜ｔ２、時刻ｔ３〜ｔ４、時刻ｔ５〜ｔ６）の場合には、入力端子ａに印加される電圧Ｅａは、合計電圧（ＶＺ＋ＥＢ）と制御電源電圧ＥＢとの範囲で徐々に変化する。このため、交流電源電圧Ｖｉが下限設定電圧ＥＢから上限設定電圧（ＶＺ＋ＥＢ）までの範囲の場合には、スイッチＱ１のスイッチング周波数ｆは下限周波数ｆ１２から上限周波数ｆ１１まで徐々に変化する。
【００９３】
次に、交流電源電圧Ｖｉが最大値付近（例えば時刻ｔ２〜ｔ３、時刻ｔ６〜ｔ７）の場合には、ＰＷＭコンパレータ１１６は、図１７に示すように、フィードバック信号ＦＢの値が上限周波数ｆ１１を持つ三角波信号の値以上のときにオンで、フィードバック信号ＦＢの値が上限周波数ｆ１１を持つ三角波信号の値未満のときにオフとなる上限周波数ｆ１１を持つパルス信号を生成し、該パルス信号をスイッチＱ１に印加する。
【００９４】
一方、交流電源電圧Ｖｉが低い部分（例えば時刻ｔ０〜ｔ１、時刻ｔ４〜ｔ５）の場合には、ＰＷＭコンパレータ１１６は、図１７に示すように、フィードバック信号ＦＢの値が下限周波数ｆ１２を持つ三角波信号の値以上のときにオンで、フィードバック信号ＦＢの値が下限周波数ｆ１２を持つ三角波信号の値未満のときにオフとなる下限周波数ｆ１２を持つパルス信号を生成し、該パルス信号をスイッチＱ１に印加する。
【００９５】
また、交流電源電圧Ｖｉが最大値付近と低い部分までの範囲（例えば時刻ｔ１〜ｔ２、時刻ｔ３〜ｔ４、時刻ｔ５〜ｔ６）の場合には、ＰＷＭコンパレータ１１６は、下限周波数ｆ１２から上限周波数ｆ１１までの範囲で徐々に変化する周波数を持つパルス信号を生成し、該パルス信号をスイッチＱ１に印加する。
【００９６】
このように、第１実施例によれば、第１の実施の形態に係る力率改善回路の効果が得られるとともに、交流電源電圧Ｖｉに応じてスイッチＱ１のスイッチング周波数ｆを変化させ、交流電源電圧Ｖｉの低い部分でのスイッチング周波数ｆを低下させることで、図１３に示すように、スイッチＱ１のオン時間も長くなり、電流も増加し負荷ＲＬに電力を供給できる。また、スイッチング回数が減少するため、スイッチング損失も低減できる。
【００９７】
特に、スイッチＱ１のスイッチング周波数ｆとして例えば１００ｋＨｚを上限周波数とし、人間の聞こえない周波数、例えば２０ｋＨｚを下限周波数とし、他の部分を交流電源電圧Ｖｉにスイッチング周波数ｆを比例させたので、スイッチング損失を低減でき、また、可聴周波数以下となり、不快な騒音を発生することもない。
【００９８】
また、磁束は電流に比例するため、交流電源電圧Ｖｉの最大値の時（電流も最大）に最大周波数とし、他の部分は交流電源電圧Ｖｉに比例させて周波数を変化させても、昇圧リアクトルＬ１の磁束は最大値を上回ることはなく、昇圧リアクトルＬ１は大型化せず、スイッチング損失を低減できる。
【００９９】
また、スイッチＱ１のスイッチング周波数ｆが下限周波数から上限周波数までの範囲に亙るので、発生するノイズも周波数に対して分散するから、ノイズを低減できる。このため、小型、高効率、低ノイズ化できる力率改善回路を提供できる。
【０１００】
（第２実施例）
図１８は第３の実施の形態に係る力率改善回路の第２実施例の交流電源電圧波形とＶＣＯにより変化するスイッチング周波数のタイミングチャートである。
【０１０１】
図１５に示す第１実施例では、交流電源電圧Ｖｉが低い部分に達したときに、ＶＣＯ１１５により、スイッチＱ１のスイッチング周波数ｆを下限周波数ｆ１２（例えば２０ＫＨｚ）に設定したが、図１８に示す第２実施例では、交流電源電圧Ｖｉが低い部分の場合で、下限周波数ｆ１２未満では、ＶＣＯ１１５により、主スイッチＱ１の動作を停止させたことを特徴とする。この停止部分では、入力電流も少ないため、交流電源電流波形の歪みも最低限に抑えられる。
【０１０２】
（第３実施例）
第３実施例では、交流電源電圧が設定電圧以下の場合に主スイッチのスイッチング周波数を下限周波数（例えば２０ＫＨｚ）に設定し、交流電源電圧が設定電圧を超えた場合に主スイッチのスイッチング周波数を上限周波数（例えば１００ＫＨｚ）に設定したことを特徴とする。
【０１０３】
図１９は第３の実施の形態に係る力率改善回路の第３実施例のＶＣＯの詳細な回路構成図である。図１９に示すＶＣＯ１１５Ａにおいて、全波整流回路Ｂ１の正極側出力端Ｐ１に抵抗Ｒ１が接続され、抵抗Ｒ１に直列に抵抗Ｒ２が接続されている。コンパレータ１１５ｂは、抵抗Ｒ１と抵抗Ｒ２との接続点の電圧を＋端子に入力し、基準電圧Ｅｒ１を−端子に入力し、抵抗Ｒ１と抵抗Ｒ２との接続点の電圧が基準電圧Ｅｒ１よりも大きいときＨレベルをトランジスタＴＲ１のベースに出力する。この場合、基準電圧Ｅｒ１を前記設定電圧に設定する。
【０１０４】
トランジスタＴＲ１のエミッタは接地され、トランジスタＴＲ１のコレクタは、抵抗Ｒ３を介してトランジスタＴＲ２のベースと抵抗Ｒ４の一端と抵抗Ｒ５の一端とに接続されている。抵抗Ｒ４の他端は電源ＶＢに接続され、抵抗Ｒ５の他端は接地されている。トランジスタＴＲ２のエミッタは抵抗Ｒ６を介して電源ＶＢに接続され、トランジスタＴＲ２のコレクタはコンデンサＣを介して接地されている。
【０１０５】
コンパレータ１１５ｃにヒステリシスを持たせるために、＋端子と出力端子との間には、抵抗Ｒ９を接続し、＋端子は、抵抗Ｒ８を介して接地されるとともに、抵抗Ｒ１０を介して電源ＶＢに接続されている。
【０１０６】
コンパレータ１１５ｃは、コンデンサＣの電圧を−端子に入力している。また、コンデンサＣの放電に、出力端子からダイオードＤ及び抵抗Ｒ７の直列回路が−端子に接続されている。図２０に示すように、交流電源電圧Ｖｉが設定電圧以下の場合にスイッチＱ１のスイッチング周波数ｆを下限周波数ｆ１２に設定した三角波信号を生成し、交流電源電圧Ｖｉが設定電圧を超えた場合にスイッチＱ１のスイッチング周波数ｆを上限周波数ｆ１１に設定した三角波信号を生成する。
【０１０７】
次に、このように構成された第３の実施の形態に係る力率改善回路の第３実施例の動作を図１９及び図２０を参照しながら説明する。ここでは、ＶＣＯ１１５Ａの動作についてのみ説明する。
【０１０８】
まず、ＶＣＯ１１５Ａは、全波整流回路Ｂ１からの全波整流電圧の電圧値に応じてスイッチＱ１のスイッチング周波数ｆが変化した三角波信号を生成する。
【０１０９】
ここで、図２０のタイミングチャートを用いて説明すると、交流電源電圧Ｖｉが設定電圧を超えた場合（例えば時刻ｔ２〜ｔ３、時刻ｔ５〜ｔ６）、コンパレータ１１５ｂからのＨレベルによりトランジスタＴＲ１がオンする。このため、電源ＶＢから抵抗Ｒ４及びトランジスタＴＲ２のベースを介して抵抗Ｒ３に電流が流れるため、トランジスタＴＲ２のコレクタ電流が増大する。すると、トランジスタＴＲ２のコレクタに流れる電流によりコンデンサＣが短時間で充電される。即ち、コンデンサＣの電圧Ｅｃが上昇して、この電圧Ｅｃがコンパレータ１１５ｃに入力されるため、コンパレータ１１５ｃは、スイッチＱ１のスイッチング周波数ｆを上限周波数ｆ１１（例えば１００ＫＨｚ）に設定した三角波信号を生成する。
【０１１０】
一方、交流電源電圧Ｖｉが設定電圧以下の場合（例えば時刻ｔ０〜ｔ２、時刻ｔ３〜ｔ５）、コンパレータ１１５ｂからＨレベルは出力されないため、トランジスタＴＲ１はオフとなる。このため、トランジスタＴＲ２のコレクタ電流が減少するため、コンデンサＣの充電時間は長くなる。即ち、コンデンサＣの電圧Ｅｃはゆるやかに上昇して、この電圧Ｅｃがコンパレータ１１５ｃに入力されるため、コンパレータ１１５ｃは、スイッチＱ１のスイッチング周波数ｆを下限周波数ｆ１２（例えば２０ＫＨｚ）に設定した三角波信号を生成する。
【０１１１】
次に、交流電源電圧Ｖｉが設定電圧を超えた場合（例えば時刻ｔ２〜ｔ３、時刻ｔ５〜ｔ６）、ＰＷＭコンパレータ１１６は、フィードバック信号ＦＢの値が上限周波数ｆ１１を持つ三角波信号の値以上のときにオンで、フィードバック信号ＦＢの値が上限周波数ｆ１１を持つ三角波信号の値未満のときにオフとなる上限周波数ｆ１１を持つパルス信号を生成し、パルス信号をスイッチＱ１に印加する。
【０１１２】
一方、交流電源電圧Ｖｉが設定電圧以下の場合（例えば時刻ｔ０〜ｔ２、時刻ｔ３〜ｔ５）、ＰＷＭコンパレータ１１６は、フィードバック信号ＦＢの値が下限周波数ｆ１２を持つ三角波信号の値以上のときにオンで、フィードバック信号ＦＢの値が下限周波数ｆ１２を持つ三角波信号の値未満のときにオフとなる下限周波数ｆ１２を持つパルス信号を生成し、パルス信号をスイッチＱ１に印加する。
【０１１３】
このように第３実施例によれば、交流電源電圧が設定電圧以下の場合にスイッチＱ１のスイッチング周波数を下限周波数に設定し、交流電源電圧が設定電圧を超えた場合にスイッチＱ１のスイッチング周波数を上限周波数に設定しても、第１実施例の効果とほぼ同等な効果が得られる。
【０１１４】
なお、第３の実施の形態では、第１の実施の形態の制御回路１０を制御回路１０ａに変更した力率改善回路であるが、本発明は、第３の実施の形態の変形例として、第２の実施の形態の制御回路１０を制御回路１０ａに変更した力率改善回路にも適用できる。
【０１１５】
（第４の実施の形態）
次に第４の実施の形態に係る力率改善回路を説明する。第１乃至第３の実施の形態に係る力率改善回路では、主スイッチとして、ノーマリオフタイプのＭＯＳＦＥＴ等を用いた。このノーマリオフタイプのスイッチは、電源がオフ時にオフ状態となるスイッチである。
【０１１６】
一方、ＳＩＴ（static induction transistor、静電誘導トランジスタ）等のノーマリオンタイプのスイッチは、電源がオフ時にオン状態となるスイッチである。このノーマリオンタイプのスイッチは、スイッチングスピードが速く、オン抵抗も低くスイッチング電源等の電力変換装置に使用した場合、理想的な素子であり、スイッチング損失を減少させ高効率が期待できる。
【０１１７】
しかし、ノーマリオンタイプのスイッチング素子にあっては、電源をオンすると、スイッチがオン状態であるため、スイッチが短絡する。このため、ノーマリオンタイプのスイッチを起動できず、特殊な用途以外には使用できない。
【０１１８】
そこで、第４の実施の形態に係る力率改善回路は、第１の実施の形態に係る力率改善回路の構成を有すると共に、スイッチＱ１にノーマリオンタイプのスイッチを使用するために、交流電源オン時に、コンデンサの突入電流を軽減する目的で挿入されている突入電流制限抵抗の電圧降下による電圧を、ノーマリオンタイプのスイッチの逆バイアス電圧に使用し、電源オン時の問題をなくす構成を追加したことを特徴とする。
【０１１９】
図２１は第４の実施の形態に係る力率改善回路を示す回路構成図である。図２１に示す力率改善回路は、図１に示す第１の実施の形態に係る力率改善回路の構成を有すると共に、交流電源Ｖａｃ１から入力される交流電源電圧を全波整流回路Ｂ１で整流して、得られた電圧を別の直流電圧に変換して出力するもので、全波整流回路Ｂ１の負極側出力端Ｐ２と電流検出抵抗Ｒとの間には、突入電流制限抵抗Ｒ１が接続されている。
【０１２０】
全波整流回路Ｂ１の正極側出力端Ｐ１には、昇圧リアクトルＬ１の昇圧巻線５ａ及び可飽和リアクトルＳＬ１を介してＳＩＴ等のノーマリオンタイプのスイッチＱ１ｎが接続され、スイッチＱ１ｎは、制御回路１１のＰＷＭ制御によりオン／オフする。
【０１２１】
また、突入電流制限抵抗Ｒ１の両端にはスイッチＳ１が接続されている。このスイッチＳ１は、例えばノーマリオフタイプのＭＯＳＦＥＴ，ＢＪＴ（バイポーラ接合トランジスタ）等の半導体スイッチであり、制御回路１１からの短絡信号によりオン制御される。
【０１２２】
突入電流制限抵抗Ｒ１の両端には、コンデンサＣ６と抵抗Ｒ２とダイオードＤ６とからなる起動電源部１２が接続されている。この起動電源部１２は、突入電流制限抵抗Ｒ１の両端に発生する電圧を取り出し、コンデンサＣ６の両端電圧をスイッチＱ１ｎのゲートへの逆バイアス電圧として使用するために、制御回路１１に出力する。また、平滑コンデンサＣ１に充電された充電電圧を制御回路１１に供給する。
【０１２３】
制御回路１１は、交流電源Ｖａｃ１をオンしたときに、コンデンサＣ６から供給された電圧により起動し、制御信号として端子ｂからスイッチＱ１ｎのゲートに逆バイアス電圧を出力し、スイッチＱ１ｎをオフさせる。この制御信号は、例えば、−１５Ｖと０Ｖとのパルス信号からなり、−１５Ｖの電圧によりスイッチＱ１ｎがオフし、０Ｖの電圧によりスイッチＱ１ｎがオンする。
【０１２４】
制御回路１１は、平滑コンデンサＣ１の充電が完了した後、端子ｂから制御信号として０Ｖと−１５Ｖとのパルス信号をスイッチＱ１ｎのゲートに出力し、スイッチＱ１ｎをスイッチング動作させる。制御回路１１は、スイッチＱ１ｎをスイッチング動作させた後、所定時間経過後にスイッチＳ１のゲートに短絡信号を出力し、スイッチＳ１をオンさせる。
【０１２５】
また、昇圧リアクトルＬ１に設けられた補助巻線５ｄの一端は、スイッチＱ１ｎの一端とコンデンサＣ７の一端と制御回路１１とに接続され、補助巻線５ｄの他端は、ダイオードＤ７のカソードに接続され、ダイオードＤ７のアノードはコンデンサＣ７の他端及び制御回路１１の端子ｃに接続されている。補助巻線５ｄとダイオードＤ７とコンデンサＣ７とは通常動作電源部１３を構成し、この通常動作電源部１３は、補助巻線５ｄで発生した電圧をダイオードＤ７及びコンデンサＣ７を介して制御回路１１に供給する。
【０１２６】
なお、制御回路１１は、第１の実施の形態の制御回路１０の機能も有している。ここでは、図面の複雑化を避けるために、制御回路１０を構成している、誤差増幅器１１１、乗算器１１２、誤差増幅器１１３、ＯＳＣ１１４、ＰＷＭコンパレータ１１６を省略した。
【０１２７】
次にこのように構成された第４の実施の形態に係る力率改善回路の動作を図２１乃至図２３を参照しながら説明する。
【０１２８】
なお、図２３において、Ｖａｃ１は、交流電源Ｖａｃ１の交流電源電圧を示し、入力電流は、交流電源Ｖａｃ１に流れる電流を示し、Ｒ１電圧は、突入電流制限抵抗Ｒ１に発生する電圧を示し、Ｃ１電圧は、平滑コンデンサＣ１の電圧を示し、Ｃ６電圧は、コンデンサＣ６の電圧を示し、制御信号は、制御回路１１の端子ｂからスイッチＱ１ｎのゲートへ出力される信号を示す。
【０１２９】
まず、時刻ｔ０において、交流電源Ｖａｃ１を印加（オン）すると、交流電源Ｖａｃ１の交流電源電圧は全波整流回路Ｂ１で全波整流される。このとき、ノーマリオンタイプのスイッチＱ１ｎは、オン状態であり、スイッチＳ１は、オフ状態である。このため、全波整流回路Ｂ１からの電圧は、平滑コンデンサＣ１を介して突入電流制限抵抗Ｒ１に印加される（図２２中の▲１▼）。
【０１３０】
この突入電流制限抵抗Ｒ１に発生した電圧は、ダイオードＤ６、抵抗Ｒ２を介してコンデンサＣ６に蓄えられる（図２２中の▲２▼）。ここで、コンデンサＣ６の端子ｆ側が例えば零電位となり、コンデンサＣ６の端子ｇ側が例えば負電位となる。このため、コンデンサＣ６の電圧は、図２３に示すように、負電圧（逆バイアス電圧）となる。このコンデンサＣ６の負電圧が端子ａを介して制御回路１１に供給される。
【０１３１】
そして、コンデンサＣ６の電圧が、スイッチＱ１ｎのスレッシホールド電圧ＴＨＬになった時点（図２３の時刻ｔ１）で、制御回路１１は、端子ｂから−１５Ｖの制御信号をスイッチＱ１ｎのゲートに出力する（図２２中の▲３▼）。このため、スイッチＱ１ｎは、オフ状態となる。
【０１３２】
すると、全波整流回路Ｂ１からの電圧により、平滑コンデンサＣ１は、充電されて（図２２中の▲４▼）、平滑コンデンサＣ１の電圧が上昇していき、平滑コンデンサＣ１の充電が完了する。
【０１３３】
次に、時刻ｔ２において、制御回路１１は、スイッチング動作を開始させる。始めに、端子ｂから０Ｖの制御信号をスイッチＱ１ｎのゲートに出力する（図２２中の▲５▼）。このため、スイッチＱ１ｎは、オン状態となるため、全波整流回路Ｂ１の正極側出力端Ｐ１から昇圧リアクトルＬ１の昇圧巻線５ａ及び可飽和リアクトルＳＬ１を介してスイッチＱ１ｎに電流が流れて（図２２中の▲６▼）、昇圧リアクトルＬ１及び可飽和リアクトルＳＬ１にエネルギーが蓄えられる。
【０１３４】
また、昇圧リアクトルＬ１と電磁結合している補助巻線５ｄにも電圧が発生し、発生した電圧は、ダイオードＤ７及びコンデンサＣ７を介して制御回路１１に供給される（図２２中の▲７▼）。このため、制御回路１１が動作を継続することができるので、スイッチＱ１ｎのスイッチング動作を継続して行うことができる。
【０１３５】
次に、時刻ｔ３において、端子ｂから−１５Ｖの制御信号をスイッチＱ１ｎのゲートに出力する。このため、時刻ｔ３にスイッチＱ１ｎがオフして、電流Ｄ２ｉがダイオードＤ２を介して平滑コンデンサＣ１に流れて負荷ＲＬに電力が供給される。また、昇圧リアクトルＬ１に蓄えられたエネルギーにより電流Ｄ１ｉがダイオードＤ１を介して平滑コンデンサＣ１に流れて負荷ＲＬに電力が供給される。
【０１３６】
また、時刻ｔ３に制御回路１１から短絡信号をスイッチＳ１に出力すると、スイッチＳ１がオンして（図２２中の▲８▼）、突入電流制限抵抗Ｒ１の両端が短絡される。このため、突入電流制限抵抗Ｒ１の損失を減ずることができる。
【０１３７】
なお、時刻ｔ３は、交流電源Ｖａｃ１をオンしたとき（時刻ｔ０）からの経過時間として設定され、例えば平滑コンデンサＣ１と突入電流制限抵抗Ｒ１との時定数（τ＝Ｃ１・Ｒ１）の約５倍以上の時間に設定される。以後、スイッチＱ１ｎはオン／オフによるスイッチング動作を繰り返す。スイッチＱ１ｎがスイッチング動作を開始した後には、スイッチＱ１ｎは、図１に示す第１の実施の形態に係る力率改善回路のスイッチＱ１の動作と同様に動作する。
【０１３８】
このように第４の実施の形態に係る力率改善回路によれば、第１の実施の形態の効果が得られるとともに、制御回路１１は、交流電源Ｖａｃ１がオンされたときに突入電流制限抵抗Ｒ１に発生した電圧によりスイッチＱ１ｎをオフさせ、平滑コンデンサＣ１が充電された後、スイッチＱ１ｎをオン／オフさせるスイッチング動作を開始させるので、電源オン時における問題もなくなる。従って、ノーマリオンタイプの半導体スイッチが使用可能となり、損失の少ない、即ち、高効率な力率改善回路を提供することができる。
【０１３９】
なお、第４の実施の形態は、第１の実施の形態の構成に図２１に示すようなノーマリオン回路を追加したが、例えば、本発明は、第２の実施の形態の構成に図２１に示すようなノーマリオン回路を追加してもよく、また、第３の実施の形態の構成に図２１に示すようなノーマリオン回路を追加してもよい。
【０１４０】
【発明の効果】
以上説明したように、本発明によれば、スイッチがオン時にＺＣＳ動作となりスイッチがオフ時にＺＶＳ動作となりスイッチング損失が低減し、効率が向上する。また、スイッチングノイズも低減し、フィルタを小型化でき、昇圧リアクトルと可飽和リアクトルも一体化できる。これにより、小型、低ノイズ、高効率な昇圧型の力率改善回路を提供することができる。
【図面の簡単な説明】
【図１】第１の実施の形態に係る力率改善回路を示す回路構成図である。
【図２】第１の実施の形態に係る力率改善回路に設けられた可飽和リアクトルの構造図である。
【図３】第１の実施の形態に係る力率改善回路に設けられた可飽和リアクトルのＢ−Ｈ特性を示す図である。
【図４】第２の実施の形態に係る力率改善回路を示す回路構成図である。
【図５】可飽和リアクトルと昇圧リアクトルとを一体化したリアクトルの構造図である。
【図６】第２の実施の形態に係る力率改善回路の交流電源電圧波形と整流出力電流波形のタイミングチャートである。
【図７】第２の実施の形態に係る力率改善回路の各部における信号のタイミングチャートである。
【図８】第２の実施の形態に係る力率改善回路のスイッチＱ１のターンオン時の各部における信号のタイミングチャートである。
【図９】第２の実施の形態に係る力率改善回路のスイッチＱ１のターンオフ時の各部ににおける信号のタイミングチャートである。
【図１０】第３の実施の形態に係る力率改善回路の第１実施例を示す回路構成図である。
【図１１】第３の実施の形態に係る力率改善回路の第１実施例の交流電源電圧波形とスイッチング周波数のタイミングチャートである。
【図１２】図１１に示すタイミングチャートのＡ部における１００ＫＨｚのスイッチング波形を示す図である。
【図１３】図１１に示すタイミングチャートのＢ部における２０ＫＨｚのスイッチング波形を示す図である。
【図１４】第３の実施の形態に係る力率改善回路の第１実施例に設けられたＶＣＯの詳細な回路構成図である。
【図１５】第３の実施の形態に係る力率改善回路の第１実施例の交流電源電圧波形とヒステリシスコンパレータに入力される電圧とこの電圧により変化するスイッチング周波数のタイミングチャートである。
【図１６】第３の実施の形態に係る力率改善回路の第１実施例のＶＣＯの特性を示す図である。
【図１７】第３の実施の形態に係る力率改善回路の第１実施例のＶＣＯの周波数の変化に応じてＰＷＭコンパレータのパルス周波数が変化した様子を示す図である。
【図１８】第３の実施の形態に係る力率改善回路の第２実施例の交流電源電圧波形とヒステリシスコンパレータに入力される電圧により変化するスイッチング周波数のタイミングチャートである。
【図１９】第３の実施の形態に係る力率改善回路の第３実施例のＶＣＯの詳細な回路構成図である。
【図２０】第３の実施の形態に係る力率改善回路の第３実施例の交流電源電圧波形とコンデンサの電圧とこの電圧により変化するスイッチング周波数のタイミングチャートである。
【図２１】第４の実施の形態に係る力率改善回路を示す回路構成図である。
【図２２】第４の実施の形態に係る力率改善回路の動作を説明するための図である。
【図２３】第４の実施の形態に係る力率改善回路の各部における信号のタイミングチャートである。
【図２４】従来の力率改善回路を示す回路構成図である。
【図２５】従来の力率改善回路の各部における信号のタイミングチャートである。
【符号の説明】
Ｖａｃ１ 交流電源
Ｂ１ 全波整流回路
１０，１０ａ，１１，１００ 制御回路
Ｑ１，Ｑ１ｎ スイッチ
ＲＬ 負荷
Ｒ１〜Ｒ１０ 抵抗
Ｌ１ 昇圧リアクトル
ＳＬ１ 可飽和リアクトル
Ｃ１ 平滑コンデンサ
Ｃ２ スナバコンデンサ
Ｃ６，Ｃ７ コンデンサ
Ｓ１ スイッチ
５ｄ Ｌ１の補助巻線
１２ 起動電源部
１３ 通常動作電源部
Ｄ１〜Ｄ７ ダイオード
Ｒ 電流検出抵抗
１１１ 誤差増幅器
１１２ 乗算器
１１３ 誤差増幅器
１１４ 発振器（ＯＳＣ）
１１５ 電圧制御発振器（ＶＣＯ）
１１５ａ ヒステリシスコンパレータ
１１５ｂ，１１５ｃ コンパレータ
１１６ ＰＷＭコンパレータ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a power factor correction circuit used for a switching power supply with high efficiency, low noise, and high power factor.
[0002]
[Prior art]
FIG. 24 shows a circuit configuration diagram of a conventional power factor correction circuit (Patent Document 1). In the power factor correction circuit shown in FIG. 24, a series circuit including a boost reactor L1, a switch Q1 including a MOSFET, and a current detection resistor R is provided at both ends of the output of the full-wave rectifier circuit B1 that rectifies the AC power supply voltage of the AC power supply Vac1. Is connected. A series circuit composed of a diode D1 and a smoothing capacitor C1 is connected to both ends of the switch Q1, and a load RL is connected to both ends of the smoothing capacitor C1. The switch Q1 is turned on / off by PWM control of the control circuit 100.
[0003]
The current detection resistor R detects an input current flowing through the full-wave rectifier circuit B1.
[0004]
The control circuit 100 includes an error amplifier 111, a multiplier 112, an error amplifier 113, an oscillator (OSC) 114, and a PWM comparator 116.
[0005]
In the error amplifier 111, the reference voltage E1 is input to the + terminal, the voltage of the smoothing capacitor C1 is input to the-terminal, the error between the voltage of the smoothing capacitor C1 and the reference voltage E1 is amplified, and an error voltage signal is generated. Output to the multiplier 112. The multiplier 112 multiplies the error voltage signal from the error amplifier 111 by the full-wave rectified voltage from the positive output terminal P1 of the full-wave rectifier circuit B1, and outputs the multiplied output voltage to the + terminal of the error amplifier 113.
[0006]
In the error amplifier 113, a voltage proportional to the input current detected by the current detection resistor R is input to the − terminal, the multiplication output voltage from the multiplier 112 is input to the + terminal, and the voltage by the current detection resistor R and the multiplication output voltage And an error voltage signal is generated, and this error voltage signal is output to the PWM comparator 116 as a feedback signal FB. The OSC 114 generates a triangular wave signal having a constant period.
[0007]
The PWM comparator 116 is turned on when the triangular wave signal from the OSC 114 is input to the-terminal, the feedback signal FB from the error amplifier 113 is input to the + terminal, and the value of the feedback signal FB is greater than or equal to the value of the triangular wave signal. A pulse signal that is turned off when the value of the signal FB is less than the value of the triangular wave signal is generated, and the pulse signal is applied to the gate of the switch Q1.
[0008]
That is, the PWM comparator 116 provides a duty pulse corresponding to the difference signal between the output of the current detection resistor R from the error amplifier 113 and the output of the multiplier 112 to the switch Q1. The duty pulse is a pulse width control signal that continuously compensates for fluctuations in the AC power supply voltage and the DC load voltage at a constant period. With such a configuration, the AC power source current waveform is controlled to coincide with the AC power source voltage waveform, and the power factor is greatly improved.
[0009]
Next, the operation of the power factor correction circuit configured as described above will be described with reference to the timing chart shown in FIG. FIG. 25 shows the voltage Q1v across the switch Q1, the current Q1i flowing through the switch Q1, and the current D1i flowing through the diode D1.
[0010]
First, time t 31 , The switch Q1 is turned on, and the current Q1i flows from the full-wave rectifier circuit B1 to the switch Q1 via the boost reactor L1. This current is the time t 32 It increases linearly over time. Note that time t 31 To time t 32 Then, the current D1i flowing through the diode D1 becomes zero.
[0011]
Next, time t 32 , The switch Q1 changes from the on state to the off state. At this time, the voltage Q1v of the switch Q1 rises due to the excitation energy induced in the boost reactor L1. Also, time t 32 ~ Time t 33 Then, since the switch Q1 is OFF, the current Q1i flowing through the switch Q1 becomes zero. Note that time t 32 To time t 33 Then, the current D1i flows through L1 → D1 → C1, and power is supplied to the load RL.
[0012]
[Patent Document 1]
JP 2000-37072 (FIG. 1)
[0013]
[Problems to be solved by the invention]
However, in the step-up type power factor correction circuit shown in FIG. 24, when the switch Q1 is turned on or off, an overlapping portion of the voltage Q1v of the switch Q1 and the current Q1i occurs, and a large switching loss occurs due to the overlapping portion. was there.
[0014]
Further, when the switch Q1 is turned on (for example, time t 31 , T 33 , T 35 ), A spike current RC due to diode recovery flows in a path of C1 → D1 → Q1. Further, when the switch Q1 is turned off (for example, time t 32 , T 34 , T 36 ) Generates a spike voltage SP due to the inductance of the wiring.
[0015]
During the recovery time, the loss of the switch Q1 increases because the diode D1 is in a short state. Further, since a CR absorber composed of a resistor and a capacitor is added to suppress the spike voltage when the switch Q1 is OFF, the loss due to the CR absorber has also increased.
[0016]
Moreover, the spike voltage and spike current generate noise. In order to reduce this noise, the size of the noise filter is increased, which hinders the reduction in size and efficiency of the switching power supply.
[0017]
An object of the present invention is to provide a power factor correction circuit that enables zero current switching and zero voltage switching of a switch, and that can be reduced in size, efficiency, and noise.
[0018]
[Means for Solving the Problems]
The present invention has the following configuration in order to solve the above problems. The invention of claim 1 improves the input power factor by inputting a rectified voltage obtained by rectifying an AC power supply voltage of an AC power supply with a rectifier circuit through a boosting reactor and turning it on / off by a main switch. A power factor improving circuit for converting to a boosting coil, a winding coil and a first diode connected between one output terminal and the other output terminal of the rectifier circuit and wound around the boosting reactor. And a smoothing capacitor, and is connected between one output end and the other output end of the rectifier circuit, and includes a boost winding of the boost reactor, a saturable reactor, and the main switch. ON / OFF control of the second series circuit, the second diode connected between the connection point of the main switch and the saturable reactor and the smoothing capacitor, and the main switch And control means for controlling the output voltage of the serial smoothing capacitor to a predetermined voltage A third series circuit comprising a third diode and a snubber capacitor connected in parallel to the main switch, wherein the saturable reactor further comprises an auxiliary winding, and the third diode and the snubber capacitor A fourth series circuit connected between a connection point and one end of the first diode, and comprising a fourth diode and an auxiliary winding of the saturable reactor; It is characterized by having.
[0021]
Claim 2 The present invention has a fifth diode connected in parallel to the main switch, and the fifth diode is a parasitic diode of the main switch.
[0022]
Claim 3 In the invention, the step-up reactor and the saturable reactor are formed of an integrated reactor wound and integrated on the same core.
[0023]
Claim 4 The present invention is characterized in that a portion having a small cross-sectional area is provided in a part of the magnetic path of the core of the saturable reactor.
[0024]
Claim 5 In the invention, the control means performs a zero current switch when the main switch is turned on and a zero voltage switch when the main switch is turned off.
[0025]
Claim 6 In the invention, the control means controls the switching frequency of the main switch according to the AC power supply voltage value of the AC power supply.
[0026]
Claim 7 In the invention, the control means amplifies an error between the output voltage and a reference voltage to generate a first error voltage signal, and a first error voltage of the first error voltage generation means. Multiplication output voltage generating means for multiplying the signal and the rectified voltage of the rectifier circuit to generate a multiplied output voltage; current detection means for detecting an input current flowing through the rectifier circuit; and input detected by the current detection means A second error voltage generation unit configured to amplify an error between a voltage corresponding to the current and a multiplication output voltage of the multiplication output voltage generation unit to generate a second error voltage signal; and the rectification voltage value of the rectifier circuit according to the rectification voltage value Frequency control means for generating a frequency control signal in which the switching frequency of the main switch is changed, and the pulse width is controlled based on the second error voltage signal of the second error voltage generation means and generated by the frequency control means Pulse width control means for generating a pulse signal in which the switching frequency of the main switch is changed according to the frequency control signal, and applying the pulse signal to the main switch to control the output voltage to a predetermined voltage. It is characterized by having.
[0027]
Claim 8 In the invention, the control means sets the switching frequency to the lower limit frequency when the AC power supply voltage is equal to or lower than a lower limit set voltage, and sets the switching frequency to the upper limit frequency when the AC power supply voltage is equal to or higher than the upper limit set voltage. The switching frequency is gradually changed from the lower limit frequency to the upper limit frequency when the AC power supply voltage is in a range from the lower limit set voltage to the upper limit set voltage.
[0028]
Claim 9 In the invention, the control means stops the switching operation of the main switch when the AC power supply voltage is less than the lower limit set voltage.
[0029]
Claim 10 The invention includes an inrush current limiting resistor that is connected between the rectifier circuit and the smoothing capacitor and reduces the inrush current of the smoothing capacitor when the AC power supply is turned on. The switch comprises a mullion type switch, and the control means turns off the main switch by a voltage generated in the inrush current limiting resistor when the AC power supply is turned on, and after the smoothing capacitor is charged, the main switch The switching operation for turning on / off is started.
[0030]
Claim 11 According to the invention, the step-up reactor further includes an auxiliary winding, and has a normal operation power supply unit that supplies a voltage generated in the auxiliary winding to the control means.
[0031]
Claim 12 The present invention has a semiconductor switch connected in parallel to the inrush current limiting resistor, and the control means turns on the semiconductor switch after starting the switching operation of the main switch.
[0032]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of a power factor correction circuit according to the present invention will be described below in detail with reference to the drawings.
[0033]
(First embodiment)
In the power factor correction circuit according to the first embodiment, a saturable reactor is connected in series with the main switch, and ZCS (zero current switch) is performed when the main switch is turned on, so that loss due to recovery of the rectifier diode can be reduced. The switching operation with high efficiency and low noise is performed by reducing the current and gradually changing the current.
[0034]
FIG. 1 is a circuit configuration diagram of a power factor correction circuit according to the first embodiment. In FIG. 1, a full-wave rectifier circuit B1 is connected to an AC power supply Vac1, rectifies an AC power supply voltage from the AC power supply Vac1, and outputs it to the positive output terminal P1 and the negative output terminal P2.
[0035]
Between the positive-side output terminal P1 and the negative-side output terminal P2 of the full-wave rectifier circuit B1, a boosting winding 5a (number of turns n1) and a winding winding 5b (number of turns n2) wound around the boosting reactor L1 and a diode A first series circuit comprising D1, a smoothing capacitor C1, and a current detection resistor R (corresponding to the current detection means of the present invention) is connected.
[0036]
The switch Q1 (main switch) is connected between the positive output terminal P1 and the negative output terminal P2 of the full-wave rectifier circuit B1, and includes a boost winding 5a of the boost reactor L1, a saturable reactor SL1, and a MOSFET. A second series circuit comprising a current detection resistor R is connected. A diode D5 is connected in parallel to both ends of the switch Q1. The diode D5 may be a parasitic diode of the switch Q1.
[0037]
A diode D2 is connected between a connection point between the switch Q1 and the saturable reactor SL1 and the smoothing capacitor C1.
[0038]
The switch Q1 is turned on / off by PWM control of the control circuit 10. The diode D1 and the smoothing capacitor C1 constitute a rectifying / smoothing circuit. A load RL is connected in parallel to the smoothing capacitor C1, and the smoothing capacitor C1 smoothes the rectified voltage of the diode D1 and outputs a DC output to the load RL.
[0039]
The current detection resistor R detects an input current flowing through the full-wave rectifier circuit B1.
[0040]
The control circuit 10 includes an error amplifier 111, a multiplier 112, an error amplifier 113, an OSC 114, and a PWM comparator 116, and has the same configuration as that of the control circuit 100 shown in FIG. The detailed explanation is omitted.
[0041]
FIG. 2 is a structural diagram of a saturable reactor provided in the power factor correction circuit according to the first embodiment. A saturable reactor SL1 shown in FIG. 2 has a mouth-shaped core (iron core) 20, and a winding 6 is wound around a B leg 20b of the core 20. One recess 21 is formed in the A leg 20 a of the core 20. Due to the recess 21, the cross-sectional area of a part of the magnetic path of the outer peripheral core becomes narrower than the other part, and only that part is saturated. When this saturated winding 6 is used as the saturable reactor SL1, the core loss can be reduced.
[0042]
The saturable reactor SL1 uses the saturation characteristic of the core 20. Since the current of the switch Q1 flows through the saturable reactor SL1, the magnetic flux increases or decreases from zero on the BH curve shown in FIG. 3 to the saturation of the first quadrant.
[0043]
Further, the magnetic flux B is saturated with respect to the constant positive magnetic field H. The magnetic field H is generated in proportion to the magnitude of the current i. In the saturable reactor SL1 having the recess 21, the magnetic flux B moves on the BH curve from Bc → Bd → Be. Between Bd and Be on the BH curve is saturated. By providing the recess 21, the magnetic flux at the time of saturation is reduced, and portions other than the recess 21 are not saturated. Therefore, the increase in the loss is only the concave portion 21, and the entire core loss is reduced.
[0044]
Next, the operation of the power factor correction circuit according to the first embodiment configured as described above will be described.
[0045]
First, when the switch Q1 is turned on, a current flows in the order of Vac1->B1->5a->SL1->Q1->R->B1-> Vac1 due to the voltage obtained by rectifying the AC power supply voltage Vi. At this time, a voltage is applied to the saturable reactor SL1 having a high impedance, and the current flowing through the switch Q1 becomes zero. The switch Q1 is turned on with zero current. For this reason, the switch Q1 performs a ZCS operation.
[0046]
Next, when the saturable reactor SL1 is saturated, the impedance of the saturable reactor SL1 becomes substantially zero, so the voltage of the saturable reactor SL1 disappears and the voltage moves to the boost reactor L1. With this voltage, the current flowing through the switch Q1 increases linearly.
[0047]
Next, when the switch Q1 is turned off, a current flows in the order of 5a → 5b → D1 → C1 → R → B1 → Vac1 → 5a due to the energy stored in the boosting winding 5a of the boosting reactor L1. For this reason, the smoothing capacitor C1 is charged and electric power is supplied to the load RL.
[0048]
Similarly, the voltage of the switch Q1 rises due to the energy stored in the saturable reactor SL1. Further, due to the energy stored in the saturable reactor SL1, a current flows in the order of SL1, D2, C1, R, B1, Vac1, 5a, and SL1. That is, the energy stored in the saturable reactor SL1 via the diode D2 is regenerated to the load RL.
[0049]
The regeneration time (time Tr during which current flows through the diode D2) depends on the voltage generated in the winding 5b of the boost reactor L1, and when this voltage is high, the regeneration time is shortened. Therefore, as the connection point between the boosting winding 5a and the winding winding 5b of the boosting reactor L1, that is, the tap position is closer to the input side (the number of windings of the winding winding 5b is increased), the regeneration time is shortened. However, in this case, since the input current increases with respect to the output current and the on width of the switch Q1 decreases, the regeneration time needs to be an appropriate value depending on the input and output conditions.
[0050]
Next, at the time when regeneration is completed, after the current of the diode D2 becomes zero and the reverse characteristic is restored, the ZCS operation can be continued by turning on the switch Q1 again. Further, since the control circuit 10 controls the on-duty of the switch Q1 so as to have a waveform equal to the AC power supply voltage Vi, a boost type power factor correction circuit can be configured.
[0051]
As described above, according to the power factor correction circuit according to the first embodiment, since the saturable reactor SL1 is connected in series with the switch Q1, the spike current due to diode recovery does not flow when the switch Q1 is turned on. For this reason, noise is reduced and the noise filter is also downsized, so that the switching power supply can be downsized and highly efficient.
[0052]
Further, by using the saturable reactor SL1 to perform ZCS when the switch Q1 is turned on, switching loss and switching noise can be reduced, so that high efficiency and low noise can be achieved. Moreover, the energy stored in the saturable reactor SL1 can be regenerated to the load RL, and the power loss can be reduced to increase the efficiency.
[0053]
(Second Embodiment)
FIG. 4 is a circuit configuration diagram showing a power factor correction circuit according to the second embodiment. The power factor correction circuit according to the second embodiment shown in FIG. 4 causes ZCS to be performed when the switch Q1 is turned on, simultaneously collects the charge of the snubber capacitor C2, and ZVS (zero voltage switch) when the switch Q1 is turned off. Thus, the loss due to the recovery of the rectifier diode is reduced, and the change in current is moderated, so that the switching operation with high efficiency and low noise is performed.
[0054]
That is, by charging the snubber capacitor C2 through the diode D3 when the switch Q1 is turned off, the rise of the voltage of the switch Q1 is moderated to reduce the loss when the switch Q1 is turned off and the generation of noise is also reduced. Further, when the switch Q1 is turned on, the voltage generated in the saturable reactor SL1 regenerates the electric charge of the snubber capacitor C2 to the load.
[0055]
For this reason, in the power factor correction circuit shown in FIG. 4, a snubber capacitor C2 is added to moderate the rise of the voltage when the switch Q1 is turned off, and the energy stored in the snubber capacitor C2 when the switch Q1 is turned on. The auxiliary winding 6b is further provided in the saturable reactor SL1 to regenerate the load RL.
[0056]
In FIG. 4, the saturable reactor SL1 has a main winding 6a (number of turns n3) and an auxiliary winding 6b (number of turns n4). The main winding 6a of the saturable reactor SL1 is a boosting winding of the boosting reactor L1. The connection point between 5a and the winding 5b is connected between one end of the main terminal of the switch Q1. Note that the turn ratio between the number of turns n3 of the main winding 6a and the number of turns n4 of the auxiliary winding 6b is preferably 2: 1, for example.
[0057]
A third series circuit including a diode D3 and a snubber capacitor C2 is connected in parallel with the switch Q1. A fourth series circuit including a diode D4 and an auxiliary winding 6b of the saturable reactor SL1 is connected between a connection point between the diode D3 and the snubber capacitor C2 and one end of the diode D1. A diode D2 is connected between the connection point of the main winding 6a of the saturable reactor SL1, the switch Q1, and the anode of the diode D3 and the smoothing capacitor C1.
[0058]
The other configuration shown in FIG. 4 is the same as that shown in FIG. 1, and the same reference numerals are given to the same parts, and detailed description thereof is omitted.
[0059]
FIG. 5 is a structural diagram of a reactor in which a saturable reactor and a boost reactor are integrated. The reactor shown in FIG. 5 has a Japanese character-shaped core 20, and the core 20 includes an A leg 20a, a B leg 20b, and a central leg 20c. A gap 22 is formed in the center leg 20c, and a step-up reactor L1 including windings 5a and 5b is wound around the center leg 20c.
[0060]
On the B leg 20b, the winding 6a and the winding 6b are wound, and one recess 21 is formed. Due to the recess 21, the cross-sectional area of a part of the magnetic path of the outer peripheral core becomes narrower than the other part, and only that part is saturated. By using the saturated winding 6a and winding 6b as the saturable reactor SL1, core loss can be reduced. In addition, since the boost reactor L1 and the saturable reactor SL1 can be integrated, the power factor correction circuit can be reduced in size.
[0061]
Next, the operation of the power factor correction circuit according to the second embodiment configured as described above will be described with reference to timing charts shown in FIGS. FIG. 6 is a timing chart of the AC power supply voltage waveform and the rectified output current waveform of the power factor correction circuit according to the second embodiment. FIG. 7 is a timing chart of signals in each part of the power factor correction circuit according to the second embodiment. FIG. 8 is a timing chart of signals at various parts when the switch Q1 of the power factor correction circuit according to the second embodiment is turned on. FIG. 9 is a timing chart of signals at various parts when the switch Q1 of the power factor correction circuit according to the second embodiment is turned off.
[0062]
In FIG. 6, the AC power supply voltage Vi and the rectified output current I 0 Is shown. In FIG. 7, the detail of the A section of FIG. 6 is shown. 7 to 9 show the input current Ii flowing through the AC power supply, the voltage Q1v across the switch Q1, the current Q1i flowing through the switch Q1, the current D1i flowing through the diode D1, and the current D2i flowing through the diode D2. The Q1 control signal Q1g indicates a signal applied to the gate of the switch Q1.
[0063]
First, time t 2 (T 21 ), When the switch Q1 is turned on, a current flows in the order of Vac1, B1, 5a, 6a, Q1, R, B1, and Vac1 by the voltage obtained by rectifying the AC power supply voltage Vi. For this reason, a voltage is applied to the saturable reactor SL1 having a high impedance, and the current Q1i flowing through the switch Q1 becomes zero. For this reason, since the switch Q1 is turned on with zero current, a ZCS operation is performed. As can be seen from FIG. 8, after the switch Q1 is turned on, the current rises and the ZCS operation is achieved.
[0064]
At the same time, when the saturable reactor SL1 is unsaturated (time t 21 To time t 22 ), A voltage is generated in the auxiliary winding 6b of the saturable reactor SL1. Due to the voltage generated in the auxiliary winding 6b, the electric charge stored in the snubber capacitor C2 flows in the order of C2, 6b, D4, C1, and C2. At this time, voltage resonance is generated by the leakage inductor and the snubber capacitor C2 between the main winding 6a and the auxiliary winding 6b, and the current D4i flowing through the diode D4 rises in a sine wave shape due to this voltage resonance. Further, the voltage Vc of the snubber capacitor C2 2 Falls in a sine wave shape at time t 22 At zero.
[0065]
Next, time t 22 When the saturable reactor SL1 is saturated, the impedance of the saturable reactor SL1 becomes substantially zero, so that the voltage of the saturable reactor SL1 disappears and the voltage moves to the boost reactor L1. With this voltage, the current Q1i flowing through the switch Q1 increases linearly.
[0066]
Next, time t 3 (Time t 31 ), When the switch Q1 is turned off, the current D1i is changed to the time t at 5a → 5b → D1 → C1 → R → B1 → Vac1 → 5a by the energy stored in the boosting winding 5a of the boosting reactor L1. 3 To time t 4 Flows up. For this reason, the smoothing capacitor C1 is charged and electric power is supplied to the load RL.
[0067]
At the same time, time t 3 (Time t 31 ), The current flows in the order of 5a → 6a → D3 → C2 → R → B1 → Vac1 → B1 → 5a due to the energy stored in the saturable reactor SL1. Therefore, the snubber capacitor C2 is charged and the time t 31 To time t 32 , The voltage Vc of the snubber capacitor C2 2 Rises slowly from zero. Also, time t 31 To time t 32 , The voltage Q1v of the switch Q1 also rises gradually from zero. For this reason, the switch Q1 becomes a ZVS operation. As can be seen from FIG. 9, after the switch Q1 is turned off, the voltage gradually rises and the ZVS operation is achieved.
[0068]
Next, the voltage Vc of the snubber capacitor C2 2 When (the same voltage as the voltage Q1v of the switch Q1) becomes equal to the output voltage (the voltage of the smoothing capacitor C1) (time t 32 ), The current D2i flows in the order of 6a->D2->C1->R->B1->Vac1->5a-> 6a due to the energy stored in the saturable reactor SL1. That is, the energy stored in the saturable reactor SL1 via the diode D2 is regenerated to the load RL.
[0069]
Regeneration time (time Tr = t during which the current D2i flows in the diode D2 33 -T 32 ) Depends on the voltage generated in the winding 5b of the boost reactor L1, and when this voltage is high, the regeneration time is shortened.
[0070]
Next, at the time when the regeneration is completed, after the current D2i of the diode D2 becomes zero and the reverse characteristic is restored, when the switch Q1 is turned on again, the ZCS operation can be continued. Further, since the control circuit 10 controls the on-duty of the switch Q1 so as to have a waveform equal to the AC power supply voltage Vi, a boost type power factor correction circuit can be configured.
[0071]
Thus, according to the power factor correction circuit according to the second embodiment, ZCS is performed when the switch Q1 is turned on, and at the same time, the charge of the snubber capacitor C2 is collected, and ZVS is performed when the switch Q1 is turned off. As a result, the loss due to recovery of the rectifier diode can be reduced, and the change in current can be moderated, whereby a highly efficient and low noise switching operation can be performed.
[0072]
That is, by charging the snubber capacitor C2 through the diode D3 when the switch Q1 is turned off, the rise of the voltage of the switch Q1 can be moderated to reduce the loss when the switch Q1 is turned off and also reduce the generation of noise. it can. Further, when the switch Q1 is turned on, the electric charge of the snubber capacitor C2 can be regenerated to the load by the voltage generated in the saturable reactor SL1.
[0073]
(Third embodiment)
The power factor correction circuit according to the third embodiment differs from the power factor correction circuit according to the first embodiment only in the configuration of the control circuit 10a, and the switching frequency of the main switch according to the AC power supply voltage value. The switching frequency is lowered or the switching operation is stopped at the part where the AC power supply voltage is low, the power loss in the part where the AC power supply voltage is low is reduced, and the size, high efficiency, and noise are reduced. To do.
[0074]
(First embodiment)
In the first embodiment, the switching frequency of the main switch is set to the lower limit frequency (for example, 20 KHz) when the AC power supply voltage is equal to or lower than the lower limit setting voltage, and the switching frequency of the main switch is set to when the AC power supply voltage is higher than the upper limit setting voltage An upper limit frequency (for example, 100 KHz) is set, and when the AC power supply voltage is in the range from the lower limit set voltage to the upper limit set voltage, the switching frequency of the main switch is gradually changed from the lower limit frequency to the upper limit frequency.
[0075]
FIG. 10 is a circuit diagram showing a first example of the power factor correction circuit according to the third embodiment. FIG. 11 is a timing chart of the AC power supply voltage waveform and the switching frequency in the first example of the power factor correction circuit according to the third embodiment. FIG. 11 shows that when the AC power supply voltage Vi changes from zero to the maximum value, the switching frequency f of the switch Q1 changes from zero to, for example, 100 KHz.
[0076]
FIG. 12 shows a switching waveform of 100 KHz in the A part (the AC power supply voltage Vi is near the maximum value) of the timing chart shown in FIG. FIG. 13 shows a switching waveform of 20 KHz in the B part (the part where the AC power supply voltage Vi is low) of the timing chart shown in FIG.
[0077]
The other configuration shown in FIG. 10 is the same as the configuration shown in FIG. 1, and therefore, the same parts are denoted by the same reference numerals and detailed description thereof is omitted.
[0078]
The control circuit 10a includes an error amplifier 111, a multiplier 112, an error amplifier 113, a voltage controlled oscillator (VCO) 115, and a PWM comparator 116. The error amplifier 111, the multiplier 112, the error amplifier 113, and the PWM comparator 116 are the same as those shown in FIG.
[0079]
The VCO 115 (corresponding to the frequency control means of the present invention) is a triangular wave signal (in the frequency control signal of the present invention) in which the switching frequency f of the switch Q1 is changed according to the voltage value of the full-wave rectified voltage from the full-wave rectifier circuit B1. And has a voltage frequency conversion characteristic in which the switching frequency f of the switch Q1 increases as the full-wave rectified voltage from the full-wave rectifier circuit B1 increases.
[0080]
FIG. 14 is a detailed circuit configuration diagram of the VCO provided in the first example of the power factor correction circuit according to the third embodiment. In the VCO 115, a resistor R1 is connected to the positive output terminal P1 of the full-wave rectifier circuit B1, and a resistor R2 is connected in series to the resistor R1. The node of the resistor R1 and the resistor R2 is connected to the cathode of the Zener diode ZD, and the anode of the Zener diode ZD is connected to the control power supply E. B And the power supply terminal b of the hysteresis comparator 115a. The connection point between the resistor R1 and the resistor R2 is connected to the input terminal a of the hysteresis comparator 115a, and the ground terminal c of the hysteresis comparator 115a is connected to the control power source E. B And the other end of the resistor R2. The output terminal d of the hysteresis comparator 115 a is connected to one terminal of the PWM comparator 116. As shown in FIG. 16, the hysteresis comparator 115a generates a triangular wave signal having a voltage frequency conversion characteristic CV in which the switching frequency f of the switch Q1 increases as the voltage Ea applied to the input terminal a increases.
[0081]
In the VCO 115 shown in FIG. 14, when the AC power supply voltage Vi shown in FIG. 11 reaches near the maximum value (A part), the Zener diode ZD breaks down, so that the voltage Ea applied to the input terminal a is the Zener diode ZD. Breakdown voltage V Z And control power supply voltage E B And the total voltage (V Z + E B ), That is, the upper limit set voltage is set. When the AC power supply voltage Vi reaches a low part (B part), the control power supply E B Current flows through the Zener diode ZD to the resistor R2, the voltage Ea applied to the input terminal a is the control power supply voltage E B That is, the lower limit set voltage is set. Further, when the AC power supply voltage Vi is in the range from the vicinity of the maximum value to the low portion, the voltage Ea applied to the input terminal a is the total voltage (V Z + E B ) And control power supply voltage E B And gradually change in the range.
[0082]
Therefore, as shown in FIG. 16, the AC power supply voltage Vi is set to the lower limit setting voltage E. B In the following cases, the switching frequency f of the switch Q1 is set to the lower limit frequency f. 12 (For example, 20 KHz), and the AC power supply voltage Vi is the upper limit setting voltage (V Z + E B ) In the above case, the switching frequency f of the switch Q1 is set to the upper limit frequency f. 11 (For example, 100 KHz), the AC power supply voltage Vi is the lower limit setting voltage E B To the upper limit setting voltage (V Z + E B ), The switching frequency f of the switch Q1 is set to the lower limit frequency f. 12 To upper limit frequency f 11 Gradually change until.
[0083]
In the PWM comparator 116 (corresponding to the pulse width control means of the present invention), the triangular wave signal from the VCO 115 is input to the − terminal, the feedback signal FB from the error amplifier 113 is input to the + terminal, and as shown in FIG. A pulse signal that is on when the value of the feedback signal FB is greater than or equal to the value of the triangular wave signal and that is off when the value of the feedback signal FB is less than the value of the triangular wave signal is generated, and the pulse signal is applied to the switch Q1 The output voltage of the smoothing capacitor C1 is controlled to a predetermined voltage.
[0084]
Further, when the output voltage of the smoothing capacitor C1 reaches the reference voltage E1 and the feedback signal FB decreases, the PWM comparator 116 reduces the pulse-on width at which the value of the feedback signal FB becomes equal to or greater than the value of the triangular wave signal, thereby outputting The voltage is controlled to a predetermined voltage. That is, the pulse width is controlled.
[0085]
Note that the maximum value and the minimum value of the voltage of the triangular wave signal from the VCO 115 do not change depending on the frequency. Therefore, the ON / OFF duty ratio of the pulse signal is determined by the feedback signal FB of the error amplifier 113 regardless of the frequency. Moreover, even if the ON width of the pulse signal is changed by changing the switching frequency f, the ON / OFF duty ratio of the pulse signal does not change.
[0086]
Next, the operation of the first example of the power factor correction circuit according to the third embodiment configured as described above will be described with reference to FIGS. Here, only the operation of the control circuit 10a will be described.
[0087]
First, the error amplifier 111 amplifies an error between the voltage of the smoothing capacitor C1 and the reference voltage E1, generates an error voltage signal, and outputs the error voltage signal to the multiplier 112. The multiplier 112 multiplies the error voltage signal from the error amplifier 111 by the full-wave rectified voltage from the positive output terminal P1 of the full-wave rectifier circuit B1, and outputs the multiplied output voltage to the + terminal of the error amplifier 113.
[0088]
Next, the error amplifier 113 amplifies the error between the voltage generated by the current detection resistor R (corresponding to the current detection means of the present invention) and the multiplication output voltage, generates an error voltage signal, and uses the error voltage signal as a feedback signal. It is output to the PWM comparator 116 as FB.
[0089]
On the other hand, the VCO 115 generates a triangular wave signal in which the switching frequency f of the switch Q1 is changed according to the voltage value of the full-wave rectified voltage from the full-wave rectifier circuit B1.
[0090]
Here, using the timing chart of FIG. 15, the AC power supply voltage Vi is near the maximum value (for example, at time t 2 ~ T 3 , Time t 6 ~ T 7 14), the Zener diode ZD shown in FIG. 14 breaks down, so that the voltage Ea applied to the input terminal a is the breakdown voltage V of the Zener diode ZD. Z And control power supply voltage E B And the total voltage (V Z + E B ), That is, the upper limit set voltage is set. For this reason, the AC power supply voltage Vi is set to the upper limit setting voltage (V Z + E B In the above case, the switching frequency f of the switch Q1 is set to the upper limit frequency f by the VCO 115. 11 (For example, 100 KHz).
[0091]
Next, a portion where the AC power supply voltage Vi is low (for example, time t 0 ~ T 1 , Time t 4 ~ T 5 ), The control power supply E shown in FIG. B Current flows through the Zener diode ZD to the resistor R2, the voltage Ea applied to the input terminal a is the control power supply voltage E B That is, the lower limit set voltage is set. For this reason, the AC power supply voltage Vi is lower than the lower limit setting voltage E. B In the following cases, the switching frequency f of the switch Q1 is set to the lower limit frequency f by the VCO 115. 12 (For example, 20 KHz).
[0092]
Furthermore, the range of the AC power supply voltage Vi near the maximum value and the low portion (for example, time t 1 ~ T 2 , Time t 3 ~ T 4 , Time t 5 ~ T 6 ), The voltage Ea applied to the input terminal a is equal to the total voltage (V Z + E B ) And control power supply voltage E B And gradually change in the range. For this reason, the AC power supply voltage Vi is lower than the lower limit setting voltage E. B To the upper limit setting voltage (V Z + E B ), The switching frequency f of the switch Q1 is the lower limit frequency f. 12 To upper limit frequency f 11 It gradually changes until.
[0093]
Next, the AC power supply voltage Vi is near the maximum value (for example, the time t 2 ~ T 3 , Time t 6 ~ T 7 ), The PWM comparator 116 indicates that the value of the feedback signal FB is equal to the upper limit frequency f as shown in FIG. 11 ON when the value is greater than or equal to the value of the triangular wave signal having the value of the feedback signal FB is the upper limit frequency f 11 The upper limit frequency f that is turned off when the value is less than the value of the triangular wave signal having 11 Is generated, and the pulse signal is applied to the switch Q1.
[0094]
On the other hand, a portion where the AC power supply voltage Vi is low (for example, time t 0 ~ T 1 , Time t 4 ~ T 5 ), The PWM comparator 116 indicates that the value of the feedback signal FB is lower than the lower limit frequency f as shown in FIG. 12 ON when the value is greater than or equal to the value of the triangular wave signal having the value of the feedback signal FB is lower limit frequency f 12 The lower limit frequency f that is turned off when the value is less than the value of the triangular wave signal having 12 Is generated, and the pulse signal is applied to the switch Q1.
[0095]
Further, the range of the AC power supply voltage Vi near the maximum value and the low portion (for example, time t 1 ~ T 2 , Time t 3 ~ T 4 , Time t 5 ~ T 6 ), The PWM comparator 116 sets the lower limit frequency f 12 To upper limit frequency f 11 A pulse signal having a frequency gradually changing in the range up to is generated, and the pulse signal is applied to the switch Q1.
[0096]
As described above, according to the first example, the effect of the power factor correction circuit according to the first embodiment can be obtained, and the switching frequency f of the switch Q1 is changed according to the AC power supply voltage Vi, thereby changing the AC power supply. By reducing the switching frequency f in the portion where the voltage Vi is low, as shown in FIG. 13, the on-time of the switch Q1 becomes longer, the current increases, and power can be supplied to the load RL. Further, since the number of times of switching is reduced, the switching loss can be reduced.
[0097]
In particular, as the switching frequency f of the switch Q1, for example, 100 kHz is set as the upper limit frequency, the frequency that cannot be heard by humans, for example, 20 kHz is set as the lower limit frequency, and the switching frequency f is proportional to the AC power supply voltage Vi for other portions. It can be reduced, and the frequency becomes lower than the audible frequency, and no unpleasant noise is generated.
[0098]
Further, since the magnetic flux is proportional to the current, the boosting reactor is set even when the maximum frequency of the AC power supply voltage Vi (the current is also maximum) is set to the maximum frequency and the other portions are changed in proportion to the AC power supply voltage Vi. The magnetic flux of L1 does not exceed the maximum value, and the boost reactor L1 is not increased in size, and the switching loss can be reduced.
[0099]
Further, since the switching frequency f of the switch Q1 is in the range from the lower limit frequency to the upper limit frequency, the generated noise is also dispersed with respect to the frequency, so that the noise can be reduced. Therefore, it is possible to provide a power factor correction circuit that can be reduced in size, efficiency, and noise.
[0100]
(Second embodiment)
FIG. 18 is a timing chart of the AC power supply voltage waveform of the second example of the power factor correction circuit according to the third embodiment and the switching frequency that varies depending on the VCO.
[0101]
In the first embodiment shown in FIG. 15, when the AC power supply voltage Vi reaches a low portion, the VCO 115 sets the switching frequency f of the switch Q1 to the lower limit frequency f. 12 (For example, 20 KHz), in the second embodiment shown in FIG. 18, in the case where the AC power supply voltage Vi is low, the lower limit frequency f is set. 12 If less, the operation of the main switch Q1 is stopped by the VCO 115. In this stop portion, since the input current is also small, the distortion of the AC power supply current waveform is minimized.
[0102]
(Third embodiment)
In the third embodiment, the switching frequency of the main switch is set to the lower limit frequency (for example, 20 KHz) when the AC power supply voltage is lower than the set voltage, and the switching frequency of the main switch is set to the upper limit when the AC power supply voltage exceeds the set voltage. The frequency is set (for example, 100 KHz).
[0103]
FIG. 19 is a detailed circuit configuration diagram of the VCO of the third example of the power factor correction circuit according to the third embodiment. In the VCO 115A shown in FIG. 19, a resistor R1 is connected to the positive output terminal P1 of the full-wave rectifier circuit B1, and a resistor R2 is connected in series to the resistor R1. The comparator 115b inputs the voltage at the connection point between the resistors R1 and R2 to the + terminal, inputs the reference voltage Er1 to the-terminal, and the voltage at the connection point between the resistors R1 and R2 is larger than the reference voltage Er1. At this time, the H level is output to the base of the transistor TR1. In this case, the reference voltage Er1 is set to the set voltage.
[0104]
The emitter of the transistor TR1 is grounded, and the collector of the transistor TR1 is connected to the base of the transistor TR2, one end of the resistor R4, and one end of the resistor R5 via the resistor R3. The other end of the resistor R4 is the power source V B And the other end of the resistor R5 is grounded. The emitter of the transistor TR2 is a power source V through a resistor R6. B The collector of the transistor TR2 is grounded via a capacitor C.
[0105]
In order to give hysteresis to the comparator 115c, a resistor R9 is connected between the + terminal and the output terminal, and the + terminal is grounded via the resistor R8 and the power source V via the resistor R10. B It is connected to the.
[0106]
The comparator 115c inputs the voltage of the capacitor C to the-terminal. For discharging the capacitor C, a series circuit of a diode D and a resistor R7 is connected from the output terminal to the negative terminal. As shown in FIG. 20, when the AC power supply voltage Vi is equal to or lower than the set voltage, the switching frequency f of the switch Q1 is set to the lower limit frequency f. 12 When the AC power supply voltage Vi exceeds the set voltage, the switching frequency f of the switch Q1 is set to the upper limit frequency f. 11 A triangular wave signal set to is generated.
[0107]
Next, the operation of the third example of the power factor correction circuit according to the third embodiment configured as described above will be described with reference to FIGS. Here, only the operation of the VCO 115A will be described.
[0108]
First, the VCO 115A generates a triangular wave signal in which the switching frequency f of the switch Q1 is changed according to the voltage value of the full-wave rectified voltage from the full-wave rectifier circuit B1.
[0109]
Here, using the timing chart of FIG. 20, when the AC power supply voltage Vi exceeds the set voltage (for example, time t 2 ~ T 3 , Time t 5 ~ T 6 ), The transistor TR1 is turned on by the H level from the comparator 115b. For this reason, the power supply V B Current flows through the resistor R4 and the base of the transistor TR2 to the resistor R3, so that the collector current of the transistor TR2 increases. Then, the capacitor C is charged in a short time by the current flowing through the collector of the transistor TR2. That is, since the voltage Ec of the capacitor C rises and this voltage Ec is input to the comparator 115c, the comparator 115c sets the switching frequency f of the switch Q1 to the upper limit frequency f. 11 A triangular wave signal set to (for example, 100 KHz) is generated.
[0110]
On the other hand, when the AC power supply voltage Vi is equal to or lower than the set voltage (for example, time t 0 ~ T 2 , Time t 3 ~ T 5 ) Since the H level is not output from the comparator 115b, the transistor TR1 is turned off. For this reason, since the collector current of the transistor TR2 decreases, the charging time of the capacitor C becomes longer. That is, the voltage Ec of the capacitor C rises slowly, and this voltage Ec is input to the comparator 115c. Therefore, the comparator 115c sets the switching frequency f of the switch Q1 to the lower limit frequency f. 12 A triangular wave signal set to (for example, 20 KHz) is generated.
[0111]
Next, when the AC power supply voltage Vi exceeds the set voltage (for example, time t 2 ~ T 3 , Time t 5 ~ T 6 ), The PWM comparator 116 indicates that the value of the feedback signal FB is the upper limit frequency f. 11 ON when the value is greater than or equal to the value of the triangular wave signal having the value of the feedback signal FB is the upper limit frequency f 11 The upper limit frequency f that is turned off when the value is less than the value of the triangular wave signal having 11 And a pulse signal is applied to the switch Q1.
[0112]
On the other hand, when the AC power supply voltage Vi is equal to or lower than the set voltage (for example, time t 0 ~ T 2 , Time t 3 ~ T 5 ), The PWM comparator 116 indicates that the value of the feedback signal FB is lower than the lower limit frequency f. 12 ON when the value is greater than or equal to the value of the triangular wave signal having the value of the feedback signal FB is lower limit frequency f 12 The lower limit frequency f that is turned off when the value is less than the value of the triangular wave signal having 12 And a pulse signal is applied to the switch Q1.
[0113]
As described above, according to the third embodiment, when the AC power supply voltage is equal to or lower than the set voltage, the switching frequency of the switch Q1 is set to the lower limit frequency, and when the AC power supply voltage exceeds the set voltage, the switching frequency of the switch Q1 is set. Even if the upper limit frequency is set, the same effect as that of the first embodiment can be obtained.
[0114]
In the third embodiment, the power factor correction circuit is obtained by changing the control circuit 10 of the first embodiment to the control circuit 10a. However, the present invention is a modification of the third embodiment. The present invention can also be applied to a power factor correction circuit in which the control circuit 10 of the second embodiment is changed to a control circuit 10a.
[0115]
(Fourth embodiment)
Next, a power factor correction circuit according to a fourth embodiment will be described. In the power factor correction circuits according to the first to third embodiments, a normally-off type MOSFET or the like is used as the main switch. This normally-off type switch is a switch that is turned off when the power is turned off.
[0116]
On the other hand, normally-on type switches such as SIT (static induction transistor) are switches that are turned on when the power is turned off. This normally-on type switch has a high switching speed, a low on-resistance, and is an ideal element when used in a power conversion device such as a switching power supply, and can be expected to reduce switching loss and achieve high efficiency.
[0117]
However, in the normally-on type switching element, when the power is turned on, the switch is in an on state, so that the switch is short-circuited. For this reason, normally-on type switches cannot be activated and cannot be used for anything other than special purposes.
[0118]
Therefore, the power factor correction circuit according to the fourth embodiment has the configuration of the power factor correction circuit according to the first embodiment, and uses an normally-on type switch for the switch Q1. Added a configuration that eliminates the power-on problem by using the voltage due to the voltage drop of the inrush current limiting resistor inserted to reduce the inrush current of the capacitor when turning on as the reverse bias voltage of the normally-on type switch. It is characterized by that.
[0119]
FIG. 21 is a circuit configuration diagram showing a power factor correction circuit according to the fourth embodiment. The power factor correction circuit shown in FIG. 21 has the configuration of the power factor correction circuit according to the first embodiment shown in FIG. 1, and rectifies the AC power supply voltage input from the AC power supply Vac1 by the full-wave rectification circuit B1. Then, the obtained voltage is converted into another DC voltage and output, and an inrush current limiting resistor R1 is connected between the negative output terminal P2 of the full-wave rectifier circuit B1 and the current detection resistor R. Has been.
[0120]
A normally-on type switch Q1n such as SIT is connected to the positive-side output terminal P1 of the full-wave rectifier circuit B1 via the boost winding 5a of the boost reactor L1 and the saturable reactor SL1, and the switch Q1n is connected to the control circuit 11 ON / OFF by PWM control.
[0121]
A switch S1 is connected to both ends of the inrush current limiting resistor R1. The switch S1 is a semiconductor switch such as a normally-off type MOSFET or BJT (bipolar junction transistor), and is ON-controlled by a short circuit signal from the control circuit 11.
[0122]
A starting power supply unit 12 including a capacitor C6, a resistor R2, and a diode D6 is connected to both ends of the inrush current limiting resistor R1. This starting power supply unit 12 takes out the voltage generated at both ends of the inrush current limiting resistor R1 and outputs the voltage across the capacitor C6 to the control circuit 11 in order to use it as a reverse bias voltage to the gate of the switch Q1n. Further, the charging voltage charged in the smoothing capacitor C <b> 1 is supplied to the control circuit 11.
[0123]
When the AC power supply Vac1 is turned on, the control circuit 11 is activated by the voltage supplied from the capacitor C6, outputs a reverse bias voltage from the terminal b to the gate of the switch Q1n as a control signal, and turns off the switch Q1n. This control signal is composed of, for example, a pulse signal of −15V and 0V, the switch Q1n is turned off by a voltage of −15V, and the switch Q1n is turned on by a voltage of 0V.
[0124]
After the charging of the smoothing capacitor C1 is completed, the control circuit 11 outputs a pulse signal of 0V and −15V as a control signal from the terminal b to the gate of the switch Q1n, and switches the switch Q1n. The control circuit 11 switches the switch Q1n and then outputs a short circuit signal to the gate of the switch S1 after a predetermined time has elapsed to turn on the switch S1.
[0125]
One end of the auxiliary winding 5d provided in the boost reactor L1 is connected to one end of the switch Q1n, one end of the capacitor C7, and the control circuit 11, and the other end of the auxiliary winding 5d is connected to the cathode of the diode D7. The anode of the diode D7 is connected to the other end of the capacitor C7 and the terminal c of the control circuit 11. The auxiliary winding 5d, the diode D7, and the capacitor C7 constitute a normal operation power supply unit 13. The normal operation power supply unit 13 transfers the voltage generated in the auxiliary winding 5d to the control circuit 11 via the diode D7 and the capacitor C7. Supply.
[0126]
The control circuit 11 also has the function of the control circuit 10 of the first embodiment. Here, in order to avoid complication of the drawing, the error amplifier 111, the multiplier 112, the error amplifier 113, the OSC 114, and the PWM comparator 116 constituting the control circuit 10 are omitted.
[0127]
Next, the operation of the power factor correction circuit according to the fourth embodiment configured as described above will be described with reference to FIGS.
[0128]
In FIG. 23, Vac1 indicates the AC power supply voltage of the AC power supply Vac1, the input current indicates the current flowing through the AC power supply Vac1, the R1 voltage indicates the voltage generated in the inrush current limiting resistor R1, and the C1 voltage Indicates the voltage of the smoothing capacitor C1, the C6 voltage indicates the voltage of the capacitor C6, and the control signal indicates a signal output from the terminal b of the control circuit 11 to the gate of the switch Q1n.
[0129]
First, time t 0 When the AC power supply Vac1 is applied (turned on), the AC power supply voltage of the AC power supply Vac1 is full-wave rectified by the full-wave rectification circuit B1. At this time, the normally-on type switch Q1n is in the on state, and the switch S1 is in the off state. For this reason, the voltage from the full-wave rectifier circuit B1 is applied to the inrush current limiting resistor R1 through the smoothing capacitor C1 ((1) in FIG. 22).
[0130]
The voltage generated in the inrush current limiting resistor R1 is stored in the capacitor C6 via the diode D6 and the resistor R2 ((2) in FIG. 22). Here, the terminal f side of the capacitor C6 has, for example, a zero potential, and the terminal g side of the capacitor C6 has, for example, a negative potential. For this reason, the voltage of the capacitor C6 becomes a negative voltage (reverse bias voltage) as shown in FIG. The negative voltage of the capacitor C6 is supplied to the control circuit 11 via the terminal a.
[0131]
Then, when the voltage of the capacitor C6 becomes the threshold voltage THL of the switch Q1n (time t in FIG. 23). 1 ), The control circuit 11 outputs a control signal of −15V from the terminal b to the gate of the switch Q1n ((3) in FIG. 22). For this reason, the switch Q1n is turned off.
[0132]
Then, the smoothing capacitor C1 is charged by the voltage from the full-wave rectifier circuit B1 ((4) in FIG. 22), the voltage of the smoothing capacitor C1 rises, and the charging of the smoothing capacitor C1 is completed.
[0133]
Next, time t 2 The control circuit 11 starts the switching operation. First, a control signal of 0 V is output from the terminal b to the gate of the switch Q1n ((5) in FIG. 22). Therefore, since the switch Q1n is turned on, a current flows from the positive output terminal P1 of the full-wave rectifier circuit B1 to the switch Q1n via the boost winding 5a of the boost reactor L1 and the saturable reactor SL1 (see FIG. 22), energy is stored in the boost reactor L1 and the saturable reactor SL1.
[0134]
In addition, a voltage is also generated in the auxiliary winding 5d that is electromagnetically coupled to the boost reactor L1, and the generated voltage is supplied to the control circuit 11 via the diode D7 and the capacitor C7 ((7) in FIG. 22). ). For this reason, since the control circuit 11 can continue the operation, the switching operation of the switch Q1n can be continuously performed.
[0135]
Next, time t 3 , A -15V control signal is output from the terminal b to the gate of the switch Q1n. Therefore, time t 3 When the switch Q1n is turned off, the current D2i flows to the smoothing capacitor C1 through the diode D2, and power is supplied to the load RL. Further, the current D1i flows to the smoothing capacitor C1 through the diode D1 by the energy stored in the boost reactor L1, and power is supplied to the load RL.
[0136]
Also, time t 3 When a short circuit signal is output from the control circuit 11 to the switch S1, the switch S1 is turned on ((8) in FIG. 22), and both ends of the inrush current limiting resistor R1 are short-circuited. For this reason, the loss of the inrush current limiting resistor R1 can be reduced.
[0137]
Note that time t 3 When the AC power supply Vac1 is turned on (time t 0 For example, a time that is approximately five times or more the time constant (τ = C1 · R1) between the smoothing capacitor C1 and the inrush current limiting resistor R1. Thereafter, the switch Q1n repeats the switching operation by on / off. After the switch Q1n starts the switching operation, the switch Q1n operates in the same manner as the operation of the switch Q1 of the power factor correction circuit according to the first embodiment shown in FIG.
[0138]
As described above, according to the power factor correction circuit according to the fourth embodiment, the effects of the first embodiment can be obtained, and the control circuit 11 can control the inrush current limiting resistor when the AC power supply Vac1 is turned on. Since the switch Q1n is turned off by the voltage generated in R1 and the smoothing capacitor C1 is charged, the switching operation for turning on / off the switch Q1n is started. Therefore, a normally-on type semiconductor switch can be used, and a power factor improvement circuit with low loss, that is, a high efficiency can be provided.
[0139]
In the fourth embodiment, a normally-on circuit as shown in FIG. 21 is added to the configuration of the first embodiment. For example, the present invention is not limited to the configuration of the second embodiment shown in FIG. A normally-on circuit as shown in FIG. 21 may be added, or a normally-on circuit as shown in FIG. 21 may be added to the configuration of the third embodiment.
[0140]
【The invention's effect】
As described above, according to the present invention, when the switch is on, the ZCS operation is performed, and when the switch is off, the ZVS operation is performed, so that the switching loss is reduced and the efficiency is improved. Further, the switching noise can be reduced, the filter can be downsized, and the boost reactor and the saturable reactor can be integrated. As a result, it is possible to provide a step-up power factor correction circuit that is small, low noise, and highly efficient.
[Brief description of the drawings]
FIG. 1 is a circuit configuration diagram showing a power factor correction circuit according to a first embodiment.
FIG. 2 is a structural diagram of a saturable reactor provided in the power factor correction circuit according to the first embodiment.
FIG. 3 is a diagram illustrating a BH characteristic of a saturable reactor provided in the power factor correction circuit according to the first embodiment.
FIG. 4 is a circuit configuration diagram showing a power factor correction circuit according to a second embodiment.
FIG. 5 is a structural diagram of a reactor in which a saturable reactor and a boost reactor are integrated.
FIG. 6 is a timing chart of an AC power supply voltage waveform and a rectified output current waveform of the power factor correction circuit according to the second embodiment.
FIG. 7 is a signal timing chart in each part of the power factor correction circuit according to the second embodiment;
FIG. 8 is a timing chart of signals at various parts when a switch Q1 of the power factor correction circuit according to the second embodiment is turned on.
FIG. 9 is a timing chart of signals at various parts when the switch Q1 of the power factor correction circuit according to the second embodiment is turned off.
FIG. 10 is a circuit configuration diagram showing a first example of a power factor correction circuit according to the third embodiment;
FIG. 11 is a timing chart of an AC power supply voltage waveform and a switching frequency in the first example of the power factor correction circuit according to the third embodiment.
12 is a diagram showing a switching waveform of 100 KHz in a part A of the timing chart shown in FIG. 11. FIG.
13 is a diagram showing a switching waveform of 20 KHz in a B part of the timing chart shown in FIG. 11. FIG.
FIG. 14 is a detailed circuit configuration diagram of a VCO provided in the first example of the power factor correction circuit according to the third embodiment;
FIG. 15 is a timing chart of an AC power supply voltage waveform of the first example of the power factor correction circuit according to the third embodiment, a voltage input to the hysteresis comparator, and a switching frequency that varies depending on the voltage.
FIG. 16 is a diagram showing the VCO characteristics of the first example of the power factor correction circuit according to the third embodiment;
FIG. 17 is a diagram illustrating a state in which the pulse frequency of the PWM comparator is changed in accordance with the change in the frequency of the VCO in the first example of the power factor correction circuit according to the third embodiment.
FIG. 18 is a timing chart of the switching frequency that varies depending on the AC power supply voltage waveform of the second example of the power factor correction circuit according to the third embodiment and the voltage input to the hysteresis comparator.
FIG. 19 is a detailed circuit configuration diagram of a VCO of a third example of the power factor correction circuit according to the third embodiment;
FIG. 20 is a timing chart of an AC power supply voltage waveform, a capacitor voltage, and a switching frequency that varies depending on the voltage in the third example of the power factor correction circuit according to the third embodiment;
FIG. 21 is a circuit configuration diagram showing a power factor correction circuit according to a fourth embodiment.
FIG. 22 is a diagram for explaining the operation of the power factor correction circuit according to the fourth embodiment;
FIG. 23 is a signal timing chart in each part of the power factor correction circuit according to the fourth embodiment;
FIG. 24 is a circuit configuration diagram showing a conventional power factor correction circuit.
FIG. 25 is a timing chart of signals in each part of a conventional power factor correction circuit.
[Explanation of symbols]
Vac1 AC power supply
B1 Full-wave rectifier circuit
10, 10a, 11, 100 Control circuit
Q1, Q1n switch
RL load
R1-R10 resistance
L1 Boost reactor
SL1 Saturable reactor
C1 smoothing capacitor
C2 snubber capacitor
C6 and C7 capacitors
S1 switch
5d L1 auxiliary winding
12 Start-up power supply
13 Normal operation power supply
D1-D7 diode
R Current detection resistor
111 Error amplifier
112 multiplier
113 Error amplifier
114 Oscillator (OSC)
115 Voltage controlled oscillator (VCO)
115a Hysteresis comparator
115b, 115c comparator
116 PWM comparator

Claims (12)

交流電源の交流電源電圧を整流回路で整流した整流電圧を昇圧リアクトルを介して入力して主スイッチによりオン／オフして入力力率を改善するとともに、直流の出力電圧に変換する力率改善回路であって、
前記整流回路の一方の出力端と他方の出力端との間に接続され、前記昇圧リアクトルに巻回された昇圧巻線及び巻き上げ巻線と第１ダイオードと平滑コンデンサとからなる第１直列回路と、
前記整流回路の一方の出力端と他方の出力端との間に接続され、前記昇圧リアクトルの昇圧巻線と可飽和リアクトルと前記主スイッチとからなる第２直列回路と、
前記主スイッチと前記可飽和リアクトルとの接続点と前記平滑コンデンサとの間に接続された第２ダイオードと、
前記主スイッチをオン／オフ制御することにより前記平滑コンデンサの出力電圧を所定電圧に制御する制御手段と、
前記主スイッチに並列に接続され、第３ダイオードとスナバコンデンサとからなる第３直列回路とを備え、
前記可飽和リアクトルは、補助巻線をさらに備え、
前記第３ダイオードと前記スナバコンデンサとの接続点と前記第１ダイオードの一端との間に接続され、第４ダイオードと前記可飽和リアクトルの補助巻線とからなる第４直列回路と、
を有することを特徴とする力率改善回路。 A power factor correction circuit that inputs the rectified voltage obtained by rectifying the AC power supply voltage of the AC power supply with a rectifier circuit through a boosting reactor and turns it on / off by the main switch to improve the input power factor and convert it to a DC output voltage. Because
A first series circuit which is connected between one output end of the rectifier circuit and the other output end, and which includes a step-up winding and a winding winding wound around the step-up reactor, a first diode and a smoothing capacitor; ,
A second series circuit connected between one output end of the rectifier circuit and the other output end, and comprising a boost winding of the boost reactor, a saturable reactor, and the main switch;
A second diode connected between a connection point between the main switch and the saturable reactor and the smoothing capacitor;
Control means for controlling the output voltage of the smoothing capacitor to a predetermined voltage by on / off controlling the main switch ;
A third series circuit connected in parallel to the main switch and comprising a third diode and a snubber capacitor;
The saturable reactor further includes an auxiliary winding,
A fourth series circuit connected between a connection point of the third diode and the snubber capacitor and one end of the first diode, and comprising a fourth diode and an auxiliary winding of the saturable reactor;
A power factor correction circuit comprising: 前記主スイッチに並列に接続された第５ダイオードを有し、該第５ダイオードは、前記主スイッチの寄生ダイオードであることを特徴とする請求項１記載の力率改善回路。2. The power factor correction circuit according to claim 1, further comprising a fifth diode connected in parallel to the main switch, wherein the fifth diode is a parasitic diode of the main switch. 前記昇圧リアクトルと前記可飽和リアクトルとは、同一コア上に巻回されて一体化された一体型リアクトルからなることを特徴とする請求項１又は請求項２記載の力率改善回路。3. The power factor correction circuit according to claim 1, wherein the step-up reactor and the saturable reactor are formed of an integrated reactor wound and integrated on the same core. 4. 前記可飽和リアクトルのコアの磁路の一部に断面積の少ない部分を設けたことを特徴とする請求項３記載の力率改善回路。4. The power factor correction circuit according to claim 3, wherein a portion having a small cross-sectional area is provided in a part of the magnetic path of the core of the saturable reactor. 前記制御手段は、前記主スイッチのターンオン時にゼロ電流スイッチさせ、前記主スイッチのターンオフ時にゼロ電圧スイッチさせることを特徴とする請求項１乃至請求項４のいずれか１項記載の力率改善回路。5. The power factor correction circuit according to claim 1, wherein the control unit performs a zero current switch when the main switch is turned on and performs a zero voltage switch when the main switch is turned off. 6. 前記制御手段は、前記主スイッチのスイッチング周波数を前記交流電源の交流電源電圧値に応じて制御することを特徴とする請求項１乃至請求項５のいずれか１項記載の力率改善回路。6. The power factor correction circuit according to claim 1, wherein the control unit controls the switching frequency of the main switch in accordance with an AC power supply voltage value of the AC power supply. 7. 前記制御手段は、The control means includes
前記出力電圧と基準電圧との誤差を増幅して第１誤差電圧信号を生成する第１誤差電圧生成手段と、  First error voltage generating means for amplifying an error between the output voltage and a reference voltage to generate a first error voltage signal;
この第１誤差電圧生成手段の第１誤差電圧信号と前記整流回路の整流電圧とを乗算して乗算出力電圧を生成する乗算出力電圧生成手段と、  Multiplication output voltage generation means for generating a multiplication output voltage by multiplying the first error voltage signal of the first error voltage generation means and the rectification voltage of the rectifier circuit;
前記整流回路に流れる入力電流を検出する電流検出手段と、  Current detection means for detecting an input current flowing in the rectifier circuit;
この電流検出手段で検出された入力電流に応じた電圧と前記乗算出力電圧生成手段の乗算出力電圧との誤差を増幅して第２誤差電圧信号を生成する第２誤差電圧生成手段と、  Second error voltage generation means for amplifying an error between a voltage corresponding to the input current detected by the current detection means and the multiplication output voltage of the multiplication output voltage generation means to generate a second error voltage signal;
前記整流回路の整流電圧値に応じて前記主スイッチのスイッチング周波数を変化させた周波数制御信号を生成する周波数制御手段と、  Frequency control means for generating a frequency control signal in which the switching frequency of the main switch is changed according to the rectified voltage value of the rectifier circuit;
前記第２誤差電圧生成手段の第２誤差電圧信号に基づきパルス幅を制御し且つ前記周波数制御手段で生成された前記周波数制御信号に応じて前記主スイッチのスイッチング周波数を変化させたパルス信号を生成し、パルス信号を前記主スイッチに印加して前記出力電圧を所定電圧に制御するパルス幅制御手段と、  A pulse width is generated based on the second error voltage signal of the second error voltage generation means, and the switching frequency of the main switch is changed according to the frequency control signal generated by the frequency control means. Pulse width control means for applying a pulse signal to the main switch to control the output voltage to a predetermined voltage;
を有することを特徴とする請求項６記載の力率改善回路。The power factor correction circuit according to claim 6, further comprising: 前記制御手段は、前記交流電源電圧が下限設定電圧以下の場合に前記スイッチング周波数を下限周波数に設定し、前記交流電源電圧が上限設定電圧以上の場合に前記スイッチング周波数を上限周波数に設定し、前記交流電源電圧が前記下限設定電圧から前記上限設定電圧までの範囲の場合に前記スイッチング周波数を前記下限周波数から前記上限周波数まで徐々に変化させることを特徴とする請求項６又は請求項７記載の力率改善回路。The control means sets the switching frequency to a lower limit frequency when the AC power supply voltage is equal to or lower than a lower limit set voltage, sets the switching frequency to an upper limit frequency when the AC power supply voltage is equal to or higher than an upper limit set voltage, The force according to claim 6 or 7, wherein the switching frequency is gradually changed from the lower limit frequency to the upper limit frequency when the AC power supply voltage is in a range from the lower limit set voltage to the upper limit set voltage. Rate improvement circuit. 前記制御手段は、前記交流電源電圧が前記下限設定電圧未満の場合には前記主スイッチのスイッチング動作を停止させることを特徴とする請求項８記載の力率改善回路。9. The power factor correction circuit according to claim 8, wherein the control means stops the switching operation of the main switch when the AC power supply voltage is less than the lower limit set voltage. 前記整流回路と前記平滑コンデンサとの間に接続され、前記交流電源がオンされたときに前記平滑コンデンサの突入電流を軽減する突入電流制限抵抗を有し、An inrush current limiting resistor connected between the rectifier circuit and the smoothing capacitor and reducing the inrush current of the smoothing capacitor when the AC power supply is turned on;
前記主スイッチは、ノーマリオンタイプのスイッチからなり、  The main switch is a normally-on type switch,
前記制御手段は、前記交流電源がオンされたときに前記突入電流制限抵抗に発生した電圧により前記主スイッチをオフさせ、前記平滑コンデンサが充電された後、前記主スイッチをオン／オフさせるスイッチング動作を開始させることを特徴とする請求項１乃至請求項９のいずれか１項記載の力率改善回路。  The control means turns off the main switch by a voltage generated in the inrush current limiting resistor when the AC power source is turned on, and turns on / off the main switch after the smoothing capacitor is charged. 10. The power factor correction circuit according to claim 1, wherein the power factor correction circuit is started. 前記昇圧リアクトルは、補助巻線をさらに備え、該補助巻線に発生する電圧を前記制御手段に供給する通常動作電源部を有することを特徴とする請求項１０記載の力率改善回路。11. The power factor correction circuit according to claim 10, wherein the step-up reactor further includes an auxiliary winding, and has a normal operation power supply unit that supplies a voltage generated in the auxiliary winding to the control means. 前記突入電流制限抵抗に並列に接続された半導体スイッチを有し、Having a semiconductor switch connected in parallel to the inrush current limiting resistor;
前記制御手段は、前記主スイッチのスイッチング動作を開始させた後、前記半導体スイッチをオンさせることを特徴とする請求項１０又は請求項１１記載の力率改善回路。  12. The power factor correction circuit according to claim 10, wherein the control unit turns on the semiconductor switch after starting the switching operation of the main switch.
JP2003117409A 2003-04-22 2003-04-22 Power factor correction circuit Expired - Fee Related JP4289000B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003117409A JP4289000B2 (en) 2003-04-22 2003-04-22 Power factor correction circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003117409A JP4289000B2 (en) 2003-04-22 2003-04-22 Power factor correction circuit

Publications (2)

Publication Number Publication Date
JP2004328848A JP2004328848A (en) 2004-11-18
JP4289000B2 true JP4289000B2 (en) 2009-07-01

Family

ID=33497306

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003117409A Expired - Fee Related JP4289000B2 (en) 2003-04-22 2003-04-22 Power factor correction circuit

Country Status (1)

Country Link
JP (1) JP4289000B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080123373A1 (en) * 2006-11-29 2008-05-29 General Electric Company Current fed power converter system including normally-on switch
JP2016059178A (en) * 2014-09-10 2016-04-21 オムロン株式会社 Electronic circuit and control method for the electronic circuit
JP6669030B2 (en) * 2016-09-30 2020-03-18 サンケン電気株式会社 Switching power supply

Also Published As

Publication number Publication date
JP2004328848A (en) 2004-11-18

Similar Documents

Publication Publication Date Title
JP3966351B2 (en) Power factor correction circuit
US6717827B2 (en) Switching power supply
US20070195560A1 (en) Switching power supply circuit
JP2006067730A (en) Power factor improving circuit
JP3475943B2 (en) Switching power supply
JP4363067B2 (en) Power factor correction circuit
JP5191042B2 (en) Bidirectional DC-DC converter
US20100165671A1 (en) Switched-mode Power Supplies
JP2001095247A (en) Switching power circuit
JPH06209574A (en) Power supply circuit
JP2010124567A (en) Switching power supply device
US6731521B2 (en) Switching power supply circuit
JP4289000B2 (en) Power factor correction circuit
JP2005245127A (en) Power factor improving circuit
JP2551190B2 (en) Switching power supply circuit
JPH0837778A (en) Switching power-supply circuit
JP2000197351A (en) Power supply having improved power factor
JP4396108B2 (en) Power factor correction circuit
JP3326660B2 (en) Switching power supply circuit
JP3571959B2 (en) Switching power supply
JP4329451B2 (en) Switching power supply
JPH09201051A (en) Dc power supply
JP4306234B2 (en) Switching power supply
JP2000341945A (en) Ringing choke converter circuit
JP3633551B2 (en) Switching power supply circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060223

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081209

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090120

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090310

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090323

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120410

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130410

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130410

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140410

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees