JP4287882B2 - Flexible substrate and semiconductor device - Google Patents

Flexible substrate and semiconductor device Download PDF

Info

Publication number
JP4287882B2
JP4287882B2 JP2007011385A JP2007011385A JP4287882B2 JP 4287882 B2 JP4287882 B2 JP 4287882B2 JP 2007011385 A JP2007011385 A JP 2007011385A JP 2007011385 A JP2007011385 A JP 2007011385A JP 4287882 B2 JP4287882 B2 JP 4287882B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
wiring
flexible substrate
mounting region
chip mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007011385A
Other languages
Japanese (ja)
Other versions
JP2008177477A (en
Inventor
克幸 内藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2007011385A priority Critical patent/JP4287882B2/en
Priority to PCT/JP2007/073648 priority patent/WO2008090684A1/en
Priority to TW101121964A priority patent/TWI420639B/en
Priority to TW97100465A priority patent/TWI401779B/en
Publication of JP2008177477A publication Critical patent/JP2008177477A/en
Application granted granted Critical
Publication of JP4287882B2 publication Critical patent/JP4287882B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

本発明はフレキシブル基板及び半導体装置に関する。   The present invention relates to a flexible substrate and a semiconductor device.

図７に、従来のＣＯＦ（チップ・オン・フィルム：Chip On Film）型半導体装置を斜め上方から見た概略図を示す。   FIG. 7 shows a schematic view of a conventional COF (Chip On Film) type semiconductor device as viewed obliquely from above.

上記半導体装置は、フレキシブル基板７０１と、このフレキシブル基板７０１に搭載された半導体チップ７０４とを備えている。   The semiconductor device includes a flexible substrate 701 and a semiconductor chip 704 mounted on the flexible substrate 701.

上記半導体チップ７０４はフレキシブル基板７０１に対してフリップチップ接続される。そして、上記半導体チップ７０４とフレキシブル基板７０１との間には、通常、樹脂が充填される。   The semiconductor chip 704 is flip-chip connected to the flexible substrate 701. The space between the semiconductor chip 704 and the flexible substrate 701 is usually filled with resin.

図８に、特開２００１−２３７２６５号公報（特許文献１）に記載のフレキシブル基板８０１の要部を上方から見た概略図を示す。   FIG. 8 shows a schematic view of the main part of the flexible substrate 801 described in Japanese Patent Laid-Open No. 2001-237265 (Patent Document 1) as viewed from above.

上記フレキシブル基板８０１は、半導体チップ搭載領域８０３を一表面に有する基材８００を備えている。   The flexible substrate 801 includes a base material 800 having a semiconductor chip mounting region 803 on one surface.

上記半導体チップ搭載領域８０３には、図示しない半導体チップが搭載される。より詳しくは、上記半導体チップの突起電極は、図示しないＡＣＦ（異方性導電膜：Anisotropic Conductive Film）を介して熱圧着によりインナーリード８０６に接続される。   In the semiconductor chip mounting area 803, a semiconductor chip (not shown) is mounted. More specifically, the protruding electrode of the semiconductor chip is connected to the inner lead 806 by thermocompression bonding via an ACF (Anisotropic Conductive Film) (not shown).

上記インナーリード８０６は、ソルダレジスト８１２の開口８１３から露出すると共に、半導体チップ搭載領域８０３内に入っている。   The inner lead 806 is exposed from the opening 813 of the solder resist 812 and enters the semiconductor chip mounting region 803.

上記半導体チップ搭載領域８０３には、ＡＣＦの加熱圧着時に発生する気泡を導くガイド８１４が形成されている。上記気泡は、ガイド８１４に案内されて吐出口８１５から半導体チップ搭載領域８０３外へ排出される。   In the semiconductor chip mounting region 803, a guide 814 that guides bubbles generated when the ACF is thermocompression bonded is formed. The bubbles are guided by the guide 814 and discharged from the discharge port 815 to the outside of the semiconductor chip mounting area 803.

上記気泡はその内部に水分や不純物を溜め不具合の元となるため、気泡を半導体チップ搭載領域８０３外へ排出するのは必要である。   Since the bubbles accumulate moisture and impurities inside the bubbles and cause defects, it is necessary to discharge the bubbles outside the semiconductor chip mounting region 803.

図９に、特開２００４−６４６２号公報（特許文献２）に記載のフレキシブル基板９０１の要部を上方から見た概略図を示す。   FIG. 9 shows a schematic view of the main part of the flexible substrate 901 described in Japanese Patent Application Laid-Open No. 2004-6462 (Patent Document 2) as viewed from above.

上記フレキシブル基板９０１は、半導体チップ搭載領域９０３に形成されたジャンパ配線９１１を備えている。   The flexible substrate 901 includes jumper wiring 911 formed in the semiconductor chip mounting region 903.

上記半導体チップ搭載領域９０３には、図示しないが、ＬＳＩ（大規模集積回路）などのチップ部品が接着樹脂を介して搭載される。   Although not shown, chip parts such as LSI (Large Scale Integrated Circuit) are mounted on the semiconductor chip mounting area 903 via an adhesive resin.

上記チップ部品は半導体チップ搭載領域９０３に接着樹脂を介して加熱圧着される。この際、上記半導体チップ搭載領域９０３に形成されたジャンパ配線９１１によって、接着樹脂の流動性は良好となる。   The chip component is thermocompression bonded to the semiconductor chip mounting region 903 via an adhesive resin. At this time, the fluidity of the adhesive resin is improved by the jumper wiring 911 formed in the semiconductor chip mounting region 903.

上記ジャンパ配線９１１は、直線形状の幹配線部９２１と、この幹配線部９２１の一端に結線された直線形状の枝配線部９２２と、その幹配線部９２１の他端に結線された直線形状の枝配線部９２３とで構成されている。   The jumper wiring 911 includes a straight trunk wiring portion 921, a straight branch wiring portion 922 connected to one end of the trunk wiring portion 921, and a straight shape connected to the other end of the trunk wiring portion 921. And a branch wiring portion 923.

上記幹配線部９２１は、チップ部品の長方形状の下面の長辺方向つまり図９中左右方向に沿って延びるように形成されている。   The trunk wiring portion 921 is formed to extend along the long side direction of the rectangular lower surface of the chip component, that is, the left-right direction in FIG.

上記枝配線部９２２，９２３が延びる方向は、幹配線部９２１が延びる方向に対して１３５±１５°を成すように設定されている。また、上記枝配線部９２２，９２３は幹配線部９２１から延びてインナーリード９０６に結線されている。   The direction in which the branch wiring portions 922 and 923 extend is set to form 135 ± 15 ° with respect to the direction in which the trunk wiring portion 921 extends. The branch wiring portions 922 and 923 extend from the trunk wiring portion 921 and are connected to the inner leads 906.

上記インナーリード９０６は、ソルダレジスト９１２の開口９１３から露出すると共に、半導体チップ搭載領域９０３内に入っている。このインナーリード９０６にはチップ部品の突起電極が接続される。   The inner lead 906 is exposed from the opening 913 of the solder resist 912 and enters the semiconductor chip mounting region 903. The inner lead 906 is connected to a protruding electrode of a chip component.

このようなフレキシブル基板９０１では、ジャンパ配線９１１によって接着樹脂の流動性を良好にして、フレキシブル基板９０１とチップ部品との間に気泡が溜まるのを防ごうとしている。   In such a flexible substrate 901, the fluidity of the adhesive resin is improved by the jumper wiring 911 to prevent air bubbles from being accumulated between the flexible substrate 901 and the chip component.

しかしながら、上記フレキシブル基板８０１，９０１には、それぞれ、次のような問題がある。   However, the flexible substrates 801 and 901 have the following problems, respectively.

上記フレキシブル基板８０１は、ガイド８１４同士の間隔が半導体チップ搭載領域８０３の中央部に比べて周縁部で狭くなっている。言い換えれば、上記気泡をガイド８１４で案内するための空間は広いが、気泡が半導体チップ搭載領域８０３外に出るための出口となる吐出口８１５が狭くなっている。   In the flexible substrate 801, the distance between the guides 814 is narrower at the peripheral portion than the central portion of the semiconductor chip mounting region 803. In other words, the space for guiding the bubbles with the guide 814 is wide, but the discharge port 815 serving as an outlet for the bubbles to go out of the semiconductor chip mounting area 803 is narrow.

したがって、上記フレキシブル基板８０１には、吐出口８１５から気泡をスムーズに排出できないという問題がある。   Therefore, the flexible substrate 801 has a problem that bubbles cannot be smoothly discharged from the discharge port 815.

一方、上記フレキシブル基板９０１では、フレキシブル基板８０１の吐出口８１５のような開口をジャンパ配線９１１に形成していない。   On the other hand, in the flexible substrate 901, an opening like the discharge port 815 of the flexible substrate 801 is not formed in the jumper wiring 911.

また、上記チップ部品の突起電極とインナーリード９０６とが接続された接続部は狭ピッチで密集しているため、この接続部同士の間から気泡を半導体チップ搭載領域９０３外に排出するのは実質困難となっている。   In addition, since the connection portions where the protruding electrodes of the chip components and the inner leads 906 are connected are densely arranged at a narrow pitch, it is substantially that the bubbles are discharged from between the connection portions to the outside of the semiconductor chip mounting region 903. It has become difficult.

したがって、上記気泡が半導体チップ搭載領域９０３内に閉じ込められるので、気泡を半導体チップ搭載領域９０３外に排出することはできないという問題がある。   Therefore, since the bubbles are confined in the semiconductor chip mounting area 903, there is a problem that the bubbles cannot be discharged out of the semiconductor chip mounting area 903.

すなわち、上記フレキシブル基板８０１，９０１の両方とも、半導体チップ搭載領域内から半導体チップ搭載領域外への気泡の排出効果が低いという問題がある。
特開２００１−２３７２６５号公報 特開２００４−６４６２号公報 That is, both of the flexible substrates 801 and 901 have a problem that the effect of discharging bubbles from the semiconductor chip mounting area to the outside of the semiconductor chip mounting area is low.
JP 2001-237265 A JP 2004-6462 A

そこで、本発明の課題は、半導体チップ搭載領域内から半導体チップ搭載領域外への気泡の排出効果を高めることができるフレキシブル基板と、このフレキシブル基板を備えた半導体装置とを提供することにある。   Therefore, an object of the present invention is to provide a flexible substrate that can enhance the effect of discharging bubbles from the semiconductor chip mounting region to the outside of the semiconductor chip mounting region, and a semiconductor device including the flexible substrate.

上記課題を解決するため、本発明のフレキシブル基板は、
半導体チップを搭載する半導体チップ搭載領域と、上記半導体チップを搭載しない半導体チップ非搭載領域とを一表面に有する基材と、
上記基材の上記一表面上に形成されると共に、上記半導体チップに接続される複数のインナーリードと、
上記複数のインナーリードに結線されたジャンパ配線と
を備え、
上記ジャンパ配線は、
上記半導体チップ搭載領域上及び上記半導体チップ非搭載領域上に形成され、上記半導体チップ搭載領域を横断する第１配線部と、
上記半導体チップ非搭載領域上に形成され、一端が上記第１配線部の一端に連なる第２配線部と、
上記半導体チップ非搭載領域上に形成され、一端が上記第１配線部の他端に連なる第３配線部と、
上記半導体チップ搭載領域上及び上記半導体チップ非搭載領域上に形成されていると共に、一端が上記第２配線部の他端に連なり、かつ、他端が上記複数のインナーリードのうちの１つに連なる第４配線部と、
上記半導体チップ搭載領域上及び上記半導体チップ非搭載領域上に形成されていると共に、一端が上記第３配線部の他端に連なり、かつ、他端が上記複数のインナーリードのうちの他の１つに連なる第５配線部と
から成ることを特徴としている。 In order to solve the above problems, the flexible substrate of the present invention is:
A substrate having a semiconductor chip mounting region on which a semiconductor chip is mounted and a semiconductor chip non-mounting region on which no semiconductor chip is mounted on one surface;
A plurality of inner leads Rutotomoni, connected to said semiconductor chip is formed on the first surface of the substrate,
Jumper wiring connected to the plurality of inner leads, and
The jumper wiring is
A first wiring part formed on the semiconductor chip mounting region and on the semiconductor chip non-mounting region and crossing the semiconductor chip mounting region;
A second wiring portion formed on the semiconductor chip non-mounting region and having one end connected to one end of the first wiring portion;
A third wiring portion formed on the semiconductor chip non-mounting region and having one end connected to the other end of the first wiring portion;
The semiconductor chip is formed on the semiconductor chip mounting region and the semiconductor chip non-mounting region, one end is connected to the other end of the second wiring portion, and the other end is connected to one of the plurality of inner leads. A continuous fourth wiring portion;
It is formed on the semiconductor chip mounting region and the semiconductor chip non-mounting region, one end is connected to the other end of the third wiring portion, and the other end is the other one of the plurality of inner leads. A fifth wiring section connected to one
It is characterized by comprising .

上記構成のフレキシブル基板によれば、上記ジャンパ配線の第１配線部が半導体チップ搭載領域を横断するので、半導体チップ搭載領域内の気泡が第１配線部によって半導体チップ搭載領域外にスムーズに案内される。 According to the flexible substrate configured as described above , since the first wiring portion of the jumper wiring crosses the semiconductor chip mounting region, bubbles in the semiconductor chip mounting region are smoothly guided outside the semiconductor chip mounting region by the first wiring portion . The

したがって、上記半導体チップ搭載領域内から半導体チップ搭載領域外への気泡の排出効果を高めることができる。   Therefore, it is possible to enhance the effect of discharging bubbles from the semiconductor chip mounting area to the outside of the semiconductor chip mounting area.

また、上記第１配線部は、半導体チップ搭載領域を横断するので、半導体チップ搭載領域内でループを形成しない。 Further, since the first wiring portion crosses the semiconductor chip mounting area, no loop is formed in the semiconductor chip mounting area.

したがって、上記第１配線部によって半導体チップ搭載領域内に気泡が閉じ込められるのを防ぐことができる。 Therefore, it is possible to prevent bubbles from being trapped in the semiconductor chip mounting region by the first wiring portion .

また、上記ジャンパ配線はインナーリードに結線されているので、そのインナーリードの電位をジャンパ配線に持たせることができる。 Further, the jumper wires because they are binding line the inner lead can have a potential of the inner lead to the jumper wiring.

一実施形態のフレキシブル基板では、
上記ジャンパ配線に結線された上記インナーリードの幅は、上記ジャンパ配線に結線されていない上記インナーリードの幅とは異なる。 In the flexible substrate of one embodiment,
Width-connected the inner lead to the jumper wires is different from the width of the inner lead which is not connected to the jumper wiring.

上記実施形態のフレキシブル基板によれば、上記ジャンパ配線に結線されたインナーリードの幅を、ジャンパ配線に結線されていないインナーリードの幅よりも広くした場合、そのジャンパ配線に対して、例えば半導体チップの電極のうち最も大きな電流を扱う電極を接続しても、ジャンパ配線の電流印加時の焼損を防ぐことができる。 According to the flexible substrate of the embodiment, the width of the inner lead which is connected to the jumper wires, when larger than the width of the inner lead which is not connected to the jumper wires, with respect to the jumper wires, for example, a semiconductor chip Even if the electrode that handles the largest current among these electrodes is connected, it is possible to prevent burning when a current is applied to the jumper wiring.

したがって、上記フレキシブル基板と半導体チップとを備えた半導体装置の信頼性を確保することができる。   Accordingly, the reliability of the semiconductor device including the flexible substrate and the semiconductor chip can be ensured.

一実施形態のフレキシブル基板では、
上記基材の上記一表面上に形成されたパターン保護膜を備え、
上記ジャンパ配線の上記半導体チップ搭載領域外の部分に関して少なくとも一部が、上記パターン保護膜に覆われずに露出している。 In the flexible substrate of one embodiment,
A pattern protective film formed on the one surface of the substrate;
At least a part of the jumper wiring outside the semiconductor chip mounting region is exposed without being covered with the pattern protective film.

上記実施形態のフレキシブル基板によれば、上記ジャンパ配線に例えば半導体チップの電極を接続した場合、ジャンパ配線の半導体チップ搭載領域外の部分に関して少なくとも一部がパターン保護膜に覆われずに露出しているので、その少なくとも一部を介して半導体チップの熱を放出して、熱によって半導体チップの不具合が発生するのを防ぐことができる。 According to the flexible substrate of the embodiment, when connecting electrodes of the said jumper wires e.g. semiconductor chip, at least a portion in the semiconductor chip mounting region outside of the portion of the jumper wire is exposed without being covered with the pattern protective film Therefore, it is possible to release heat of the semiconductor chip through at least a part of the semiconductor chip and prevent the semiconductor chip from being defective due to the heat.

一実施形態のフレキシブル基板では、
上記ジャンパ配線は、厚さ１〜５０μｍの範囲内、かつ、幅６〜３００μｍの範囲内の金属箔である。 In the flexible substrate of one embodiment,
The jumper wiring is a metal foil having a thickness in the range of 1 to 50 μm and a width in the range of 6 to 300 μm.

本発明の半導体装置は、
本発明のフレキシブル基板と、
上記フレキシブル基板の上記半導体チップ搭載領域に搭載された半導体チップと
を備えたことを特徴としている。 The semiconductor device of the present invention is
A flexible substrate of the present invention;
And a semiconductor chip mounted on the semiconductor chip mounting region of the flexible substrate.

上記構成の半導体装置によれば、上記フレキシブル基板を備えるので、気泡による半導体チップの不具合の発生を防いで信頼性を高めることができる。   According to the semiconductor device having the above configuration, since the flexible substrate is provided, it is possible to improve the reliability by preventing the occurrence of defects of the semiconductor chip due to bubbles.

より詳しくは、上記フレキシブル基板と半導体チップとの間に例えば樹脂を充填する場合、フレキシブル基板の配線は半導体チップ搭載領域を横断するので、その配線によって半導体チップ搭載領域内の樹脂が半導体チップ搭載領域外にスムーズに案内される。   More specifically, when, for example, a resin is filled between the flexible substrate and the semiconductor chip, the wiring of the flexible substrate crosses the semiconductor chip mounting region, so that the resin in the semiconductor chip mounting region is transferred to the semiconductor chip mounting region by the wiring. Guided smoothly outside.

したがって、上記フレキシブル基板と半導体チップとの間に、不具合の発生させる気泡が残るのを防いで、信頼性を高めることができる。   Therefore, it is possible to prevent air bubbles that cause defects from remaining between the flexible substrate and the semiconductor chip, and to improve reliability.

また、上記気泡の残存を防ぐために特別な材料や装置などを用いなくてもよいので、半導体装置の製造コストの上昇を防ぐことができる。   Further, since it is not necessary to use a special material or device in order to prevent the bubbles from remaining, an increase in manufacturing cost of the semiconductor device can be prevented.

一実施形態の半導体装置では、
上記半導体チップの上記フレキシブル基板側の表面には複数の突起電極が形成されていて、
上記半導体チップの上記フレキシブル基板側の表面は長方形状であり、
上記突起電極は、上記半導体チップの上記フレキシブル基板側の表面の短辺近傍以外の部分に形成されている。 In the semiconductor device of one embodiment,
A plurality of protruding electrodes are formed on the surface of the semiconductor chip on the flexible substrate side,
The surface of the semiconductor chip on the flexible substrate side is rectangular,
The protruding electrode is formed in a portion other than the vicinity of the short side of the surface of the semiconductor chip on the flexible substrate side.

上記実施形態の半導体装置によれば、上記突起電極は、半導体チップのフレキシブル基板側の表面の短辺近傍以外の部分に形成されているので、半導体チップのフレキシブル基板側の表面の短辺近傍から気泡を排出することができる。   According to the semiconductor device of the above embodiment, since the protruding electrode is formed in a portion other than the vicinity of the short side of the surface on the flexible substrate side of the semiconductor chip, from the vicinity of the short side of the surface on the flexible substrate side of the semiconductor chip. Bubbles can be discharged.

また、上記半導体チップのフレキシブル基板側の表面の長辺近傍に突起電極を形成することによって、突起電極の個数を多くすることができる。   Further, the number of protruding electrodes can be increased by forming protruding electrodes in the vicinity of the long sides of the surface of the semiconductor chip on the flexible substrate side.

一実施形態の半導体装置では、
上記半導体チップの上記フレキシブル基板側の表面には複数の突起電極が形成されていて、
上記ジャンパ配線に接続される上記突起電極の電位はグランド電位である。 In the semiconductor device of one embodiment,
A plurality of protruding electrodes are formed on the surface of the semiconductor chip on the flexible substrate side,
The potential of the protruding electrode connected to the jumper wiring is a ground potential.

上記実施形態の半導体装置によれば、上記配線に接続される突起電極の電位はグランド電位であるので、電気特性を安定化することができて、品質向上効果を得ることができる。   According to the semiconductor device of the above embodiment, since the potential of the protruding electrode connected to the wiring is the ground potential, the electrical characteristics can be stabilized and the quality improvement effect can be obtained.

一実施形態の半導体装置では、
上記半導体チップの上記フレキシブル基板側の表面には複数の突起電極が形成されていて、
上記ジャンパ配線に接続される上記突起電極が出力する電流は、上記半導体チップが外部へ出力する電流である。 In the semiconductor device of one embodiment,
A plurality of protruding electrodes are formed on the surface of the semiconductor chip on the flexible substrate side,
The current output from the protruding electrode connected to the jumper wiring is a current output from the semiconductor chip to the outside.

上記実施形態の半導体装置によれば、上記配線に接続される突起電極が扱う電流は、半導体チップが外部へ出力する電流であるので、上記配線に結線されたインナーリードを介して上記電流を取り出すことができる。   According to the semiconductor device of the above embodiment, since the current handled by the protruding electrode connected to the wiring is a current output from the semiconductor chip to the outside, the current is taken out via the inner lead connected to the wiring. be able to.

本発明のフレキシブル基板によれば、ジャンパ配線の第１配線部が半導体チップ搭載領域を横断することによって、半導体チップ搭載領域内の気泡が第１配線部でチップ搭載領域外にスムーズに案内されるので、半導体チップ搭載領域内から半導体チップ搭載領域外への気泡の排出効果を高めることができる。 According to the flexible substrate of the present invention, the first wiring portion of the jumper wiring crosses the semiconductor chip mounting region, so that bubbles in the semiconductor chip mounting region are smoothly guided outside the chip mounting region by the first wiring portion. Therefore, it is possible to enhance the effect of discharging bubbles from the inside of the semiconductor chip mounting area to the outside of the semiconductor chip mounting area.

本発明の半導体装置によれば、上記フレキシブル基板を備えるので、気泡による半導体チップの不具合の発生を防いで信頼性を高めることができる。   According to the semiconductor device of the present invention, since the flexible substrate is provided, it is possible to improve the reliability by preventing the occurrence of defects of the semiconductor chip due to bubbles.

（第１実施形態）
図１に、本発明の第１実施形態のフレキシブル基板１０１の要部を上方から見た概略図を示す。 (First embodiment)
In FIG. 1, the schematic which looked at the principal part of the flexible substrate 101 of 1st Embodiment of this invention from upper direction is shown.

上記フレキシブル基板１０１は、図１，図２に示すように、平面視で長方形状の半導体チップ搭載領域１０３を一表面に有する基材１００と、その一表面上に形成された複数のインナーリード１０６と、この複数のインナーリード１０６のうちの２つに結線されたジャンパ配線１１１とを備えている。なお、上記ジャンパ配線１１１はジャンパ配線の一例である。 As shown in FIGS. 1 and 2, the flexible substrate 101 includes a base material 100 having a semiconductor chip mounting region 103 that is rectangular in plan view on one surface, and a plurality of inner leads 106 formed on the surface. And a jumper wiring 111 connected to two of the plurality of inner leads 106. The jumper wiring 111 is an example of a jumper wiring.

上記基材１００は、例えば厚さ４０μｍのポリイミドフィルムから成っている。   The base material 100 is made of, for example, a polyimide film having a thickness of 40 μm.

上記ジャンパ配線１１１は、第１配線部１２１、第２配線部１２２、第３配線部１２３、第４配線部１２４及び第５配線部１２５で構成されている。   The jumper wiring 111 includes a first wiring part 121, a second wiring part 122, a third wiring part 123, a fourth wiring part 124, and a fifth wiring part 125.

上記第１配線部１２１は、半導体チップ搭載領域１０３の長辺に沿って延びて、半導体チップ搭載領域１０３を横断している。つまり、上記第１配線部１２１は、半導体チップ搭載領域１０３と、半導体チップ搭載領域１０３外の領域とに渡って形成されている。   The first wiring part 121 extends along the long side of the semiconductor chip mounting region 103 and crosses the semiconductor chip mounting region 103. That is, the first wiring part 121 is formed across the semiconductor chip mounting region 103 and the region outside the semiconductor chip mounting region 103.

上記第２配線部１２２は半導体チップ搭載領域１０３の短辺に沿って延びている。また、上記第２配線部１２２の一端は第１配線部１２１の一端に連なっている。 The second wiring part 122 extends along the short side of the semiconductor chip mounting region 103. One end of the second wiring portion 122 is continuous with the first wiring portion 12 1 of the end.

上記第３配線部１２３は半導体チップ搭載領域１０３の短辺に沿って延びている。また、上記第３配線部１２３の一端は第１配線部１２１の他端に連なっている。 The third wiring part 123 extends along the short side of the semiconductor chip mounting region 103. One end of the third wiring portion 123 is continuous with the other end of the first wiring portion 12 1.

上記第４配線部１２４は、半導体チップ搭載領域１０３の長辺に沿って、第１配線部１２１に対して平行に延びている。そして、上記第４配線部１２４も、第１配線部１２１と同様に、半導体チップ搭載領域１０３と、半導体チップ搭載領域１０３外の領域とに渡って形成されている。また、上記第４配線部１２４の一端は第２配線部１２２の他端に連なっている。一方、上記第４配線部１２４の他端は、インナーリード１０６の先端に結線されている。このインナーリード１０６の線幅は、第４配線部１２４の線幅と略同一となっている。   The fourth wiring part 124 extends parallel to the first wiring part 121 along the long side of the semiconductor chip mounting region 103. The fourth wiring portion 124 is also formed over the semiconductor chip mounting region 103 and a region outside the semiconductor chip mounting region 103, similarly to the first wiring portion 121. One end of the fourth wiring part 124 is connected to the other end of the second wiring part 122. On the other hand, the other end of the fourth wiring portion 124 is connected to the tip of the inner lead 106. The line width of the inner lead 106 is substantially the same as the line width of the fourth wiring portion 124.

上記第５配線部１２５は半導体チップ搭載領域１０３の長辺に沿って、第１配線部１２１に対して平行延びている。そして、上記第５配線部１２５も、第１配線部１２１と同様に、半導体チップ搭載領域１０３と、半導体チップ搭載領域１０３外の領域とに渡って形成されている。また、上記第５配線部１２５の一端は第３配線部１２３の他端に連なっている。一方、上記第５配線部１２５の他端はインナーリード１０６の先端に結線されている。このインナーリード１０６の線幅は、第５配線部１２５の線幅と略同一となっている。   The fifth wiring part 125 extends parallel to the first wiring part 121 along the long side of the semiconductor chip mounting region 103. The fifth wiring portion 125 is also formed over the semiconductor chip mounting region 103 and a region outside the semiconductor chip mounting region 103, similarly to the first wiring portion 121. One end of the fifth wiring part 125 is connected to the other end of the third wiring part 123. On the other hand, the other end of the fifth wiring part 125 is connected to the tip of the inner lead 106. The line width of the inner lead 106 is substantially the same as the line width of the fifth wiring part 125.

また、上記第１配線部１２１、第２配線部１２２、第３配線部１２３、第４配線部１２４及び第５配線部１２５の線幅は全て略同一となっている。   Further, the line widths of the first wiring part 121, the second wiring part 122, the third wiring part 123, the fourth wiring part 124, and the fifth wiring part 125 are all substantially the same.

また、上記第４，第５配線部１２４，１２５の他端に接続するインナーリード１０６は、他のインナーリード１０６よりも長くなるように形成されている。   The inner leads 106 connected to the other ends of the fourth and fifth wiring portions 124 and 125 are formed to be longer than the other inner leads 106.

また、上記第１配線部１２１と第４配線部１２４との間の距離は、第１配線部１２１と第５配線部１２５との間の距離と略同一となっている。   The distance between the first wiring part 121 and the fourth wiring part 124 is substantially the same as the distance between the first wiring part 121 and the fifth wiring part 125.

また、上記ジャンパ配線１１１の半導体チップ搭載領域１０３外の部分に関して一部が、ソルダレジスト１１２に覆われずに露出している。より詳しくは、上記半導体チップ搭載領域１０３外においては、第１配線部１２１の一部と、第４配線部１２４の一部と、第５配線部１２５の一部とが、ソルダレジスト１１２に覆われずに露出している。なお、上記ソルダレジスト１１２がパターン保護膜の一例である。   Further, a part of the jumper wiring 111 outside the semiconductor chip mounting area 103 is exposed without being covered with the solder resist 112. More specifically, outside the semiconductor chip mounting region 103, a part of the first wiring part 121, a part of the fourth wiring part 124, and a part of the fifth wiring part 125 are covered with the solder resist 112. It is exposed without breaking. The solder resist 112 is an example of a pattern protective film.

また、上記第１配線部１２１の両端部と、第２，第３配線部１２２，１２３の全部と、第４，第５配線部１２４，１２５の一端部とが、ソルダレジスト１１２に覆われている。これにより、上記ジャンパ配線１１１の信頼性を高めることができる。   Further, both end portions of the first wiring portion 121, all of the second and third wiring portions 122 and 123, and one end portions of the fourth and fifth wiring portions 124 and 125 are covered with the solder resist 112. Yes. Thereby, the reliability of the jumper wiring 111 can be improved.

上記インナーリード１０６は、ソルダレジスト１１２の開口１１３内に位置するように形成されている。そして、上記インナーリード１０６の形成ピッチつまりインナーリードピッチＰは、後述する突起電極１０５の形成ピッチに合わせて５０μｍとしている。また、上記インナーリード１０６同士の間隔つまりインナーリードギャップＧは２５μｍとなっている。また、上記インナーリード１０６の幅Ｗも２５μｍとなっている。   The inner lead 106 is formed so as to be positioned in the opening 113 of the solder resist 112. The formation pitch of the inner leads 106, that is, the inner lead pitch P is set to 50 μm in accordance with the formation pitch of the protruding electrodes 105 described later. The interval between the inner leads 106, that is, the inner lead gap G is 25 μm. The width W of the inner lead 106 is also 25 μm.

上記インナーリードギャップＧとインナーリード１０６の幅Ｗとは、エッチング残りや、エッチング残りによるマイグレーション等のインナーリード１０６同士が近接するリスクと、インナーリード１０６のパターン欠けや電流容量低下等の細線化によるリスクとのバランスを考慮して設定されている。   The inner lead gap G and the width W of the inner lead 106 depend on the risk of the inner leads 106 coming close to each other, such as etching residue and migration due to the etching residue, and the thinning of the inner lead 106 such as missing pattern and reduced current capacity. It is set in consideration of the balance with risk.

図２に、本発明の第１実施形態の半導体装置を斜め上方から見た概略図を示す。また、図３に、図２の半導体チップ搭載領域１０３の拡大図を示す。なお、図３では、理解容易のため、樹脂１１０を透明なものとして図示している。   FIG. 2 is a schematic view of the semiconductor device according to the first embodiment of the present invention as viewed obliquely from above. FIG. 3 shows an enlarged view of the semiconductor chip mounting region 103 of FIG. In FIG. 3, the resin 110 is illustrated as being transparent for easy understanding.

上記半導体装置は、図２，図３に示すように、フレキシブル基板１０１と、このフレキシブル基板１０１にフリップチップ接続で接続されると共に、半導体チップ搭載領域１０３に搭載される半導体チップ１０４と、ソルダレジスト１１２の開口１１３を覆う樹脂１１０とを備えている。   As shown in FIGS. 2 and 3, the semiconductor device includes a flexible substrate 101, a semiconductor chip 104 connected to the flexible substrate 101 by flip chip connection, and mounted on the semiconductor chip mounting region 103, and a solder resist. And a resin 110 covering the opening 113 of 112.

上記半導体チップ１０４の下面（フレキシブル基板１０１側の表面）には複数の突起電極１０５が形成されている。より詳しくは、上記半導体チップ１０４の下面は長方形状となっており、この下面の長辺に沿って複数の突起電極１０５を形成している。これにより、後述する配線１０２の各パターンを直線形状にして単純化することができる。   A plurality of protruding electrodes 105 are formed on the lower surface (the surface on the flexible substrate 101 side) of the semiconductor chip 104. More specifically, the lower surface of the semiconductor chip 104 has a rectangular shape, and a plurality of protruding electrodes 105 are formed along the long side of the lower surface. Thereby, each pattern of the wiring 102 to be described later can be simplified by making it linear.

上記複数の突起電極１０５において、半導体チップ１０４の下面の一方の長辺近傍の突起電極１０５が出力側電極であり、半導体チップ１０４の下面の他方の長辺近傍の突起電極１０５が入力側電極である。また、上記半導体チップ１０４の下面の短辺近傍には突起電極１０５を形成していない。   In the plurality of protruding electrodes 105, the protruding electrode 105 near one long side of the lower surface of the semiconductor chip 104 is an output side electrode, and the protruding electrode 105 near the other long side of the lower surface of the semiconductor chip 104 is an input side electrode. is there. Further, the protruding electrode 105 is not formed near the short side of the lower surface of the semiconductor chip 104.

上記フレキシブル基板１０１の一構成部である基材１００の一表面（半導体チップ１０４側の表面）には、配線１０２が形成されており、この配線１０２の大部分を覆うようにソルダレジスト１１２が形成されている。   A wiring 102 is formed on one surface (the surface on the semiconductor chip 104 side) of the base material 100 which is one component of the flexible substrate 101, and a solder resist 112 is formed so as to cover most of the wiring 102. Has been.

上記配線１０２は厚さ８μｍの銅箔から成っている。また、上記配線１０２の半導体チップ搭載領域１０３側の端部がインナーリード１０６となっている。つまり、上記インナーリード１０６は配線１０２の一部である。   The wiring 102 is made of a copper foil having a thickness of 8 μm. The end of the wiring 102 on the semiconductor chip mounting region 103 side is an inner lead 106. That is, the inner lead 106 is a part of the wiring 102.

上記樹脂１１０は半導体チップ１０４の周囲に存在する。この樹脂１１０の一部はフレキシブル基板１０１と半導体チップ１０４との間Ｓに入っている。   The resin 110 exists around the semiconductor chip 104. A part of the resin 110 is in S between the flexible substrate 101 and the semiconductor chip 104.

上記半導体チップ１０４の下面の長辺近傍では、突起電極１０５とインナーリード１０６とが直線上に密集して並んでいるため、それらが実質は壁のようにフレキシブル基板１０１と半導体チップ１０４との間Ｓを閉じた格好となっている。   In the vicinity of the long side of the lower surface of the semiconductor chip 104, the protruding electrodes 105 and the inner leads 106 are closely arranged in a straight line, so that they are substantially between the flexible substrate 101 and the semiconductor chip 104 like a wall. S is closed.

一方、上記半導体チップ１０４の下面の短辺近傍では、突起電極１０５が存在せず、ジャンパ配線１１１の第１配線部１２１が半導体チップ１０４の下面の長辺に沿って延びて半導体チップ搭載領域１０３を横断して、半導体チップ搭載領域１０３内から半導体チップ搭載領域１０３外へ向かって突出している。   On the other hand, in the vicinity of the short side of the lower surface of the semiconductor chip 104, the protruding electrode 105 does not exist, and the first wiring portion 121 of the jumper wiring 111 extends along the long side of the lower surface of the semiconductor chip 104 to form the semiconductor chip mounting region 103. And protrudes from the semiconductor chip mounting area 103 to the outside of the semiconductor chip mounting area 103.

このように、上記半導体チップ１０４の下面の短辺近傍に突起電極１０５を形成していないことと、ジャンパ配線１１１の第１配線部１２１が半導体チップ１０４の下面の長辺に沿って延びて半導体チップ搭載領域１０３を横断していることによって、フレキシブル基板１０１と半導体チップ１０４との間Ｓの気泡を半導体チップ１０４の下面の短辺近傍から半導体チップ搭載領域１０３外に排出することができる。   Thus, the protruding electrode 105 is not formed in the vicinity of the short side of the lower surface of the semiconductor chip 104, and the first wiring portion 121 of the jumper wiring 111 extends along the long side of the lower surface of the semiconductor chip 104. By traversing the chip mounting area 103, the bubbles S between the flexible substrate 101 and the semiconductor chip 104 can be discharged out of the semiconductor chip mounting area 103 from the vicinity of the short side of the lower surface of the semiconductor chip 104.

したがって、上記フレキシブル基板１０１は、半導体チップ搭載領域１０３内から半導体チップ搭載領域１０３外への気泡の排出効果が高いものである。   Therefore, the flexible substrate 101 has a high effect of discharging bubbles from the semiconductor chip mounting area 103 to the outside of the semiconductor chip mounting area 103.

また、上記ジャンパ配線１１１は、半導体チップ搭載領域１０３内でループを形成していないので、半導体チップ搭載領域１０３内に気泡が閉じ込められるのを防ぐことができる。   Further, since the jumper wiring 111 does not form a loop in the semiconductor chip mounting region 103, it is possible to prevent air bubbles from being trapped in the semiconductor chip mounting region 103.

上記第１実施形態では、第２配線部１２２は、ソルダレジスト１１２の開口１１３外に位置するように形成していたが、ソルダレジスト１１２の開口１１３内に位置するように形成してもよい。つまり、上記第２配線部１２２は、ソルダレジスト１１２で覆わないようにしてもよい。   In the first embodiment, the second wiring part 122 is formed so as to be located outside the opening 113 of the solder resist 112, but may be formed so as to be located within the opening 113 of the solder resist 112. That is, the second wiring part 122 may not be covered with the solder resist 112.

上記第１実施形態では、第３配線部１２３は、ソルダレジスト１１２の開口１１３外に位置するように形成していたが、ソルダレジスト１１２の開口１１３内に位置するように形成してもよい。つまり、上記第３配線部１２３は、ソルダレジスト１１２で覆わないようにしてもよい。   In the first embodiment, the third wiring portion 123 is formed so as to be located outside the opening 113 of the solder resist 112, but may be formed so as to be located within the opening 113 of the solder resist 112. That is, the third wiring part 123 may not be covered with the solder resist 112.

上記第１実施形態では、インナーリード１０６の幅Ｗは２５μｍであったが、これ以外の幅であってもよい。また、上記インナーリード１０６の厚さは８μｍであったが、これ以外の厚さであってもよい。つまり、上記第１実施形態において、厚さ１〜５０μｍの範囲内、かつ、幅６〜３００μｍの範囲内の金属箔から成るインナーリードを用いてもよい。   In the first embodiment, the inner lead 106 has a width W of 25 μm, but may have a width other than this. The inner lead 106 has a thickness of 8 μm, but may have a thickness other than this. That is, in the first embodiment, an inner lead made of a metal foil having a thickness in the range of 1 to 50 μm and a width in the range of 6 to 300 μm may be used.

上記第１実施形態において、上記インナーリード１０６の幅よりも狭い幅を有するジャンパ配線を用いてもよい。   In the first embodiment, a jumper wiring having a width smaller than that of the inner lead 106 may be used.

上記第１実施形態において、上記ジャンパ配線１１１に電流が流れるようにしてもよいし、ジャンパ配線１１１に電流が流れないようにしてもよい。   In the first embodiment, a current may flow through the jumper wiring 111, or a current may not flow through the jumper wiring 111.

（第２実施形態）
図４に、本発明の第２実施形態の半導体装置の要部を上方から見た概略図を示す。また、図４において、図１に示した第１実施形態の構成部と同一構成部は、図１における構成部と同一参照番号を付して説明を省略する。また、図４では、上記半導体装置が備える半導体チップ１０４の図示を省略している。 (Second Embodiment)
FIG. 4 shows a schematic view of the main part of the semiconductor device according to the second embodiment of the present invention as viewed from above. In FIG. 4, the same components as those of the first embodiment shown in FIG. 1 are denoted by the same reference numerals as those of the components in FIG. Further, in FIG. 4 are not shown of the semiconductor chip 1 04 in which the semiconductor device is provided.

上記半導体装置は、フレキシブル基板２０１と、このフレキシブル基板２０１にフリップチップ接続で接続されると共に、半導体チップ搭載領域１０３に搭載される半導体チップ１０４とを備えている。   The semiconductor device includes a flexible substrate 201 and a semiconductor chip 104 connected to the flexible substrate 201 by flip chip connection and mounted in the semiconductor chip mounting region 103.

上記フレキシブル基板２０１は、第１配線部２２１、第２配線部２２２、第３配線部２２３、第４配線部２２４及び第５配線部２２５から成るジャンパ配線２１１を備えている。なお、上記ジャンパ配線２１１はジャンパ配線の一例である。 The flexible substrate 201 includes a jumper wiring 211 including a first wiring part 221, a second wiring part 222, a third wiring part 223, a fourth wiring part 224, and a fifth wiring part 225. The jumper wiring 211 is an example of a jumper wiring.

上記第１配線部２２１は、半導体チップ搭載領域１０３の長辺に沿って延びて、半導体チップ搭載領域１０３を横断している。つまり、上記第１配線部２２１は、半導体チップ搭載領域１０３と、半導体チップ搭載領域１０３外の領域とに渡って形成されている。   The first wiring part 221 extends along the long side of the semiconductor chip mounting region 103 and crosses the semiconductor chip mounting region 103. That is, the first wiring part 221 is formed over the semiconductor chip mounting region 103 and a region outside the semiconductor chip mounting region 103.

上記第２配線部２２２は半導体チップ搭載領域１０３の短辺に沿って延びている。また、上記第２配線部２２２の一端は第１配線部２２１の一端に連なっている。 The second wiring part 222 extends along the short side of the semiconductor chip mounting region 103. One end of the second wiring portion 222 is continuous with the first wiring portion 22 1 of the end.

上記第３配線部２２３は半導体チップ搭載領域１０３の短辺に沿って延びている。また、上記第３配線部２２３の一端は第１配線部２２１の他端に連なっている。 The third wiring part 223 extends along the short side of the semiconductor chip mounting region 103. One end of the third wiring portion 223 is continuous with the first wiring portion 22 1 of the other end.

上記第４配線部２２４は、半導体チップ搭載領域１０３の長辺に沿って、第１配線部２２１に対して平行に延びている。そして、上記第４配線部２２４も、第１配線部２２１と同様に、半導体チップ搭載領域１０３から半導体チップ搭載領域１０３外の領域に渡って形成されている。また、上記第４配線部２２４の一端は第２配線部２２２の他端に連なっている。一方、上記第４配線部２２４の他端は、インナーリード２０６の先端に結線されている。このインナーリード２０６の線幅は、第４配線部２２４の線幅と略同一であり、かつ、インナーリード１０６の線幅よりも広くなっている。   The fourth wiring part 224 extends in parallel with the first wiring part 221 along the long side of the semiconductor chip mounting region 103. The fourth wiring portion 224 is also formed from the semiconductor chip mounting region 103 to a region outside the semiconductor chip mounting region 103, similarly to the first wiring portion 221. One end of the fourth wiring part 224 is connected to the other end of the second wiring part 222. On the other hand, the other end of the fourth wiring part 224 is connected to the tip of the inner lead 206. The line width of the inner lead 206 is substantially the same as the line width of the fourth wiring portion 224 and is wider than the line width of the inner lead 106.

上記第５配線部２２５は半導体チップ搭載領域１０３の長辺に沿って、第１配線部２２１に対して平行に延びている。そして、上記第５配線部２２５も、第１配線部２２１と同様に、半導体チップ搭載領域１０３と、半導体チップ搭載領域１０３外の領域とに渡って形成されている。また、上記第５配線部２２５の一端は第３配線部２２３の他端に連なっている。一方、上記第５配線部２２５の他端はインナーリード２０６の先端に結線されている。このインナーリード２０６の線幅は、第５配線部２２５の線幅と略同一であり、かつ、インナーリード１０６の線幅よりも広くなっている。   The fifth wiring part 225 extends parallel to the first wiring part 221 along the long side of the semiconductor chip mounting region 103. The fifth wiring portion 225 is also formed over the semiconductor chip mounting region 103 and a region outside the semiconductor chip mounting region 103, similarly to the first wiring portion 221. One end of the fifth wiring part 225 is connected to the other end of the third wiring part 223. On the other hand, the other end of the fifth wiring part 225 is connected to the tip of the inner lead 206. The line width of the inner lead 206 is substantially the same as the line width of the fifth wiring portion 225 and is wider than the line width of the inner lead 106.

また、上記第１配線部２２１、第２配線部２２２、第３配線部２２３、第４配線部２２４及び第５配線部２２５の線幅は全て略同一となっている。   Further, the line widths of the first wiring part 221, the second wiring part 222, the third wiring part 223, the fourth wiring part 224, and the fifth wiring part 225 are all substantially the same.

また、上記第４，第５配線部２２４，２２５の他端に接続するインナーリード２０６は、他のインナーリード１０６よりも長くなるように形成されている。   The inner leads 206 connected to the other ends of the fourth and fifth wiring portions 224 and 225 are formed to be longer than the other inner leads 106.

また、上記第１配線部２２１と第４配線部２２４との間の距離は、第１配線部２２１と第５配線部２２５との間の距離と略同一となっている。   The distance between the first wiring part 221 and the fourth wiring part 224 is substantially the same as the distance between the first wiring part 221 and the fifth wiring part 225.

また、上記ジャンパ配線２１１の半導体チップ搭載領域１０３外の部分に関して一部が、ソルダレジスト１１２に覆われずに露出している。より詳しくは、上記半導体チップ搭載領域１０３外においては、第１配線部２２１の一部と、第４配線部２２４の一部と、第５配線部２２５の一部とが、ソルダレジスト１１２に覆われずに露出している。また、上記第１配線部２２１の両端部と、第２，第３配線部２２２，２２３の全部と、第４，第５配線部２２４，２２５の一端部とが、ソルダレジスト１１２に覆われている。これにより、上記ジャンパ配線２１１の信頼性を高めることができる。なお、上記ソルダレジスト１１２がパターン保護膜の一例である。   Further, a part of the jumper wiring 211 outside the semiconductor chip mounting region 103 is exposed without being covered with the solder resist 112. More specifically, outside the semiconductor chip mounting region 103, a part of the first wiring part 221, a part of the fourth wiring part 224, and a part of the fifth wiring part 225 cover the solder resist 112. It is exposed without breaking. Further, both end portions of the first wiring portion 221, all of the second and third wiring portions 222 and 223, and one end portions of the fourth and fifth wiring portions 224 and 225 are covered with the solder resist 112. Yes. Thereby, the reliability of the jumper wiring 211 can be improved. The solder resist 112 is an example of a pattern protective film.

また、上記第１配線部２２１及びインナーリード２０６には突起電極２０５が接続される。   In addition, a protruding electrode 205 is connected to the first wiring part 221 and the inner lead 206.

図５に、図４のＶ−Ｖ線から見た概略断面図を示す。   FIG. 5 is a schematic cross-sectional view taken along line VV in FIG.

上記半導体チップ１０４の下面（フレキシブル基板２０１側の表面）には、突起電極１０５，２０５が形成されている。また、上記半導体チップ１０４の下面は長方形状となっている。 The lower surface of the semiconductor chip 1 04 (the surface of the flexible substrate 201 side), the projection electrodes 105 and 205 are formed. The lower surface of the semiconductor chip 1 04 has a rectangular shape.

上記第１配線部２２１に接続する突起電極２０５は、半導体チップ１０４の下面においてその長辺から少し離れた箇所に形成されている。   The protruding electrode 205 connected to the first wiring part 221 is formed at a position slightly apart from the long side on the lower surface of the semiconductor chip 104.

上記インナーリード２０６に接続する突起電極２０５は、半導体チップ１０４の下面の長辺近傍に形成されている。   The protruding electrode 205 connected to the inner lead 206 is formed near the long side of the lower surface of the semiconductor chip 104.

上記半導体チップ１０４は、図示しないプリンタヘッドへ電圧を供給するプリンタドライバであり、そのプリンタヘッドへ電圧を供給する際に発生する電流がインナーリード２０６及びジャンパ配線２１１を流れる。このため、上記インナーリード２０６及びジャンパ配線２１１はその電流による焼損のないよう十分抵抗を低くする配線寸法とする必要がある。具体的には、上記インナーリード２０６及びジャンパ配線２１１は、厚さ８μｍかつ幅４０μｍの銅箔で形成している。このインナーリード２０６及びジャンパ配線２１１の断面積は３２０μｍ２であるため、インナーリード２０６及びジャンパ配線２１１が電流によって焼損するのを十分防止できる。 The semiconductor chip 1 04 is a printer driver for supplying a voltage to the printer head (not shown), it flows through the current inner lead 206 and the jumper wire 211 generated when supplying a voltage to the printer head. For this reason, the inner lead 206 and the jumper wiring 211 need to have wiring dimensions with sufficiently low resistance so as not to burn out due to the current. Specifically, the inner lead 206 and the jumper wiring 211 are formed of a copper foil having a thickness of 8 μm and a width of 40 μm. Since the inner lead 206 and the jumper wiring 211 have a cross-sectional area of 320 μm 2, it is possible to sufficiently prevent the inner lead 206 and the jumper wiring 211 from being burned out by current.

発明者は、実験により、実際に半導体チップ１０４が扱う電流０．２Ａに対するマージンを持った設計として１０倍の電流２Ａを適用する配線幅を考慮した場合、配線断面積として３００μｍ２が必要であることを見出した。 Inventors, through experiments, when considering the wiring width that actually apply the 10-fold current 2A as a design that has a margin for current 0.2A that the semiconductor chip 1 0 4 handles, 300 [mu] m 2 is necessary as a wiring cross-sectional area I found out.

したがって、現状のフレキシブル基板の配線形成限界である厚さ１μｍであれば、配線幅は３００μｍ必要である。逆に、配線を厚くすると配線幅は小さくて済み、従来ＴＣＰ（テープ・キャリア・パッケージ：Tape Carrier Package）に用いるような配線として厚さ５０μｍの銅箔を採用すれば、配線幅を６μｍと小さくすることができる。   Therefore, if the thickness is 1 μm, which is the limit of wiring formation on the current flexible substrate, the wiring width needs to be 300 μm. Conversely, if the wiring is thickened, the wiring width can be reduced. If a copper foil with a thickness of 50 μm is used as the wiring used in the conventional TCP (Tape Carrier Package), the wiring width is reduced to 6 μm. can do.

また、上記フレキシブル基板２０１においても、フレキシブル基板１０１と同様に、フレキシブル基板２０１と半導体チップ１０４との間の気泡を半導体チップ１０４の下面の短辺近傍から半導体チップ搭載領域１０３外に排出することができる。 Also in the flexible substrate 201, similarly to the flexible substrate 101, it is discharged to the semiconductor chip mounting region 103 outside the air bubbles from the short side near the lower surface of the semiconductor chip 1 04 between the flexible substrate 201 and the semiconductor chip 1 04 be able to.

したがって、上記フレキシブル基板２０１は、半導体チップ搭載領域１０３内から半導体チップ搭載領域１０３外への気泡の排出効果が高いものである。   Therefore, the flexible substrate 201 has a high effect of discharging bubbles from the semiconductor chip mounting area 103 to the outside of the semiconductor chip mounting area 103.

上記第２実施形態では、第２配線部２２２は、ソルダレジスト１１２の開口１１３外に位置するように形成していたが、ソルダレジスト１１２の開口１１３内に位置するように形成してもよい。つまり、上記第２配線部２２２は、ソルダレジスト２１２で覆わないようにしてもよい。   In the second embodiment, the second wiring part 222 is formed so as to be located outside the opening 113 of the solder resist 112, but may be formed so as to be located within the opening 113 of the solder resist 112. That is, the second wiring part 222 may not be covered with the solder resist 212.

上記第２実施形態では、第３配線部２２３は、ソルダレジスト１１２の開口１１３外に位置するように形成していたが、ソルダレジスト１１２の開口１１３内に位置するように形成してもよい。つまり、上記第３配線部２２３は、ソルダレジスト１１２で覆わないようにしてもよい。   In the second embodiment, the third wiring portion 223 is formed so as to be located outside the opening 113 of the solder resist 112, but may be formed so as to be located within the opening 113 of the solder resist 112. That is, the third wiring part 223 may not be covered with the solder resist 112.

上記第２実施形態において、半導体装置は、ソルダレジスト１１２の開口１１３を覆う樹脂を備えてもよい。   In the second embodiment, the semiconductor device may include a resin that covers the opening 113 of the solder resist 112.

（第３実施形態）
図６に、本発明の第３実施形態の半導体装置の要部を上方から見た概略図を示す。また、図６において、図１に示した第１実施形態の構成部と同一構成部は、図１における構成部と同一参照番号を付して説明を省略する。また、図６では、上記半導体装置が備える半導体チップの図示を省略している。 (Third embodiment)
FIG. 6 is a schematic view of the main part of the semiconductor device according to the third embodiment of the present invention as viewed from above. In FIG. 6, the same components as those of the first embodiment shown in FIG. 1 are denoted by the same reference numerals as those of the components in FIG. In FIG. 6, illustration of a semiconductor chip included in the semiconductor device is omitted.

上記半導体装置は、ジャンパ配線１１１の第１配線部１２１に突起電極３０５を接続している点が、上記第１実施形態とは異なる。   The semiconductor device is different from the first embodiment in that the protruding electrode 305 is connected to the first wiring portion 121 of the jumper wiring 111.

上記半導体チップは液晶ドライバである。そして、上記半導体チップの下面（フレキシブル基板１０１側の表面）には、突起電極１０５，３０５が形成されている。また、上記半導体チップの下面は長方形状となっている。   The semiconductor chip is a liquid crystal driver. The protruding electrodes 105 and 305 are formed on the lower surface (the surface on the flexible substrate 101 side) of the semiconductor chip. The lower surface of the semiconductor chip has a rectangular shape.

上記突起電極３０５は、半導体チップ１０４の下面において長辺から少し離れた箇所に形成されている。また、上記突起電極３０５の電位はグランド電位である。   The protruding electrode 305 is formed at a location slightly away from the long side on the lower surface of the semiconductor chip 104. The potential of the protruding electrode 305 is a ground potential.

入力信号のシリアル化により動作周波数が高くなった近年の液晶ドライバチップでは高周波回路的設計要素が不可欠であり、グランド電位安定化のため所望の位置にグランド電位の電極を配置したい。このため、上記突起電極３０５を、半導体チップの下面に形成して、ジャンパ配線１１１の第１配線部１２１に接続した。   High-frequency circuit design elements are indispensable for recent liquid crystal driver chips whose operating frequency has become higher due to serialization of input signals, and it is desirable to place electrodes having a ground potential at desired positions in order to stabilize the ground potential. Therefore, the protruding electrode 305 is formed on the lower surface of the semiconductor chip and connected to the first wiring part 121 of the jumper wiring 111.

このように、上記突起電極３０５を、半導体チップの下面に形成して、ジャンパ配線１１１の第１配線部１２１に接続することにより、半導体装置の電気的な機能が向上する。   As described above, the protruding electrode 305 is formed on the lower surface of the semiconductor chip and connected to the first wiring portion 121 of the jumper wiring 111, whereby the electrical function of the semiconductor device is improved.

図１は本発明の第１実施形態のフレキシブル基板の要部の概略平面図である。FIG. 1 is a schematic plan view of the main part of the flexible substrate according to the first embodiment of the present invention. 図２は本発明の第１実施形態の半導体装置の概略斜視図である。FIG. 2 is a schematic perspective view of the semiconductor device according to the first embodiment of the present invention. 図３は図２の半導体チップ搭載領域の拡大図である。FIG. 3 is an enlarged view of the semiconductor chip mounting area of FIG. 図４は本発明の第２実施形態の半導体装置の要部の概略平面図である。FIG. 4 is a schematic plan view of the main part of the semiconductor device according to the second embodiment of the present invention. 図５は図４のＶ−Ｖ線矢視断面図である。5 is a cross-sectional view taken along line VV in FIG. 図６は本発明の第３実施形態の半導体装置の要部の概略平面図である。FIG. 6 is a schematic plan view of the main part of the semiconductor device according to the third embodiment of the present invention. 図７は従来のＣＯＦ型半導体装置の概略斜視図である。FIG. 7 is a schematic perspective view of a conventional COF type semiconductor device. 図８は従来のフレキシブル基板の要部の概略平面図である。FIG. 8 is a schematic plan view of a main part of a conventional flexible substrate. 図９は他の従来のフレキシブル基板の要部の概略平面図である。FIG. 9 is a schematic plan view of a main part of another conventional flexible substrate.

符号の説明Explanation of symbols

１００ 基材
１０１，２０１ フレキシブル基板
１０２ 配線
１０３ 半導体チップ搭載領域
１０５，２０５，３０５ 突起電極
１０６，２０６ インナーリード
１１１，２１１ ジャンパ配線
１１２ ソルダレジスト
１２１，２２１ 第１配線部
１２２，２２２ 第２配線部
１２３，２２３ 第３配線部
１２４，２２４ 第４配線部
１２５，２２５ 第５配線部 DESCRIPTION OF SYMBOLS 100 Base material 101, 201 Flexible board 102 Wiring 103 Semiconductor chip mounting area 105, 205, 305 Protrusion electrode 106,206 Inner lead 111,211 Jumper wiring 112 Solder resist 121,221 1st wiring part 122,222 2nd wiring part 123 , 223 Third wiring part 124, 224 Fourth wiring part 125, 225 Fifth wiring part

Claims (8)

半導体チップを搭載する半導体チップ搭載領域と、上記半導体チップを搭載しない半導体チップ非搭載領域とを一表面に有する基材と、
上記基材の上記一表面上に形成されると共に、上記半導体チップに接続される複数のインナーリードと、
上記複数のインナーリードに結線されたジャンパ配線と
を備え、
上記ジャンパ配線は、
上記半導体チップ搭載領域上及び上記半導体チップ非搭載領域上に形成され、上記半導体チップ搭載領域を横断する第１配線部と、
上記半導体チップ非搭載領域上に形成され、一端が上記第１配線部の一端に連なる第２配線部と、
上記半導体チップ非搭載領域上に形成され、一端が上記第１配線部の他端に連なる第３配線部と、
上記半導体チップ搭載領域上及び上記半導体チップ非搭載領域上に形成されていると共に、一端が上記第２配線部の他端に連なり、かつ、他端が上記複数のインナーリードのうちの１つに連なる第４配線部と、
上記半導体チップ搭載領域上及び上記半導体チップ非搭載領域上に形成されていると共に、一端が上記第３配線部の他端に連なり、かつ、他端が上記複数のインナーリードのうちの他の１つに連なる第５配線部と
から成ることを特徴とするフレキシブル基板。 A substrate having a semiconductor chip mounting region on which a semiconductor chip is mounted and a semiconductor chip non-mounting region on which no semiconductor chip is mounted on one surface;
A plurality of inner leads Rutotomoni, connected to said semiconductor chip is formed on the first surface of the substrate,
Jumper wiring connected to the plurality of inner leads, and
The jumper wiring is
A first wiring part formed on the semiconductor chip mounting region and on the semiconductor chip non-mounting region and crossing the semiconductor chip mounting region;
A second wiring portion formed on the semiconductor chip non-mounting region and having one end connected to one end of the first wiring portion;
A third wiring portion formed on the semiconductor chip non-mounting region and having one end connected to the other end of the first wiring portion;
The semiconductor chip is formed on the semiconductor chip mounting region and the semiconductor chip non-mounting region, one end is connected to the other end of the second wiring portion, and the other end is connected to one of the plurality of inner leads. A continuous fourth wiring portion;
It is formed on the semiconductor chip mounting region and the semiconductor chip non-mounting region, one end is connected to the other end of the third wiring portion, and the other end is the other one of the plurality of inner leads. A fifth wiring section connected to one
A flexible substrate comprising: 請求項１に記載のフレキシブル基板において、
上記ジャンパ配線に結線された上記インナーリードの幅は、上記ジャンパ配線に結線されていない上記インナーリードの幅とは異なることを特徴とするフレキシブル基板。 The flexible substrate according to claim 1,
The width of the connection has been said inner leads in jumper wiring, flexible board, wherein different from the width of the inner lead which is not connected to the jumper wiring. 請求項１に記載のフレキシブル基板において、
上記基材の上記一表面上に形成されたパターン保護膜を備え、
上記ジャンパ配線の上記半導体チップ搭載領域外の部分に関して少なくとも一部が、上記パターン保護膜に覆われずに露出していることを特徴とするフレキシブル基板。 The flexible substrate according to claim 1,
A pattern protective film formed on the one surface of the substrate;
A flexible substrate characterized in that at least a part of the jumper wiring outside the semiconductor chip mounting region is exposed without being covered with the pattern protective film. 請求項１に記載のフレキシブル基板において、
上記ジャンパ配線は、厚さ１〜５０μｍの範囲内、かつ、幅６〜３００μｍの範囲内の金属箔であることを特徴とするフレキシブル基板。 The flexible substrate according to claim 1,
The flexible board, wherein the jumper wiring is a metal foil having a thickness in the range of 1 to 50 μm and a width in the range of 6 to 300 μm. 請求項１に記載のフレキシブル基板と、
上記フレキシブル基板の上記半導体チップ搭載領域に搭載された半導体チップと
を備えたことを特徴とする半導体装置。 The flexible substrate according to claim 1;
A semiconductor device comprising: a semiconductor chip mounted on the semiconductor chip mounting region of the flexible substrate. 請求項５に記載の半導体装置において、
上記半導体チップの上記フレキシブル基板側の表面には複数の突起電極が形成されていて、
上記半導体チップの上記フレキシブル基板側の表面は長方形状であり、
上記突起電極は、上記半導体チップの上記フレキシブル基板側の表面の長辺のみに沿って形成されていることを特徴とする半導体装置。 The semiconductor device according to claim 5,
A plurality of protruding electrodes are formed on the surface of the semiconductor chip on the flexible substrate side,
The surface of the semiconductor chip on the flexible substrate side is rectangular,
The protruding electrode is formed along only the long side of the surface of the semiconductor chip on the flexible substrate side. 請求項５に記載の半導体装置において、
上記半導体チップの上記フレキシブル基板側の表面には複数の突起電極が形成されていて、
上記ジャンパ配線に接続される上記突起電極の電位はグランド電位であることを特徴とする半導体装置。 The semiconductor device according to claim 5,
A plurality of protruding electrodes are formed on the surface of the semiconductor chip on the flexible substrate side,
The semiconductor device according to claim 1, wherein the potential of the protruding electrode connected to the jumper wiring is a ground potential. 請求項５に記載の半導体装置において、
上記半導体チップの上記フレキシブル基板側の表面には複数の突起電極が形成されていて、
上記ジャンパ配線に接続される上記突起電極が出力する電流は、上記半導体チップが外部へ出力する電流であることを特徴とする半導体装置。 The semiconductor device according to claim 5,
A plurality of protruding electrodes are formed on the surface of the semiconductor chip on the flexible substrate side,
The semiconductor device according to claim 1, wherein the current output from the protruding electrode connected to the jumper wiring is a current output from the semiconductor chip to the outside.
JP2007011385A 2007-01-22 2007-01-22 Flexible substrate and semiconductor device Active JP4287882B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2007011385A JP4287882B2 (en) 2007-01-22 2007-01-22 Flexible substrate and semiconductor device
PCT/JP2007/073648 WO2008090684A1 (en) 2007-01-22 2007-12-07 Flexible substrate and semiconductor device
TW101121964A TWI420639B (en) 2007-01-22 2008-01-04 Semiconductor device
TW97100465A TWI401779B (en) 2007-01-22 2008-01-04 Flexible substrate and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007011385A JP4287882B2 (en) 2007-01-22 2007-01-22 Flexible substrate and semiconductor device

Publications (2)

Publication Number Publication Date
JP2008177477A JP2008177477A (en) 2008-07-31
JP4287882B2 true JP4287882B2 (en) 2009-07-01

Family

ID=39644262

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007011385A Active JP4287882B2 (en) 2007-01-22 2007-01-22 Flexible substrate and semiconductor device

Country Status (3)

Country Link
JP (1) JP4287882B2 (en)
TW (2) TWI420639B (en)
WO (1) WO2008090684A1 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5960633B2 (en) * 2013-03-22 2016-08-02 ルネサスエレクトロニクス株式会社 Semiconductor device manufacturing method and semiconductor device
JP6484983B2 (en) * 2014-09-30 2019-03-20 日亜化学工業株式会社 Light emitting device and manufacturing method thereof
TWI726441B (en) * 2019-10-08 2021-05-01 南茂科技股份有限公司 Flexible circuit substrate and chip-on-film package structure
TWI712136B (en) 2020-02-26 2020-12-01 頎邦科技股份有限公司 Flip chip interconnection and circuit substrate thereof

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2685040B2 (en) * 1995-12-28 1997-12-03 日本電気株式会社 Tape carrier package
JP3613098B2 (en) * 1998-12-21 2005-01-26 セイコーエプソン株式会社 Circuit board and display device and electronic device using the same
JP2002164629A (en) * 2000-09-13 2002-06-07 Seiko Epson Corp Wiring board, manufacturing method therefor, display device and electronic unit
JP3983972B2 (en) * 2000-11-29 2007-09-26 セイコーインスツル株式会社 Electronic circuit module
JP2002270649A (en) * 2001-03-14 2002-09-20 Matsushita Electric Ind Co Ltd Semiconductor device and manufacturing method therefor
JP3814227B2 (en) * 2002-05-31 2006-08-23 オプトレックス株式会社 Chip on film substrate
JP3685196B2 (en) * 2003-09-24 2005-08-17 セイコーエプソン株式会社 WIRING BOARD, SEMICONDUCTOR DEVICE, ITS MANUFACTURING METHOD, AND ELECTRONIC DEVICE

Also Published As

Publication number Publication date
TW200843070A (en) 2008-11-01
WO2008090684A1 (en) 2008-07-31
JP2008177477A (en) 2008-07-31
TWI401779B (en) 2013-07-11
TWI420639B (en) 2013-12-21
TW201244040A (en) 2012-11-01

Similar Documents

Publication Publication Date Title
US7193328B2 (en) Semiconductor device
JP4068635B2 (en) Wiring board
JP4781097B2 (en) Tape carrier package and display device equipped with the same
JP4956173B2 (en) Flip chip mounting board
JP2002124544A (en) Tape carrier for cof and semiconductor device in cof structure manufactured by the tape carrier
JP4819335B2 (en) Semiconductor chip package
JP4185954B2 (en) Flexible substrate and semiconductor device
WO2006132130A1 (en) Semiconductor device, substrate and semiconductor device manufacturing method
JP4287882B2 (en) Flexible substrate and semiconductor device
JP2007005452A (en) Semiconductor device
JP7030166B2 (en) Flip chip bonding structure and its circuit board
US10763200B2 (en) Mounting structure and module
JP4996193B2 (en) Wiring board, semiconductor package
KR100671808B1 (en) Semiconductor device
JPH10313167A (en) Wiring board
JP2016162813A (en) Printed circuit board and soldering method
JPH10233401A (en) Semiconductor device
US11309238B2 (en) Layout structure of a flexible circuit board
KR102191249B1 (en) Chip resistor assembly
US7187065B2 (en) Semiconductor device and semiconductor device unit
JP2007141969A (en) Tape wiring substrate, its manufacturing method, and semiconductor device
JP2774179B2 (en) Semiconductor device and electronic device
JP2005159235A (en) Semiconductor device, its manufacturing method, wiring board, electronic module, and electronic equipment
CN113133183A (en) Flip-chip bonding structure and circuit substrate thereof
JP2014027126A (en) Semiconductor device

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090324

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090327

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120403

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4287882

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120403

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130403

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250