JP4285774B2 - フレームに挿入されるデータエレメントを処理する装置 - Google Patents

Description

発明の技術分野
この発明は、送信機から受信機へ通信されるデータを処理する装置に関する。
発明の背景
８ＶＳＢの地上通信システムにおいて（即ち、各々が８つの取り得る信号レベルの一つを有するシンボルを送信する、側波帯通信システム）、情報は、典型的に送信ステーションによって受信ステーションへと空中を送信される。そのようなシステムの例において、通信されるデータの各２ビットは、送信ステーションによって８つの取り得る信号振幅レベルの一つを有するシンボルとして符号化され、８ビットを有するデータの各バイトは４つのシンボルで表される。
１９９５年９月１６日に出版されたＡＴＳＣのディジタルテレビ標準に開示された、一つのそのようなシステムにおいて、ビットのペアの各々は、プリコーダ及びトレリスエンコーダに供給される。各ビットのペアにおける一つのビットはプリコーダに供給され、各ビットのペアにおける他のビットはトレリスエンコーダに供給される。プリコーダ及びトレリスエンコーダは、各々、１２ビットの遅延要素を取り入れている。こうして、プリコーダ及びトレリスエンコーダは、ｉ）１２の同一のプリコーダ及びトレリスエンコーダに２ビットの入力セットをシーケンシャルに接続するための入力マルチプレクサ、及びii）シンボルマッパーに３ビットの出力セットをシーケンシャルに接続するための出力マルチプレクサを伴って、１２のプリコーダ及びトレリスエンコーダとして仮想的に実現してもよい。１２のプリコーダ及びトレリスエンコーダは、ビットのペアをインターリーブし、これにより、データの第一のバイトにおける各ビットペアは、第一のプリコーダ及びトレリスエンコーダにより処理され、そして、データの第二のバイトにおける各ビットペアは第二のプリコーダ及びトレリスエンコーダによって処理される・・・・そして、データの第１２のバイトのペアは第１２のプリコーダ及びトレリスエンコーダによって処理される。１２のバイトのその後のセットの各々は、同様に処理される。
プリコーダ及びトレリスエンコーダは、入力ビットの各ペアを、シンボルマッパーに供給される三つの対応する出力ビットに変換する。シンボルマッパーは、三つの出力ビットの各セットを、８レベルの配列の８つの信号レベルのうちの対応する一つを有するシンボルへマップする。結果としてのシンボルは、フレームにおいてデータと同期シンボルとを組み立てるために同期シンボルをデータシンボルに加える、マルチプレクサに供給される。
フレームが組み立てられると、３１３セグメントを有する。フレームの第一のセグメント（フレーム同期セグメント）は、（ｉ）四つのセグメント同期シンボルを含むセグメント同期部分と、（ii）８２８の疑似ランダムに発生されたフィールド同期シンボルを含むフィールド同期部分と、を含んでいる。他の３１２セグメントの各々は、（ｉ）四つのセグメント同期シンボルを含むセグメント同期部分と、（ii）データの８２８シンボルを含むデータ部分とを含んでいる。
その後、上述したフレーム構造におけるシンボルは送信され、受信機によって受信される。受信機は、くし形フィルターとトレリスデコーダを含んでいる。くし形フィルターは、近接ステーションによるＮＴＳＣチャンネルの放送によって生じ得る干渉をフィルタリングして取り除くために設けられる。受信機におけるトレリスデコーダは、受信されたフレームにおけるシンボルを、対応する元々のビットペアにデコードするために設けられる。トレリスデコーダは、トレリスデコーダが同一バイトのシンボルをともに処理する点において、トレリスエンコーダに似ている。このように、これらのシンボルは、正しい順序でトレリスデコーダに必ず入る。
上述のフレームの記述から言及できるように、典型的な８ＶＳＢシステムで用いられるフレームは、データセグメントあたり１７．２５グループのデータシンボルのみを含み、各グループは１２バイトを含み、各バイトは四つのシンボルを含む。従って、各フレームの各データセグメントは、不完全なバイトのグループを保持し、不完全なグループのバイトは二つのデータセグメントの間で分離される。結果として、データセグメントのセグメント同期部分におけるセグメント同期シンボルは、いくつかのバイトのいくつかのデータシンボルを、これらのバイトの他のデータシンボルから分離する。こうして、データシンボルが、シンボルマッパーから出力されるのと同じ順序でフレームに詰められるなら、シンボルは、正しい順序ではトレリスデコーダに入らないだろう。従って、受信機におけるトレリスデコーダは同じバイトのシンボルをともに処理せず、それによって送信されたシンボルをデコードする際にエラーを生ずる。
本発明は、シンボルが正しい順序においてトレリスデコーダに入り、セグメント同期シンボルが存在することによるデコーディングエラーを避けることができる方法によって、フレーム構造に挿入されるべきデータをシフトする装置を含んでいる。本発明は、また、そのようなシフトされたデータを処理する受信機を含んでいる。
発明の要約
それゆえ、本発明の一態様によると、処理装置はフレームに挿入されるべきデータエレメントを処理する。フレームは複数個のデータセグメントを有し、各データセグメントは同期部分及びデータ部分を有する。処理装置は、符合化手段、シフト手段及び挿入手段を含んでいる。符合化手段は、データをデータエレメントとして符合化する。シフト手段は、データセグメントの同期部分を間に挟んで配置された互いに対応するデータエレメントがレシーバにおけるデコーダで一緒に処理されるべく配列されるように、間違った順序から正しい順序へとデータエレメントをシフトさせる。前記間違った順序のデータエレメントは、データセグメントの同期部分により対応するエレメントから予め定められた間隔がない。正しい順序のデータエレメントは、シフト手段によってシフトされることで対応するデータエレメントから予め定められた間隔を有する。挿入手段は、フレームのデータ部分にシフトされたデータエレメントを挿入する。
本発明の他の態様によると、受信機はフレームにおいて配置されたデータシンボルを受信するための受信手段を備える。受信手段は、フレームは複数個のデータセグメントを有している。また受信手段は、各データセグメントは同期部分及びデータ部分を有する。更に受信手段は、各同期部分はＳ個の同期シンボルを含み、各データ部分はＮ個のデータシンボルを含んでいる。
また受信手段は、データシンボルのバイトが予め定められたデータシンボル番号を有し、データセグメントの同期部分によって分離された同じバイトのデータシンボルが同じバイトで対応するデータシンボルからＮｉ個分のデータシンボルあけて配列されるように、デコーダにとって正しい順序にすべく前記データシンボルをシフトする。前記間違った順序のデータエレメントは、データセグメントの同期部分により対応するエレメントから予め定められた間隔がなく、正しい順序のデータエレメントは、シフト手段によってシフトされることで対応するデータエレメントから予め定められた間隔を有する受信機は、さらに処理手段を含んでいる。
処理手段は、前記デコーダを有し、かつ処理されるデータシンボルを、最も近い他のデータシンボルからＮｉ個分、離されたデータシンボルと共に処理するような正しい順序でデータシンボルを処理する。そして、前記Ｎｉは、デコーダの特性に応じた値を有する。
本発明のさらに他の態様によると、受信機は、フレームにおいて配置されたデータエレメントを受信する。フレームは複数個のデータセグメントを有し、各データセグメントは同期部分及びデータ部分を有する。各同期部分はＳ個の同期エレメントを含み、各データ部分はＮ個のデータエレメントを含む。データエレメントはシフトされ、各データセグメントの各同期部分を横切って互いに対応するデータエレメントが、ともに処理されるように配置される。
受信機は、受信手段と処理手段とを含んでいる。受信手段はフレームのデータエレメントを受信する。処理手段は、各データセグメントの各同期部分を横切って対応するデータエレメント間の分離に依存してデータエレメントの対応するペアを処理する。
【図面の簡単な説明】
これらの及び本発明の他の特徴及び利点は、以下の図面と共に発明を詳しく検討することによって、より明白となるだろう。
図１は、本発明を取り込んだ装置のブロック図である。
図２は、データをランダム化するための、図１のデータランダマイザーに対して実現可能な、疑似乱数の発生器を示している。
図３は、図１の畳み込みバイトインターリーバーに供給されることができる、畳み込みバイトインターリーバーである。
図４は、図１のバイトシンボルコンバータ及びトレリスエンコーダによってエンコードした結果としての、シンボルのグループ化を示している。
図５は、データセグメントのセグメント同期シンボルが加えられた、図４のインターリーブされたシンボルを示している。
図６は、図１の、バイトシンボルコンバータ及びトレリスエンコーダをさらに詳しく示している。
図７は、図６のバイトシフターによって実現されるバイトシフトを示す表である。
図８は、図７の表に従って実現されるシフトとシフトされたデータのグループとの間の対応を示す表である。
図９は、図６のプリコーダ及びトレリスエンコーダとして用いられることのできるプリコーダ及びトレリスエンコーダを示している。
図１０は、図６のシンボルシフターによって実現されるシフトを示す表である。
図１１Ａ、図１１Ｂ、図１１Ｃ及び図１１Ｄは、本発明に従ってデータシンボルがフレームに挿入される順序を示す表である。
図１２は、本発明に従ってデータが挿入されるフレームの構造を示している。
図１３は、受信機におけるトレリスデコーダが同じバイトのシンボルをともに正確に処理できるように、図１１Ａ、図１１Ｂ、図１１Ｃ及び図１１Ｄに示されるデータに対する正確な遅延量を導入するくし形フィルターを示している。
詳細な説明
図１に示されるように、第一のステーション１００は、ＭＰＥＧ２のデータ源（示されていない）からのＭＰＥＧデータパケットを受け取り、１９９５年６月７日に出願された第０８／４７９，４２８号の出願により十分に述べられている、ＭＰＥＧ同期除去器１０１を含んでいる。ＭＰＥＧデータパケットは、１秒あたり約１２．８９３キロパケットの割合で到着する。これらのＭＰＥＧパケットは、１８７バイトのＭＰＥＧデータと１バイトのＭＰＥＧ同期を含んでいる。ＭＰＥＧ同期は、本発明による８ＶＳＢの地上のモデムエンコーダの残りのものによる処理には必要ないので、ＭＰＥＧ同期除去器１０１は、ＭＰＥＧパケットから１バイトのＭＰＥＧ同期を除去し、ＭＰＥＧ同期除去器１０１によって供給される各ＭＰＥＧデータパケットをランダム化するデータランダマイザー１０２に１８７バイトのＭＰＥＧデータのみを通過させる。データランダマイザー１０２は、ＭＰＥＧ同期除去器１０１から受け取った各データバイトと疑似ランダムシーケンスとの間で、ビットごとの排他的論理和演算を実行する。
疑似ランダムシーケンスは、例えば、図２に示されるランダムシーケンス発生器によって作成されることができる。図２のランダムシーケンス発生器によって作成される疑似ランダムシーケンスは、フレームの第一のデータパケットで初期化され、その後の３１２のデータパケット毎に再度初期化される。図２に示される、このランダムシーケンス発生器のレジスターは、各フレームの始めに（レジスター、Ｘ１６、Ｘ１５、Ｘ１４、Ｘ１３、Ｘ９、Ｘ８の出力が１の値に設定される）、０ｘＦ１８０に初期化される。図２に示される疑似ランダムシーケンス発生器は、入力データパケットの各バイトに対して開発されている。このランダムシーケンス発生器により発生した疑似ランダムシーケンスは、排他的論理和の入力に対応して接続されることができる出力Ｄ０−Ｄ７で供給される。排他的論理和の他の入力は、ＭＰＥＧ同期除去器１０１からのバイトにおける、対応するビットを受け取る。
データランダマイザー１０２からの出力は、リードソロモン（Ｒｅｅｄ Ｓｏｌｏｍｏｎ）エンコーダ１０３に供給される。リードソロモンエンコーダ１０３は、リードソロモンパリティの２０バイトを計算し、データランダマイザー１０２で作成されたランダム化されたデータパケットにこれら２０バイトを付加する。従って、リードソロモンエンコーダ１０３は、その各々が２０７バイト（即ち、データランダマイザー１０２からの１８７バイトのランダム化されたデータ、及び２０バイトのリードソロモンパリティ）からなるデータパケットを生成する。
リードソロモンエンコーダ１０３からのデータパケットは、パケットからバイトへのマルチプレクサ１０４に供給される。
パケットからバイトへのマルチプレクサ１０４は、２０７バイトのリードソロモンデータパケットの各々を、連続したバイトのストリームに変換する。
このバイトのストリームは、さらに、図３に慣例的に示され、１９９４年９月２９日に出願された出願第０８／３１５，１５３号により十分に説明される、畳み込みバイトインターリーバー１０５によって処理される。図３における各ブロックは、１バイトを保持するレジスターである。畳み込みバイトインターリーバー１０５は以下のように同期される。即ち、第一のリードソロモンデータパケットの第一のバイトは図３に示されるインターリーバの最上位の分岐に入り、第一のリードソロモンデータパケットの第二のバイトは図３に示されるインターリーバーの第二の分岐に入り・・・、第一のリードソロモンデータパケットの第５２のバイトは図３に示されるインターリーバーの最下位の分岐に入り、第一のリードソロモンデータパケットの第５３のバイトは図３に示されるインターリーバーの最上位の分岐に入る、等である。
畳み込みバイトインターリーバー１０５からのインターリーブされたバイトのストリームは、データシンボルとして受け取ったバイトにおけるデータビットを符合化するべくバイトシンボルコンバータ及びトレリスエンコーダ１０６に供給される。これより後でより詳しく説明するように、バイトシンボルへコンバータ及びトレリスエンコーダ１０６におけるトレリスエンコーダの部分は、実際に、図１の第二のステーション１０９のような受信機に用いられるくし形フィルターの１２のシンボルの遅延を供給するための１２のトレリスエンコーダである。受信機におけるくし形フィルターの存在により、バイトシンボルコンバータ及びトレリスエンコーダ１０６が受信されたデータバイトのデータビットをエンコードされたデータシンボルとしてエンコードし、各トレリスエンコーダのエンコードされたデータシンボルが１１の他のトレリスエンコーダのデータシンボルによって分離されることが必要となる。このことから、実質的に、１２のトレリスエンコーダが存在する。加えて、バイトシンボルコンバータ及びトレリスエンコーダ１０６は、同じバイトのデータビットのペアが同じエンコーダによってエンコードされるように、受信されたデータバイトのデータビットのペアをエンコードされたデータシンボルとしてエンコードしなければならない。
図４は、送信されたデータシンボルを示している。例えば、グループｎ−１のシンボルＥ０はバイト０のビット７、６のエンコーダ０によるエンコードの結果として得られるシンボルを表すことができ、グループｎのシンボルＥ０はバイト０のビット５、４のエンコーダ０によるエンコードの結果として得られるシンボルを表すことができ、グループｎ＋１のシンボルＥ０はバイト０のビット３、２のエンコーダ０によるエンコードの結果として得られるシンボルを表すことができる、等である。
このように、各シンボルＥ０は、１１のシンボルにより最も近い他のシンボルＥ０から分離される。
同様に、グループｎ−１のシンボルＥ１はバイト１のビット７、６のエンコーダ１によるエンコードの結果として得られるシンボルを表すことができ、グループｎのシンボルＥ１はバイト１のビット５、４のエンコーダ１によるエンコードの結果として得られるシンボルを表すことができ、グループｎ＋１のシンボルＥ１はバイト１のビット３、２のエンコーダ１によるエンコードの結果として得られるシンボルを表すことができる、等である。各シンボルＥ１は、１１のシンボルにより最も近い他のシンボルから分離される。このように、エンコーダ０は第一のバイトのシンボルをエンコードし、エンコーダ１は第二のバイトのシンボルをエンコードし、エンコーダ２は第三のバイトのシンボルをエンコードする、等である。従って、シンボルは１２のバイトのグループにエンコードされ、１２のバイトのグループで送信される。
以上に説明したように、各データセグメントはデータストリームにおいて、８３２のシンボルを含んでいる。これらの８３２のシンボルは、四つのデータセグメント同期シンボルと８２８のデータシンボルとを含んでいる。
このように、送信されたデータストリームにおけるデータシンボルは、図５に示されるように、セグメント同期シンボルによって周期的に割り込まれる。受信機におけるトレリスエンコーダによって正確に処理されるためには、各エンコーダから送信されたデータシンボルは適当に間隔が空いたままでなければならず、またそうでなければ、セグメント同期シンボルがデータシンボルの適当な間隔を妨げるため、本発明は、データシンボルを適当な間隔に回復させるために、各データセグメントにおけるデータシンボルを所定量だけシフトさせる。
例えば、このシフト量は、フレーム同期セグメントに続く第一のデータセグメントにおけるデータシンボルに対して０とすることができ、次のデータセグメントにおけるシンボルに対して４とすることができ、次のデータセグメントにおけるデータシンボルに対して８とすることができ、次のデータセグメントにおけるデータシンボルに対して０とすることができる、等である。
このように、フレーム同期セグメントに続く第一のデータセグメントのデータ部分におけるセグメント同期シンボルに直接に続くデータシンボルは、トレリスエンコーダ０に対応するシンボルＥ０である。このデータセグメントにおける次のデータシンボルは、図５にグループ（ｎ−１）のデータシンボルによって示されるように、順にＥ１、Ｅ２、Ｅ３、Ｅ４、Ｅ５、Ｅ６、Ｅ７、Ｅ８、Ｅ９、Ｅ１０及びＥ１１である。このパターンは、図１１Ａ、１１Ｂ、１１Ｃ及び１１Ｄの表において、セグメント０に対する格子（トレリス）の欄に示されるように、このデータセグメント（セグメント０）を通じて繰り返される。
しかし、フレーム同期セグメントに続く第二のデータセグメントにおけるセグメント同期シンボル（即ち、図５の、セグメント同期シンボルＳ０、Ｓ１、Ｓ２及びＳ３）に直接に続くデータシンボルは、トレリスエンコーダ４に対応するシンボルＥ４である。このデータセグメントにおける次のデータシンボルは、図５にグループｎのデータシンボルによって示されるように、順にＥ５、Ｅ６、Ｅ７、Ｅ８、Ｅ９、Ｅ１０、Ｅ１１、Ｅ０、Ｅ１、Ｅ２及びＥ３である。このパターンは、図１１Ａ、１１Ｂ、１１Ｃ及び１１Ｄの表において、セグメント１に対する格子（トレリス）の欄に示されるように、このデータセグメント（セグメント１）を通じて繰り返される。
同様に、フレーム同期セグメントに続く第三のデータセグメントにおけるセグメント同期シンボル（即ち、セグメント同期シンボルＳ０、Ｓ１、Ｓ２及びＳ３）に直接に続くデータシンボルは、トレリスエンコーダ８に対応するシンボルＥ８である。このデータセグメントにおける次のデータシンボルは、順にＥ９、Ｅ１０、Ｅ１１、Ｅ０、Ｅ１、Ｅ２、Ｅ３、Ｅ４、Ｅ５、Ｅ６及びＥ７である。このパターンは、図１１Ａ、１１Ｂ、１１Ｃ及び１１Ｄの表において、セグメント２に対する格子（トレリス）の欄に示されるように、このデータセグメント（セグメント２）を通じて繰り返される。
図６により詳しく示される、バイトシンボルコンバータ及びトレリスエンコーダ１０６は、畳み込みバイトインターリーバ１０５からのインターリーブされたバイトストリームを、第二のステーション１０９（図１）によって適当に処理される正しいシンボルシーケンスを有するシンボルへ変換する。バイトシンボルコンバータ及びトレリスエンコーダ１０６は、バイトデマルチプレクサ２０１、バイトシフター２０２、バイトビットペアのマルチプレクサ２０３、プリコーダ及びトレリスエンコーダ２０４、シンボルシフター２０５、及びシンボルマルチプレクサ２０６を含んでいる。
畳み込みバイトインターリーバ１０５からのインターリーブされたバイトのストリームは、バイトデマルチプレクサ２０１に入る。バイトは、バイトデマルチプレクサ２０１により、グループあたり１２のバイトを有するバイトのグループにグループ化される。これらの１２のバイトは、バイトデマルチプレクサ２０１の出力Ｂ０−Ｂ１１に現れる。各１２のバイトのグループは、バイトシフター２０２によりシフトされる。バイトシフター２０２は、出力Ｃ０−Ｃ１１を有し、図７に示されるテーブルに従って、バイトデマルチプレクサ２０１の出力Ｂ０−Ｂ１１のバイトをシフトさせる。図１１Ａ、１１Ｂ、１１Ｃ、及び１１Ｄの表に示されるように、バイトシンボルコンバータ及びトレリスエンコーダ１０６に供給されたインターリーブされたバイトストリームにおけるバイトの順序は、各データセグメントの開始でのセグメント同期シンボルゆえに成し遂げられるシンボルシフトにより変化される。バイトデマルチプレクサ２０１からバイトシフター２０２へ供給されるバイトの各バイトグループにおけるバイトのシフトは、セグメント同期シンボルによってなされる調整に従ってバイトの順を復元させるために望ましいものである。
図７の表に示されるように、バイトシフター２０２は、０、４又は８の位置により、出力Ｂ０−Ｂ１１でバイトをシフトさせる。このバイトのシフトは、正しいトレリスエンコーダにバイトを適当に割り当てるために実行される。バイトのシフトは、フレームの各１２のデータセグメントの後で繰り返す周期的なパターンに従う。各バイトのシフトの間隔は、１８、１７、１７、１７の繰り返しパターンに従う。
即ち、図８の表に示されるように、バイトシフター２０２によって受け取られる１２のバイトの最初の１８のグループは０によってシフトされ、バイトシフター２０２によって受け取られる１２のバイトの次の１７のグループは４だけシフトされ、バイトシフター２０２によって受け取られる１２のバイトの次の１７のグループは８だけシフトされ、バイトシフター２０２によって受け取られる１２のバイトの次の１７のグループは０だけシフトされ、バイトシフター２０２によって受け取られる１２のバイトの次の１８のグループは４だけシフトされる、等であり、それらは、この１８、１７、１７、１７・・・パターンは、１２のデータセグメント毎に繰り返される。
このバイトのシフトは、図１１Ａ、１１Ｂ、１１Ｃ、及び１１Ｄに示されている。図１１Ａ、１１Ｂ、１１Ｃ、及び１１Ｄは、フレームのフレーム同期セグメントに続く最初の５つのデータセグメントを示している。セグメント０の最後の８つのデータシンボル（即ち、図１１Ｄのデータシンボル８１６−８２７）は、バイト２０４−２１５のビットペア７、６に対応している。これらバイト２０４−２１５は、セグメント１の最初の３６のデータシンボルによって完全となる。セグメント０の８２８のデータシンボルとセグメント１の最初の３６のデータシンボルは、バイトシフター２０２によって処理されるデータの１２バイトの最初の１８のグループを表している。上で示されたように、バイトシフター２０２は、シフト０を１２のバイトのこれら最初の１８のグループに適用する。これらの最初の２１６バイトは対応するトレリスエンコーダＥ０−Ｅ１１に順に（シフトしないで）適用される。
バイトシフター２０２は、次に、バイトをその元のバイト順に戻すため、バイトシフター２０２によって受け取られるデータバイトの次の１７のグループに、シフト４を適用する。これらのバイトは、バイト２１６−４１９からなっている。このシフト４によって、これらバイトが対応するトレリスエンコーダＥ４−Ｅ３によってエンコードされる。
このように、ビット７、６に対応するセグメント１のデータシンボル３６は、バイト２１６にあり、また、トレリスエンコーダ４に対応する。従って、バイトの配列は、データシンボル３６とともに開始するセグメント１において復元される。１２のバイトのこれらの１７のグループは、セグメント２のデータシンボル２３で終わる。
バイトシフター２０２は、次に、バイトをその元のバイト順に戻すため、バイトシフター２０２によって受け取られる１２のバイトの次の１７のグループに、シフト８を適用する。これらのバイトは、バイト４２０−６２３からなっている。このシフト８により、これらのバイトが対応するトレリスエンコーダＥ８−Ｅ７によって符合化される。このように、ビット７、６に対応するセグメント２のデータシンボル２４は、バイト４２０にあり、また、トレリスエンコーダ８に対応する。従って、バイト配列は、データシンボル２４で始まるセグメント２において復元される。１２のバイトのこれらの１７のグループは、セグメント３のデータシンボル１１で終わる。
バイトシフター２０２は、次に、バイトをその元のバイト順に戻すため、バイトシフター２０２によって受け取られる１２のバイトの次の１７のグループに、シフト０を適用する。これらのバイトは、バイト６２４−８２７からなっている。このシフト０により、これらのバイトが対応するトレリスエンコーダＥ０−Ｅ１１によって符合化される。このように、ビット７、６に対応するセグメント３のデータシンボル１２は、バイト６２４にあり、また、トレリスエンコーダ０に対応する。
１２のバイトのこれらの１７のグループは、セグメント３のデータシンボル８２７で終わる。従って、バイト配列は、データシンボル１２で始まるセグメント３において復元される。
バイトビットペアマルチプレクサ２０３は、バイトシフター２０２によって出力ラインＣ０−Ｃ１１に供給される各データのバイトを、ビットの四つの対応するシリアルなペアに多重化する。そのビットは、バイトビットペアマルチプレクサ２０３によって出力Ｄ０−Ｄ１１に供給され、プリコーダ及びトレリスエンコーダ２０４によって処理される。プリコーダ及びトレリスエンコーダ２０４は、出力Ｄ０−Ｄ１１におけるビットペアを三つの出力ビットの対応するセットに変換し、三つの出力ビットのセットをデータシンボルにマップする。このように、各データシンボルは、８つの可能なレベルのうちの一つが三つのビットによって定められる。プリコーダ及びトレリスエンコーダ２０４は、データシンボルを対応する出力Ｅ０−Ｅ１１上で供給するプリコーダ及びトレリスエンコーダＥ０−Ｅ１１を含んでいる。
図９は、プリコーダ及びトレリスエンコーダを示している。図９のプリコーダ及びトレリスエンコーダは、バイトビットペアマルチプレクサ２０３の対応する出力Ｄ０−Ｄ１１における各ビットペアのストリームを別個にエンコードするために、１２回反復可能である。この場合において、図９のプリコーダ及びトレリスエンコーダの遅延要素は、１ビットの遅延要素である。従って、ビットペアのストリームＤ０におけるビットペアのビットＸ２は、プリコーダ及びトレリスエンコーダＥ０のプリコーダによって出力ビットＺ２として符合化され、ビットペアのストリームＤ０におけるビットペアのビットＸ１は、プリコーダ及びトレリスエンコーダＥ０のトレリスエンコーダによって出力ビットＺ１及びＺ０としてエンコードされる。
プリコーダ及びトレリスエンコーダＥ０のシンボルマッパー（示されない）は、出力ビットＺ２、Ｚ１、Ｚ０を対応するデータシンボルにマップする。同様に、ビットペアのストリームＤ１におけるビットペアのビットＸ２は、プリコーダ及びトレリスエンコーダＥ１のプリコーダによって出力ビットＺ２としてエンコードされ、ビットペアのストリームＤ１におけるビットペアのビットＸ１は、プリコーダ及びトレリスエンコーダＥ１のトレリスエンコーダによって出力ビットＺ１及びＺ０として符合化される。プリコーダ及びトレリスエンコーダＥ１のシンボルマッパーは、これらの出力ビットＺ２、Ｚ１、Ｚ０を対応するデータシンボルにマップする。
残っているバイトストリームは、同様に、他のプリコーダ及びトレリスエンコーダＥ２−Ｅ１１によって処理される。
プリコーダ及びトレリスエンコーダ２０４の出力ラインＥ０−Ｅ１１におけるデータシンボルは、図１０に示される表に従ってシンボルシフター２０５によってシフトされる。このシンボルのシフトによって、各エンコードされたシンボルのストリームの必要な１２のシンボルの間隙が、データセグメント内で、セグメント同期シンボルを全体に亘って設けられる。
各シフトは、データセグメントのデータ部分における１２のデータシンボルの６９のグループの全てに適用される。従って、フレーム同期セグメントに続く第一のデータセグメント（セグメント０）のデータ部分におけるデータシンボルは０だけシフトされ、第二のデータセグメント（セグメント１）のデータ部分におけるデータシンボルは４だけシフトされ、第三のデータセグメント（セグメント２）のデータ部分におけるデータシンボルは８だけシフトされ、第四のデータセグメント（セグメント３）のデータ部分におけるデータシンボルは０だけシフトされる等、フレームの３１２のデータセグメント全体を通じてシフトが行われる。
このように、図１０及び図１１Ａ、１１Ｂ、１１Ｃ、１１Ｄを参照すると、セグメント０（フレーム同期セグメントに続く第一のデータセグメント）のデータシンボルは０だけシフトされる。従って、図６のエンコーダＥ０、Ｅ１、Ｅ２、・・・Ｅ１１からのさエンコードされたデータシンボルは、シンボルシフター２０５の出力Ｆ０、Ｆ１、Ｆ２、・・・Ｆ１１に表れ、順にＥ０−Ｅ１１に送信される。しかしながら、セグメント１（フレーム同期セグメントに続く第二のデータセグメント）におけるシンボルは、４だけシフトされる。このように、図６のエンコーダＥ４、Ｅ５、Ｅ６、・・・Ｅ１１、Ｅ０、・・・Ｅ３からのエンコードされたデータシンボルは、シンボルシフター２０５の出力Ｆ０、Ｆ１、Ｆ２、・・・Ｆ１１に表れ、順にＥ４、・・・Ｅ３に送信される。
さらに、セグメント２（フレーム同期セグメントに続く第三のデータセグメント）におけるデータシンボルは、８だけシフトされる。このように、図６のエンコーダＥ８、Ｅ９、Ｅ１０、Ｅ１１、Ｅ０、・・・Ｅ７からのエンコードされたデータシンボルは、シンボルシフター２０５の出力Ｆ０、Ｆ１、Ｆ２、・・・Ｆ１１に表れ、順にＥ８、・・・Ｅ７に送信される。セグメント３（フレーム同期セグメントに続く第四のデータセグメント）におけるデータシンボルは、０だけシフトされる。従って、図６のエンコーダＥ０、Ｅ１、Ｅ２、・・・Ｅ１１からのエンコードされたデータシンボルは、シンボルシフター２０５の出力Ｆ０、Ｆ１、Ｆ２、・・・Ｆ１１に表れ、順にＥ０−Ｅ１１に送信される。
このシフトによって、セグメント１における第一のデータシンボル（即ち、バイト２０８のビット５、４に対応するデータシンボル）は、１２シンボル早く送信されたシンボルとともに処理される（即ち、バイト２０８のビット７、６に対応するデータシンボル）。同様に、セグメント１における第二のデータシンボル（即ち、バイト２０９のビット５、４に対応するデータシンボル）は、１２シンボル早く送信されたシンボルとともに処理される（即ち、バイト２０９のビット７、６に対応するデータシンボル）。同じように、バイト２１０−２１５のビット５、４に対応するデータシンボルの各々は、セグメント１の開始で挿入される四つのセグメントシンボルに先行して生ずるバイト２１０−２１５のビット７、６とともに第二のステーション１０９で処理される。
しかしながら、バイト２０４のビット５、４に対応するデータシンボルは、バイト２０４のビット７、６に対応するシンボルからの２３の他のデータシンボルによって分離される。従って、これより後に議論されるように、データセグメントの開始での四つのセグメント同期シンボルに続くデータセグメントにおける、９番目、１０番目、１１番目及び１２番目のデータシンボルは、対応するトレリスエンコーダからの先のデータシンボルの後で、２４のシンボルを発生させる。それゆえ、この２４のシンボルの遅延は考慮されなければならず、これらのバイト２０４−２０７におけるビット５、４に対応するこれらのデータシンボルは、セグメント０の終わりに近い対応するバイト２０４−２０７のビット７、６に対応するシンボルとともに処理されることができる。その後セグメント１において、１２のシンボルの遅延は第二のステーション１０９により、再度使われることができる。
従って、シンボルシフター２０５は、第二のステーション１０９によってなされた１２及び２４のシンボルの遅延とともに、同じバイトのデータシンボルが、同じトレリスエンコーダによって処理され、それゆえいっしょに処理されることを保証する。同様に、バイトシフター２０２は、セグメント同期部分を横切ったこの変化に続き、バイトがシフトされ、それらは、順に混合されるよりもむしろ、再び順に上がっていく。
マルチプレクサ２０６は、フレーム構造挿入器１０７（図１）に供給されるデータシンボルのストリームに、シンボルシフター２０５によって戻すように供給されるデータシンボルを多重化する。フレーム構造挿入器１０７は、フレーム同期セグメント及びセグメント同期シンボルを、以上で議論され図１２に示されるフレーム構造におけるデータシンボルに加えることによって、フレーム構造を挿入する。従って、フレームは、フレーム同期セグメント（フレームにおける第一のデータセグメント）及び３１２のデータセグメントを含む。各データセグメントの開始は、四つのセグメント同期シンボルを含む。送信器１０８は、フレームの構造の挿入器１０７からのフレームを受け取り、フレームに含まれるデータにおけるある信号状態を実行し、図１２に示されるフレームの構造におけるシンボルのフレームを送信する。
第二のステーション１０９は、シンボルをそれに対応するＸ２／Ｘ１のビットのペアにデコードするため、第一のステーション１００によって送信される情報を受け取る。第二のステーション１０９は、インターアリア（ｉｎｔｅｒ ａｌｉａ）、受信機１１０、くし形フィルター及びトレリスデコーダ１１１を含む。受信機１１０は、復調のようなある信号の状態を実行する。くし形フィルター及びトレリスデコーダ１１１は、ＮＴＳＣのステーションの近くからの干渉を取り除き、元々のビットに回復させるためにシンボルをデコードする。
くし形フィルター及びトレリスデコーダ１１１のくし形フィルターの部分である、くし形フィルター１３００は、図１３に示されている。くし形フィルター及びトレリスデコーダ１１１のトレリスデコーダの部分は、従来からのビタビのデコーダである。
くし形フィルター１３００は、くし形フィルター１３００によって処理されるデータシンボルの１２のシンボル遅延を行うための遅延要素１３０４を有する第一のフィルター部分１３０２を含む。くし形フィルター１３００は、また、くし形フィルター１３００によって処理されるデータシンボルの第二の１２のシンボルの遅延を行うための付加的な遅延要素１３０８を有する第二のフィルター部分１３０６を含む。第一及び第二のフィルター部分１３０２及び１３０６は、従来からのイコライザーによって分離される。マルチプレクサ１３１０は、各データセグメントの開始における四つのセグメント同期シンボルに続く９番目から１２番目のデータシンボルを除いて、データセグメントにおける全てのデータシンボルに対して、第一のフィルター部分１３０２を選択する。従って、データセグメントの開始での四つのセグメント同期シンボルに続く９番目から１２番目のデータシンボルを除き、データセグメントにおける全てのデータシンボルは、１２のシンボルの遅延とともに処理される。マルチプレクサ１３１０は、さもなくば、データセグメントの開始での四つのセグメント同期シンボルに続く９番目から１２番目のデータシンボルに対する第二のフィルター部分１３０６を選択する。従って、データセグメントの開始での四つのセグメント同期シンボルに続く、９番目から１２番目のデータシンボルは、２４のシンボルの遅延ともに処理される。
本発明の一定の改良については前記検討された。他の改良について、本発明の分野の当業者が思いつくであろう。例えば、図９に示されるプリコーダ及びトレリスエンコーダにおける遅延要素が１２ビットの遅延要素であれば、単一のプリコーダ及びトレリスエンコーダが、プリコーダ及びトレリスエンコーダ２０４（Ｅ０−Ｅ１１）として用いられることができる。なぜなら、遅延要素は１２ビットの長さであるので、図９に示されるプリコーダ及びトレリスエンコーダは、図６に示される１２のプリコーダ及びトレリスエンコーダ２０４（Ｅ０−Ｅ１１）に等価である。例えば、図９のプリコーダ及びトレリスエンコーダはバイト０のビット７（Ｘ２）及び６（Ｘ１）を処理し、そして、１２のシンボルが後にバイト０のビット５（Ｘ２）及び４（Ｘ１）を処理する。同様に、図９に示されるプリコーダ及びトレリスエンコーダはバイト１のビット７（Ｘ２）及び６（Ｘ１）を処理し、そして、１２のシンボルが後にバイト１のビット５（Ｘ２）及び４（Ｘ１）を処理する。もし、図９に示される１２シンボル遅延プリコーダ及びトレリスエンコーダが用いられると、バイトデマルチプレクサ２０１は取り除かれることができ、バイトシフター２０２は、例えば、メモリと、該メモリへのビットの書き込みと読み出しを行うアドレッサとを含むことによってバイトが以上に説明したシフトされるように構成することができ、バイト・ビットペアマルチプレクサ２０３は取り除かれることができ、シンボルシフター２０５は、例えば、メモリと、該メモリにシンボルの書き込みと読み出しを行うアドレッサとを含むことによってシンボルが以上に説明したシフトされるように構成することができ、シンボルマルチプレクサ２０６は取り除かれることができる。
さらに、本発明は、ここでは特にデータシンボルが対応する８つの取り得る信号レベルを有するものによって説明したが、送信データは、任意の数の信号レベルを取り得るデータエレメントであっても構わない。また、ここでは、特定のエンコーダ及びデコーダが開示された。しかしながら、他のタイプのエンコーダ及びデコーダが本発明に用いられることができる。加えて、バイトシフター２０２は取り除かれてもよい。もし、そうなら、第二のステーション１０９は、データシンボルとバイトとの正確な対応を判別するように調整される。ここで述べられたブロックの機能は、選択的にソフトウエアによって実行することができる。
従って、本発明についての記述は、例示的なものとしてのみ解釈されるべきであり、また、いわゆる当業者に本発明を実行するための最良モードを示すことを目的としている。詳細については本発明の精神から離れることなく事実上変更されることが可能であり、特許請求の範囲に含まれる全ての改良についての排他的使用が確保される。

Claims (17)

1. フレームに挿入されるデータエレメントを処理するための処理装置において、前記フレームが複数個のデータセグメントを有し、各データセグメントが同期部分とデータ部分とを有し、
   データをデータエレメントとして符号化するための符号化手段と、
   データセグメントの同期部分を間に挟んで配置された互いに対応するデータエレメントがレシーバにおけるデコーダで一緒に処理されるべく配置されるように、間違った順序から正しい順序へとデータエレメントをシフトさせるためのシフト手段と、
   シフトされたデータエレメントをフレームのデータ部分に挿入するための挿入手段とを備え、
   前記間違った順序のデータエレメントは、データセグメントの同期部分により対応するエレメントから予め定められた間隔がなく、正しい順序のデータエレメントは、シフト手段によってシフトされることで対応するデータエレメントから予め定められた間隔を有することを特徴とする、処理装置。
2. 請求項１に記載の処理装置において、フレームの各データセグメントの同期部分がＳ個の同期エレメントを備え、前記シフト手段が、第１のデータセグメントに挿入されるデータエレメントを０だけシフトさせ、前記シフト手段が、第２のデータセグメントに挿入されるデータエレメントをＳだけシフトさせ、前記シフト手段が、第３のデータセグメントに挿入されるデータエレメントを２Ｓだけシフトさせ、前記第１、第２および第３のデータセグメントがフレーム内に順に存在していることを特徴とする、処理装置。
3. 請求項２に記載の処理装置において、データエレメントのバイトがＤ個のデータエレメントを備え、Ｂバイトのデータエレメントにおけるデータエレメントがインタリーブされ、ＤＢはデータエレメントのグループであり、前記挿入手段がＮ個のデータエレメントを第１のデータセグメントのデータ部分に挿入し、それによって前記第１のデータセグメントがＮ／ＤＢ個のデータエレメントのグループを備え、Ｎ／ＤＢはＲ個のデータエレメントの残りのものを生成し、第２のデータセグメントのデータ部分に挿入された最初のＤＢ−Ｒ個のデータエレメントが前記第１のデータセグメントに挿入されたデータエレメントのグループからのものとなるように、前記挿入手段が前記第２のデータセグメントにＮ個のデータエレメントを挿入し、前記シフト手段が、前記第１のデータセグメントに挿入されたデータエレメントのバイトを０だけシフトさせ、前記シフト手段が、前記第２のデータセグメントに挿入された最初のＤＢ−Ｒ個のデータエレメントに続いて、前記第２のデータセグメントに挿入されるデータエレメントのバイトをＳだけシフトさせ、前記シフト手段が、前記第３のデータセグメントに挿入される最初のＤＢ−２Ｒ個のデータエレメントに続いて、前記第３のデータセグメントに挿入されたデータエレメントのバイトを２Ｓだけシフトさせることを特徴とする、処理装置。
4. 請求項１に記載の処理装置において、データエレメントのバイトは予め定められたデータエレメント番号を有し、前記シフト手段はバイトシフター及びデータエレメントシフターを備え、前記バイトシフターはバイトをシフトし、前記データエレメントシフターはデータエレメントをシフトすることを特徴とする、処理装置。
5. 請求項４に記載の処理装置において、フレームの各データセグメントの同期部分がＳ個の同期エレメントを備え、前記データエレメントシフターが、第１のデータセグメントに挿入されるデータエレメントを０だけシフトさせるように配置され、前記データエレメントシフターが、第２のデータセグメントに挿入されるデータエレメントをＳだけシフトさせるように配置され、前記データエレメントシフターが、第３のデータセグメントに挿入されるデータエレメントを２Ｓだけシフトさせるように配置され、前記第１、第２および第３のデータセグメントがフレーム内に順に存在していることを特徴とする、処理装置。
6. 請求項４に記載の処理装置において、データエレメントのバイトがＤ個のデータエレメントを備え、Ｂバイトのデータエレメントにおけるデータエレメントがインタリーブされ、ＤＢはデータエレメントのグループであり、前記挿入手段がＮ個のデータエレメントを第１のデータセグメントのデータ部分に挿入し、それによって前記第１のデータセグメントがＮ／ＤＢ個のデータエレメントのグループを備え、Ｎ／ＤＢはＲ個のデータエレメントの残りのものを生成し、第２のデータセグメントのデータ部分に挿入された第１のＤＢ−Ｒ個のデータエレメントが前記第１のデータセグメントに挿入されたデータエレメントのグループからのものとなるように、前記挿入手段が前記第２のデータセグメントにＮ個のデータエレメントを挿入し、前記バイトシフターが、第１のデータセグメントに挿入されるデータエレメントのバイトを０だけシフトさせるように配置され、前記バイトシフターが、前記第２のデータセグメントに挿入された最初のＤＢ−Ｒ個のデータエレメントに続いて、前記第２のデータセグメントに挿入されるデータエレメントのバイトをＳだけシフトさせるように配置され、前記バイトシフターが、第３のデータセグメントに挿入される最初のＤＢ−２Ｒ個のデータエレメントに続いて、前記第３のデータセグメントに挿入されるデータエレメントのバイトを２Ｓだけシフトさせるように配置されることを特徴とする、処理装置。
7. 請求項６に記載の処理装置において、フレームの各データセグメントの同期部分がＳ個の同期エレメントを備え、前記データエレメントシフターが、第１のデータセグメントに挿入されるデータエレメントを０だけシフトさせるように配置され、前記データエレメントシフターが、第２のデータセグメントに挿入されるデータエレメントをＳだけシフトさせるように配置され、前記データエレメントシフターが、第３のデータセグメントに挿入されるデータエレメントを２Ｓだけシフトさせるように配置され、前記第１、第２および第３のデータセグメントがフレーム内に順に存在していることを特徴とする、処理装置。
8. フレームに配置されたデータシンボルを受信し、前記フレームが複数個のデータセグメントを有し、各データセグメントが同期部分とデータ部分とを有し、各同期部分がＳ個の同期シンボルを備え、各データ部分がＮ個のデータシンボルを備え、データシンボルのバイトが予め定められたデータシンボル番号を有し、データセグメントの同期部分によって分けられた同一バイトのデータシンボルが同じバイトで対応するデータシンボルからＮｉ個分のデータシンボルあけて配列されるように、デコーダにとって正しい順序にすべく前記データシンボルがシフトされる受信機であって、
   前記フレームのデータシンボルを受信するための受信手段と、
   前記デコーダを有し、かつ処理されるデータシンボルを、最も近い他のデータシンボルからＮｉ個分、離されたデータシンボルと共に処理するような正しい順序でデータシンボルを処理するための処理手段とを備え、
   前記間違った順序のデータエレメントは、データセグメントの同期部分により対応するエレメントから予め定められた間隔がなく、正しい順序のデータエレメントは、シフト手段によってシフトされることで対応するデータエレメントから予め定められた間隔を有する
   前記Ｎｉは、デコーダの特性に応じた値を有することを特徴とする、受信機。
9. 請求項８に記載の受信機において、それによって同一のデータシンボルのバイトの対応する対のデータシンボルが各データセグメントの同期部分によって分けられた場合でも、処理手段が同一のデータシンボルのバイトのデータシンボルを共に処理するように、フレームの受信されたデータシンボルがシフトされていることを特徴とする、受信機。
10. 請求項９に記載の受信機において、フレームの受信された各データセグメントの同期部分がＳ個の同期シンボルを備え、第１のデータセグメントにおける受信されたデータシンボルが０だけシフトされており、第２のデータセグメントにおける受信されたデータシンボルがＳだけシフトされており、第３のデータセグメントにおける受信されたデータシンボルが２Ｓだけシフトされており、前記第１、第２および第３のデータセグメントがフレーム内に順に発生することを特徴とする、受信機。
11. 請求項９に記載の受信機において、受信されたデータシンボルのバイトがＤ個のデータシンボルを備え、Ｂバイトのデータシンボルにおける受信されたデータシンボルがインタリーブされており、ＤＢはデータシンボルのグループであり、Ｎ個の受信されたデータシンボルが第１のデータセグメントのデータ部分に挿入されており、それによって前記第１のデータセグメントがＮ／ＤＢ個のデータシンボルのグループを備え、Ｎ／ＤＢはＲ個のデータシンボルの残りのものを生成し、前記第２のデータセグメントのデータ部分に挿入された最初のＤＢ−Ｒ個のデータシンボルが前記第１のデータセグメントに挿入されたデータシンボルのグループからのものとなるように、Ｎ個の受信されたデータシンボルが前記第２のデータセグメントに挿入されており、前記第１のデータセグメントにおける受信されたデータシンボルのバイトが０だけシフトされており、前記第２のデータセグメントにおける最初のＤＢ−Ｒ個のデータシンボルに続いて、前記第２のデータセグメントにおける受信されたデータシンボルのバイトがＳだけシフトされており、前記第３のデータセグメントにおける最初のＤＢ−２Ｒ個のデータシンボルに続いて、前記第３のデータセグメントにおける受信されたデータシンボルのバイトが２Ｓだけシフトされることを特徴とする、受信機。
12. 請求項１１に記載の受信機において、フレームの受信された各データセグメントの同期部分がＳ個の同期シンボルを備え、第１のデータセグメントにおける受信されたデータシンボルが０だけシフトされており、第２のデータセグメントにおける受信されたデータシンボルがＳだけシフトされており、第３のデータセグメントにおける受信されたデータシンボルが２Ｓだけシフトされており、前記第１、第２および第３のデータセグメントがフレーム内に順に発生することを特徴とする、受信機。
13. 請求項８に記載の受信機において、受信手段はＳ＝４及びＮ＝８２８となるようなデータシンボルを受信し、第１のセットのデータシンボルにおける対応するデータシンボルが１１個のシンボルで分けられ、第２のセットのデータシンボルにおける対応するデータシンボルが２３個のシンボルで分けられ、Ｎｉ＝１２であることを特徴とする、受信機。
14. 請求項１３に記載の受信機において、第１のデータセグメントの受信されたデータシンボルが０だけシフトされており、第２のデータセグメントの受信されたデータシンボルが４だけシフトされており、第３のデータセグメントの受信されたデータシンボルが８だけシフトされており、前記第１、第２および第３の受信されたデータセグメントが、フレーム内で順に存在し、前記処理手段が、前記第２のデータセグメントのデータ部分における第９、第１０、第１１および第１２のデータシンボルを第２のセットデータシンボルとして処理し、且つ前記第２のデータセグメントのデータ部分における他の全てのデータシンボルを第１のセットデータシンボルとして処理するように配置されることを特徴とする、受信機。
15. 請求項１３に記載の受信機において、受信されたデータシンボルのバイトが４個のデータシンボルを備え、各々１２バイトのデータシンボルにおける受信されたデータシンボルがインタリーブされており、受信されたデータシンボルのグループが４８バイトのデータシンボルを備え、第１のデータセグメントのデータ部分における最後の１２個の受信されたデータシンボルと、第２のデータセグメントのデータ部分における最初の３６個の受信されたデータシンボルが同じ１２バイトのデータシンボルに属し、第１のデータセグメントで始まる１２バイトの受信されたデータシンボルの最初の１８個のグループが０だけシフトされており、受信されたデータシンボルのバイトの次の１７個のグループが４だけシフトされており、受信されたデータシンボルのバイトの次の１７個のグループが８だけシフトされており、受信されたデータシンボルの次の１７個のグループが０だけシフトされており、１２バイトの受信されたデータシンボルの次の１８個のグループが４だけシフトされていることを特徴とする、受信機。
16. 請求項１５に記載の受信機において、第１のデータセグメントの受信されたデータシンボルが０だけシフトされており、第２のデータセグメントの受信されたデータシンボルが４だけシフトされており、第３のデータセグメントの受信されたデータシンボルが８だけシフトされており、前記第１、第２および第３のデータセグメントが、フレーム内で順に存在し、前記処理手段が、前記第２のデータセグメントのデータ部分における第９、第１０、第１１および第１２のデータシンボルを第２のセットデータシンボルとして処理し、且つ前記第２のデータセグメントのデータ部分における他の全てのデータシンボルを第１のセットデータシンボルとして処理するように配置されることを特徴とする、受信機。
17. 請求項８に記載の受信機において、受信手段は、第１のセットのデータシンボルにおける対応するデータシンボルが１１個のシンボルで分けられ、第２のセットのデータシンボルにおける対応するデータシンボルが２３個のシンボルで分けられ、前記処理手段が、前記第１のセットにおける対応するデータシンボルを１２シンボル遅延で処理し、且つ前記第２のセットにおける対応するシンボルを２４シンボル遅延で処理するべく配列されたデータシンボルを受信することを特徴とする、受信機。

Images