CN1144465C

CN1144465C - 插入帧的数据元的处理设备和接收按帧设置码元的接收机

Info

Publication number: CN1144465C
Application number: CNB971979111A
Authority: CN
Inventors: Da; D·A·威尔明
Original assignee: Zenith Electronics LLC
Current assignee: Zenith Electronics LLC
Priority date: 1996-09-13
Filing date: 1997-09-11
Publication date: 2004-03-31
Anticipated expiration: 2017-09-11
Also published as: KR20000035998A; JP2001501392A; WO1998011727A1; BR9712028A; KR100540316B1; CA2266477C; CA2266477A1; JP4285774B2; US5802107A; RU2196390C2; AU4266897A; HK1021101A1; BR9712028B1; CN1230319A

Abstract

第一电台将数据编码为数据码元，循环该数据码元使跨越帧数据段同步部分相互对应的数据码元设置成一起处理，将循环的数据码元插入帧的数据段的数据部分，从而使帧具有多个数据段，其中，每个数据段具有段同步部分和数据部分。第二电台处理数据码元，根据与同步部分有关的数据码元的位置，使第一组数据码元内的相应的数据码元用12个数据码元的延迟处理，使第二组数据码元内的相应的数据码元用24个数据码元的延迟处理。

Description

插入帧的数据元的处理设备和接收按帧设置码元的接收机

发明领域

本发明涉及一种处理从发射机传送到接收机的数据的装置。

发明背景

在一个8 VSB陆地通信系统(即残留边带陆地通信系统，它发送一种码元，每个码元拥有8个信号电平之一)中，信息通常经由空中从发射台发射到接收台。此种系统的一个例子是，发射台将待传送的数据的每两个比特编码为一个码元，后者具有8个信号幅值电平之一，这样，有8个比特的数据的每个字节可以用4个(即D个数据元)码元表示。

在1995年9月16日出版的ATDC数字电视标准所披露的这样一种系统中，将每对比特加到预编码器和格状交织编码器(简称格状编码器)中。该一对比特中的一个比特加到预编码器，另一个比特加到格状编码器。预编码器和格状编码器的每一个都引入了12个比特延迟单元。这样，可以将预编码器和格状编码器想象为12个同样的预编码器和格状编码器，并具有(1)输入多路复用器，顺序地将输入的成组的两个比特连接到12个同样的预编码器和格状编码器，(2)输出多路复用器，顺序地将输出的成组的3个比特连接到码元映射器。12个预编码器和格状编码器将比特对加以交织，故数据第一字节内的每个比特对由第一预编码器和格状编码器处理，数据第二字节内的每个比特对由第二预编码器和格状编码器处理，…，数据第12字节内的每个比特对由第12预编码器和格状编码器处理。以后12个字节的每组也同样处理。

预编码器和格状编码器将每对输入比特转换为3个相应的输出比特提供给码元映射器。码元映射器将每组3个输出比特映射为8电平群集的8个信号电平中的相应一个。由此产生的码元提供给多路复用器，后者将同步码元加到数据码元以构成帧内的数据和同步码元。

帧构成得使其具有313个段。帧的第一段(帧同步段)包括(1)含有4(即D)个段同码元的段同步部分，(2)含有828(即N)个伪随机产生的组同步码元的组同步部分。另外312个段的每个段包括(1)含有4个段同步码元的段同步部分，(2)含有828个数据码元的数据部分。

之后，发射上述帧结构内的码元，并由接收机接收。接收机包括梳状滤波器和交织译码器。梳状滤波器是为了滤除可能由附近的电台的NTSC频道广播引起的干扰。接收机内的格状交织译码器(简称格状译码器)是为了将收到的帧内的码元译成其相应的原始比特对。格状译码器与格状编码器的相同之处在于格状译码器将同一字节的码元一起处理。这样，这些码元必须按正确的顺序输入格状译码器。

从上述帧的描述中可见，用于通常的8VSB系统的帧，每个数据段仅含有17.25组数据码元，其中，每组含有12个(即B个字节)字节，每个字节含有4个(即D个)码元。

因此，每个帧的每个数据段载有非完整的字节组，以致非完整组的字节分散在两个数据段。结果，数据段的段同步部分内的段同步码元使一些字节的一些数据码元与这些字节的其它数据码元分开。这样，如果数据码元按与从码元映射器输出时相同的顺序编成帧，该码元将不再按正确顺序进入交织译码器。因此，接收机内的交织译码器将不同时处理相同字节的码元，由此在发射的码元的译码方面产生差错。

本发明包括使要插入帧结构的数据循环的装置，这样，码元按正确顺序进入交织译码器，避免因存在段同步码元而引起的译码错误。本发明还包括处理该循环数据的接收机。

发明概述

因此，根据本发明的一个方面，处理设备处理要插入帧的数据元。该帧具有多个数据段，每个数据段具有同步部分和数据部分。处理设备包括编码装置、循环装置和插入装置。编码装置将数据编码成数据元。循环装置使数据元循环，从而，安排跨越段的同步部分相互对应的数据元一起进行处理。插入装置将经循环的数据元插入帧的数据部分。

根据本发明的另一方面，一种接收机要接收按帧设置的数据码元。该帧具有多个数据段，每个数据段具有同步部分和数据部分，每个同步部分含有S个同步码元，每个数据部分含有N个数据码元，循环该数据码元使得由数据段的同步部分隔开的相同字节的数据码元设置成一起处理。接收机包括：接收帧的数据码元的接收装置；译码器，设置得即使相同字节的数据码元由每个数据段的同步部分隔开，该译码器也会一起译码相同字节的相应数据码元对，其中，S和N是对应的整数。

附图简述

从以下结合附图对本发明的详细描述中，本发明的以上和其它的特征和优点将变得更为清楚。附图中，

图1是结合本发明的一个设备的方框图；

图2表示伪随机数字发生器，它可以用于图1的数据随机性发生器使数据随机化；

图3是卷积字节交错器，它可以用于图1的卷积字节交错器；

图4表示码元编组，是图1所示字节一码元转换器和格状编码器编码的结果；

图5表示图4的交织码元，其中已加入段的段同步码元；

图6更详细地表示图1的字节-码元转换器和格状编码器；

图7是一张表，说明由图6的字节循环器所实现的字节循环；

图8是一张表，说明根据图7的表实现的循环与循环数据组之间对应关系；

图9表示预编码器和格状编码器，它们可以用作图6的预编码器和格状编码器；

图10是一张表，表示由图6的码元循环器实现的循环；

图11A、11B、11C和11D各为一张表，说明根据本发明将数据码元插入帧的顺序；

图12表示根据本发明插入数据的帧的结构；

图13表示梳状滤波器，它为图11A、11B、11C和11D所示的数据引入正确的延迟量，使接收机内的交织译码器能正确地一起处理相同字节的码元。

详细描述

如图1所示，第一电台100包括MPEG同步去除器101，它接收来自MPEG2数据源(未图示)的MPEG数据包，这在1995年6月7日提交的第08/479，428号专利申请中有更详细的描述。MPEG数据包以每秒大约12.893K数据包的速率到达。这些MPEG数据包包括187字节的MPEG数据和一个字节的MPEG同步。由于MPEG同步无需由本发明剩余的8 VSB陆地调制解调器编码器处理，MPEG同步去除器101从MPEG数据包去除MPEG同步的一个字节，并仅仅将MPEG数据的187个字节传递到数据随机性发生器102，它使MPEG同步去除器101供给的每个MPEG数据包随机化。数据随机性发生器102可以在从MPEG同步去除器101收到的每个数据字节与伪随机序列之间实现逐位“异”运算。

伪随机序列例如可以由图2所示的随机序列发生器产生。由随机序列发生器产生的伪随机序列在帧的第一数据包初始化，之后每312个数据包重新初始化一次。图2所示的该随机序列发生器的寄存器在每个帧的开始初始化为0xF180(其中，寄存器X16、X15、X14、X13、X9、X8的输出设置成1的值)。图2所示伪随机序列发生器对输入数据包的每个字节进位。由该随机序列发生器产生的伪随机序列在输出端D0-D7提供，该输出端可以连接到“异”门的相应输入端。“异”门的其它输入端接收来自MPEG同步去除器101的字节内的相应比特。

数据随机性发生器102的输出提供给里德-所罗门(Reed Solomon)编码器103。Reed Solomon编码器103计算Reed Solomon奇偶函数的20个字节，并将此20个字节添加到由数据随机性发生器102产生的随机化数据包。因此，ReedSolomon编码器103产生数据包，每个数据包包括207个字节(即来自数据随机性发生器102的随机化数据的187个字节和Reed Solomon奇偶函数的20个字节)

来自Reed Solomon编码器103的数据包提供给包-字节多路复用器104。包-字节多路复用器104将每207个字节Reed Solomon数据包转换为连续的字节流。然后，该字节流由卷积字节交错器105处理，它通常由图3所示，在1994年9月29日提交的第08/315,153号美国专利申请中作了更为完整的说明。图3中的每个方块为保存一个字节的寄存器。使卷积字节交错器105同步，这样，第一个Reed Solomon数据包的第一个字节就进入图3所示交错器的最上面的分支，第一个Reed Solomon数据包的第二个字节进入图3所示交错器的第二个分支，…第一个Reed Solomon数据包的第52个字节进入图3所示交错器的最下面的分支，第一Reed Solomon数据包的第53个字节进入图3所示交错器的最上面的分支，等等。

来自卷积字节交错器105的交错字节流提供给字节-码元转换器和格状编码器106，后者将收到的字节内的数据比特编码为数据码元。如以下更详细讨论的那样，字节-码元转换器和格状编码器106的格状编码器部分实际上是12个格状编码器，以适应接收机(诸如图1所示的第二电台109)中所用的梳状滤波器的12个码元的延迟(即N/DB所得到的R个数据元的余数)。即，接收机中存在的梳状滤波器要求字节-码元转换器和格状编码器106将收到的数据字节的数据比特编码为编码数据码元，使每个格状编码器的编码数据码元由11个其它的格状编码器的数据码元分隔开。因此，实际上有12个格状编码器。此外，字节-码元转换器和格状编码器106必须将收到的数据字节的数据比特对编码为编码数据码元，使同一字节的数据比特对由相同的编码器编码。

图4表示发射的数据码元。例如，组n-1的码元E0可以表示由编码器0对字节0的比特7，6编码产生的码元，组n的码元E0可以表示由编码器0对字节0的比特5，4编码产生的码元，组n+1的码元E0可以表示由编码器0对字节0的比特3，2编码产生的码元，等等。这样，由11个码元将每个码元E0与最邻近的其他码元E0分开。

同样，组n-1的码元E1可以表示由编码器1对字节1的比特7，6编码产生的码元，组n的码元E1可以表示由编码器1对字节1的比特5，4编码产生的码元，组n+1的码元E1可以表示由编码器1对字节1的比特3，2编码产生的码元，等等。由11个码元将每个码元E1与最邻近的其他码元E1分开。这样，编码器0对第一个字节的码元编码，编码器1对第二个字节的码元编码，编码器2对第三个字节的码元编码，等等。因此，码元按12个字节(即B个字节)的组内编码并按12个字节的组发送。

如上所述，数据流中，每个段包括832个码元。该832个码元包括4个段同步码元(即D个数据元)和828个数据码元(即N个数据元)。这样，如图5所示，发送的数据流中的数据码元由段同步码元周期性地中断。由于来自每个编码器的发送的数据码元彼此必须适当地保留间隔以便于接收机中的格状编码器正确地处理，而且由于段同步码元还将破坏数据码元的合适的间隔，本发明将在每个段内使数据码元循环一个预定的量，使数据码元恢复到合适的间隔。

例如，该循环量对于紧跟帧同步段的第一个数据段中的数据码元可以为0，对于下一个数据段中的码元可以为4，对于再下一个数据段中的数据码元可以为8，对于再下一个数据段中的数据码元可以为0，依此类推。这样，直接紧接第一个数据段(紧接帧同步段)的数据部分中的段同步码元的数据码元为对应于格状编码器0的码元E0。该数据段中的下一个数据码元依次为E1，E2，E3，E4，E5，E6，E7，E8，E9，E10和E11，如图5中的组(n-1)数据码元所示。该码型在该整个数据段(段0)内重复，如图11A、11B、11C和11D表中段0的格状交织码元(简称为格状码元)列所示。

然而，直接紧接第二个数据段(紧接帧同步段)中的段同步码元(即图5的段同步码元S0、S1、S2和S3)的数据码元为对应于格状编码器4的码元E4。该数据段中的下一个数据码元依次为E5、E6、E7、E8、E9、E10、E11、E0、E1、E2和E3，如图5中的组(n)码元所示。该码型在该整个数据段(段1)内重复，如图11A、11B、11C和11D的表中的段1的格状列所示。

同样，直接紧接第三个数据段(紧接帧同步段)中的段同步码元(即段同步码元S0、S1、S2和S3)的数据码元为对应于格状编码器8的码元E8。该数据段中的下一个数据码元依次为E9、E10、E11、E0、E1、E2、E3、E4、E5、E6和E7。该码型在该整个数据段(段2)内重复，如图11A、11B、11C和11D的表中的段2的格状码元列所示。

字节一码元转换器和格状编码器106(图6中更详细地表示)将来自卷积字节交错器105的交错字节流变换为具有正确码元序列的码元由第二电台(图1)进行合适的处理。字节-码元转换器和格状编码器106包括字节去多路复用器201、字节循环器202、字节-比特对多路复用器203、预编码器和格状编码器204、码元循环器205以及码元多路复用器206。

来自卷积字节交错器105的交错字节流进入字节去多路复用器201。这些字节通过字节去多路复用器201编为字节组，每个组保持12(即B)个字节。这12个字节出现在字节去多路复用器201的输出B0-B11。每12个字节组由字节循环器202循环。字节循环器202具有输出C0-C11，并根据图7所示的表在字节去多路复用器201的输出B0-B11循环字节。如图11A、11C和11D中的表所示，提供给字节-码元转换器和格状编码器106的交错字节流中字节的顺序因码元循环而改变，码元循环因位于每个数据段开头的段同步码元而实现。需要由字节去多路复用器201提供给字节循环器202的每个字节组内字节的循环，以按照段同步码元产生的调节恢复字节顺序。

如图7的表所示，字节循环器202通过转动0、4或者8个位置使输出端B0-B11上的字节循环。实现该字节循环是为了将字节分配给正确的格状编码器。字节循环遵照帧的每12个段之后重复的周期性码型。每个字节循环的持续时间遵照18、17、17、17重复模式。即，由图8的表中可见，字节循环器202收到的第一个18个组的12个字节转动0，字节循环器202收到的下一个17个组(即N/DB所得值)的12个字节转转4个位置，字节循环器202收到的再下一个17个组的12个字节转动8个位置，字节循环器202收到的又下一个17个组的12个字节转动0，字节循环器202收到的再下一个18个组的12个字节转动4个位置，等等，这样，该18、17、17、17…模式每12个数据段重复一次。

该字节循环示于图11A、11B、11C和11D。图11A、11B、11C和11D表示接着帧的帧同步段的第一个5个数据段。数据段0的最后8个数据码元(即图11D的数据码元816-827)对应于字节204-215的比特对7，6。字节204-215由数据段1中的第一个36(即DB-R)个数据码元补足。数据段0中的828个数据码元和数据段1中的第一个36个数据码元表示由字节循环器202处理的数据的第一个18个组的12个字节。如上所述，字节循环器202对这些第一个18个组的12个字节施加0转动。这些第一个216个字节按顺序(不转动)加到相应的格状编码器E0-E11。

然后，字节循环器202对字节循环器202收到的下一个17(即N/DB)个组的数据字节施加4个位置转动，使字节返回其原始的字节顺序。这些字节包括字节216-419。该4位置转动使这些字节由相应的格状编码器E4-E3编码。这样，对应于比特7，6的数据段1中的数据码元36位于字节216，并对应于格状编码器4。因此，字节顺序在以数据码元36开头的数据段1中恢复。这些17个组的12个字节用数据段2的数据码元23结束。

然后，字节循环器202对字节循环器202收到的下一个17个组的12个字节施加8位置的转动，使字节返回到其原始的字节顺序。这些字节包括字节420-623。该8位置转动使这些字节由相应的格状编码器E8-E7编码。这样，对应于比特7，6的数据段2中的数据码元24位于字节420，并对应于格状编码器8。因此，字节顺序在由数据码元24开头的数据段2中恢复。这些17个组的12个字节由数据段3的数据码元11结束。

然后，字节循环器202对字节循环器202收到的下一个17个组的12个字节旋加0转动，使该字节返回到其原始的字节顺序。这些字节包括字节624-827。该0转动使这些字节由相应的格状编码器E0-E11编码。这样，对应于比特7，6的数据段3中的数据码元12位于字节624中，并对应于格状编码器0。该17个组的12个字节由数据段3的数据码元827结束。因此，字节顺序在由数据码元12开头的数据段3中恢复。

字节-比特对多路复用器203将通过字节循环器202加到输出线C0-C11上的数据的每个字节复接为4个相应的串行比特对。该比特由字节-比特对多路复用器203加到输出D0-D11上，并由预编码器和格状编码器204处理。预编码器和格状编码器204将输出D0-D11上的比特对转换为相应的3输出比特组，并将该3输出比特组映射为数据码元。这样，每个数据码元具有由3个比特定义的8个电平之一。预编码器和格状编码器204包括预编码器和格状编码器E0-E11，它们将数据码元加到相应的输出E0-E11。

图9表示预编码器和格状编码器。图9的预编码器和格状编码器可以复制12次，以在字节-比特对多路复用器203的相应输出D0-D11上分别对每个比特对流编码。在此情况下，图9的预编码器和格状编码器的延迟单元为一个比特延迟单元。因此，比特对流D0中比特对的比特X2由预编码器和格状编码器E0的预编码器编码为输出比特Z2，比特对流D0中的比特对的比特X1由预编码器和格状编码器E0的格状编码器编码为输出比特Z1和Z0。预编码器和格状编码器E0的码元映射器(未图示)将输出比特Z2、Z1、Z0映射到相应的数据码元。同样，比特对流D1中的比特对的比特X2由预编码器和格状编码器E1的预编码器编码为输出比特Z2，比特对流D1中比特对的比特X1由预编码器和格状编码器E1的格状编码器编码为输出比特Z1和Z0。预编码器和格状编码器E1的码元映射器将这些输出比特Z2、Z1、Z0映射为相应的数据码元。其余比特流由其它预编码器和格状编码器E2-E11相同处理。

预编码器和格状编码器204的输出线E0-E11上的数据码元根据图10所示的表由码元循环器205转动。该码元转动提供一个段内跨越段同步码元每个编码的码元流必需的12个码元间隔。对数据段的数据部分中所有69个组的12个数据码元分别施加转动。因此，接着帧同步段的第一数据段(段0)的数据部分中的数据码元转动0，第二数据段(段1)的数据部分中的数据码元转动4个位置，第三数据段(段2)的数据部分中的数据码元转动8个位置，第四数据段(段3)的数据部分中的数据码元转动0，依此类推，直至帧的312个数据段都转动。

这样，参见图10以及图11A、11B、11C和11D，段0的数据码元(接着帧同步段的第一数据段)转动0。因此，来自图6的编码器E0、E1、E2，…E11的编码数据码元出现在码元循环器205的输出F0，F1，F2，…F11上，并按顺序E0-E11发送。然而，数据段1(接着帧同步段的第二数据段)中的码元转动4个位置。这样，来自图6的编码器E4，E5，E6，…E11，E0，…E3的编码的数据码元出现在码元循环器205的输出F0，F1，F2，…F11上，并按顺序E4-E3发送。

再者，数据段2(接着帧同步段的第三个数据段)中的数据码元转动8个位置。这样，来自图6的编码器E8、E9、E10、E11、E0，…E7的编码数据码元出现在码元循环器205的输出F0、F1、F2，…F11的输出上，并按E8，…E7的顺序发送。数据段3(接着帧同步段的第四个数据段)中的数据码元转动0。这样，来自图6的编码器E0、E1、E2，…E11的编码的数据码元出现在码元循环器205的输出F0、F1、F2，…F11的输出上，并按E0-E11的顺序发送。

采用该循环设置，数据段1中的第一个数据码元(即对应于字节208的比特5、4的数据码元)与12个码元前发送的码元(即对应于字节208的比特7，6的数据码元)一起处理。同样，数据段1中的第二个数据码元(即对应于字节209的比特5、4的数据码元)与12个码元的前发送数据码元一起处理。同样，每个对应于字节210-215的比特5，4的数据码元在第二电台109中与先于插入数据段1开头的4个段码元出现的字节210-215的比特7，6一起处理。

然而，23个其他数据码元将对应于字节204的比特5，4的数据码元与对应于字节204的比特7，6的码元分开。因此，如以下将讨论的那样，接着数据段开头的4个段同步码元的数据段中的第9、第10、第11和第12个数据码元在来自相应的格状编码器的先前的数据码元之后24个码元出现。因此，必须考虑该24个码元延迟，以便与对应于数据段0末尾附近的相应字节204-207的比特7，6的码元一起处理对应于这些字节204-207中的比特5，4的这些数据码元。之后，在数据段1中，可以由第二电台再次使用12个码元延迟。

因此，码元循环器205连同由第二台109施加的12码元(即R)和24码元(2R)延迟保证相同字节的数据码元由相同的格状编码器处理，因而一起处理。同样，字节循环器202保证随着这种跨越段同步部分的变换使字节循环，以便字节再处于升序，而不是混合顺序。

多路复用器206将码元循环器205提供的数据码元复接为提供给帧结构插入器107(图1)的数据码元流。帧结构插入器107通过将帧同步段和段同步码元加入帧结构中的数据码元(以上讨论并示于图12)插入帧结构。因此，帧包括帧同步段(为帧内的第一个段)和312个数据段。每个段的开头包括4个段同步码元。发射机108接收来自帧结构插入器107的帧，根据帧内包含的数据执行某种信号调节，并在图12所示的帧结构内发送码元的帧。

第二电台109接收由第一电台100发送的信息，以将码元译码成其相应的X2/X1比特对。第二电台109还包括接收机110和梳状滤波器及格状译码器111。接收机110执行某种信号调节如解调。梳状滤波器和格状译码器111滤除来自附近NTSC台的干扰并对码元进行译码以恢复原始的比特。

图13表示作为梳状滤波器和格状译码器111中梳状滤波器部分的梳状滤波器1300。梳状滤波器和格状译码器111中的格状译码器部分可以是常规的维特比译码器。

梳状滤波器1300包括第一滤波器部分1302，它拥有延迟元件1304，用以将12个码元的延迟加到由梳状滤波器1300处理的数据码元。梳状滤波器1300还包括第二滤波器部分1306，它拥有附加的延迟元件1308，用以将第二个12个码元的延迟加到由梳状滤波器1300处理的数据码元。第一和第二滤波器部分1302和1306可以由常规的均衡器分离。除了接着每个数据段开头处的4个段同步码元的第9至第12个数据码元以外，多路复用器1310为数据段中的所有数据码元选择第一滤波器部分1302。因此，除了接着每个数据段开头处的4个段同步码元的第9至第12个数据码元以外，数据段内的所有数据码元都用12个码元的延迟处理。另外，多路复用器1310将为接着数据段开头处的4个段同步码元的第9至第12个数据码元选择第二个滤波器部分1306。因此，接着数据段开头处的4个段同步码元的第9至第12个数据码元用24个码元的延迟处理。

以上讨论了对本发明的某些修改。在本发明的领域中还将产生其他的修改。例如，如果图9所示预编码器和格状编码器中的延迟元件为12个比特的延迟元件，可以将单个的预编码器和格状编码器用作预编码器和格状编码器204(E0-E11)。由于延迟元件为12个比特的长度，故图9所示的预编码器和格状编码器等效于图6所示的12个预编码器和格状编码器204(E0-E11)。例如，图9的预编码器和格状编码器处理字节0的比特7(X2)和6(X1)，12个码元以后处理字节0的比特5(X2)和4(X1)。同样，图9所示的预编码器和格状编码器处理字节1的比特7(X2)和6(X1)，12个码元以后处理字节1的比特5(X2)和4(X1)。如果采用图9所示的12个码元延迟预编码器和格状编码器，字节去多路复用器102可以省去，字节循环器202例如可以包括存储器和寻址器，后者将比特写入存储器并从存储器读出比特，以便如上文所述那样循环字节，字节-比特对多路复用器203可以省去，码元循环器205例如可以包括存储器和寻址器，后者将码元写入存储器并从存储器读出码元，以便如上文所述那样循环码元，码元多路复用器206可以省去。

再者，尽管本发明是根据拥有8个信号电平的相应电平的数据码元专门描述的，然而，所发送的数据也可以是拥有任何数量的信号电平的数据元。而且，这里描述了特定的编码器和译码器。然而，其他类型的编码器和译码器也可以用于本发明。此外，字节循环器202可以省去。假如这样的话，可以安排第二电台109识别数据码元与字节之间的正确关系。所述电路方块的功能可以由软件实现。

因此，本发明的说明书仅用以说明，其目的是教导本领域的熟练人员以最好的方式实现本发明。在不脱离本发明精神的情况下对其细节可以进行充分地修改，而保留属于所附权利要求书范围内的对所有变换的专有权。

Claims

1.一种处理插入帧的数据元的处理设备，其中，该帧具有多个数据段，每个数据段具有同步部分和数据部分，其特征在于所述处理设备包括：

将数据编码为数据元的编码装置；

使数据元循环的循环装置，由此将跨越段同步部分的相互对应的数据元设置成一起处理；

将循环的数据元插入帧的数据部分的插入装置。

2.如权利要求1所述的处理设备，其特征在于帧的每个段的同步部分含有S个同步码元，其中，循环装置使要插入第一段的数据元转动0，要插入第二段的数据元转动S，要插入第三段的数据元转动2S，而且第一、第二和第三段按帧的顺序产生，其中S是整数。

3.如权利要求2所述的处理设备，其特征在于一字节数据元含有D个数据元，所述数据元中的B字节数据元交错排列，DB为一组数据元，插入装置将N个数据元插入第一段的数据部分，由此使第一段含有N/DB组的数据元，N/DB产生R个数据元的余数，插入装置在第二段内插入N个数据元使插入第二段的数据部分的第一DB-R数据元取自插入第一段的一组数据元，循环装置使插入第一段的数据元的字节转动0并接在插入到第二段的第一DB-R数据元之后，使要插入第二段的数据元的字节转动S并接在要插入到第三段的第一DB-2R数据元之后，使插入第三段的数据元的字节转动2S，并且其中D、B、N和R是对应的整数。

4.如权利要求3所述的处理设备，其特征在于，其中的D＝4，B＝12，N＝828，R＝12，DB＝48，N/DB＝17，以及DB-R＝36。

5.如权利要求1所述的处理设备，其特征在于循环装置包括字节循环器和码元循环器。

6.如权利要求5所述的处理设备，其特征在于帧的每个段的同步部分包含S个同步元，其中，码元循环器设置成使要插入第一段的数据元转动0，要插入第二段的数据元转动S，要插入第三段的数据元转动2S，而且第一、第二和第三段按帧的顺序产生，并且其中S是整数。

7.如权利要求5所述的处理设备，其特征在于一字节数据元含有D个数据元，所述数据元中的B字节数据元交错排列，DB为一组数据元，插入装置将N个数据元插入第一段的数据部分，由此使第一段含有N/DB组的数据元，N/DB产生R个数据元的余数，插入装置在第二段内插入N个数据元使插入第二段的数据部分的第一DB-R数据元取自插入第一段的一组数据元，字节循环器设置成使要插入第一段的数据元的字节转动0并接在插入到第二段的第一DB-R数据元之后，要插入第二段的数据元的字节转动S并接在要插入到第三段的第一DB-2R数据元之后，使要插入第三段的数据元的字节转动2S，并且其中S、D、B、N和R是对应的整数。

8.如权利要求7所述的处理设备，其特征在于，其中的D＝4，B＝12，N＝828，R＝12，DB＝48，N/DB＝17，以及DB-R＝36。

9.如权利要求7所述的处理设备，其特征在于帧的每个段的同步部分包含S个码元，其中，码元循环器设置成使要插入第一段的数据元转动0，要插入第二段的数据元转动S，要插入第三段的数据元转动2S，而且第一、第二和第三段按帧的顺序产生，其中S是整数。

10.一种接收按帧设置的数据码元的接收机，其中，所述帧具有多个数据段，每个数据段具有同步部分和数据部分，每个同步部分含有S个同步码元，每个数据部分含有N个数据码元，循环该数据码元使得由数据段的同步部分隔开的相同字节的数据码元设置成一起处理，其特征在于，所述接收机包括：

接收帧的数据码元的接收装置；

译码器，设置得即使相同字节的数据码元由每个数据段的同步部分隔开，该译码器也会一起译码相同字节的相应数据码元对，其中，S和N是对应的整数。

11.如权利要求10所述的接收机，其特征在于，由该接收机所接收的帧的每个段的同步部分包含S个同步码元，其中，使插入由接收机所接收的帧的第一段的数据码元转动0，使插入由该接收机所接收的帧的第二段的数据码元转动S，使插入由该接收机所接收的帧的第三段的数据码元转动2S，而且第一、第二和第三段按帧的顺序产生，其中的S为一个整数。

12.如权利要求10所述的接收机，其特征在于，由该接收机所接收的一字节数据码元含有D个数据码元，由该接收机所接收的B字节数据码元中的数据码元交错排列，DB为一组由该接收机所接收的数据码元，其中，由该接收机所接收的帧的第一段含有N/DB组的数据码元，N/DB产生R个数据码元的余数，由该接收机所接收的帧的第二段的数据部分的第一DB-R数据码元取自插入第一段的一组数据码元，使插入由该接收机所接收的帧的第一段的数据码元的字节转动0，使接在插入到第二段的第一DB-R数据码元之后插入由该接收机所接收的第二段中的数据码元的字节转动S，使接在插入到第三段中第一DB-2R数据码元之后插入由该接收机所接收的帧的第三段中的数据码元的字节转动2S，而且其中D、B和N是对应的整数。

13.如权利要求12所述的接收机，其特征在于，其中的D＝4，B＝12，N＝828，R＝12，DB＝48，N/DB＝17，以及DB-R＝36。

14.如权利要求12所述的接收机，其特征在于，由该接收机所接收的帧的每个段的同步部分包含S个同步码元，其中，使插入由该接收机所接收的帧的第一段的数据码元转动0，使插入到由该接收机所接收的帧的第二段的数据码元转动S，使插入到由该接收机所接收的帧的第三段的数据码元转动2S，而且第一、第二和第三段按帧的顺序产生，其中的S为一整数。

15.如权利要求10所述的接收机，其特征在于S＝4，N＝828，其中，由该接收机所接收的帧的第一组数据码元中的相应的数据码元由11个码元隔开，由该接收机所接收的帧的第二组数据码元中的相应的数据码元由23个码元隔开。

16.如权利要求15所述的接收机，其特征在于，由该接收机所接收的帧的第一数据段的数据码元转动0，其中，由该接收机所接收的帧的第二数据段的数据码元转动4，由该接收机所接收的帧的第三数据段的数据码元转动8，由该接收机所接收的帧的第一、第二和第三段按收到的帧的顺序产生，译码器设置成将由该接收机所接收的帧的第二数据段的数据部分中的第9、第10、第11和第12个数据码元进行译码以作为第二组数据码元，将由该接收机所接收的帧的第二数据段的数据部分中的其他所有数据码元进行译码以作为第一组数据码元。

17.如权利要求15所述的接收机，其特征在于，由该接收机所接收的一个字节数据码元含有4个数据码元，由该接收机所接收的每12个字节的数据码元中的数据码元交错排列，由该接收机所接收的一组数据码元含有48个字节的数据码元，其中，由该接收机所接收的帧的第一数据段的数据部分中的最后12个数据码元和由该接收机所接收的帧的第二数据段的数据部分中的第一个36个数据码元属于相同的12个字节的数据码元，由该接收机所接收的帧的第一个数据段开头的第一个18个组的12个字节的数据码元转动0，由该接收机所接收的下一个17个组的字节的数据码元转动4，由该接收机所接收的下一个17个组的字节的数据码元转动8，由该接收机所接收的下一个17个组的字节的数据码元转动0，以及由该接收机所接收的下一个18个组的12个字节的数据码元转动4。

18.如权利要求17所述的接收机，其特征在于，由该接收机所接收的帧的第一数据段的数据码元转动0，其中，由该接收机所接收的帧的第二数据段的数据码元转动4，由该接收机所接收的帧的第三数据段的数据码元转动8，由该接收机所接收的帧的第一、第二和第三段按收到的帧的顺序产生，译码器被设置成将由该接收机所接收的帧的第二数据段的数据部分中的第9、第10、第11和第12个数据码元进行译码以作为第二组数据码元，将由该接收机所接收的帧的第二数据段的数据部分中的其他所有数据码元进行译码以作为第一组数据码元。

19.如权利要求10所述的接收机，其特征在于，由该接收机所接收的第一组数据码元中的相应的数据码元由11个码元隔开，其中，由该接收机所接收的第二组数据码元中的相应的数据码元由23个码元隔开，译码器被设置成用12个码元的延迟将第一组中相应的数据码元进行译码，用24个码元的延迟将第二组中相应的码元进行译码。