JP4279825B2 - 温度検出回路を備える集積回路のダイと温度検出回路の校正システムおよび方法 - Google Patents

Description

この発明は、一般に半導体エレクトロニクスに関し、より具体的には、集積回路に関する。

ウェハ製造プロセスは一般に、グループ（すなわちロット）として処理される複数のシリコンウェハのそれぞれに、同一の集積回路を多数形成する。各集積回路はウェハの指定領域に形成され、相互連結線と呼ばれる導電トレースによって電気的に接続された電子デバイスを含む。相互連結線は、通常、シリコン基板上、またはそれより上に形成される導電層からパターンで形成される。ウェハ製造に続き、各集積回路はウェハから切り出され、動作可能となった各ダイは、通常保護用の半導体デバイスパッケージに収納される。

集積回路は動作中電力を消費する。この際、電気エネルギーが熱エネルギーに変換される。一方、集積回路のいくつかの重要な動作パラメータは、通常、温度と共に変化する。仕様を満たした信頼できるデバイス動作は、特定の動作温度範囲でしか実現されない。マイクロプロセッサのような高い性能を実現するデバイスは、特定の最大動作温度以下でないと、その本来の性能を実現できない。特定の最大動作温度を超える温度でデバイスを動作させると、そのデバイスに回復不能なダメージを与えることもある。さらに、動作温度が増加すれば、集積回路の信頼性が減少するという事実が知られている。そのため、集積回路が動作中に発する熱エネルギーは、動作上および信頼性の観点から必要とされるスピードで集積回路から取り除かなければならない。

集積回路製造およびパッケージ技術が進歩したこともあり、より高い性能を持つマイクロプロセッサに対する要求はとどまることがなく、その結果、より高いクロック信号の周波数（すなわち、クロック信号のスピードの増加）とより高いレベルの集積が実現されてきた。デバイスのサイズは縮小しているにもかかわらず、マイクロプロセッサの最大消費電力は指数的に上昇し続けている。マイクロプロセッサのような高い性能の集積回路を上述のごとく動作の安定性および信頼性の理由から製造者によって指定される最大動作温度内で動作させることがますます難しくなってきた。

そのため、温度検出回路を有する集積回路や、その温度検出回路を校正するシステムおよび方法を持つことは有益である。例えば、この温度検出回路は、ダイの温度が集積回路の最大動作温度以下で維持されるよう使用される。

温度検出回路と校正データを格納するメモリを有する集積回路のダイが開示される。温度検出回路は、メモリに接続されて動作し、入力信号を受け取る。温度検出回路は、この入力信号に依存するとともに、集積回路のダイの温度が所定の選択温度を超えたか否かを示す出力信号を生成する。この集積回路のダイの通常動作モードでは、入力信号が校正データを含む。温度検出回路の校正方法とシステムも提供する。

本発明によれば、温度検出回路を有する集積回路のダイと、温度検出回路を効率的に校正するシステムおよび方法が得られる。

以下の説明において、本発明の主旨を理解しやすくするために、多数の具体的な詳細例を用いるが、当業者であれば、これらの詳細例のみを用いるのではなくても、本発明を実施することができる。また、詳細を必要以上に説明することによって本発明の主旨が分からなくなることがないように、従来知られている要素についてはブロック図程度で示す。ネットワーク通信、電磁信号技術などの詳細は、本発明の関連分野について通常の知識を有するものにとって、本発明の主旨を理解するうえで不必要と思われるため、説明を簡略にしている。

特記しないかぎり、以下に説明する各機能は、ハードウェア、ソフトウェア、またはそれらの組合せによって実現される。望ましくは、コンピュータまたは電子データプロセッサなど、コンピュータプログラムコードや、ソフトウェアなどのようなコードにしたがって機能するプロセッサ、またはこれらの機能を実行するようにプログラミングされた集積回路によっておのおのの機能を実行する。

図１において、システム１００では、半導体ウェハ１０４の指定領域内に形成された製造後の集積回路のダイ１０２が、テストユニット１０６によってテストされようとしている。このテストの間、半導体ウェハ１０４はウェハチャック１０８によって位置決めされている。一般に、ウェハチャック１０８は、ウェハチャック１０８の温度を周囲温度以上に加熱する加熱機構を備える。この加熱機構はテストユニット１０６によって制御される。テストの間、ダイ１０２の温度検出回路が校正される。

図２は、図１のダイ１０２の実施の形態のブロック図である。図２に示す実施の形態において、ダイ１０２は温度検出回路２００を備える。温度検出回路２００はダイ１０２の半導体基板１１０の表面および内部に（ウェハ製造プロセスの間などに）形成される、「オンチップ」の回路である。図２の実施の形態において、温度検出回路２００はダイ１０２の温度が所定の選択温度を超えたことを検出するために使用される。校正手続により、温度検出回路２００はダイ１０２の温度が選択温度を超えたときそのことを示す出力温度検出信号「ＴＤＥＴ」を生成するよう校正される。

温度検出回路２００によって生成されるＴＤＥＴ信号はデジタル信号であり、ダイ１０２の温度が選択温度を超えたときにアサート（活性化）され、ダイ１０２の温度が選択温度以下であるときにデアサート（不活性化）される。ＴＤＥＴ信号は、それがアサートされたとき、ダイ１０２の温度を低くするための措置が講じられるようダイ１０２内部の論理回路によって使用されることが望ましい。

図２の実施の形態では、ダイ１０２は更にマルチプレクサ２０２とメモリ２０４と制御論理回路２０６といくつかのスキャンレジスタ２０８と多数のコンタクト（パッド）２１０とを備える。スキャンレジスタ２０８は、スキャンのチェインを形成するために直列に接続されたスキャンレジスタのネットワークの一部である。スキャンチェインは、デジタルの集積回路の機能テストに広く使用されている。例えば、ダイ１０２の（テストユニット１０６による）機能テストの間、入力データの値は、スキャンチェインのスキャンレジスタを通してシリアルにスキャンされ、そののち、スキャンレジスタによってダイ１０２の論理回路へ並列に与えられる。一方、論理回路によって生成された出力データの値はまずスキャンレジスタによって並列に取得され、続いてスキャンチェインのスキャンレジスタからシリアルに出力される。

コンタクト２１０は一般に、ダイ１０２の接触可能な表面に形成される導電材料（金属など）で形成される領域である。特に、ひとつの実施の形態では、コンタクト２１０は、Ｃ４（Controlled Collapse Chip Connection technology）コンタクトないしパッドである。Ｃ４コンタクトとは、ダイ上に配線のための設けられた接点であり、ダイの外側に必要となる配線用のボンディングパッドを省くことにより、ダイサイズの小型化を図るものである。

ダイ１０２は校正モードおよび通常動作モードで動作する。後述のごとく、メモリ２０４は、ダイ１０２の校正モードの間に実行される校正手続において生成される校正値を格納するために用いられる。ダイ１０２の通常動作モードの間、メモリ２０４に格納された校正値は温度検出回路２００へ提供されることが望ましい。従って、メモリ２０４は好ましくは不揮発性メモリであり、ダイ１０２に対する電力の供給がないときでも格納された値を保持する。不揮発性メモリの好適なものは、ヒューズ（またはアンチヒューズ）エレメントを有するプログラマブルリードオンリーメモリ（ＰＲＯＭ）を含む。メモリ２０４は、例えばeFuse電子ヒューズエレメント（eFuseはＩＢＭ社の特許技術であり、商標）を含む。

マルチプレクサ２０２は一方の入力にメモリ２０４からのデータを受け、他方の入力に制御論理回路２０６からのデータを受ける。マルチプレクサ２０２は、制御論理回路２０６からの制御信号に従い、メモリ２０４からのデータまたは制御論理回路２０６からのデータのいずれかである出力セレクト「ＳＥＬ」信号を生成する。マルチプレクサ２０２は、温度検出回路２００へ出力ＳＥＬ信号を供給する。後述するが、概括的に言うと、ＳＥＬ信号は、ダイ１０２の温度が選択温度を超えたことを示す出力ＴＤＥＴ信号を温度検出回路２００がアサートするダイ１０２の温度を決める。

図２に示すとおり、制御論理回路２０６はコンタクト２１０に接続される。校正手続の間テストユニット１０６は、ダイ１０２が校正モードにあることを示す１またはそれ以上の信号をコンタクト２１０へ印加する。制御論理回路２０６が、校正モードを示す１またはそれ以上の信号をコンタクト２１０から受けたとき、制御論理回路２０６は、マルチプレクサ２０２の出力ＳＥＬ信号が制御論理回路２０６からのデータとなるよう制御信号をマルチプレクサ２０２へドライブする。

ＳＥＬ信号はｎビットの信号であり、ここでnは自然数である。ＳＥＬ信号のｎビットは順序づけがされ、対応する値を特定する。ＳＥＬ信号は、対応する値として０から２^ｎ−１をとる。例えば、４ビットのＳＥＬ信号は「ＳＥＬ＜０：３＞」と表される。ここでＳＥＬ＜０＞は最上位ビットであり、ＳＥＬ＜３＞は最下位ビットである。ＳＥＬ＜０：３＞の対応する値は、（ＳＥＬ＜０＞）・２^３＋（ＳＥＬ＜１＞）−２^２＋（ＳＥＬ＜２＞）・２^１＋（ＳＥＬ＜３＞）である。従って、４ビットのＳＥＬ信号ＳＥＬ＜０：３＞は、０から１５の間の値を特定する。これと対応して、メモリ２０４からのデータおよび制御論理回路２０６からのデータも０から２^ｎ−１の値を持つｎビットの信号によって伝えられる。図２に示すとおり、制御論理回路２０６は温度検出回路２００によって生成されたＴＤＥＴ信号を受ける。

図１および図２を参照すると、校正手続の間、ダイ１０２を含む半導体ウェハ１０４はウェハチャック１０８によって位置決めされる。ウェハチャック１０８はウェハチャック１０８を周囲温度よりも高い温度に加熱するためにテストユニット１０６によって制御される加熱機構を含む。校正手続の間、テストユニット１０６はダイ１０２を含む半導体ウェハ１０４が選択温度になるようウェハチャック１０８の加熱機構を制御する。

ダイ１０２を含む半導体ウェハ１０４が加熱され、所定の選択温度に到達したとき、テストユニット１０６は校正モードを示す１またはそれ以上の信号をコンタクト２１０へ印加する。これに対応して、制御論理回路２０６は、マルチプレクサ２０２の出力ＳＥＬ信号が制御論理回路２０６からのデータとなるよう制御信号をマルチプレクサ２０２へドライブする。

制御論理回路２０６ははじめ、マルチプレクサ２０２へ値が０であるデータを提供する。このとき、制御論理回路２０６は、温度検出回路２００からのＴＤＥＴ信号がアサートされているかどうかを確認する。上述のごとく、ＴＤＥＴ信号は、ダイ１０２の温度が選択温度を超えたことを示す際にアサートされる。もし温度検出回路２００からのＴＤＥＴ信号がアサートされていないとき、制御論理回路２０６は値が１であるデータをマルチプレクサ２０２へ提供し、温度検出回路２００からのＴＤＥＴ信号がアサートされたかどうかを再度確認する。制御論理回路２０６は、ＴＤＥＴ信号が温度検出回路２００によってアサートされるまで、マルチプレクサ２０２へ供給するデータを１ずつ増分し続ける。

温度検出回路２００がＴＤＥＴ信号をアサートしたとき、マルチプレクサ２０２へ提供されたデータの値は一般にｍ（０≦ｍ≦２^ｎ−１）である。制御論理回路２０６は、値ｍを「校正選択値」としてスキャンレジスタ２０８へ供給する。スキャンレジスタ２０８は校正選択値を格納する。図２に示すとおり、テストユニット１０６は、校正選択値をスキャンレジスタ２０８から読み出す（スキャンレジスタ２０８から校正選択値をスキャンする）。そして校正選択値をメモリ２０４へ格納する。

上述の校正手続に続き、ダイ１０２の通常動作モードの間、制御論理回路２０６はメモリ２０４からのデータ（すなわち、そこに格納された校正選択値）がマルチプレクサ２０２の出力ＳＥＬ信号となるよう制御信号をマルチプレクサ２０２へドライブする。その結果、温度検出回路２００は、ダイ１０２の温度が選択温度以上になったとき、出力ＴＤＥＴ信号をアサートする。

図３は、図２の温度検出回路２００のひとつの実施の形態のブロック図である。図３の実施の形態において、温度検出回路２００は温度センス回路３０２と比較器３０４を含む。温度センス回路３０２によって生成されるふたつのアナログ電圧は、比較器３０４へ供給され、温度センス回路３０２の温度が選択温度を超える条件を検出するために利用される。ふたつのアナログ電圧の一方は温度の増加と共に増加し、他方は温度の増加とともに減少する。

図３の実施の形態において、温度センス回路３０２内で生成されるアナログ電圧ＶＲ２は、温度の増加とともにリニアに増加する。電圧ＶＲ２は、ｎ個のアナログ電圧ＶＲＥＦ１、ＶＲＥＦ２・・・ＶＲＥＦｎに分割される。ここでｎは２以上の整数である。ｎ個のアナログ電圧はそれぞれ温度の増加とともに増加する。ｎ個のアナログ電圧の内ひとつが選択的に生成され、出力アナログ電圧ＶＯとして比較器３０４へ供給される。比較器３０４は、ダイ１０２が選択温度を超えたときを検出するためにアナログ電圧ＶＯを使用する。

比較器３０４は、温度センス回路３０２の温度が選択温度より下の場合、出力信号ＴＤＥＴがある電圧状態（例えば低電圧状態）をとるように出力ＴＤＥＴ信号を生成し、一方、温度センス回路３０２の温度が選択温度を超えたとき他方の電圧状態（例えば高電圧状態）をとるよう出力ＴＤＥＴ信号を生成する。このように、温度検出回路２００の出力ＴＤＥＴ信号は原則としてデジタル信号であり、温度センス回路３０２の温度が選択温度を超えたかどうかを示す。

図３の実施の形態において、温度センス回路３０２は差動増幅器３０６と、第１回路３１０と、第２回路３２０と第３回路３３０を含む。第１回路３１０は、ｐチャネル金属酸化物半導体ＰＭＯＳトランジスタ３１２とそれに直列に接続されたｐ−ｎ接合素子３１４を有する。ＰＭＯＳトランジスタ３１２は、ゲート端子に差動増幅器３０６の出力アナログ電圧ＶＡを受ける。このアナログ電圧ＶＡにより、直列に接続されたＰＭＯＳトランジスタ３１２およびｐ−ｎ接合素子３１４に電流Ｉ１が流れる。アナログ電圧ＶＤ１が順方向にバイアスされたｐ−ｎ接合素子３１４に発生し、電流ＩＤ１がｐ−ｎ接合素子３１４に流れる。

第２回路３２０は、ＰＭＯＳトランジスタ３２２と、抵抗Ｒ１とｍ個のｐ−ｎ接合素子３２４を含む。ここでｍは２以上の整数である。ｍ個のｐ−ｎ接合素子３２４は並列に接続されている。ＰＭＯＳトランジスタ３２２は、抵抗Ｒ１およびｍ個のｐ−ｎ接合素子３２４と直列に接続される。ＰＭＯＳトランジスタ３２２のソース端子は、正の電源電圧ＶＤＤに接続され、ＰＭＯＳトランジスタ３２２のドレイン端子は抵抗Ｒ１の一方の端子にノード３２６で接続される。抵抗Ｒ１の他方の端子は、ｍ個のｐ−ｎ接合素子３２４のｐ側の端子に接続される。ｍ個のｐ−ｎ接合素子３２４のｎ側の端子は、リファレンスである接地電源電圧に接続される。ｐ−ｎ接合素子３１４およびｍ個のｐ−ｎ接合素子３２４は、例えばダイオードである。ｐ−ｎ接合素子３１４およびｍ個のｐ−ｎ接合素子３２４は、ダイオード接続されたバイポーラトランジスタでもよい。

第１回路３１０のＰＭＯＳトランジスタ３１２と同様、第２回路３２０のＰＭＯＳトランジスタ３２２は、ゲート端子に差動増幅器３０６の出力アナログ電圧ＶＡを受ける。アナログ電圧ＶＡにより、ＰＭＯＳトランジスタ３２２と抵抗Ｒ１とｐ−ｎ接合素子３２４に電流Ｉ２が流れる。図３の実施の形態において、ＰＭＯＳトランジスタ３１２およびＰＭＯＳトランジスタ３２２を同一に造ることにより、Ｉ２＝Ｉ１となる。アナログ電圧ＶＲ１が抵抗Ｒ１の両端に発生し、ＶＲ１＝Ｉ２・Ｒ１である。アナログ電圧ＶＤ２が並列に接続されたｍ個のｐ−ｎ接合素子３２４の両端に発生し、電流ＩＤ２がｍ個のｐ−ｎ接合素子３２４のそれぞれに流れる。

アナログ電圧ＶＢが第２回路３２０のノード３２６に発生する。ここでＶＢ＝ＶＲ１＋ＶＤ２である。アナログ電圧ＶＢは差動増幅器３０６の正「プラス」端子へ供給される。第１回路３１０によって生成されたアナログ電圧ＶＤ１は、差動増幅器３０６の負「マイナス」端子へ供給される。差動増幅器３０６の出力アナログ電圧はＶＢ＝ＶＤ１のとき安定する。

第３回路３３０は、直列に接続されたＰＭＯＳトランジスタ３３２と電圧分割ネットワーク３３４を含む。電圧分割ネットワーク３３４は、図３において、Ｒ２１、Ｒ２２、・・・Ｒ２ｎと表記されたｎ個の直列に接続された抵抗を含む。ｎは２以上の整数である。電圧分割ネットワーク３３４の抵抗の合計はＲ２と表記する。ＰＭＯＳトランジスタ３３２のソース端子は正の電源電圧ＶＤＤに接続され、ＰＭＯＳトランジスタ３３２のドレイン端子は電圧分割ネットワーク３３４の抵抗Ｒ２１の一方の端子に接続される。電圧分割ネットワーク３３４の抵抗Ｒ２ｎの端子は、リファレンスである接地電源電圧に接続される。

ＰＭＯＳトランジスタ３３２は、ゲート端子において差動増幅器３０６の出力アナログ電圧ＶＡを受ける。アナログ電圧ＶＡにより、ＰＭＯＳトランジスタ３３２と電圧分割ネットワーク３３４のｎ個の抵抗に電流Ｉ３が流れる。図３の実施の形態において、ＰＭＯＳトランジスタ３１２とＰＭＯＳトランジスタ３２２とＰＭＯＳトランジスタ３３２を同一に造ることにより、Ｉ１＝Ｉ２＝Ｉ３となる。上述のごとく、電圧分割ネットワーク３３４の合計の抵抗はＲ２であり、アナログ電圧ＶＲ２が電圧分割ネットワーク３３４の両端に発生する。

電圧分割ネットワーク３３４は、アナログ電圧ＶＲ２をｎ個のアナログ電圧信号ＶＲＥＦ１、ＶＲＥＦ２、・・・ＶＲＥＦｎに分割する。アナログ電圧信号ＶＲＥＦ１は、電圧分割ネットワーク３３４の抵抗Ｒ２１の端子にＰＭＯＳトランジスタ３３２のドレイン端子が接続されたノードに発生する。その結果、ＶＲＥＦ１＝ＶＲ２となる。アナログ電圧信号ＶＲＥＦ２は、電圧分割ネットワーク３３４の抵抗Ｒ２２の端子と抵抗Ｒ２１の他方の端子の間のノードに発生する。アナログ電圧信号ＶＲＥＦｎは、抵抗Ｒ２（ｎ−１）の端子および抵抗Ｒ２ｎの端子の間に発生する。

ある実施の形態において、抵抗Ｒ２１、Ｒ２２、・・・Ｒ２ｎの抵抗値は十分に等しく、電圧分割ネットワーク３３４によって生成されるアナログ電圧ＶＲＥＦｋは十分にＶＲ２・［（ｎ−ｋ−１）／ｎ］に等しくなる。ここでｋは１以上ｎ以下である。もちろん、他の実施の形態において、抵抗Ｒ２１、Ｒ２２、・・・Ｒ２ｎは異なる値を持ってもよい。別の実施の形態ではＲ２１、Ｒ２２、・・・Ｒ２（ｎ−１）の抵抗値は十分に等しく、ベース抵抗である抵抗Ｒ２ｎだけが他の抵抗と異なる値を持ってもよい。

図３の実施の形態において、第３回路３３０はさらにアナログマルチプレクサ３３６を含む。アナログマルチプレクサ３３６は、データ入力端子において、電圧分割ネットワーク３３４によって生成されたｎ個のアナログ電圧信号を受け、制御端子すなわちポートにおいて制御信号としてＳＥＬを受ける。アナログマルチプレクサ３３６は、ＳＥＬ信号に依存する形でｎ個のアナログ電圧のうちひとつを出力する。第３回路３３０は、アナログマルチプレクサ３３６によってｎ個のアナログ電圧のうちのひとつとして出力される信号を出力アナログ電圧ＶＯとして出力する。

温度センス回路３０２の動作に関し、第１回路３１０のｐ−ｎ接合素子３１４は順方向にバイアスされている。ｐ−ｎ接合素子３１４の両端のアナログ電圧ＶＤ１とｐ−ｎ接合素子３１４を流れる電圧ＩＤ１の関係はよく知られるダイオードの式によって表される。

ＩＤ１＝（Ｉｓ）・｛ｅｘｐ［（ＶＤ１）・（ｑ／ηｋＴ）］−１｝
ここで「Ｉｓ」は飽和電流、「ｑ」は電子の電荷、「η」は経験則で定まる定数、「ｋ」はボルツマン定数、「Ｔ」はｐ−ｎ接合素子３１４の絶対温度（ケルビン温度）である。

（ＶＤ１）・（ｑ／ηｋＴ）は十分に１より大きいとすると、ＶＤ１は次の式で評価できる。

ＶＤ１＝（ηｋＴ／ｑ）・ｌｎ（ＩＤ１／Ｉｓ）
アナログ電圧ＶＤ１に関する上記の式において、絶対温度Ｔは分子にあり、アナログ電圧ＶＤ１がｐ−ｎ接合素子３１４の絶対温度の増加に従って増加するように見えるが、よく知られるように、飽和電流Ｉｓは温度の増加に伴って増加する。その結果、ｐ−ｎ接合素子３１４の両端のアナログ電圧ＶＤ１は、ＰＭＯＳトランジスタ３１２の温度の絶対温度Ｔが増加するとリニアに減少する。図３の実施の形態において、ｐ−ｎ接合素子３１４はシリコン基板へのドーピングによって形成され、ケルビン温度（摂氏）に対するアナログ電圧ＶＤ１の変化率は約−２．２ミリボルトである。

第２回路３２０のｍ個のｐ−ｎ接合素子３２４もまた順方向にバイアスされ、同様の式が当てはまる。上述のごとくＩ１＝Ｉ２＝Ｉ３であり、
Ｉ１＝ＩＤ１＝（Ｉｓ）・｛ｅｘｐ［（ＶＤ１）・（ｑ／ηｋＴ）］−１｝
Ｉ２＝ｍ・ＩＤ２＝ｍ・（Ｉｓ）・｛ｅｘｐ［（ＶＤ２）・（ｑ／ηｋＴ）］−１｝
であることに鑑みれば、
ＶＤ１＝１ｎ（ｍ）・（ηｋＴ／ｑ）＋ＶＤ２
であることを示すことができる。

また、上述のごとく、差動増幅器３０６の出力アナログ電圧ＶＡはＶＢ＝ＶＤ１のとき安定し、第２回路３２０のノード３２６に発生するアナログ電圧ＶＢは、ＶＢ＝ＶＲ１＋ＶＤ２である。従って、
ＶＲ１＝ＶＢ−ＶＤ２＝１ｎ（ｍ）・（ηｋＴ／ｑ）
となる。

第２回路３２０の抵抗Ｒ１の両端に発生するアナログ電圧ＶＲ１は、温度センス回路３０２の絶対温度に正比例し、ｐ−ｎ接合素子３２４の個数であるｍに依存する。すなわち、ＶＲ１は温度センス回路３０２の絶対温度の増加に伴ってリニアに増加すると共に、ｍの増加に伴って増加する。

電圧分割ネットワーク３３４の抵抗値の合計はＲ２であるから、電圧分割ネットワーク３３４の両端に発生するアナログ電圧ＶＲ２はＶＲ２＝Ｉ３・Ｒ２で与えられる。しかも、Ｉ３＝Ｉ２、Ｉ２＝ＶＲ１／Ｒ１、ＶＲ１＝１ｎ（ｍ）・（ηｋＴ／ｑ）であるから、
ＶＲ２＝（ＶＲ１／Ｒ１）・Ｒ２＝ＶＲ１・（Ｒ２／Ｒ１）＝１ｎ（ｍ）・（ηｋＴ／ｑ）・（Ｒ２／Ｒ１）
となる。電圧分割ネットワーク３３４の抵抗Ｒ２の両端に発生するアナログ電圧ＶＲ２は、第２回路３２０の抵抗Ｒ１の両端に発生するアナログ電圧ＶＲ１に正比例する。従って、アナログ電圧ＶＲ１同様、アナログ電圧ＶＲ２は温度センス回路３０２の絶対温度の増加に伴ってリニアに増加する。従って、抵抗Ｒ２１、Ｒ２２、・・・Ｒ２ｎの抵抗値が十分に等しい実施の形態においては、電圧分割ネットワーク３３４によって生成される電圧信号ＶＲＥＦｋは、
ｌｎ（ｍ）・（ηｋＴ／ｑ）・［（ｎ−ｋ−１）／ｎ］
に十分に等しい。ここでｋは１以上ｎ以下である。抵抗Ｒ１の値および電圧分割ネットワーク３３４の合計の抵抗値Ｒ２は、温度センス回路３０２の絶対温度Ｔに伴うアナログ電圧ＶＲ２の変化率として所望の変化率が達成できるよう、適宜選択することができる。

さらに、図１の実施の形態では、抵抗Ｒ１および電圧分割ネットワーク３３４の抵抗Ｒ２１、Ｒ２２、・・・Ｒ２ｎが同じように製造されるとした。この状況では、温度による抵抗Ｒ１の抵抗値の変化は、電圧分割ネットワーク３３４の抵抗Ｒ１およびＲ２１、Ｒ２２、・・・Ｒ２ｎの対応する温度による変化によって都合良くキャンセルされる。

図３の実施の形態では、温度検出回路２００の比較器３０４は、正の「プラス」端子において、温度センス回路３０２の第３回路３３０によって生成される出力アナログ電圧を受け、負の「マイナス」端子において、温度センス回路３０２の第１回路３１０によって生成されるアナログ電圧ＶＤ１を受ける。比較器３０４は、アナログ電圧ＶＤ１がアナログ電圧ＶＯを超えるとき（すなわち、温度センス回路３０２の温度が選択温度より低いとき）、出力信号ＴＤＥＴが低電圧状態（例えば、リファレンスである接地電源電圧にほぼ等しい電圧）となるように生成する。出力信号ＴＤＥＴは、アナログ電圧ＶＯがアナログ電圧ＶＤ１を超えるとき（すなわち、温度センス回路３０２の温度が選択温度を超えるとき）、高電圧状態（例えば、正の電源電圧ＶＤＤにほぼ等しい電圧）となる。このように、出力信号ＴＤＥＴは基本的にデジタル信号であり、半導体基板の温度が選択温度を超えたかどうかを示す。

図２および３の実施の形態において、温度検出回路２００のアナログマルチプレクサ３３６に供給されるＳＥＬ信号は、ｉｎｔ［ｌｏｇ_２（ｎ）］ビットを含むデジタル信号である。ここで「ｉｎｔ」演算は、２^ｉがｎ以上となる最小の整数ｉを返す。上述のごとく、ＳＥＬ信号は０以上２^ｎ−１の間の対応する値を特定する。例えば、４ビットのＳＥＬ信号は０から１５の値を特定する。

図３の温度検出回路２００の設計において、検出温度Ｔ（摂氏）と所望の精度（摂氏）が選択される。温度検出回路２００における検出温度との誤差量の幅、ＴＥ＋およびＴＥ−は、なんらかの評価または実験により確認される。電圧分割ネットワーク３３４の合計の抵抗値Ｒ２は、電圧分割ネットワーク３３４の両端に発生するアナログ電圧ＶＲ２が正しく温度［Ｔ−（ＴＥ−）］を検出できるよう選択される。電圧分割ネットワーク３３４の抵抗の数ｎは次の式によって定められる。

ｎ＝｛［（ＴＥ＋）＋（ＴＥ−）］／（所望の精度）−１｝
例えば、図３の温度検出回路２００が摂氏８５度の検出温度および所望の精度＋／−２度（摂氏）を設計の目標とする。また、温度検出回路２００を製造する際に利用される技術および製造プロセスによって、誤差量ＴＥ＋とＴＥ−がそれぞれ摂氏１６度および１４度であることが判明したとする。電圧分割ネットワーク３３４の合計の抵抗値Ｒ２は、電圧分割ネットワーク３３４の両端に発生するアナログ電圧ＶＲ２が、［Ｔ−（ＴＥ−）］＝（８５−１４）＝７１（摂氏）を正しく検出するように選択される。電圧分割ネットワーク３３４の抵抗の数ｎは以下のように定められる。

ｎ＝｛［（１６）＋（１４）］／（２）−１｝＝１４
ＳＥＬ信号はｉビットを持つ。ここでｉは
ｉ＝ｉｎｔ［ｌｏｇ_２（１４）］＝４
である。

このように、図３の温度検出回路２００の製造後、温度検出回路２００のアナログマルチプレクサ３３６へ供給されるＳＥＬ信号のビット（すなわち、ＳＥＬ信号の値）は、温度検出回路２００が選択温度Ｔプラスまたはマイナス所定値（ただし所定値は所望の精度（温度）以下）であることを条件に選択される。

図４は、集積回路のダイに形成された温度検出回路を校正し、入力信号に応じて出力信号を生成する方法４００のひとつの実施の形態に関するフローチャートである。そのような集積回路のダイの例は、図１や２のダイ１０２であり、入力信号がＳＥＬ信号、出力信号がＴＤＥＴ信号に当たる。この方法４００は図１のシステム１００に実装されてもよい。

方法４００のステップ４０２において、集積回路のダイは選択温度まで加熱される。ステップ４０４において、所定の値が初期値として０に設定される。ステップ４０６において、その値が入力信号として（例えば上述のＳＥＬ信号として）温度検出回路へ供給される。確認ステップ４０８において、入力信号に応答して出力信号（例えば図１から３の温度検出回路２００によって生成されるＴＤＥＴ信号）が温度検出回路によってアサートされたかどうかが確認される。出力信号がアサートされていなければ、ステップ４１０が実行される。一方、アサートされていれば、ステップ４１２が実行される。

ステップ４１０において、値が増分（１だけインクリメント）される。ステップ４１０に続き、ステップ４０６と４０８が繰り返される。ステップ４１２において、値が校正値として（例えば「校正選択値」という名で）格納される。値は例えばメモリ（例えば図２のメモリ２０４）に格納されてもよい。

校正方法４００に引き続き、ダイの通常動作モードにおいて、校正値はダイの温度が選択温度を超えたときに温度検出回路が出力信号をアサートするよう、温度検出回路に供給されてもよい。

温度検出回路の校正には他の方法も可能である。例えば、上述の方法４００は０からスタートする値を選択し、入力のＳＥＬ信号の値が高くなればなるほどダイ１０２の検出温度が高くなるように図１から３のダイ１０２に対して作用してもよい。他の温度検出回路においては、入力信号の値が高ければ高いほど、温度検出回路を含む集積回路のダイの検出温度がより低くなってもよい。

集積回路のダイ上に形成された温度検出回路を校正するより一般的な方法においては、ふたつの値、すなわち第１および第２の値が任意の方法で選択される。（ｉ）第１の値と第２の値が連続値（例えば１だけ異なる整数）であり、かつ（ｉｉ）温度検出回路が、それらの一方の値に対しては出力信号をアサートするが、他方の値に対してはアサートしない場合、第１の値または第２の値のいずれかを校正値として保存する。すなわち、温度検出回路は第１の値か第２の値のいずれかに対して出力信号をアサートするが、両方についてはアサートしない場合である。

従ってひとつの実施の形態において、図２のダイ１０２の制御論理回路２０６はある値を選択し、選択した値を図２の温度検出回路２００へＳＥＬ信号として供給し、この選択した値に対して温度検出回路２００が出力ＴＤＥＴ信号をアサートしたかどうかを確認する。制御論理回路２０６は、（ｉ）選択した値と前回選択した値とが連続値であり、かつ（ｉｉ）温度検出回路が、選択した値または前回選択した値の一方に対しては出力信号をアサートするが、両方に対してはアサートしない場合、選択した値または前回選択した値の一方を図２のスキャンレジスタ２０８に校正値として保存する。

本発明をいくつかの好ましい実施の形態によって説明したが、これらの実施の形態は、具体例であって、本発明の機能を限定するものではない。上述した実施の形態に対して、バリエーションを増やしたり、構成要素の修正、変更、置換などを行ってもよい。場合によっては、上述した本発明の機能のうちの一部を、ほかの機能と関連せずに用いてもよい。当業者は上記説明に基づいて種々の修正、改良を施してもよい。したがって、請求項に記載の技術は、本発明の基本思想の範囲内において広く解釈すべきである。

実施の形態に係るシステムの斜視図で、半導体ウェハの指定領域に形成された製造済みの集積回路のダイがテストユニットによるテストを受けているところを示す図である。 図１のダイのブロック図で、半導体基板の表面および内部に温度検出回路が形成された状態を示す図である。 図２の温度検出回路のひとつの実施の形態のブロック図である。 半導体基板の表面および内部に温度検出回路の校正する方法および入力信号に依存する出力信号を生成する方法を示すフローチャートである。

符号の説明

１００ システム、 １０２ ダイ、 １０４ 半導体ウェハ、 １０６ テストユニット、１０８ ウェハチャック、 １１０ 半導体基板、 ２００ 温度検出回路、 ２０２ マルチプレクサ、 ２０４ メモリ、 ２０６ 制御論理回路、 ２０８ スキャンレジスタ、 ２１０ コンタクト、 ３０２ 温度センス回路、 ３０４ 比較器、 ３０６ 差動増幅器、 ３１０ 第１回路、 ３１２ ＰＭＯＳトランジスタ、 ３１４ ｐ−ｎ接合素子、 ３２０ 第２回路、 ３２２ ＰＭＯＳトランジスタ、 ３２４ ｐ−ｎ接合素子、 ３３０ 第３回路、 ３３２ ＰＭＯＳトランジスタ、 ３３４ 電圧分割ネットワーク、 ３３６ アナログマルチプレクサ。

Claims (19)

1. 校正データを格納するよう構成されたメモリと、
   前記メモリと接続されて動作し、前記校正データを含む入力信号を受ける温度検出回路であって、直列に接続された複数の抵抗により複数のアナログ電圧を生成するための電圧分割ネットワークと、前記複数のアナログ電圧と前記入力信号とを受け取り前記入力信号に従って前記複数のアナログ電圧のうち一つを選択して出力するよう構成されたアナログマルチプレクサとを含み、温度に応じて変化する電圧と前記アナログマルチプレクサから出力されたアナログ電圧とを比較することにより、前記温度に応じて変化する電圧により示される集積回路のダイの温度が、前記アナログマルチプレクサから出力されたアナログ電圧により示される所定の選択温度を超えたか否かを示す出力信号を生成する温度検出回路と、を備え、
   前記電圧分割ネットワークに含まれる前記抵抗の数ｎは、前記選択温度との誤差量の幅ＴＥ＋（摂氏）及びＴＥ−（摂氏）と、所望の精度Ａ（摂氏）とを用いて、
   ｎ＝｛［（ＴＥ＋）＋（ＴＥ−）］／Ａ−１｝
   によって定められることを特徴とする集積回路のダイ。
2. 請求項１に記載のダイであって、温度検出回路は半導体基板表面および内部に形成されていることを特徴とする集積回路のダイ。
3. 請求項１または２に記載のダイであって、入力信号はｎビット（ｎは自然数）のデジタル信号であることを特徴とする集積回路のダイ。
4. 請求項１から３のいずれかに記載のダイであって、メモリは不揮発性メモリを備えることを特徴とする集積回路のダイ。
5. 請求項１から４のいずれかに記載のダイであって、温度検出回路に接続されて動作する制御論理回路をさらに備え、集積回路のダイの校正モードの間、前記集積回路のダイが前記選択温度に加熱され、制御論理回路が入力信号を生成することを特徴とする集積回路のダイ。
6. 請求項５に記載のダイであって、
   制御論理回路は、温度検出回路によって生成された出力信号を受けるよう接続され、
   校正モードの間、制御論理回路は、
   所定の値を選択し、選択値を入力信号として温度検出回路へ提供し、
   温度検出回路が選択値に応答して、前記集積回路のダイの温度が、前記選択値に従って前記アナログマルチプレクサから出力される電圧により示される温度を超えたことを示す出力信号を出力するかどうかを確認し、
   （ｉ）選択値と前回の選択値とが連続値であり、かつ（ｉｉ）温度検出回路が、選択値または前回の選択値の一方に対しては前記出力信号を出力するが、両方に対しては出力しない場合、選択値または前回の選択値の一方を校正値として保存することを特徴とする集積回路のダイ。
7. 請求項６に記載のダイであって、制御論理回路に接続された複数のスキャンレジスタをさらに備え、
   制御論理回路は、（ｉ）選択値と前回の選択値とが連続値であり、かつ（ｉｉ）温度検出回路が、選択値または前回の選択値の一方に対しては前記出力信号を出力するが、両方に対しては出力しない場合、選択値または前回の選択値の一方を校正値としてスキャンレジスタへ保存することを特徴とする集積回路のダイ。
8. 請求項５から７のいずれかに記載のダイであって、メモリと温度検出回路と制御論理回路とに接続され、温度検出回路に入力信号を提供するよう構成されたマルチプレクサをさらに備え、
   このマルチプレクサは、通常動作モードの間、入力信号として校正データをメモリから温度検出回路へ供給するとともに、校正モードの間、入力信号として制御論理回路が出力するデータを制御論理回路から温度検出回路へと供給することを特徴とする集積回路のダイ。
9. 請求項１から８のいずれかに記載のダイであって、出力信号はデジタル信号であることを特徴とする集積回路のダイ。
10. 請求項１から９のいずれかに記載のダイであって、校正モードを示す信号を受けるために集積回路のダイの表面に形成された複数のコンタクトをさらに含むことを特徴とする集積回路のダイ。
11. 集積回路のダイ上に形成された温度検出回路を校正し、入力信号に依存する出力信号を生成する方法であって、
    集積回路のダイを所定の選択温度まで加熱する過程と、
    入力信号として第１の値を選択する過程と、
    第１の値を入力信号として温度検出回路へ供給する過程と、
    直列に接続された複数の抵抗により複数のアナログ電圧を生成するための電圧分割ネットワークと、前記複数のアナログ電圧と前記入力信号とを受け取り前記入力信号に従って前記複数のアナログ電圧のうち一つを選択して出力するよう構成されたアナログマルチプレクサとを含み、温度に応じて変化する電圧と前記アナログマルチプレクサから出力されたアナログ電圧とを比較することにより、前記温度に応じて変化する電圧により示される集積回路のダイの温度が、前記アナログマルチプレクサから出力されたアナログ電圧により示される所定の選択温度を超えたか否かを示す出力信号を生成する温度検出回路であって、前記電圧分割ネットワークに含まれる前記抵抗の数ｎが、前記選択温度との誤差量の幅ＴＥ＋（摂氏）及びＴＥ−（摂氏）と、所望の精度Ａ（摂氏）とを用いて、ｎ＝｛［（ＴＥ＋）＋（ＴＥ−）］／Ａ−１｝によって定められる温度検出回路が、前記集積回路のダイの温度が前記第１の値に従って前記アナログマルチプレクサから出力される電圧により示される温度を超えたことを示す出力信号を出力するか否かを確認する過程と、
    入力信号として第２の値を選択する過程と、
    第２の値を入力信号として温度検出回路へ供給する過程と、
    温度検出回路が、前記集積回路のダイの温度が前記第１の値に従って前記アナログマルチプレクサから出力される電圧により示される温度を超えたことを示す出力信号を出力するか否かを確認する過程と、
    （ｉ）第１の値と第２の値とが連続値であり、かつ（ｉｉ）温度検出回路が、第１の値または第２の値の一方に対しては前記出力信号を出力するが、両方に対しては出力しない場合、第１の値または第２の値の一方を校正値として保存する過程と、
    を備えることを特徴とする方法。
12. 請求項１１に記載の方法であって、入力信号はｎビット（ｎは自然数）のデジタル信号であり、第１の値と第２の値は０から２^ｎ−１の範囲の値であることを特徴とする方法。
13. 請求項１１または１２に記載の方法であって、第１の値と第２の値は整数であり、その差が１の場合、連続であることを特徴とする方法。
14. 請求項１１から１３のいずれかに記載の方法であって、前記保存する過程は、（ｉ）第１の値と第２の値とが連続値であり、かつ（ｉｉ）温度検出回路が、第１の値に対しては前記出力信号を出力するが第２の値に対しては出力しないか、または、第２の値に対しては前記出力信号を出力するが第１の値に対しては出力しない場合、第１の値または第２の値の一方を校正値として保存することを特徴とする方法。
15. 請求項１１から１３のいずれかに記載の方法であって、前記保存する過程は、（ｉ）第１の値と第２の値とが連続値であり、かつ（ｉｉ）温度検出回路が、第１の値に対しては前記出力信号を出力せず、（ｉｉｉ）第２の値に対しては前記出力信号を出力する場合、第２の値を校正値として保存することを特徴とする方法。
16. 集積回路のダイ上に形成された温度検出回路を校正し、入力信号に依存する出力信号を生成する方法であって、
    集積回路のダイを所定の選択温度まで加熱する過程と、
    校正に用いる値として所定の初期値を設定する過程と、
    前記値を入力信号として温度検出回路へ供給する過程と、
    直列に接続された複数の抵抗により複数のアナログ電圧を生成するための電圧分割ネットワークと、前記複数のアナログ電圧と前記入力信号とを受け取り前記入力信号に従って前記複数のアナログ電圧のうち一つを選択して出力するよう構成されたアナログマルチプレクサとを含み、温度に応じて変化する電圧と前記アナログマルチプレクサから出力されたアナログ電圧とを比較することにより、前記温度に応じて変化する電圧により示される集積回路のダイの温度が、前記アナログマルチプレクサから出力されたアナログ電圧により示される所定の選択温度を超えたか否かを示す出力信号を生成する温度検出回路であって、前記電圧分割ネットワークに含まれる前記抵抗の数ｎが、前記選択温度との誤差量の幅ＴＥ＋（摂氏）及びＴＥ−（摂氏）と、所望の精度Ａ（摂氏）とを用いて、ｎ＝｛［（ＴＥ＋）＋（ＴＥ−）］／Ａ−１｝によって定められる温度検出回路が、前記集積回路のダイの温度が前記値に従って前記アナログマルチプレクサから出力される電圧により示される温度を超えたことを示す出力信号を出力するか否かを確認する過程と、
    温度検出回路が前記出力信号を出力しない場合、前記値を増分したうえで前記の供給する過程と確認する過程を繰り返し、温度検出回路が前記出力信号を出力した場合、そのときの値を校正値として保存することを特徴とする方法。
17. 請求項１６に記載の方法であって、入力信号はｎビット（ｎは自然数）のデジタル信号であることを特徴とする方法。
18. 請求項１６または１７に記載の方法であって、前記値の増分は、前記値に１を加えることを特徴とする方法。
19. 請求項１６から１８のいずれかに記載の方法であって、温度検出回路は、前記値が大きくなるほど、低い温度で前記出力信号を出力するよう構成されていることを特徴とする方法。

Images