JP4269744B2 - モノリシック型発光ダイオード駆動回路 - Google Patents
モノリシック型発光ダイオード駆動回路 Download PDFInfo
- Publication number
- JP4269744B2 JP4269744B2 JP2003090168A JP2003090168A JP4269744B2 JP 4269744 B2 JP4269744 B2 JP 4269744B2 JP 2003090168 A JP2003090168 A JP 2003090168A JP 2003090168 A JP2003090168 A JP 2003090168A JP 4269744 B2 JP4269744 B2 JP 4269744B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- collector
- circuit
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Led Devices (AREA)
- Electronic Switches (AREA)
Description
【発明の属する技術分野】
本発明は、発光ダイオード(以下、LEDという)を定電流駆動するモノリシック型発光ダイオード駆動回路に関する。
【0002】
【従来の技術】
従来、発光ダイオード駆動回路としては、図31に示すものが知られている。
【0003】
図31に示すLED駆動回路102は、直流電源V cc、カレントミラー回路からなる定電流源(トランジスタQ102,Q103)、トランジスタQ104から構成されている。このLED駆動回路102を複数設け、同一光度ランクのLED102をそれぞれに実装した場合、LED102毎の順方向電圧V F がバラついても、明るさはバラつかないといった利点を有している。
【0004】
なお、LED駆動回路としては、特許文献1に記載された回路が報告されている。
【0005】
【特許文献1】
特開平6−209123
【0006】
【発明が解決しようとする課題】
しかしながら、図31に示すLED駆動回路102において、カレントミラー回路をPNP型トランジスタで1つのチップ上にモノリシック形成した場合、同一のコレクタ定格を得るためには、NPN型トランジスタを用いた場合と比べてチップ面積が大きくなるという問題が生じていた。
【0007】
本発明は、上記に鑑みてなされたもので、その目的としては、カレントミラー回路をPNP型トランジスタで1つのチップ上にモノリシック形成した場合でも、チップ面積を小さくすることができるモノリシック型発光ダイオード駆動回路を提供することにある。
【0008】
【課題を解決するための手段】
請求項1記載の発明は、上記課題を解決するため、発光ダイオードに正の温度係数を有する定電流を供給する定電流回路と、直列に接続される前記発光ダイオードおよび定電流回路に、直列に接続して外部からのパルス信号に応じて定電流回路の動作をオンオフ制御するスイッチング素子と、を備えたモノリシック型発光ダイオード駆動回路であって、前記定電流回路は、PNP型の第1および第2のトランジスタを有し、当該第1および第2のトランジスタのエミッタが共通接続され、ベースが共通接続され、さらに第2のトランジスタのベース−コレクタが接続されて成る電流源としてのカレントミラー回路と、前記第2のトランジスタのベースと第1の抵抗の一端との間に接続されており、前記カレントミラー回路を起動するための起動抵抗と、NPN型の第3および第4のトランジスタを有し、当該第3および第4のトランジスタのベースが共通接続され、前記第1のトランジスタのコレクタと第3のトランジスタのコレクタおよびベースが接続され、前記第2のトランジスタのコレクタと第4のトランジスタのコレクタが接続され、第3のトランジスタのエミッタが前記第1の抵抗の一端に接続され、第4のトランジスタのエミッタが前記第1の抵抗の他端に接続されて成り、前記カレントミラー回路から生成された電流を受けて正の温度係数を有する定電流を生成するバンドギャップ回路と、前記カレントミラー回路の共通エミッタに接続されたコレクタ、前記バンドギャップ回路の共通ベースに接続されたベースおよび前記第1の抵抗の一端に接続されたエミッタをそれぞれ有し、前記第1および第2のトランジスタに流れる電流に応じた電流を発生するNPN型の第5のトランジスタと、有することを要旨とする。
【0009】
請求項2記載の発明は、上記課題を解決するため、発光ダイオードに負の温度係数を有する定電流を供給する定電流回路と、直列に接続される前記発光ダイオードおよび定電流回路に、直列に接続して外部からのパルス信号に応じて定電流回路の動作をオンオフ制御するスイッチング素子と、を備えたモノリシック型発光ダイオード駆動回路であって、前記定電流回路は、PNP型の第1および第2のトランジスタを有し、当該第1および第2のトランジスタのエミッタが共通接続され、ベースが共通接続され、さらに第2のトランジスタのベース−コレクタが接続されて成る電流源としてのカレントミラー回路と、前記第2のトランジスタのベースと第1の抵抗の一端との間に接続されており、前記カレントミラー回路を起動するための起動抵抗と、NPN型の第3、第4および第5のトランジスタを有し、当該第3および第4のトランジスタのベースが共通接続され、前記第1のトランジスタのコレクタと第3のトランジスタのコレクタおよびベースが接続され、前記第2のトランジスタのコレクタと第4のトランジスタのコレクタが接続され、第3のトランジスタのエミッタが直列に接続された複数のダイオードを介して第5のトランジスタのコレクタおよびベースに接続され、第4のトランジスタのエミッタが前記第1の抵抗の他端に接続され、第5のトランジスタのベース−コレクタが接続され、第5のトランジスタのエミッタが前記第1の抵抗の一端に接続されて成り、前記カレントミラー回路から生成された電流を受けて基準電圧を生成するとともに負の温度係数を有する定電流を生成する基準電圧回路と、前記カレントミラー回路の共通エミッタに接続されたコレクタ、前記第5のトランジスタのベースに接続されたベースおよび前記第1の抵抗の一端に接続されたエミッタをそれぞれ有し、前記第1および第2のトランジスタに流れる電流に応じた電流を発生するNPN型の第6のトランジスタと、を有することを要旨とする。
【0010】
請求項3記載の発明は、上記課題を解決するため、発光ダイオードに所定の符号および大きさの温度係数を有する定電流を供給する定電流回路と、直列に接続される前記発光ダイオードおよび定電流回路に、直列に接続して外部からのパルス信号に応じて定電流回路の動作をオンオフ制御するスイッチング素子と、を備えたモノリシック型発光ダイオード駆動回路であって、前記定電流回路は、PNP型の第1および第2のトランジスタを有し、当該第1および第2のトランジスタのエミッタが共通接続され、ベースが共通接続され、さらに第2のトランジスタのベース−コレクタが接続されて成る電流源としてのカレントミラー回路と、NPN型の第3、第4および第5のトランジスタを有し、当該第3および第4のトランジスタのベースが共通接続され、前記第1のトランジスタのコレクタと第3のトランジスタのコレクタおよびベースが接続され、前記第2のトランジスタのコレクタと第4のトランジスタのコレクタが接続され、第3のトランジスタのエミッタが直列に接続された複数のダイオードを介して第5のトランジスタのコレクタおよびベースに接続され、第4のトランジスタのエミッタが第1の抵抗の他端に接続され、第5のトランジスタのベース−コレクタが接続され、第5のトランジスタのエミッタが第3の抵抗の一端に接続されて成り、前記カレントミラー回路から生成された電流を受けて基準電圧を生成するとともに負の温度係数を有する定電流を生成する基準電圧回路と、NPN型の第6および第7のトランジスタを有し、当該第6および第7のトランジスタのベースが共通接続され、前記第1の抵抗の一端と第6のトランジスタのコレクタおよびベースが接続され、前記第2のトランジスタのエミッタと第7のトランジスタのコレクタが接続され、第6のトランジスタのエミッタが前記第3の抵抗の他端に接続され、第7のトランジスタのエミッタが前記第3の抵抗の一端に接続されて成り、前記基準電圧回路から生成された定電流を受けて所定の符号および大きさの温度係数を有する定電流を生成するバンドギャップ回路と、前記第2のトランジスタのベースと前記第3の抵抗の一端との間に接続されており、前記カレントミラー回路を起動するための起動抵抗と、前記カレントミラー回路の共通エミッタに接続されたコレクタ、前記第5のトランジスタのベースに接続されたベースおよび前記第3の抵抗の一端に接続されたエミッタをそれぞれ有し、前記第1および第2のトランジスタに流れる電流に応じた電流を発生するNPN型の第8のトランジスタと、を有することを要旨とする。
【0011】
請求項4記載の発明は、上記課題を解決するため、外部からのパルス信号に応じて交互に繰り返す起動トリガと停止信号を生成するオンオフ制御回路と、発光ダイオードに直列に接続され、かつ、該オンオフ制御回路から起動トリガおよび停止信号を入力し、該起動トリガに応じて該発光ダイオードに定電流を供給する一方、該停止信号に応じて該発光ダイオードに供給していた定電流を停止する定電流回路とを備えており、前記定電流回路は、PNP型の第1および第2のトランジスタを有し、当該第1および第2のトランジスタのエミッタが共通接続され、ベースが共通接続され、さらに第2のトランジスタのベース−コレクタが接続されて成る電流源としてのカレントミラー回路と、NPN型の第3および第4のトランジスタを有し、当該第3および第4のトランジスタのベースが共通接続され、前記第1のトランジスタのコレクタと第3のトランジスタのコレクタおよびベースが接続され、前記第2のトランジスタのコレクタと第4のトランジスタのコレクタが接続され、第3のトランジスタのエミッタが第1の抵抗の一端に接続され、第4のトランジスタのエミッタが前記第1の抵抗の他端に接続されて成り、前記オンオフ制御回路から起動トリガおよび停止信号を入力し、該起動トリガに応じて前記カレントミラー回路により生成された電流を受けて正の温度係数を有する定電流の生成を開始する一方、該停止信号に応じて前記カレントミラー回路に定電流の供給を停止させるバンドギャップ回路と、前記カレントミラー回路の共通エミッタに接続されたコレクタ、前記バンドギャップ回路の共通ベースに接続されたベースおよび前記第1の抵抗の一端に接続されたエミッタをそれぞれ有し、前記第1および第2のトランジスタに流れる電流に応じた電流を発生するNPN型の第5のトランジスタと、を有することを要旨とする。
【0012】
請求項5記載の発明は、上記課題を解決するため、外部からのパルス信号に応じて交互に繰り返す起動トリガと停止信号を生成するオンオフ制御回路と、発光ダイオードに直列に接続され、かつ、該オンオフ制御回路から起動トリガおよび停止信号を入力し、該起動トリガに応じて該発光ダイオードに定電流を供給する一方、該停止信号に応じて該発光ダイオードに供給していた定電流を停止する定電流回路とを備えており、前記定電流回路は、PNP型の第1および第2のトランジスタを有し、当該第1および第2のトランジスタのエミッタが共通接続され、ベースが共通接続され、さらに第2のトランジスタのベース−コレクタが接続されて成る電流源としてのカレントミラー回路と、NPN型の第3、第4および第5のトランジスタを有し、当該第3および第4のトランジスタのベースが共通接続され、前記第1のトランジスタのコレクタと第3のトランジスタのコレクタおよびベースが接続され、前記第2のトランジスタのコレクタと第4のトランジスタのコレクタが接続され、第3のトランジスタのエミッタが直列に接続された複数のダイオードを介して第5のトランジスタのコレクタおよびベースに接続され、第4のトランジスタのエミッタが第1の抵抗の他端に接続され、第5のトランジスタのベース−コレクタが接続され、第5のトランジスタのエミッタが前記第1の抵抗の一端に接続されて成り、前記オンオフ制御回路から起動トリガおよび停止信号を入力し、該起動トリガに応じて前記カレントミラー回路により生成された電流を受けて基準電圧を生成して負の温度係数を有する定電流の生成を開始する一方、該停止信号に応じて前記カレントミラー回路に定電流の供給を停止させる基準電圧回路と、前記カレントミラー回路の共通エミッタに接続されたコレクタ、前記第5のトランジスタのベースに接続されたベースおよび前記第1の抵抗の一端に接続されたエミッタをそれぞれ有し、前記第1および第2のトランジスタに流れる電流に応じた電流を発生するNPN型の第6のトランジスタと、を有することを要旨とする。
【0013】
請求項6記載の発明は、上記課題を解決するため、外部からのパルス信号に応じて交互に繰り返す起動トリガと停止信号を生成するオンオフ制御回路と、発光ダイオードに直列に接続され、かつ、該オンオフ制御回路から起動トリガおよび停止信号を入力し、該起動トリガに応じて該発光ダイオードに定電流を供給する一方、該停止信号に応じて該発光ダイオードに供給していた定電流を停止する定電流回路とを備えており、前記定電流回路は、PNP型の第1および第2のトランジスタを有し、当該第1および第2のトランジスタのエミッタが共通接続され、ベースが共通接続され、さらに第2のトランジスタのベース−コレクタが接続されて成る電流源としてのカレントミラー回路と、NPN型の第3、第4および第5のトランジスタを有し、当該第3および第4のトランジスタのベースが共通接続され、前記第1のトランジスタのコレクタと第3のトランジスタのコレクタおよびベースが接続され、前記第2のトランジスタのコレクタと第4のトランジスタのコレクタが接続され、第3のトランジスタのエミッタが直列に接続された複数のダイオードを介して第5のトランジスタのコレクタおよびベースに接続され、第4のトランジスタのエミッタが第1の抵抗の他端に接続され、第5のトランジスタのベース−コレクタが接続され、第5のトランジスタのエミッタが第3の抵抗の一端に接続されて成り、前記オンオフ制御回路から起動トリガおよび停止信号を入力し、該起動トリガに応じて前記カレントミラー回路により生成された電流を受けて基準電圧を生成して負の温度係数を有する定電流の生成を開始する一方、該停止信号に応じて前記カレントミラー回路に定電流の供給を停止させる基準電圧回路と、NPN型の第6および第7のトランジスタを有し、当該第6および第7のトランジスタのベースが共通接続され、前記第1の抵抗の一端と第6のトランジスタのコレクタおよびベースが接続され、前記第2のトランジスタのエミッタと第7のトランジスタのコレクタが接続され、第6のトランジスタのエミッタが前記第3の抵抗の他端に接続され、第7のトランジスタのエミッタが前記第3の抵抗の一端に接続されて成り、前記基準電圧回路から生成された定電流を受けて所定の符号および大きさの温度係数を有する定電流を生成するバンドギャップ回路と、前記カレントミラー回路の共通エミッタに接続されたコレクタ、前記第5のトランジスタのベースに接続されたベースおよび前記第3の抵抗の一端に接続されたエミッタをそれぞれ有し、前記第1および第2のトランジスタに流れる電流に応じた電流を発生するNPN型の第8のトランジスタと、を有することを要旨とする。
【0014】
請求項7記載の発明は、上記課題を解決するため、外部からのパルス信号に応じて交互に繰り返す点灯信号と停止信号を生成するオンオフ制御回路と、発光ダイオードに直列に接続され、かつ、該オンオフ制御回路から点灯信号および停止信号を入力し、該点灯信号に応じて該発光ダイオードに定電流を供給する一方、該停止信号に応じて該発光ダイオードに供給していた定電流を停止する定電流回路とを備え、前記定電流回路は、PNP型の第1および第2のトランジスタを有し、当該第1および第2のトランジスタのエミッタが共通接続され、ベースが共通接続され、さらに第2のトランジスタのベース−コレクタが接続されて成る電流源としてのカレントミラー回路と、NPN型の第3および第4のトランジスタを有し、当該第3および第4のトランジスタのベースが共通接続され、前記第1のトランジスタのコレクタと第3のトランジスタのコレクタおよびベースが接続され、前記第2のトランジスタのコレクタと第4のトランジスタのコレクタが接続され、第3のトランジスタのエミッタが第1の抵抗の一端に接続され、第4のトランジスタのエミッタが前記第1の抵抗の他端に接続されて成り、前記オンオフ制御回路から点灯信号および停止信号を入力し、該点灯信号に応じて前記カレントミラー回路により生成された電流を受けて正の温度係数を有する定電流の生成を開始する一方、該停止信号に応じて前記カレントミラー回路に定電流の供給を停止させるバンドギャップ回路と、前記カレントミラー回路の共通エミッタに接続されたコレクタ、前記バンドギャップ回路の共通ベースに接続されたベースおよび前記第1の抵抗の一端に接続されたエミッタをそれぞれ有し、前記第1および第2のトランジスタに流れる電流に応じた電流を発生するNPN型の第5のトランジスタと、
を有することを要旨とする。
【0015】
請求項8記載の発明は、上記課題を解決するため、外部からのパルス信号に応じて交互に繰り返す点灯信号と停止信号を生成するオンオフ制御回路と、発光ダイオードに直列に接続され、かつ、該オンオフ制御回路から点灯信号および停止信号を入力し、該点灯信号に応じて該発光ダイオードに定電流を供給する一方、該停止信号に応じて該発光ダイオードに供給していた定電流を停止する定電流回路とを備え、前記定電流回路は、PNP型の第1および第2のトランジスタを有し、当該第1および第2のトランジスタのエミッタが共通接続され、ベースが共通接続され、さらに第2のトランジスタのベース−コレクタが接続されて成る電流源としてのカレントミラー回路と、NPN型の第3、第4および第5のトランジスタを有し、当該第3および第4のトランジスタのベースが共通接続され、前記第1のトランジスタのコレクタと第3のトランジスタのコレクタおよびベースが接続され、前記第2のトランジスタのコレクタと第4のトランジスタのコレクタが接続され、第3のトランジスタのエミッタが直列に接続された複数のダイオードを介して第5のトランジスタのコレクタおよびベースに接続され、第4のトランジスタのエミッタが第1の抵抗の他端に接続され、第5のトランジスタのベース−コレクタが接続され、第5のトランジスタのエミッタが前記第1の抵抗の一端に接続されて成り、前記オンオフ制御回路から点灯信号および停止信号を入力し、該点灯信号に応じて前記カレントミラー回路により生成された電流を受けて基準電圧を生成して負の温度係数を有する定電流の生成を開始する一方、該停止信号に応じて前記カレントミラー回路に定電流の供給を停止させる基準電圧回路と、前記カレントミラー回路の共通エミッタに接続されたコレクタ、前記第5のトランジスタのベースに接続されたベースおよび前記第1の抵抗の一端に接続されたエミッタをそれぞれ有し、前記第1および第2のトランジスタに流れる電流に応じた電流を発生するNPN型の第5のトランジスタと、を有することを要旨とする。
【0016】
請求項9記載の発明は、上記課題を解決するため、外部からのパルス信号に応じて交互に繰り返す点灯信号と停止信号を生成するオンオフ制御回路と、発光ダイオードに直列に接続され、かつ、該オンオフ制御回路から点灯信号および停止信号を入力し、該点灯信号に応じて該発光ダイオードに定電流を供給する一方、該停止信号に応じて該発光ダイオードに供給していた定電流を停止する定電流回路とを備え、前記定電流回路は、PNP型の第1および第2のトランジスタを有し、当該第1および第2のトランジスタのエミッタが共通接続され、ベースが共通接続され、さらに第2のトランジスタのベース−コレクタが接続されて成る電流源としてのカレントミラー回路と、NPN型の第3、第4および第5のトランジスタを有し、当該第3および第4のトランジスタのベースが共通接続され、前記第1のトランジスタのコレクタと第3のトランジスタのコレクタおよびベースが接続され、前記第2のトランジスタのコレクタと第4のトランジスタのコレクタが接続され、第3のトランジスタのエミッタが直列に接続された複数のダイオードを介して第5のトランジスタのコレクタおよびベースに接続され、第4のトランジスタのエミッタが第1の抵抗の他端に接続され、第5のトランジスタのベース−コレクタが接続され、第5のトランジスタのエミッタが第3の抵抗の一端に接続されて成り、前記オンオフ制御回路から点灯信号および停止信号を入力し、該点灯信号に応じて前記カレントミラー回路により生成された電流を受けて基準電圧を生成して負の温度係数を有する定電流の生成を開始する一方、該停止信号に応じて前記カレントミラー回路に定電流の供給を停止させる基準電圧回路と、NPN型の第6および第7のトランジスタを有し、当該第6および第7のトランジスタのベースが共通接続され、前記第1の抵抗の一端と第6のトランジスタのコレクタおよびベースが接続され、前記第2のトランジスタのエミッタと第7のトランジスタのコレクタが接続され、第6のトランジスタのエミッタが前記第3の抵抗の他端に接続され、第7のトランジスタのエミッタが前記第3の抵抗の一端に接続されて成り、前記基準電圧回路から生成された定電流を受けて所定の符号および大きさの温度係数を有する定電流を生成するバンドギャップ回路と、前記カレントミラー回路の共通エミッタに接続されたコレクタ、前記第5のトランジスタのベースに接続されたベースおよび前記第3の抵抗の一端に接続されたエミッタをそれぞれ有し、前記第1および第2のトランジスタに流れる電流に応じた電流を発生するNPN型の第8のトランジスタと、を有することを要旨とする。
【0017】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。
【0018】
(第1の実施の形態)
図1は、本発明の第1の実施の形態に係るLED駆動回路11の構成を示す図である。
【0019】
図1に示すように、LED駆動回路11は、1つのチップ上にモノリシック形成されたモノリシック型駆動回路であり、LED1に正の温度係数を有する定電流を供給する定電流回路13と、直列に接続されるLED1および定電流回路13に、直列に接続して外部からのパルス信号に応じて定電流回路13の動作をオンオフ制御するスイッチング素子Q7とから構成されている。
【0020】
詳しくは、定電流回路13は、電流源としてのカレントミラー回路15と、カレントミラー回路15を起動するための起動抵抗R2と、カレントミラー回路から生成された電流を受けて正の温度係数を有する定電流を生成するバンドギャップ回路17とから構成されている。
【0021】
さらに、第1抵抗R1は、第4のトランジスタQ4に流れる電流を制限するために設けられている。
【0022】
定電流回路13において、カレントミラー回路15は、PNP型の第1のトランジスタQ1および第2のトランジスタQ2を有し、エミッタが共通接続され、ベースが共通接続され、さらに第2のトランジスタQ2のベース−コレクタが接続されている。また、バンドギャップ回路17は、NPN型の第3のトランジスタQ3(例えばエミッタセル数を1個とする)および第4のトランジスタQ4を有し、ベースが共通接続され、第1のトランジスタQ1のコレクタと第3のトランジスタQ3のコレクタおよびベースが接続され、第2のトランジスタQ2のコレクタと第4のトランジスタQ4のコレクタが接続され、第3のトランジスタQ3のエミッタが第1の抵抗R1の一端に接続され、第4のトランジスタQ4のエミッタが第1の抵抗R1の他端に接続されている。さらに、起動抵抗R2は、第2のトランジスタQ2のベースと第1の抵抗R1の一端との間に接続されている。
【0023】
そして、定電流回路13は、カレントミラー回路15の共通エミッタに接続されたコレクタ、バンドギャップ回路17の共通ベースに接続されたベースおよび第1の抵抗R1の一端に接続されたエミッタをそれぞれ有し、カレントミラー回路15の第1および第2のトランジスタQ1およびQ2に流れる電流に応じた電流を発生するNPN型の第5のトランジスタQ5を備えている。
【0024】
この第5のトランジスタQ5は、第3のトランジスタQ3のセル数のk倍のセル数を有するか、あるいは第3のトランジスタQ3のエミッタサイズのk倍のエミッタサイズを有している。
【0025】
次に、図2〜図4を参照して、本発明の本実施の形態に係わるLED駆動回路11の動作について説明する。なお、時刻tは図2に示すそれぞれのタイミングである。
【0026】
いま、時刻t0において、LED駆動回路11に直流電源V ccが印加されており、スイッチング素子Q7のベース電圧がローレベル状態にあることとして説明を始める。
【0027】
このとき、スイッチング素子Q7はオフ状態になっているので、LED1および定電流回路13には電流が流れていない。すなわち、順方向電流I F =0となっている。
【0028】
次に、時刻t1において、スイッチング素子Q7のベース電圧がローレベルからハイレベルに切り替わると、スイッチング素子Q7はオフ状態からオン状態に切り替わり、スイッチング素子Q7のコレクタ−エミッタ間が導通して図1に示すD点の電圧がほぼGNDレベルになる。
【0029】
図1に示すD点の電圧がほぼGNDレベルになると、まず、直流電源V ccからLED1のアノード、カソード、第2のトランジスタQ2のエミッタからベース、起動抵抗R2、スイッチング素子Q7のコレクタからエミッタを経由して起動電流が流れ、容易に起動できるようになる。なお、起動抵抗R2がMΩオーダーの抵抗値を有するため、起動電流はμAオーダーの値となる。
【0030】
この起動電流に応じて図1に示すC点のベース電圧が降下し、第1および第2のトランジスタQ1,Q2がオンする。
【0031】
なお、定電流回路13に設けられているトランジスタQ1〜Q4のうち第1および第2のトランジスタQ1,Q2のみがオンするような最小の直流電源V ccの電圧を、図3に示すように、V cc1 とすると、
【数1】
V cc1 =V F (LED1)+V F (Q2)
+{I( R2)×R2}+V CE( satQ7) (1)
となる。
【0032】
さらに、第1および第2のトランジスタQ1,Q2がオンすると、第3および第4のトランジスタQ3,Q4のベースからエミッタに向かって電流が流れ、第3および第4のトランジスタQ3,Q4がオンし、また、第5のトランジスタQ5のベースからエミッタに向かって電流が流れ、第5のトランジスタQ5がオンする。
【0033】
この結果、直流電源V ccからLED1のアノード、カソード、第1のトランジスタQ1のエミッタからコレクタ、第3のトランジスタQ3のコレクタからエミッタ、スイッチング素子Q7のコレクタからエミッタを経由して電流I 1 が流れる。
【0034】
同時に、直流電源V ccからLED1のアノード、カソード、第2のトランジスタQ2のエミッタからコレクタ、第4のトランジスタQ4のコレクタからエミッタ、第1抵抗R1、スイッチング素子Q7のコレクタからエミッタを経由して電流I 2 が流れる。
【0035】
さらに、直流電源V ccからLED1のアノード、カソードを介して第5のトランジスタQ5のコレクタからエミッタを経由して電流I 3 が流れる。
【0036】
なお、定電流回路13に設けられているトランジスタQ1〜Q5の全てがオンしてLED1の順方向電流I F が一定になるような最小の直流電源V ccの電圧を、図3に示すように、V cc2 とすると、
【数2】
V cc2 =V F (LED1)+V F (Q2)+V CE(Q4)
+(I 2×R 1 )+V CE( satQ7) (2)
となる。
【0037】
上述したように、第1および第2のトランジスタQ1,Q2は、カレントミラー回路15を構成しており、さらに、カレントミラー回路15は半導体集積回路としてモノリシック形成されているので、同一セルにて形成されている第1および第2のトランジスタQ1,Q2にそれぞれ流れる電流I 1 ,I 2 は等しくなる。
【0038】
【数3】
I 1 =I 2 (3)
また、第5のトランジスタQ5に流れる電流I 3 は、第1および第2のトランジスタQ1、Q2に流れる電流I 1 、I 2 のk倍(=I k)である。
【0039】
従って、LED1に流れる順方向電流I F は、
【数4】
I F =I 1 +I 2 +I k (4)
となる。
【0040】
すなわち、第4のトランジスタQ4のエミッタにマルチエミッタを採用しているので、第1抵抗R1を調整することで、I 1 =I 2 となり、さらに、第1および第2のトランジスタQ1,Q2が同一セルにて形成されているので、
【数5】
I 1 =I 2 =0.5×(I F −I k ) (5)
となる。
【0041】
また、第4のトランジスタQ4の1個あたりのエミッタ面積S(Q4)と、第3のトランジスタQ3のエミッタ面積S(Q3)は、それぞれ同一セルにて形成されているので、第4のトランジスタQ4のセル数をnとすると、
【数6】
S(Q4)=n・S(Q3) (6)
となる。
【0042】
ここで、第3のトランジスタQ3のベース・エミッタ間の電圧降下V BE(Q3)=V BE(Q4)+I 2×R1の関係が成り立つことから、
【数7】
となる。
【0043】
(7)式を解くと、電流I 1 ,I 2 ,I 3 およびLED1の順方向電流I F をそれぞれ求めることができる。
【0044】
なお、バンドギャップ回路17により発生する順方向電流I Fは、図4に示すように、ジャンクション温度T jの上昇にともない増加する。
【0045】
このように、時刻t1において、スイッチング素子Q7のベース電圧がローレベルからハイレベルに切り替わると、スイッチング素子Q7はオフ状態からオン状態に切り替わり、スイッチング素子Q7のコレクタ−エミッタ間が導通して図1に示すD点の電圧がほぼGNDレベルになる。この結果、LED1に上述した定電流の順方向電流I F が生じるので、LED1が点灯する。
【0046】
次に、時刻t2において、スイッチング素子Q7のベース電圧がハイレベルからローレベルに切り替わると、スイッチング素子Q7はオン状態からオフ状態に切り替わり、スイッチング素子Q7のコレクタ−エミッタ間が非導通となり図1に示すD点の電圧が直流電源V ccレベルになる。この結果、LED1の順方向電流I F =0になり、LED1が消灯する。
【0047】
さらに、本実施形態においては、カレントミラー回路15の第1のトランジスタQ1および第2のトランジスタQ2に流れる電流I 1 およびI 2 に応じた電流I 3 を発生する第5のトランジスタQ5を設けているため、上記(5)式に示すように、第5のトランジスタQ5非設置の場合と比べて、第1のトランジスタQ1および第2のトランジスタQ2に流れる電流I 1 =I 2 を0.5I k 分だけ減流することができる。
【0048】
この結果、第5のトランジスタQ5非設置の場合と比べて、PNP型トランジスタQ1およびQ2を、コレクタ定格の小さいものに置き換えることができる。すなわち、本実施形態では、PNP型トランジスタQ1およびQ2を用いてカレントミラー回路15をモノリシック形成した場合でも、チップ面積を大きくすることなく、全体の電流定格を維持することができる。
【0049】
(変形例1)
図5は、本発明の第1の実施の形態に係るLED駆動回路11の変形例1の構成を示す図である。
【0050】
本変形例の特徴は、カレントミラー回路16として、図1に示すカレントミラー回路15の第1および第2のトランジスタQ1,Q2を構成するPNP型トランジスタQ1,Q2のエミッタに抵抗R11 ,R12を直列に接続し、バンドギャップ回路18pとして、バンドギャップ回路17の第3および第4のトランジスタQ3,Q4を構成するNPN型トランジスタQ3,Q4のエミッタに抵抗R13,R14を直列に接続し、第5のトランジスタQ5のエミッタに抵抗R15を直列に接続することにある。
【0051】
なお、図5に示すトランジスタのエミッタに抵抗を接続するという構成は、後述する図6,7,10に示すトランジスタについても適用できる。
【0052】
このように、トランジスタQ1〜Q5のエミッタに抵抗を直列に接続することで、直流電源V ccの電圧変動に起因してトランジスタに生じるアーリー効果を抑制することができるとともに、電流I 1 ,I 2 及びI 3 の比で表す電流バランスを調整することもでき、この結果、直流電源V ccの電圧変動に影響されにくい定電流回路を構成することができる。
【0053】
(変形例2)
図6は、本発明の第1の実施の形態に係るLED駆動回路11の変形例2の構成を示す図である。
【0054】
本変形例の特徴は、カレントミラー回路19として、図1に示すカレントミラー回路15の第1および第2のトランジスタQ1,Q2を構成するPNP型トランジスタに代わって、Pch−MOSFETを用いたことにあり、応答速度を向上することができる。
【0055】
本実施の形態における効果は、外部からのパルス信号に応じてスイッチング素子Q7により定電流回路12,13,14の動作をオン制御された場合、起動抵抗R2によりカレントミラー回路15,16,19を起動して電流を生成し、カレントミラー回路15,16,19から生成された電流をバンドギャップ回路17,18pが受けて正の温度係数を有する定電流を生成し、スイッチング素子Q7と定電流回路12,13,14に直列に接続したLED1に供給するので、上述した従来のLED駆動回路102と比較して、LED1の明度が安定し、かつ、電源効率の向上に寄与することができる。
【0056】
なお、本実施の形態においては、スイッチング素子Q7を設けておき、外部からのパルス信号に応じてスイッチング素子Q7により定電流回路12,13,14の動作をオン制御するように構成したが、本発明はこのような場合に限定するものではなく、スイッチング素子Q7を構成上から削除してもよい。すなわち、直列に接続されているLED1と定電流回路12,13,14に直流電源が加わった場合、起動抵抗R2によりカレントミラー回路15,16,19を起動して電流を生成し、カレントミラー回路15,16,19から生成された電流をバンドギャップ回路17,18pが受けて正の温度係数を有する定電流を生成し、定電流回路12,13,14に直列に接続したLED1に供給するので、上述した従来のLED駆動回路102と比較して、LED1の明度が安定し、かつ、電源効率の向上に寄与することができる。
【0057】
(第2の実施の形態)
図7は、本発明の第2の実施の形態に係るLED駆動回路21の構成を示す図である。
【0058】
図7に示すように、LED駆動回路21は、1つのチップ上にモノリシック形成されたモノリシック型駆動回路であり、LED1に負の温度係数を有する定電流を供給する定電流回路23と、直列に接続されるLED1および定電流回路23に、直列に接続して外部からのパルス信号に応じて定電流回路23の動作をオンオフ制御するスイッチング素子Q7とから構成されている。
【0059】
詳しくは、定電流回路23は、電流源としてのカレントミラー回路15と、カレントミラー回路15を起動するための起動抵抗R2と、カレントミラー回路15から生成された電流を受けて基準電圧を生成するとともに負の温度係数を有する定電流を生成する基準電圧回路27とから構成されている。
【0060】
なお、カレントミラー回路15は、第1の実施の形態において説明したので、その説明を省略する。
【0061】
上述した定電流回路23において、カレントミラー回路15は、PNP型の第1のトランジスタQ1および第2のトランジスタQ2を有し、エミッタが共通接続され、ベースが共通接続され、さらに第2のトランジスタQ2のベース−コレクタが接続されている。
【0062】
基準電圧回路27は、NPN型の第3、第4および第5のトランジスタQ3、Q4およびQ5をそれぞれ有し、第3のトランジスタQ3および第4のトランジスタQ4のベースが共通接続され、第1のトランジスタQ1のコレクタと第3のトランジスタQ3のコレクタおよびベースが接続され、第2のトランジスタQ2のコレクタと第4のトランジスタQ4のコレクタが接続され、第3のトランジスタQ3のエミッタが直列に接続された複数のダイオードD1〜Dmを介して第5のトランジスタQ5のコレクタおよびベースに接続され、第4のトランジスタQ4のエミッタが第1の抵抗R1の他端に接続され、第5のトランジスタQ5のベース−コレクタが接続され、第5のトランジスタQ5のエミッタが第1の抵抗R1の一端に接続されて構成されている。
【0063】
さらに、起動抵抗R2は、第2のトランジスタQ2のベースと第1の抵抗R1の一端との間に接続されている。
【0064】
そして、定電流回路23は、カレントミラー回路15の共通エミッタに接続されたコレクタ、第5のトランジスタQ5のベースに接続されたベースおよび第1の抵抗R1の一端に接続されたエミッタをそれぞれ有し、第1および第2のトランジスタQ1およびQ2に流れる電流に応じた電流を発生するNPN型の第6のトランジスタQ6を備えている。
【0065】
この第6のトランジスタQ6は、第5のトランジスタQ5のセル数のk倍のセル数を有するか、あるいは第5のトランジスタQ5のエミッタサイズのk倍のエミッタサイズを有している。
【0066】
次に、図8〜図9を参照して、本発明の本実施の形態に係わるLED駆動回路21の動作について説明する。なお、時刻tは図2に示すそれぞれのタイミングである。
【0067】
いま、時刻t0において、LED駆動回路21に直流電源V ccが印加されており、スイッチング素子Q7のベース電圧がローレベル状態にあることとして説明を始める。
【0068】
このとき、スイッチング素子Q7はオフ状態になっているので、LED1および定電流回路23には電流が流れていない。すなわち、順方向電流I F =0となる。
【0069】
次に、時刻t1において、スイッチング素子Q7のベース電圧がローレベルからハイレベルに切り替わると、スイッチング素子Q7はオフ状態からオン状態に切り替わり、スイッチング素子Q7のコレクタ−エミッタ間が導通して図7に示すD点の電圧がほぼGNDレベルになる。
【0070】
図7に示すD点の電圧がほぼGNDレベルになると、まず、直流電源V ccからLED1のアノード、カソード、第2のトランジスタQ2のエミッタからベース、起動抵抗R2、スイッチング素子Q7のコレクタからエミッタを経由して起動電流が流れ、容易に起動できるようになる。この起動電流に応じて図7に示すC点のベース電圧が降下し、第1および第2のトランジスタQ1,Q2がオンする。
【0071】
なお、定電流回路23に設けられているトランジスタQ1〜Q6のうち第1および第2のトランジスタQ1,Q2のみがオンするような最小の直流電源V ccの電圧を、図8に示すように、V cc1 とすると、上述した(1)式と同様になる。
【0072】
さらに、第1および第2のトランジスタQ1,Q2がオンすると、第4のトランジスタQ4のベースからエミッタに向かって電流が流れ、第4のトランジスタQ4がオンする。
【0073】
この結果、直流電源V ccからLED1のアノード、カソード、第2のトランジスタQ2のエミッタからコレクタ、第4のトランジスタQ4のコレクタからエミッタ、スイッチング素子Q7のコレクタからエミッタを経由して電流I 2 が流れる。
【0074】
同時に、直流電源V ccからLED1のアノード、カソード、第1のトランジスタQ1のエミッタからコレクタ、第3のトランジスタQ3のコレクタからエミッタ、ダイオードD1〜Dm、第5のトランジスタQ5のコレクタからエミッタ、スイッチング素子Q7のコレクタからエミッタを経由して電流I 1 が流れる。
【0075】
さらに、第5のトランジスタQ5のオンにより第6のトランジスタQ6がオンし、直流電源V ccからLED1のアノード、カソードを介して、第6のトランジスタQ6のコレクタからエミッタに向かって電流I 3が流れる。
【0076】
なお、定電流回路23に設けられているトランジスタQ1〜Q6の全てがオンしてLED1のI F が一定になるような最小の直流電源V ccの電圧を、図8に示すように、V cc2 とすると、
【数8】
V cc2 =V F (LED1)+V CE(Q1)+V F (Q3)
+m×V F (D1〜Dm)+V F (Q5)+V CE( satQ7) (8)
となる。
【0077】
上述したように、第1および第2のトランジスタQ1,Q2は、カレントミラー回路15を構成しており、さらに、カレントミラー回路15は半導体集積回路としてモノリシック形成されているので、同一セルにて形成されている第1および第2のトランジスタQ1,Q2にそれぞれ流れる電流I 1 ,I 2 は等しくなる。
【0078】
【数9】
I 1 =I 2 (9)
また、第6のトランジスタQ6に流れる電流I 3 は、第1および第2のトランジスタQ1、Q2に流れる電流I 1 、I 2 のk倍(=I k)である。
【0079】
従って、LED1に流れる順方向電流I F は、
【数10】
I F =I 1 +I 2 +I k (10)
となる。
【0080】
また、第4のトランジスタQ4のエミッタに接続されている第1抵抗R1による電圧降下は、第3のトランジスタQ3のエミッタに接続されているダイオードD1〜Dmによる電圧降下および第5のトランジスタQ5における電圧降下の和と同一になるので、
【数11】
I2={m×V F (D1〜Dm)+V F (Q5)}/R1 (11)
となる。
【0081】
なお、ダイオードDmの個数が多くなるに従って第1抵抗R1は、設定し易くなる。但し、ダイオードDmの個数分、直流電源V ccも高くなる。
【0082】
さらに、第1および第2のトランジスタQ1,Q2が同一セルにて形成されているので、I 1=I 2となり、
【数12】
I 1 =I 2 =0.5×(I F −I k ) (12)
となる。
【0083】
また、(11)式を解くと、電流I 1 ,I 2 ,I 3 およびLED1の順方向電流I F をそれぞれ求めることができる。
【0084】
なお、基準電圧回路27内のダイオードD1〜Dmは、図9に示すように、ジャンクション温度T jに対して順方向電流I F が減少する負の温度係数を有している。
【0085】
このように、時刻t1において、スイッチング素子Q7のベース電圧がローレベルからハイレベルに切り替わると、スイッチング素子Q7はオフ状態からオン状態に切り替わり、スイッチング素子Q7のコレクタ−エミッタ間が導通して図7に示すD点の電圧がほぼGNDレベルになる。この結果、LED1に上述した定電流の順方向電流I F が生じるので、LED1が点灯する。
【0086】
次に、時刻t2において、スイッチング素子Q7のベース電圧がハイレベルからローレベルに切り替わると、スイッチング素子Q7はオン状態からオフ状態に切り替わり、スイッチング素子Q7のコレクタ−エミッタ間が非導通となり図7に示すD点の電圧が直流電源V ccレベルになる。この結果、LED1の順方向電流I F =0になり、LED1が消灯する。
【0087】
なお、第1および第2のトランジスタQ1,Q2は、同一セルにて形成されているので、上述した(3)式のようにI 1 =I 2 としてあつかったが、
【数13】
Q1のエミッタ面積<Q2のエミッタ面積 (13)
としてもよく、この場合、トランジスタQ1,Q2の面積比からI 1 <I 2 として扱ってもよい。
【0088】
また、定電流回路23を半導体集積回路としてモノリシック形成しているので、第1抵抗R1の抵抗値は正の温度係数を有することとなる。
【0089】
本実施の形態における効果は、外部からのパルス信号に応じてスイッチング素子Q7により定電流回路23の動作をオン制御された場合、起動抵抗R2によりカレントミラー回路15を起動して電流を生成し、カレントミラー回路15から生成された電流を基準電圧回路27により受けて基準電圧を生成するとともに負の温度係数を有する定電流を生成するので、従来のLED駆動回路102と比較して、LEDの明度が安定し、かつ、電源効率の向上に寄与することができる。
【0090】
そして、本実施形態においては、カレントミラー回路15の第1のトランジスタQ1および第2のトランジスタQ2に流れる電流I 1 およびI 2 に応じた電流I 3 を発生する第6のトランジスタQ6を設けているため、上記(12)式に示すように、第6のトランジスタQ6非設置の場合と比べて、第1のトランジスタQ1および第2のトランジスタQ2に流れる電流I 1 =I 2 を0.5I k分だけ減流することができる。
【0091】
この結果、第6のトランジスタQ6非設置の場合と比べて、PNP型トランジスタQ1およびQ2を、コレクタ定格の小さいものに置き換えることができる。すなわち、本実施形態では、PNP型トランジスタQ1およびQ2を用いてカレントミラー回路15をモノリシック形成した場合でも、チップ面積を大きくすることなく、全体の電流定格を維持することができる。
【0092】
なお、本実施の形態においては、スイッチング素子Q7を設けておき、外部からのパルス信号に応じてスイッチング素子Q7により定電流回路23の動作をオン制御するように構成したが、本発明はこのような場合に限定するものではなく、スイッチング素子Q7を構成上から削除してもよい。すなわち、直列に接続されているLED1と定電流回路23に直流電源が加わった場合、起動抵抗R2によりカレントミラー回路15を起動して電流を生成し、カレントミラー回路15から生成された電流を基準電圧回路27により受けて基準電圧を生成するとともに負の温度係数を有する定電流を生成するので、従来のLED駆動回路102と比較して、LEDの明度が安定し、かつ、電源効率の向上に寄与することができる。
【0093】
(第3の実施の形態)
図10は、本発明の第3の実施の形態に係るLED駆動回路31の構成を示す図である。
【0094】
図10に示すように、LED駆動回路31は、LED1に所定の符号および大きさの温度係数を有する定電流を供給する定電流回路33と、直列に接続されるLED1および定電流回路33に、直列に接続して外部からのパルス信号に応じて定電流回路33の動作をオンオフ制御するスイッチング素子Q9とから構成されている。
【0095】
詳しくは、定電流回路33は、電流源としてのカレントミラー回路15と、カレントミラー回路15を起動するための起動抵抗R2と、カレントミラー回路15から生成された電流を受けて基準電圧を生成するとともに負の温度係数を有する定電流を生成する基準電圧回路35と、基準電圧回路35から生成された定電流を受けて所定の符号および大きさの温度係数を有する定電流を生成するバンドギャップ回路37とから構成されている。
【0096】
基準電圧回路35は、NPN型の第3、第4および第5のトランジスタQ3、Q4およびQ5をそれぞれ有し、第3のトランジスタQ3および第4のトランジスタQ4のベースが共通接続され、第1のトランジスタQ1のコレクタと第3のトランジスタQ3のコレクタおよびベースが接続され、第2のトランジスタQ2のコレクタと第4のトランジスタQ4のコレクタが接続され、第3のトランジスタQ3のエミッタが直列に接続された複数のダイオードD1〜Dmを介して第5のトランジスタQ5のコレクタおよびベースに接続され、第4のトランジスタQ4のエミッタが第1の抵抗R1の他端に接続され、第5のトランジスタQ5のベース−コレクタが接続され、第5のトランジスタQ5のエミッタが第3の抵抗R3の一端に接続されて構成されている。
【0097】
さらに、バンドギャップ回路37は、NPN型の第6および第7のトランジスタQ6およびQ7を有し、その第6および第7のトランジスタQ6およびQ7のベースが共通接続され、第1の抵抗R1の一端と第6のトランジスタQ6のコレクタおよびベースが接続され、第2のトランジスタQ2のエミッタと第7のトランジスタQ7のコレクタが接続され、第6のトランジスタQ6のエミッタが第3の抵抗R3の他端に接続され、第7のトランジスタQ7のエミッタが第3の抵抗R3の一端に接続されて構成されている。
【0098】
さらに、起動抵抗R2は、第2のトランジスタQ2のベースと第3の抵抗R3の一端との間に接続されている。
【0099】
そして、定電流回路33は、カレントミラー回路15の共通エミッタに接続されたコレクタ、第5のトランジスタQ5のベースに接続されたベースおよび第3の抵抗R3の一端に接続されたエミッタをそれぞれ有し、第1および第2のトランジスタQ1およびQ2に流れる電流に応じた電流を発生するNPN型の第8のトランジスタQ8を備えている。
【0100】
この第8のトランジスタQ8は、第5のトランジスタQ5のセル数のk倍のセル数を有するか、あるいは第5のトランジスタQ5のエミッタサイズのk倍のエミッタサイズを有している。
【0101】
また、第1の抵抗R1および第3の抵抗R3は、第4のトランジスタQ4および第6のトランジスタQ6に流れる電流を制限するとともに第7のトランジスタQ7に流れる電流の温度係数を調整する。
【0102】
次に、図11〜図12を参照して、本発明の本実施の形態に係わるLED駆動回路31の動作について説明する。なお、時刻tは図2に示すそれぞれのタイミングである。
【0103】
いま、時刻t0において、LED駆動回路31に直流電源V ccが印加されており、スイッチング素子Q9のベース電圧がローレベル状態にあることとして説明を始める。
【0104】
このとき、スイッチング素子Q9はオフ状態になっているので、LED1および定電流回路33には電流が流れていない。すなわち、順方向電流I F =0となっている。
【0105】
次に、時刻t1において、スイッチング素子Q9のベース電圧がローレベルからハイレベルに切り替わると、スイッチング素子Q9はオフ状態からオン状態に切り替わり、スイッチング素子Q9のコレクタ−エミッタ間が導通して図10に示すD点の電圧がほぼGNDレベルになる。
【0106】
図10に示すD点の電圧がほぼGNDレベルになると、まず、直流電源V ccからLED1のアノード、カソード、第2のトランジスタQ2のエミッタからベース、起動抵抗R2、スイッチング素子Q9のコレクタからエミッタを経由して起動電流が流れ、容易に起動できるようになる。なお、起動抵抗R2がMΩオーダーの抵抗値を有するため、起動電流はμAオーダーの値となる。
【0107】
この起動電流に応じて図10に示すC点のベース電圧が降下し、第1および第2のトランジスタQ1,Q2がオンする。
【0108】
さらに、第1および第2のトランジスタQ1,Q2がオンすると、第3および第4のトランジスタQ3,Q4のベースからエミッタに向かって電流が流れ、第3および第4のトランジスタQ3,Q4がオンする。
【0109】
この結果、直流電源V ccからLED1のアノード、カソード、第2のトランジスタQ2のエミッタからコレクタ、第4のトランジスタQ4のコレクタからエミッタ、第1抵抗R1、第6のトランジスタQ6のコレクタからエミッタ、第3抵抗R3、スイッチング素子Q9のコレクタからエミッタを経由して電流I 2 が流れる。
【0110】
このとき、第6のトランジスタQ6がオンするので、同時に、第7のトランジスタQ7がオンし、直流電源V ccからLED1のアノード、カソード、第7のトランジスタQ7のコレクタからエミッタ、スイッチング素子Q9のコレクタからエミッタを経由して電流I 3 が流れる。
【0111】
さらに、第3のトランジスタQ3がオンするので、直流電源V ccからLED1のアノード、カソード、第1のトランジスタQ1のエミッタからコレクタ、第3のトランジスタQ3のコレクタからエミッタ、ダイオードD1〜Dm、第5のトランジスタQ5のコレクタからエミッタ、スイッチング素子Q9のコレクタからエミッタを経由して電流I 1 が流れる。
【0112】
さらに、第5のトランジスタQ5のオンにより第8のトランジスタQ8がオンするため、直流電源V ccからLED1のアノード、カソードを介して第8のトランジスタQ8のコレクタからエミッタに向かって電流I 4が流れる。
【0113】
ここで、LED1に流れる順方向電流I F は、基準電圧回路35とバンドギャップ回路37とを流れる電流の総和となるため、
【数14】
I F =I 1 +I 2 +I 3 +I 4 (14)
となる。
【0114】
上述したように、第1および第2のトランジスタQ1,Q2は、カレントミラー回路15を構成しており、さらに、カレントミラー回路15は半導体集積回路としてモノリシック形成されているので、同一セルにて形成されている第1および第2のトランジスタQ1,Q2にそれぞれ流れる電流I 1 ,I 2 は等しくなる。
【0115】
【数15】
I 1 =I 2 (15)
従って、LED1に流れる順方向電流I F は、
【数16】
I F =2×I 1 +I 3 +I 4
=2× [{m×V F (D1〜Dm)+V F (Q5)−V F (Q6 )}/(R1+R3) ]+I 3+I 4
=2×(m×V F /(R1+R3 ))+I 3 +I 4 (16)
となる。
【0116】
図10に示すA−C−D間の電圧降下と、図10に示すA−D間の電圧降下が同一になるので、
【数17】
となる。
【0117】
また、第8のトランジスタQ8に流れる電流I 4 は、第1および第2のトランジスタQ1、Q2に流れる電流I 1 、I 2 のk倍(=I k)であり、LED1に流れる順方向電流I F は、 IF =I 1 +I 2 +I 3+I kとなる。
【0118】
上述した(16),(17)式を解くと、抵抗値定数、及び電流I 1 、I 2 、I 3 、I 4 を設定することができる。
【0119】
また、半導体集積回路としてモノリシック形成すると、第3抵抗R3は、図11に示すように、正の温度係数となり、第7トランジスタQ7を流れる電流I3の温度係数は、電流I1,I2よりも正ぎみとなる。
【0120】
さらに、基準電圧回路35内のダイオードD1〜Dmは、図12に示すように、ジャンクション温度T jに対して順方向電圧V F が減少する負の温度係数を有している。
【0121】
このため、電流I1,I2と、電流I3との電流バランスを調整することにより、LED1に流れる順方向電流I F の温度係数を自由に調整できる。
【0122】
すなわち、所定の符号および大きさの温度係数を有する順方向電流I Fを供給できる。
【0123】
また、第7トランジスタQ7をマルチエミッタ化して比較的大きな電流を流せるようにしているので、第1および第2のトランジスタQ1,Q2のセル面積を縮小化することができ、PNP型トランジスタを用いることによる面積効率の低下を回避することができる。
【0124】
従って、半導体集積回路としてモノリシック形成することで、チップ面積の縮小化に寄与することができる。
【0125】
また、図10に示すように、本実施の形態における定電流回路33では、基準電圧回路35とバンドギャップ回路37とを複合して用いているので、定電流の温度特性をフラットに近づけることも可能である。
【0126】
同時に、基準電流をトランジスタQ1〜Q8、ダイオードD1〜Dm、第1抵抗R1,第3抵抗R3により決定し、バンドギャップ回路37によりカレントミラー回路を構成しているので、定電流回路33に流れる大半の電流が第7トランジスタQ7に流れるように回路定数の設定を行えば、素子の面積縮小化を図ることができ、モノリシックIC化を容易に行うことができ、PNP型トランジスタを用いることによる面積効率の低下を回避することができる。
【0127】
本実施の形態における効果は、外部からのパルス信号に応じてスイッチング素子Q9により定電流回路33の動作をオン制御された場合、起動抵抗R2によりカレントミラー回路15を起動して電流を生成し、カレントミラー回路15から生成された電流を基準電圧回路35により受けて基準電圧を生成するとともに負の温度係数を有する定電流を生成し、さらに、基準電圧回路35から生成された定電流を受けたバンドギャップ回路37により所定の符号および大きさの温度係数を有する定電流を生成するので、従来のLED駆動回路102と比較して、LEDの明度がさらに安定し、かつ、電源効率の向上に寄与することができる。
【0128】
そして、本実施形態においては、カレントミラー回路15の第1のトランジスタQ1および第2のトランジスタQ2に流れる電流I 1 およびI 2 に応じた電流I 4 を発生する第8のトランジスタQ8を設けているため、第8のトランジスタQ8非設置の場合と比べて、第1のトランジスタQ1および第2のトランジスタQ2に流れる電流I 1 =I 2 を0.5I k 分だけ減流することができる。
【0129】
この結果、第8のトランジスタQ8非設置の場合と比べて、PNP型トランジスタQ1およびQ2を、コレクタ定格の小さいものに置き換えることができる。すなわち、本実施形態では、PNP型トランジスタQ1およびQ2を用いてカレントミラー回路15をモノリシック形成した場合でも、チップ面積を大きくすることなく、全体の電流定格を維持することができる。
【0130】
なお、本実施の形態においては、スイッチング素子Q9を設けておき、外部からのパルス信号に応じてスイッチング素子Q9により定電流回路33の動作をオン制御するように構成したが、本発明はこのような場合に限定するものではなく、スイッチング素子Q9を構成上から削除してもよい。すなわち、直列に接続されているLED1と定電流回路33に直流電源が加わった場合、起動抵抗R2によりカレントミラー回路15を起動して電流を生成し、カレントミラー回路15から生成された電流を基準電圧回路35により受けて基準電圧を生成するとともに負の温度係数を有する定電流を生成し、さらに、基準電圧回路35から生成された定電流を受けたバンドギャップ回路37により所定の符号および大きさの温度係数を有する定電流を生成するので、従来のLED駆動回路102と比較して、LEDの明度がさらに安定し、かつ、電源効率の向上に寄与することができる。
【0131】
(応用例1)
図13は、上述した本発明の第1乃至第3実施の形態に係るLED駆動回路11,21,31を応用したLED駆動装置41の構成を示す図である。
【0132】
図13に示すように、LED駆動装置41は、外部から入力される制御信号CNTY1〜4に応じて直流電源V ccからそれぞれのLED11〜44に供給する接続線をそれぞれオンオフする例えばリレーの接点や半導体スイッチからなるスイッチSW1〜4と、スイッチSW1〜4とそれぞれ接続するLED11〜44と、LED11〜44にそれぞれ接続して定電流を供給する定電流回路ICC11〜44と、外部から入力されるパルス信号PX1〜4に応じて定電流回路ICC11〜44の動作をそれぞれオンオフ制御するスイッチング素子Q71〜74とをそれぞれ直列に接続している。
【0133】
このLED駆動装置41は、外部から入力される制御信号CNTY1〜4に応じてスイッチSW1〜4がオンオフ制御され点灯すべきLEDが指定され、さらに、外部から入力されるパルス信号PX1〜4に応じてLEDの点灯タイミングが指定されるので、パルス信号PX1〜4の発生タイミングをちらつきが気にならない周波数以上に設定することで、ディスプレイ装置として利用できる。また、各LEDにそれぞれ定電流回路が接続されているので、各LED毎に電流値を設定できる。
【0134】
このLED駆動装置41に用いる定電流回路ICC11〜44は、第1〜第3の実施の形態に示すLED駆動回路11〜31の何れでも採用することが可能である。トランジスタの耐圧値が例えば、約7〜8Vあると、ダイナミック点灯時に逆バイアス電圧が発生しても、LEDは破壊することがなく、直流電源V ccの電圧を増加することができる。また、定電流回路は高インピーダンス特性を有しているので、直流電源V ccの電圧が増加しても電流値I F は一定となる。
【0135】
図13に示すようなダイナミック駆動のLED駆動装置41に対して、同一光度のLEDを数多く実装した場合を想定した場合、
(1)第1〜第3の実施の形態に示す何れの定電流回路を用いても、LEDには直流電源V ccの電圧や順方向電圧V F に依らず安定した定電流の順方向電流I F を供給できるため、LED毎に光度バラつきを起こす可能性が極めて低い。また、LEDをオンオフ制御するためのスイッチング素子Q71〜Q74がオフ状態の場合、定電流回路もオフ状態になっているため、点灯時に生じる電流以外の無駄な電流が流れることがなく、高効率の「定電流方式LEDドライバー」を実現することができる。
【0136】
(2)面積効率が高いモノリシックICを例えば、ICC11〜44とQ71〜74とで実現することが可能であり、LED不具合検出機能やサージ保護機能を付加することが可能である。
【0137】
(3)ダイナミック駆動による点灯でも、定電流回路の耐圧値が高いため、当該定電流回路が直接駆動していない他のLEDへの電流の回り込みがなく、LEDの点灯不良が起き難い。言い換えると、直流電源V ccの電圧増加が可能である。従来の定電流回路ではLEDの耐圧値で直流電源V ccの電圧が決定されていたため、例えば5V程度の低い電源電圧が想定されていた。
【0138】
(応用例2)
図14は、上述した本発明の第1乃至第3実施の形態に係るLED駆動回路11,21,31を応用したLED駆動装置51の構成を示す図である。
【0139】
図14に示すように、LED駆動装置51は、外部から入力される制御信号CNTY1〜4に応じて直流電源V ccからそれぞれの定電流回路ICC51〜54に供給する接続線をそれぞれオンオフする例えばリレーの接点や半導体スイッチからなるスイッチSW1〜4と、スイッチSW1〜4とそれぞれ接続する定電流回路ICC51〜54と、定電流回路ICC51〜54から供給される電流により発光するLED11〜44と、外部から入力されるパルス信号PX1〜4に応じてLED11〜44の動作をそれぞれオンオフ制御するスイッチング素子Q71〜74とをそれぞれ直列に接続している。なお、定電流回路ICC51〜54は、それぞれスイッチング素子Q71〜74に接続されていてもよい。
【0140】
このLED駆動装置51は、外部から入力される制御信号CNTY1〜4に応じてスイッチSW1〜4がオンオフ制御され点灯すべきLEDが指定され、さらに、外部から入力されるパルス信号PX1〜4に応じてLEDの点灯タイミングが指定されるので、パルス信号PX1〜4の発生タイミングをちらつきが気にならない周波数以上に設定することで、ディスプレイ装置として利用できる。また、一つの定電流回路で複数のLEDを順次点灯できる。なお、応用例2に示すLED駆動装置51の特徴とする点については、上述した応用例1と同様であるので、その説明を省略する。
【0141】
(第4の実施の形態)
図15は、本発明の第4の実施の形態に係るLED駆動回路201の構成を示す図である。
【0142】
図15に示すように、LED駆動回路201は、外部からのパルス信号に応じて交互に繰り返す起動トリガと停止信号を生成して定電流回路213の動作をオンオフ制御するON−OFF制御回路211と、ON−OFF制御回路211から起動トリガおよび停止信号を入力し、起動トリガに応じて発光ダイオードLED1に定電流を供給する一方、停止信号に応じてLED1に供給していた定電流を停止する定電流回路213とから構成されている。
【0143】
詳しくは、ON−OFF制御回路211は、NPN型の3個のトランジスタ、すなわち、第6トランジスタQ6、第7トランジスタQ7および第8トランジスタQ8を有している。第8トランジスタQ8は、外部からのパルス信号がベースに入力され、制御回路系の制御系電源V ccが抵抗R3を介してコレクタに接続され、エミッタが抵抗R4を介してGNDに接続されている。さらに、第8トランジスタQ8のコレクタと抵抗R3との接続点は、コンデンサC1を介してダイオードD0のアノードに接続され、さらに、ダイオードD0のカソードが第6トランジスタQ6のベースに接続されている。一方、第8トランジスタQ8のエミッタと抵抗R4との接続点は、第7トランジスタQ7のベースに接続されている。また、起動抵抗R2の一端は、定電流回路213に設けられた第1および第2のトランジスタQ1,Q2のエミッタとLED1のカソードが共通接続されたA点に接続されており、一方、起動抵抗R2の他端は、第6トランジスタQ6のコレクタに接続されている。さらに、第6トランジスタQ6のエミッタと第7トランジスタQ7のコレクタとが共通接続されたB点には、第1のトランジスタQ1のコレクタと第3のトランジスタQ3のコレクタおよびベースが共通接続されている。
【0144】
定電流回路213は、発光ダイオードLED1に定電流を供給するカレントミラー回路215と、カレントミラー回路215から生成された電流を受けて正の温度係数を有する定電流を生成するバンドギャップ回路217とから構成されている。また、第1の実施の形態のように定電流の温度特性を有している。特に、バンドギャップ回路217は、ON−OFF制御回路211から起動トリガおよび停止信号を入力し、起動トリガに応じてカレントミラー回路215に定電流の供給を開始させる一方、停止信号に応じてカレントミラー回路215に定電流の供給を停止させるという機能を受け持っている。
【0145】
定電流回路213において、カレントミラー回路215は、PNP型の第1のトランジスタQ1および第2のトランジスタQ2を有し、エミッタが共通接続され、ベースが共通接続され、さらに第2のトランジスタQ2のベース−コレクタが接続されている。また、バンドギャップ回路217は、NPN型の第3のトランジスタQ3(例えばエミッタセル数を1個とする)および第4のトランジスタQ4を有し、ベースが共通接続され、第1のトランジスタQ1のコレクタと第3のトランジスタQ3のコレクタおよびベースが接続され、第2のトランジスタQ2のコレクタと第4のトランジスタQ4のコレクタが接続され、第3のトランジスタQ3のエミッタが第1の抵抗R1の一端に接続され、第4のトランジスタQ4のエミッタが第1の抵抗R1の他端に接続されている。
【0146】
そして、定電流回路213は、カレントミラー回路215の共通エミッタに接続されたコレクタ、バンドギャップ回路217の共通ベースに接続されたベースおよび第1の抵抗R1の一端に接続されたエミッタをそれぞれ有し、カレントミラー回路215の第1および第2のトランジスタQ1およびQ2に流れる電流に応じた電流を発生するNPN型の第5のトランジスタQ5を備えている。
【0147】
この第5のトランジスタQ5は、第3のトランジスタQ3のセル数のk倍のセル数を有するか、あるいは第3のトランジスタQ3のエミッタサイズのk倍のエミッタサイズを有している。第1抵抗R1は、第4のトランジスタQ4に流れる電流を制限するために設けられている。
【0148】
次に、図16〜図17を参照して、本発明の本実施の形態に係わるLED駆動回路201の動作について説明する。なお、時刻tは図16および図17に示すそれぞれのタイミングである。
【0149】
いま、時刻t10において、LED駆動回路201に制御系電源V ccおよび駆動系電源V LED が印加されており、第8トランジスタQ8のベース電圧がハイレベル状態にあることとして説明を始める。
【0150】
このとき、第8トランジスタQ8はオン状態になっているが、LED1および定電流回路213には電流が流れていない。すなわち、順方向電流I F =0となっている。また、第8トランジスタQ8のコレクタにはコレクタ電流が流れているため、コンデンサC1には電荷が蓄積されていない。
【0151】
(1)点灯動作
次に、時刻t11において、第8トランジスタQ8のベース電圧がハイレベルからローレベルに切り替わると、第8トランジスタQ8はオン状態からオフ状態に切り替わり、第8トランジスタQ8のコレクタはオープン状態に移行し、制御系電源V ccから抵抗R3を介してコンデンサC1に充電電流が流れる。
【0152】
このとき、コンデンサC1からダイオードD0を介して第6トランジスタQ6のベースにハイレベルのパルス信号が起動トリガとして入力されるので、起動トリガのハイレベル期間だけ第6トランジスタQ6がオンし、B点に起動トリガが現れる。
【0153】
この結果、駆動系電源V LED からLED1、起動抵抗R2を介して第6トランジスタQ6のコレクタからエミッタへ、さらに、第3のトランジスタQ3のベース電圧を上昇させて第3のトランジスタQ3がオンし、第3のトランジスタQ3のベースからエミッタへ電流I R2が流れる。なお、起動抵抗R2が数百Ωオーダーの抵抗値を有するため、起動電流は10mAオーダーの値となる。
【0154】
この起動電流に応じて図15に示すB点の電圧が上昇するので、第3および第4のトランジスタQ3,Q4がオンする。
【0155】
さらに、第3および第4のトランジスタQ3,Q4がオンすると、第1および第2のトランジスタQ1,Q2のエミッタからベースに向かって電流が流れ、第1および第2のトランジスタQ1,Q2がオンし、第5のトランジスタQ5のベースからエミッタに向かって電流が流れ、第5のトランジスタQ5がオンする。
【0156】
この結果、駆動系電源V LED からLED1のアノード、カソード、第1のトランジスタQ1のエミッタからコレクタ、第3のトランジスタQ3のコレクタからエミッタを経由して電流I 1 が流れる。同時に、駆動系電源V LED からLED1のアノード、カソード、第2のトランジスタQ2のエミッタからコレクタ、第4のトランジスタQ4のコレクタからエミッタを経由して電流I 2 が流れる。
【0157】
さらに、駆動系電源V LED からLED1のアノード、カソードを介して第5のトランジスタQ5のコレクタからエミッタを経由して電流I 3 が流れる。
【0158】
上述したように、第1および第2のトランジスタQ1,Q2は、カレントミラー回路215を構成しており、さらに、カレントミラー回路215は半導体集積回路としてモノリシック形成されているので、同一セルにて形成されている第1および第2のトランジスタQ1,Q2にそれぞれ流れる電流I 1 ,I 2 は等しくなる。
【0159】
【数18】
I 1 =I 2 (18)
また、第5のトランジスタQ5に流れる電流I 3 は、第1および第2のトランジスタQ1、Q2に流れる電流I 1 、I 2 のk倍(=I k)である。
【0160】
従って、LED1に流れる順方向電流I F は、
【数19】
I F =I 1 +I 2 +I k (19)
となる。
【0161】
すなわち、第4のトランジスタQ4のエミッタにマルチエミッタを採用しているので、第1抵抗R1を調整することで、I 1 =I 2 となり、さらに、第1および第2のトランジスタQ1,Q2が同一セルにて形成されているので、
【数20】
I 1 =I 2 =0.5×(I F −I k ) (20)
となる。
【0162】
また、第4のトランジスタQ4の1個あたりのエミッタ面積S(Q4)と、第3のトランジスタQ3のエミッタ面積S(Q3)は、それぞれ同一セルにて形成されているので、第4のトランジスタQ4のセル数をnとすると、
【数21】
S(Q4)=n・S(Q3) (21)
となる。
【0163】
ここで、第3のトランジスタQ3のベース・エミッタ間の電圧降下V BE(Q3)=V BE(Q4)+I 2×R1の関係が成り立つことから、上述した式(7)となる。
【0164】
上述した(7)式を解くと、電流I 1 ,I 2 ,I 3 およびLED1の順方向電流I F をそれぞれ求めることができる。
【0165】
なお、バンドギャップ回路217により発生する順方向電流I Fは、図4に示すように、ジャンクション温度T jの上昇にともない増加する。
【0166】
このように、時刻t11において、第8トランジスタQ8のベース電圧がハイレベルからローレベルに切り替わると、トランジスタQ8はオン状態からオフ状態に切り替わり、トランジスタQ8のコレクタがオープン状態になり、コンデンサC1から起動トリガが発生して起動電流IR2が第6トランジスタQ6に流れ、バンドギャップ回路217を起動する。この結果、LED1に上述した定電流の順方向電流I F が生じるので、LED1が点灯する。
【0167】
次に、図17を参照して、リセットパルス信号について説明する。
【0168】
まず、制御系電源V ccが既に立ち上がっていることとする。時刻t20において、駆動系電源V LED の供給が開始され、時刻t21〜t24の間で、駆動系電源V LED が安定したこととする。
【0169】
ここで、時刻t22〜t23において、E点に1回のリセットパルス信号を外部から与えると、リセットパルス信号の立ち下がり(t23)時以降、LED1に順方向電流I F が流れる。
【0170】
図17においては、時刻t24〜t27において駆動系電源V LED に電圧変動があるが、本実施の形態によれば定電流回路213を用いているので、電圧変動による影響が順方向電流I F 現れず、安定している。
【0171】
(2)消灯動作
次に、時刻t12において、第8トランジスタQ8のベース電圧がローレベルからハイレベルに切り替わると、第8トランジスタQ8はオフ状態からオン状態に切り替わり、第8トランジスタQ8のコレクタ−エミッタ間が導通状態となる。この結果、第7トランジスタQ7のベース電圧がローレベルからハイレベルに切り替わり、第7トランジスタQ7のコレクタ−エミッタ間が導通状態となり、GNDレベルの停止信号がB点に生成されるので、駆動系電源V LED からLED1のアノード、カソード、第1のトランジスタQ1のエミッタからコレクタ、第7トランジスタQ7のコレクタからエミッタを経由して電流I 1 が流れる。
【0172】
この停止信号に応じて、図15に示すB点の電圧がGNDレベルになるので、同時に、第3および第4のトランジスタQ3,Q4がオフ状態になり、これに応じてカレントミラー回路215の第2のトランジスタQ2に流れていた電流I2の供給が停止されて0になるので、第1のトランジスタQ1に流れていた電流I1も0になる。同時に、第5のトランジスタQ5がオフ状態になり、これに応じて第5のトランジスタQ5に流れていた電流I3も0になる。この結果、LED1の順方向電流I F =0になり、LED1が消灯する。
【0173】
なお、第7トランジスタQ7のベース電圧がローレベルからハイレベルに切り替わった直後に、第7トランジスタQ7のコレクタ−エミッタ間に流れるコレクタ電流Icのオン期間は、半導体集積回路が有する寄生容量により決定されものである。
【0174】
さらに、本実施形態においては、カレントミラー回路215の第1のトランジスタQ1および第2のトランジスタQ2に流れる電流I 1 およびI 2 に応じた電流I 3 を発生する第5のトランジスタQ5を設けているため、上記(20)式に示すように、第5のトランジスタQ5非設置の場合と比べて、第1のトランジスタQ1および第2のトランジスタQ2に流れる電流I 1 =I 2 を0.5I k 分だけ減流することができる。
【0175】
この結果、第5のトランジスタQ5非設置の場合と比べて、PNP型トランジスタQ1およびQ2を、コレクタ定格の小さいものに置き換えることができる。すなわち、本実施形態では、PNP型トランジスタQ1およびQ2を用いてカレントミラー回路215をモノリシック形成した場合でも、チップ面積を大きくすることなく、全体の電流定格を維持することができる。
【0176】
(変形例1)
図18は、本発明の第4の実施の形態に係るLED駆動回路221の変形例1の構成を示す図である。
【0177】
図15に示すカレントミラー回路215では、A点に起動抵抗R2を接続していたのに対し、本変形例では、ON−OFF制御回路231において、この起動抵抗R2の一端を制御系電源V ccに直接に接続する一方、起動抵抗R2の他端を第6トランジスタQ6のコレクタに接続することにある。
【0178】
なお、図18に示すように、第6トランジスタQ6のコレクタから起動抵抗R2を制御系電源V ccに直接に接続するという構成は、後述する図19,図20に示す構成についても適用できる。
【0179】
このように、第6トランジスタQ6のコレクタから起動抵抗R2を制御系電源V ccに直接に接続することで、制御系電源V ccには制御系となるON−OFF制御回路231を接続し、これとは独立に駆動系電源V LED には駆動系となる定電流回路233とLED1を直列に接続することができる。この結果、駆動系電源V LED の電圧変動に影響されにくいON−OFF制御回路231を構成することができる。
【0180】
(第5の実施の形態)
図19は、本発明の第5の実施の形態に係るLED駆動回路241の構成を示す図である。なお、第5の実施の形態は、図15に示す第4の実施の形態に対応するLED駆動回路201とほぼ基本的構成を有しており、同一の構成要素には同一の符号を付し、その説明を省略することとする。
【0181】
図19に示すように、LED駆動回路241の特徴は、定電流回路251を有することにある。また、第2の実施の形態のように定電流の温度特性を有している。定電流回路251は、ON−OFF制御回路211から起動トリガおよび停止信号を入力し、起動トリガに応じてカレントミラー回路215に定電流の供給を開始させる一方、停止信号に応じてカレントミラー回路215に定電流の供給を停止させるという機能を受け持っている。また、基準電圧回路257は、カレントミラー回路215から生成された電流を受けて基準電圧を生成するとともに負の温度係数を有する定電流を生成する。
【0182】
基準電圧回路257は、NPN型の第3、第4および第5のトランジスタQ3、Q4およびQ5をそれぞれ有し、第3のトランジスタQ3および第4のトランジスタQ4のベースが共通接続され、第1のトランジスタQ1のコレクタと第3のトランジスタQ3のコレクタおよびベースが接続され、第2のトランジスタQ2のコレクタと第4のトランジスタQ4のコレクタが接続され、第3のトランジスタQ3のエミッタが直列に接続された複数のダイオードD1〜Dmを介して第5のトランジスタQ5のコレクタおよびベースに接続され、第4のトランジスタQ4のエミッタが第1の抵抗R1の他端に接続され、第5のトランジスタQ5のベース−コレクタが接続され、第5のトランジスタQ5のエミッタが第1の抵抗R1の一端に接続されて構成されている。
【0183】
そして、定電流回路251は、カレントミラー回路215の共通エミッタに接続されたコレクタ、第5のトランジスタQ5のベースに接続されたベースおよび第1の抵抗R1の一端に接続されたエミッタをそれぞれ有し、第1および第2のトランジスタQ1およびQ2に流れる電流に応じた電流を発生するNPN型の第10のトランジスタQ10を備えている。
【0184】
この第10のトランジスタQ10は、第5のトランジスタQ5のセル数のk倍のセル数を有するか、あるいは第5のトランジスタQ5のエミッタサイズのk倍のエミッタサイズを有している。
【0185】
次に、図16〜図17を参照して、本発明の本実施の形態に係わるLED駆動回路241の動作について説明する。なお、時刻tは図16に示すそれぞれのタイミングである。
【0186】
(1)点灯動作
次に、時刻t11において、ON−OFF制御回路211では、第8トランジスタQ8のベース電圧がハイレベルからローレベルに切り替わると、第8トランジスタQ8はオン状態からオフ状態に切り替わり、第8トランジスタQ8のコレクタはオープン状態に移行し、制御系電源V ccから抵抗R3を介してコンデンサC1に充電電流が流れる。
【0187】
このとき、コンデンサC1からダイオードD0を介して第6トランジスタQ6のベースにハイレベルのパルス信号が起動トリガとして入力されるので、起動トリガのハイレベル期間だけ第6トランジスタQ6がオンし、B点に起動トリガが現れる。
【0188】
この結果、駆動系電源V LED からLED1、起動抵抗R2を介して第6トランジスタQ6のコレクタからエミッタへ、さらに、第3のトランジスタQ3のベース電圧を上昇させて第3のトランジスタQ3がオンし、第3のトランジスタQ3のベースからエミッタへ、さらに、ダイオードD1〜Dmを介して電流I R2が流れる。
【0189】
この起動電流に応じて図19に示すB点の電圧が上昇するので、第3および第4のトランジスタQ3,Q4がオンする。
【0190】
さらに、第3および第4のトランジスタQ3,Q4がオンすると、第1および第2のトランジスタQ1,Q2のエミッタからベースに向かって電流が流れ、第1および第2のトランジスタQ1,Q2がオンする。
【0191】
この結果、駆動系電源V LED からLED1のアノード、カソード、第1のトランジスタQ1のエミッタからコレクタ、第3のトランジスタQ3のコレクタからエミッタ、ダイオードD1〜Dm、第5のトランジスタQ5のコレクタからエミッタを経由して電流I 1 が流れる。同時に、駆動系電源V LED からLED1のアノード、カソード、第2のトランジスタQ2のエミッタからコレクタ、第4のトランジスタQ4のコレクタからエミッタを経由して電流I 2 が流れる。
【0192】
さらに、第5のトランジスタQ5のオンにより第10のトランジスタQ10がオンし、駆動系電源V LED からLED1のアノード、カソードを介して、第10のトランジスタQ10のコレクタからエミッタに向かって電流I 3(=I k)が流れる。
【0193】
このように、時刻t11において、第8トランジスタQ8のベース電圧がハイレベルからローレベルに切り替わると、第8のトランジスタQ8はオン状態からオフ状態に切り替わり、第8トランジスタQ8のコレクタがオープン状態になり、コンデンサC1から起動トリガが発生して起動電流IR2が第6トランジスタQ6に流れ、基準電圧回路257を起動する。この結果、LED1に上述した定電流の順方向電流I F が生じるので、LED1が点灯する。
【0194】
(2)消灯動作
次に、時刻t12において、第8トランジスタQ8のベース電圧がローレベルからハイレベルに切り替わると、第8トランジスタQ8はオフ状態からオン状態に切り替わり、第8トランジスタQ8のコレクタ−エミッタ間が導通状態となる。この結果、第7トランジスタQ7のベース電圧がローレベルからハイレベルに切り替わり、第7トランジスタQ7のコレクタ−エミッタ間が導通状態となり、GNDレベルの停止信号がB点に生成されるので、駆動系電源V LED からLED1のアノード、カソード、第1のトランジスタQ1のエミッタからコレクタ、第7トランジスタQ7のコレクタからエミッタを経由して電流I 1 が流れる。
【0195】
この停止信号に応じて、図19に示すB点の電圧がGNDレベルになるので、同時に、第3および第4のトランジスタQ3,Q4がオフ状態になり、これに応じてカレントミラー回路215の第2のトランジスタQ2に流れていた電流I2の供給が停止されて0になるので、第1のトランジスタQ1に流れていた電流I1も0になる。同時に、第1のトランジスタQ1に流れていた電流I1が0になと、第5のトランジスタQ5がオフ状態になり、これに応じて第10のトランジスタQ10に流れていた電流I3も0になる。この結果、LED1の順方向電流I F =0になり、LED1が消灯する。
【0196】
そして、本実施形態においても、カレントミラー回路215の第1のトランジスタQ1および第2のトランジスタQ2に流れる電流I 1 およびI 2 に応じた電流I 3 を発生する第10のトランジスタQ10を設けているため、第10のトランジスタQ10非設置の場合と比べて、第1のトランジスタQ1および第2のトランジスタQ2に流れる電流I 1 =I 2 を0.5I k 分だけ減流することができる。
【0197】
この結果、第10のトランジスタQ10非設置の場合と比べて、PNP型トランジスタQ1およびQ2を、コレクタ定格の小さいものに置き換えることができる。すなわち、本実施形態では、PNP型トランジスタQ1およびQ2を用いてカレントミラー回路215をモノリシック形成した場合でも、チップ面積を大きくすることなく、全体の電流定格を維持することができる。
【0198】
(第6の実施の形態)
図20は、本発明の第6の実施の形態に係るLED駆動回路261の構成を示す図である。なお、第6の実施の形態は、図19に示す第5の実施の形態に対応するLED駆動回路241とほぼ基本的構成を有しており、同一の構成要素には同一の符号を付し、その説明を省略することとする。
【0199】
なお、図20においては、ON−OFF制御回路211におけるNPN型の3個のトランジスタは、第8のトランジスタQ8(図15における第6のトランジスタQ6)、第9のトランジスタQ9(図15における第7のトランジスタQ7)および第10のトランジスタQ10(図15における第8のトランジスタQ8)として表されている。
【0200】
図20に示すように、LED駆動回路261の特徴は、定電流回路273に設けられた基準電圧回路275にバンドギャップ回路277を有することにある。
【0201】
本実施の形態における定電流回路273では、基準電圧回路275とバンドギャップ回路277とを複合して用いているので、第3の実施の形態のように定電流の温度特性をフラットに近づけるという機能を有している。
【0202】
すなわち、バンドギャップ回路277は、NPN型の第6および第7のトランジスタQ6およびQ7を有し、その第6のトランジスタQ6およびQ7のベースが共通接続され、第1の抵抗R1の一端と第6のトランジスタQ6のコレクタおよびベースが接続され、第2のトランジスタQ2のエミッタと第7のトランジスタQ7のコレクタが接続され、第6のトランジスタQ6のエミッタが第5の抵抗R5の他端に接続され、第7のトランジスタQ7のエミッタがGNDおよび第5の抵抗R5の一端にそれぞれ接続されて構成されている。第5の抵抗R5は、第6トランジスタQ6に流れる電流を制限するために設けられている。
【0203】
そして、定電流回路273は、カレントミラー回路215の共通エミッタに接続されたコレクタ、第5のトランジスタQ5のベースに接続されたベースおよび第5の抵抗R5の一端に接続されたエミッタをそれぞれ有し、第1および第2のトランジスタQ1およびQ2に流れる電流に応じた電流を発生するNPN型の第11のトランジスタQ11を備えている。
【0204】
この第11のトランジスタQ11は、第5のトランジスタQ5のセル数のk倍のセル数を有するか、あるいは第5のトランジスタQ5のエミッタサイズのk倍のエミッタサイズを有している。
【0205】
次に、図16〜図17を参照して、本発明の本実施の形態に係わるLED駆動回路261の動作について説明する。なお、時刻tは図16に示すそれぞれのタイミングである。
【0206】
(1)点灯動作
次に、時刻t11において、ON−OFF制御回路211では、第10トランジスタQ10のベース電圧がハイレベルからローレベルに切り替わると、第10トランジスタQ10はオン状態からオフ状態に切り替わり、第10トランジスタQ10のコレクタはオープン状態に移行し、制御系電源V ccから抵抗R3を介してコンデンサC1に充電電流が流れる。
【0207】
このとき、コンデンサC1からダイオードD0を介して第8トランジスタQ8のベースにハイレベルのパルス信号が起動トリガとして入力されるので、起動トリガのハイレベル期間だけ第8トランジスタQ8がオンし、B点に起動トリガが現れる。
【0208】
この結果、駆動系電源V LED からLED1、起動抵抗R2を介して第8トランジスタQ8のコレクタからエミッタへ、さらに、第3のトランジスタQ3のベース電圧を上昇させて第3のトランジスタQ3がオンし、第3のトランジスタQ3のベースからエミッタへ、さらに、ダイオードD1〜Dmおよび第5のトランジスタQ5を介して電流I R2が流れる。
【0209】
この起動電流に応じて図20に示すB点の電圧が上昇するので、第3および第4のトランジスタQ3,Q4がオンする。
【0210】
さらに、第3および第4のトランジスタQ3,Q4がオンすると、第1および第2のトランジスタQ1,Q2のエミッタからベースに向かって電流が流れ、第1および第2のトランジスタQ1,Q2がオンする。
【0211】
この結果、駆動系電源V LED からLED1のアノード、カソード、第2のトランジスタQ2のエミッタからコレクタ、第4のトランジスタQ4のコレクタからエミッタ、第1抵抗R1、第6トランジスタQ6のコレクタからエミッタ、抵抗R5を経由してGNDへ電流I 2 が流れる。
【0212】
このとき、第6トランジスタQ6がオンするので、同時に、第7トランジスタQ7がオンし、駆動系電源V LED からLED1のアノード、カソード、第7トランジスタQ7のコレクタからエミッタを経由してGNDへ電流I 3 が流れる。
【0213】
さらに、第3のトランジスタQ3がオンするので、駆動系電源V LED からLED1のアノード、カソード、第1のトランジスタQ1のエミッタからコレクタ、第3のトランジスタQ3のコレクタからエミッタ、ダイオードD1〜Dmおよび第5のトランジスタQ5を経由してGNDへ電流I 1 が流れる。
【0214】
そして、第5のトランジスタQ5のオンにより第11のトランジスタQ11がオンするため、駆動系電源V LED からLED1のアノード、カソードを介して第11のトランジスタQ11のコレクタからエミッタに向かって電流I 4(=I k )が流れる。
【0215】
ここで、LED1に流れる順方向電流I F は、基準電圧回路275とバンドギャップ回路277とを流れる電流の総和となるため、
【数22】
I F =I 1 +I 2 +I 3 +I k (22)
となる。
【0216】
上述したように、第1および第2のトランジスタQ1,Q2は、カレントミラー回路215を構成しており、さらに、カレントミラー回路215は半導体集積回路としてモノリシック形成されているので、同一セルにて形成されている第1および第2のトランジスタQ1,Q2にそれぞれ流れる電流I 1 ,I 2 は等しくなる。
【0217】
従って、LED1に流れる順方向電流I F は、
【数23】
I F =2×I 1 +I 3 +I k (23)
となる。
【0218】
(2)消灯動作
次に、時刻t12において、第10トランジスタQ10のベース電圧がローレベルからハイレベルに切り替わると、第10トランジスタQ10はオフ状態からオン状態に切り替わり、第10トランジスタQ10のコレクタ−エミッタ間が導通状態となる。この結果、第9トランジスタQ9のベース電圧がローレベルからハイレベルに切り替わり、第9トランジスタQ9のコレクタ−エミッタ間が導通状態となり、GNDレベルの停止信号がB点に生成されるので、駆動系電源V LED からLED1のアノード、カソード、第1のトランジスタQ1のエミッタからコレクタ、第9トランジスタQ9のコレクタからエミッタを経由して電流I 1
が流れる。
【0219】
この停止信号に応じて、図20に示すB点の電圧がGNDレベルになるので、同時に、第3および第4のトランジスタQ3,Q4がオフ状態になり、これに応じてカレントミラー回路215の第2のトランジスタQ2に流れていた電流I2の供給が停止されて0になるので、第1のトランジスタQ1に流れていた電流I1も0になる。
【0220】
同時に、第4のトランジスタQ4がオフ状態になったことに応じてバンドギャップ回路277の第6トランジスタQ6に流れていた電流I2の供給が停止されて0になるので、これに応じて第7トランジスタQ7に流れていた電流I3も0になる。この結果、LED1の順方向電流I F =0になり、LED1が消灯する。
【0221】
そして、本実施形態においても、カレントミラー回路215の第1のトランジスタQ1および第2のトランジスタQ2に流れる電流I 1 およびI 2 に応じた電流I 4 を発生する第11のトランジスタQ11を設けているため、第11のトランジスタQ11非設置の場合と比べて、第1のトランジスタQ1および第2のトランジスタQ2に流れる電流I 1 =I 2 を0.5I k 分だけ減流することができる。
【0222】
この結果、第11のトランジスタQ11非設置の場合と比べて、PNP型トランジスタQ1およびQ2を、コレクタ定格の小さいものに置き換えることができる。すなわち、本実施形態では、PNP型トランジスタQ1およびQ2を用いてカレントミラー回路215をモノリシック形成した場合でも、チップ面積を大きくすることなく、全体の電流定格を維持することができる。
【0223】
(第7の実施の形態)
図21は、本発明の第7の実施の形態に係るLED駆動回路281の構成を示す図である。
【0224】
図21に示すように、LED駆動回路281は、外部からのパルス信号に応じて交互に繰り返す点灯信号と停止信号を生成して定電流回路293の動作をオンオフ制御するON−OFF制御回路291と、ON−OFF制御回路291から点灯信号および停止信号を入力し、点灯信号に応じて発光ダイオードLED1に定電流を供給する一方、停止信号に応じてLED1に供給していた定電流を停止する定電流回路293とから構成されている。なお、定電流回路293を構成するカレントミラー回路215とバンドギャップ回路217については、上述したのでその説明を省略する。
【0225】
詳しくは、ON−OFF制御回路291は、NPN型の第7トランジスタQ7を有している。第7トランジスタQ7は、外部からのパルス信号がベースに入力され、起動抵抗R2の一端は、定電流回路293に設けられた第1および第2のトランジスタQ1,Q2のエミッタとLED1のカソードが共通接続されたA点に接続されており、一方、起動抵抗R2の他端は、第7トランジスタQ7のコレクタに接続されている。さらに、第7トランジスタQ7のコレクタが接続されたB点には、第1のトランジスタQ1のコレクタと第3のトランジスタQ3のコレクタおよびベースが共通接続されている。
【0226】
一方、定電流回路293は、カレントミラー回路215の共通エミッタに接続されたコレクタ、バンドギャップ回路217の共通ベースに接続されたベースおよび第1の抵抗R1の一端に接続されたエミッタをそれぞれ有し、カレントミラー回路215の第1および第2のトランジスタQ1およびQ2に流れる電流に応じた電流を発生するNPN型の第5のトランジスタQ5を備えている。
【0227】
この第5のトランジスタQ5は、第3のトランジスタQ3のセル数のk倍のセル数を有するか、あるいは第3のトランジスタQ3のエミッタサイズのk倍のエミッタサイズを有している。
【0228】
次に、図22を参照して、本発明の本実施の形態に係わるLED駆動回路281の動作について説明する。なお、時刻tは図22に示すそれぞれのタイミングである。
【0229】
いま、時刻t30において、LED駆動回路281に駆動系電源V LED が印加されており、第7トランジスタQ7のベース電圧がローレベル状態にあることとして説明を始める。
【0230】
このとき、第7トランジスタQ7はオフ状態になっているので、LED1および定電流回路293には電流が流れている。すなわち、順方向電流I F =I1+I2+I3となっている。
【0231】
(1)消灯動作
時刻t31において、第7トランジスタQ7のベース電圧がローレベルからハイレベルに切り替わると、第7トランジスタQ7はオフ状態からオン状態に切り替わり、第7トランジスタQ7のコレクタ−エミッタ間が導通状態となる。
【0232】
この結果、第7トランジスタQ7のコレクタにおいてGNDレベルの停止信号がB点に生成されるので、駆動系電源V LED からLED1のアノード、カソード、第1のトランジスタQ1のエミッタからコレクタ、第7トランジスタQ7のコレクタからエミッタを経由して電流I 1 が流れる。
【0233】
図21に示すB点の電圧がGNDレベルになるので、同時に、第3および第4のトランジスタQ3,Q4がオフ状態になり、これに応じてカレントミラー回路215の第2のトランジスタQ2に流れていた電流I2の供給が停止されて0になるので、第1のトランジスタQ1に流れていた電流I1も0になる。同時に、第5のトランジスタQ5がオフ状態になり、これに応じて第5のトランジスタQ5に流れていた電流I3も0になる。この結果、LED1の順方向電流I F =0になり、LED1が消灯する。
【0234】
消灯時、起動抵抗R2に流れる電流IR2は数μAと微少のためLED1は点灯しない。
【0235】
なお、第7トランジスタQ7のベース電圧がローレベルからハイレベルに切り替わった直後に、第7トランジスタQ7のコレクタ−エミッタ間に流れるコレクタ電流Icのオン期間は、半導体集積回路が有する寄生容量により決定されものである。
【0236】
(2)点灯動作
次に、時刻t32において、第7トランジスタQ7のベース電圧がハイレベルからローレベルに切り替わると、第7トランジスタQ7はオン状態からオフ状態に切り替わり、第7トランジスタQ7のコレクタはオープン状態に移行し、駆動系電源V LED からLED1、起動抵抗R2を介して第7トランジスタQ7のコレクタがハイレベルになり、B点に点灯信号が現れる。なお、起動抵抗R2が数MΩオーダーの抵抗値を有するため、起動電流はμAオーダーの値となる。
【0237】
この起動電流に応じて図21に示すB点の電圧が上昇するので、第3および第4のトランジスタQ3,Q4がオンする。
【0238】
さらに、第3および第4のトランジスタQ3,Q4がオンすると、第1および第2のトランジスタQ1,Q2のエミッタからベースに向かって電流が流れ、第1および第2のトランジスタQ1,Q2がオンする。同時に、B点の電圧が上昇すると、第5のトランジスタQ5がオンする。
【0239】
この結果、駆動系電源V LED からLED1のアノード、カソード、第1のトランジスタQ1のエミッタからコレクタ、第3のトランジスタQ3のコレクタからエミッタを経由して電流I 1 が流れる。同時に、駆動系電源V LED からLED1のアノード、カソード、第2のトランジスタQ2のエミッタからコレクタ、第4のトランジスタQ4のコレクタからエミッタを経由して電流I 2 が流れる。同時に、第5のトランジスタQ5がオンするので、これに応じて第5のトランジスタQ5に電流I3が流れる。この結果、LED1に上述した定電流の順方向電流I F が生じるので、LED1が点灯する。
【0240】
次に、図23を参照して、駆動系電源V LED の投入時でのLED駆動回路281の動作について説明する。
【0241】
まず、時刻t40において、駆動系電源V LED の供給が開始されて上昇し、時刻t41〜t42において、駆動系電源V LED の電圧が駆動可能電圧V thを越えたこととする。
【0242】
この時、E点に外部から与えられている電圧がローレベルである場合には、時刻t42において、点灯信号が発生してLED1に順方向電流I F が流れ、LED1が点灯する。なお、時刻t42〜t46の間で、駆動系電源V LED が安定したこととする。
【0243】
ここで、時刻t44〜t45において、E点に1回のハイレベル信号が外部から与えると、B点がローレベルに移行するので、LED1は消灯する。
【0244】
図23においては、時刻t46〜t49において駆動系電源V LED に電圧変動があるが、本実施の形態によれば定電流回路293を用いているので、電圧変動による影響が順方向電流I F 現れず、安定している。
【0245】
そして、本実施形態では、カレントミラー回路215の第1のトランジスタQ1および第2のトランジスタQ2に流れる電流I 1 およびI 2 に応じた電流を発生する第5のトランジスタQ5を設けているため、第5のトランジスタQ5非設置の場合と比べて、第1のトランジスタQ1および第2のトランジスタQ2に流れる電流I 1 =I 2 を0.5I k 分だけ減流することができる。
【0246】
この結果、第5のトランジスタQ5非設置の場合と比べて、PNP型トランジスタQ1およびQ2を、コレクタ定格の小さいものに置き換えることができる。すなわち、本実施形態では、PNP型トランジスタQ1およびQ2を用いてカレントミラー回路215をモノリシック形成した場合でも、チップ面積を大きくすることなく、全体の電流定格を維持することができる。
【0247】
(第8の実施の形態)
図24は、本発明の第8の実施の形態に係るLED駆動回路301の構成を示す図である。
【0248】
図24に示すように、LED駆動回路301は、外部からのパルス信号に応じて交互に繰り返す点灯信号と停止信号を生成して定電流回路313の動作をオンオフ制御するON−OFF制御回路291と、ON−OFF制御回路291から点灯信号および停止信号を入力し、点灯信号に応じて発光ダイオードLED1に定電流を供給する一方、停止信号に応じてLED1に供給していた定電流を停止する定電流回路313とから構成されている。なお、定電流回路313を構成するカレントミラー回路215と基準電圧回路257については、上述したのでその説明を省略する。
【0249】
そして、本実施形態における定電流回路313は、カレントミラー回路215の共通エミッタに接続されたコレクタ、第5のトランジスタQ5のベースに接続されたベースおよび第1の抵抗R1の一端に接続されたエミッタをそれぞれ有し、第1および第2のトランジスタQ1およびQ2に流れる電流に応じた電流を発生するNPN型の第6のトランジスタQ6を備えている。
【0250】
この第6のトランジスタQ6は、第5のトランジスタQ5のセル数のk倍のセル数を有するか、あるいは第5のトランジスタQ5のエミッタサイズのk倍のエミッタサイズを有している。
【0251】
次に、図24を参照して、本発明の本実施の形態に係わるLED駆動回路301の動作について説明する。なお、時刻tは図22に示すそれぞれのタイミングである。
【0252】
いま、時刻t30において、LED駆動回路301に駆動系電源V LED が印加されており、第7トランジスタQ7のベース電圧がローレベル状態にあることとして説明を始める。
【0253】
このとき、第7トランジスタQ7はオフ状態になっているので、LED1および定電流回路313には電流が流れている。すなわち、順方向電流I F =I1+I2+I3となっている。
【0254】
(1)消灯動作
時刻t31において、第7トランジスタQ7のベース電圧がローレベルからハイレベルに切り替わると、第7トランジスタQ7はオフ状態からオン状態に切り替わり、第7トランジスタQ7のコレクタ−エミッタ間が導通状態となる。
【0255】
この結果、第7トランジスタQ7のコレクタにおいてGNDレベルの停止信号がB点に生成されるので、駆動系電源V LED からLED1のアノード、カソード、第1のトランジスタQ1のエミッタからコレクタ、第7トランジスタQ7のコレクタからエミッタを経由して電流I 1 が流れる。
【0256】
図24に示すB点の電圧がGNDレベルになるので、同時に、第3および第4のトランジスタQ3,Q4がオフ状態になり、これに応じてカレントミラー回路215の第2のトランジスタQ2に流れていた電流I2の供給が停止されて0になるので、第1のトランジスタQ1に流れていた電流I1も0になり、さらに、第5のトランジスタQ5がオフとなるため、第6のトランジスタQ6を流れていた電流I3も0になる。この結果、LED1の順方向電流I F =0になり、LED1が消灯する。
【0257】
消灯時、起動抵抗R2に流れる電流IR2は数μAと微少のため、LED1は点灯しない。
【0258】
なお、第7トランジスタQ7のベース電圧がローレベルからハイレベルに切り替わった直後に、第7トランジスタQ7のコレクタ−エミッタ間に流れるコレクタ電流Icのオン期間は、半導体集積回路が有する寄生容量により決定されものである。
【0259】
(2)点灯動作
次に、時刻t32において、第7トランジスタQ7のベース電圧がハイレベルからローレベルに切り替わると、第7トランジスタQ7はオン状態からオフ状態に切り替わり、第7トランジスタQ7のコレクタはオープン状態に移行し、駆動系電源V LED からLED1、起動抵抗R2を介して第7トランジスタQ7のコレクタがハイレベルになり、B点に点灯信号が現れる。なお、起動抵抗R2が数MΩオーダーの抵抗値を有するため、起動電流はμAオーダーの値となる。
【0260】
この起動電流に応じて図24に示すB点の電圧が上昇するので、第3および第4のトランジスタQ3,Q4がオンする。
【0261】
さらに、第3および第4のトランジスタQ3,Q4がオンすると、第1および第2のトランジスタQ1,Q2のエミッタからベースに向かって電流が流れ、第1および第2のトランジスタQ1,Q2がオンする。
【0262】
この結果、駆動系電源V LED からLED1のアノード、カソード、第1のトランジスタQ1のエミッタからコレクタ、第3のトランジスタQ3のコレクタからエミッタ、ダイオードD1〜Dmおよび第5のトランジスタQ5のコレクタからエミッタを経由して電流I 1 が流れる。同時に、駆動系電源V LED からLED1のアノード、カソード、第2のトランジスタQ2のエミッタからコレクタ、第4のトランジスタQ4のコレクタからエミッタ、抵抗R1を経由して電流I 2が流れ、さらに、第5のトランジスタQ5のオンに基づく第6のトランジスタQ6のオンにより、駆動系電源V LED からLED1のアノード、カソードを介して第6のトランジスタQ6のコレクタからエミッタに向かって電流I 3(=I k )が流れる。
【0263】
このように、時刻t32において、第7トランジスタQ7のベース電圧がハイレベルからローレベルに切り替わると、第7トランジスタQ7はオン状態からオフ状態に切り替わり、トランジスタQ7のコレクタがオープン状態になり、起動電流IR2が第3のトランジスタQ3に流れ、基準電圧回路257を起動する。この結果、LED1に上述した定電流の順方向電流I F が生じるので、LED1が点灯する。
【0264】
そして、本実施形態においても、カレントミラー回路215の第1のトランジスタQ1および第2のトランジスタQ2に流れる電流I 1 およびI 2 に応じた電流I 3 を発生する第6のトランジスタQ6を設けているため、第6のトランジスタQ6非設置の場合と比べて、第1のトランジスタQ1および第2のトランジスタQ2に流れる電流I 1 =I 2 を0.5I k 分だけ減流することができる。
【0265】
この結果、第6のトランジスタQ6非設置の場合と比べて、PNP型トランジスタQ1およびQ2を、コレクタ定格の小さいものに置き換えることができる。すなわち、本実施形態では、PNP型トランジスタQ1およびQ2を用いてカレントミラー回路215をモノリシック形成した場合でも、チップ面積を大きくすることなく、全体の電流定格を維持することができる。
【0266】
(第9の実施の形態)
図25は、本発明の第9の実施の形態に係るLED駆動回路321の構成を示す図である。
【0267】
図25に示すように、LED駆動回路321は、外部からのパルス信号に応じて交互に繰り返す点灯信号と停止信号を生成して定電流回路333の動作をオンオフ制御するON−OFF制御回路291と、ON−OFF制御回路291から点灯信号および停止信号を入力し、点灯信号に応じて発光ダイオードLED1に定電流を供給する一方、停止信号に応じてLED1に供給していた定電流を停止する定電流回路333とから構成されている。なお、定電流回路333を構成するカレントミラー回路215と基準電圧回路275およびバンドギャップ回路277については、上述したのでその説明を省略する。
【0268】
そして、本実施形態における定電流回路333は、カレントミラー回路215の共通エミッタに接続されたコレクタ、第5のトランジスタQ5のベースに接続されたベースおよび第5の抵抗R5の一端に接続されたエミッタをそれぞれ有し、第1および第2のトランジスタQ1およびQ2に流れる電流に応じた電流を発生するNPN型の第8のトランジスタQ8を備えている。
【0269】
この第8のトランジスタQ8は、第5のトランジスタQ5のセル数のk倍のセル数を有するか、あるいは第5のトランジスタQ5のエミッタサイズのk倍のエミッタサイズを有している。
【0270】
次に、図25を参照して、本発明の本実施の形態に係わるLED駆動回路321の動作について説明する。なお、時刻tは図22に示すそれぞれのタイミングである。
【0271】
いま、時刻t30において、LED駆動回路321に駆動系電源V LED が印加されており、LED駆動回路321における第9トランジスタQ9(図21における第7トランジスタQ7に対応)のベース電圧がローレベル状態にあることとして説明を始める。
【0272】
このとき、第9トランジスタQ9はオフ状態になっているので、LED1および定電流回路333には電流が流れている。すなわち、順方向電流I F =I1+I2+I3+I4となっている。
【0273】
(1)消灯動作
時刻t31において、第9トランジスタQ9のベース電圧がローレベルからハイレベルに切り替わると、第9トランジスタQ9はオフ状態からオン状態に切り替わり、第9トランジスタQ9のコレクタ−エミッタ間が導通状態となる。
【0274】
この結果、第9トランジスタQ9のコレクタにおいてGNDレベルの停止信号がB点に生成されるので、駆動系電源V LED からLED1のアノード、カソード、第1のトランジスタQ1のエミッタからコレクタ、第9トランジスタQ9のコレクタからエミッタを経由して電流I 1 が流れる。
【0275】
図25に示すB点の電圧がGNDレベルになるので、同時に、第3および第4のトランジスタQ3,Q4がオフ状態になり、これに応じてカレントミラー回路215の第2のトランジスタQ2に流れていた電流I2の供給が停止されて0になるので、第1のトランジスタQ1に流れていた電流I1も0になる。
【0276】
同時に、第4のトランジスタQ4がオフ状態になったことに応じてバンドギャップ回路277の第6トランジスタQ6に流れていた電流I2の供給が停止されて0になるので、これに応じて第7トランジスタQ7に流れていた電流I3も0になり、さらに、第3のトランジスタQ3のオフに応じて第5および第8のトランジスタQ5およびQ8もそれぞれオフになり、この結果、第8のトランジスタQ8に流れていた電流I 4 も0になる。
【0277】
したがって、LED1の順方向電流I F =0になり、LED1が消灯する。
【0278】
消灯時、起動抵抗R2に流れる電流IR2は数μAと微少のため、LED1は点灯しない。
【0279】
なお、第9トランジスタQ9のベース電圧がローレベルからハイレベルに切り替わった直後に、第9トランジスタQ9のコレクタ−エミッタ間に流れるコレクタ電流Icのオン期間は、半導体集積回路が有する寄生容量により決定されものである。
【0280】
(2)点灯動作
次に、時刻t32において、第9トランジスタQ9のベース電圧がハイレベルからローレベルに切り替わると、第9トランジスタQ9はオン状態からオフ状態に切り替わり、第9トランジスタQ9のコレクタはオープン状態に移行し、駆動系電源V LED からLED1、起動抵抗R2を介して第9トランジスタQ9のコレクタがハイレベルになり、B点に点灯信号が現れる。なお、起動抵抗R2が数MΩオーダーの抵抗値を有するため、起動電流はμAオーダーの値となる。
【0281】
この起動電流に応じて図25に示すB点の電圧が上昇するので、駆動系電源V LED からLED1、起動抵抗R2を介して第3のトランジスタQ3のベース電圧を上昇させて第3のトランジスタQ3がオンし、第3のトランジスタQ3のベースからエミッタへ、さらに、ダイオードD1〜Dmおよび第5のトランジスタQ5を介して電流I R2が流れる。
【0282】
この起動電流に応じて図25に示すB点の電圧が上昇するので、第3および第4のトランジスタQ3,Q4がオンする。
【0283】
さらに、第3および第4のトランジスタQ3,Q4がオンすると、第1および第2のトランジスタQ1,Q2のエミッタからベースに向かって電流が流れ、第1および第2のトランジスタQ1,Q2がオンする。
【0284】
この結果、駆動系電源V LED からLED1のアノード、カソード、第2のトランジスタQ2のエミッタからコレクタ、第4のトランジスタQ4のコレクタからエミッタ、第1抵抗R1、第6トランジスタQ6のコレクタからエミッタ、抵抗R5を経由してGNDへ電流I 2 が流れる。
【0285】
このとき、第6トランジスタQ6がオンするので、同時に、第7トランジスタQ7がオンし、駆動系電源V LED からLED1のアノード、カソード、第7トランジスタQ7のコレクタからエミッタを経由してGNDへ電流I 3 が流れる。
【0286】
さらに、第3のトランジスタQ3がオンするので、駆動系電源V LED からLED1のアノード、カソード、第1のトランジスタQ1のエミッタからコレクタ、第3のトランジスタQ3のコレクタからエミッタ、ダイオードD1〜Dmおよび第5のトランジスタQ5のコレクタからエミッタを経由してGNDへ電流I 1が流れる。
【0287】
そして、第5のトランジスタQ5がオンするので、駆動系電源V LED からLED1のアノード、カソードを介して第8のトランジスタQ8のコレクタからエミッタを経由してGNDへ電流I 4 (=I k) が流れる。
【0288】
ここで、LED1に流れる順方向電流I F は、基準電圧回路275とバンドギャップ回路277とを流れる電流の総和となるため、
【数24】
I F =I 1 +I 2 +I 3 +I k (24)
となる。
【0289】
この結果、LED1に上述した定電流の順方向電流I F が生じるので、LED1が点灯する。
【0290】
そして、本実施形態においても、カレントミラー回路215の第1のトランジスタQ1および第2のトランジスタQ2に流れる電流I 1 およびI 2 に応じた電流I 4 を発生する第8のトランジスタQ8を設けているため、第8のトランジスタQ8非設置場合と比べて、第1のトランジスタQ1および第2のトランジスタQ2に流れる電流I 1 =I 2 を0.5I k 分だけ減流することができる。
【0291】
この結果、第8のトランジスタQ8非設置の場合と比べて、PNP型トランジスタQ1およびQ2を、コレクタ定格の小さいものに置き換えることができる。すなわち、本実施形態では、PNP型トランジスタQ1およびQ2を用いてカレントミラー回路215をモノリシック形成した場合でも、チップ面積を大きくすることなく、全体の電流定格を維持することができる。
【0292】
(第10の実施の形態)
図26は、本発明の第10の実施の形態に係るLED駆動回路341の構成を示す図である。
【0293】
図26に示すように、LED駆動回路341は、外部からのパルス信号に応じて交互に繰り返す点灯信号と停止信号を生成して定電流回路353の動作をオンオフ制御するON−OFF制御回路351と、ON−OFF制御回路351から点灯信号および停止信号を入力し、点灯信号に応じて発光ダイオードLED1に定電流を供給する一方、停止信号に応じてLED1に供給していた定電流を停止する定電流回路353とから構成されている。なお、定電流回路353を構成するカレントミラー回路215とバンドギャップ回路217については、上述したのでその説明を省略する。
【0294】
詳しくは、ON−OFF制御回路351は、CMOS型の第7−1のトランジスタQ7−1と第7−2のトランジスタQ7−2を有している。第7−1のトランジスタQ7−1と第7−2のトランジスタQ7−2とはゲートが共通接続されており、外部からのパルス信号がゲートに入力され、第7−1のトランジスタQ7−1のソースに接続された起動抵抗R2の一端は、定電流回路353に設けられた第1および第2のトランジスタQ1,Q2のエミッタとLED1のカソードが共通接続されたA点に接続されている。さらに、第7−1のトランジスタQ7−1のドレインと第7−2のトランジスタのドレインが共通接続されたB点には、第1のトランジスタQ1のコレクタと第3のトランジスタQ3のコレクタおよびベースが共通接続されている。第7−2のトランジスタQ7−2のソースは、GNDに接続されている。
【0295】
さらに、定電流回路353は、カレントミラー回路215の共通エミッタに接続されたコレクタ、バンドギャップ回路217の共通ベースに接続されたベースおよび第1の抵抗R1の一端に接続されたエミッタをそれぞれ有し、第1および第2のトランジスタQ1およびQ2に流れる電流に応じた電流を発生するNPN型の第5のトランジスタQ5を備えている。
【0296】
この第5のトランジスタQ5は、第3のトランジスタQ3のセル数のk倍のセル数を有するか、あるいは第3のトランジスタQ3のエミッタサイズのk倍のエミッタサイズを有している。
【0297】
次に、図26を参照して、本発明の本実施の形態に係わるLED駆動回路341の動作について説明する。なお、時刻tは図27に示すそれぞれのタイミングである。
【0298】
いま、時刻t60において、LED駆動回路341に駆動系電源V LED が印加されており、第7−1のトランジスタQ7−1と第7−2のトランジスタQ7−2のゲート電圧がローレベル状態にあることとして説明を始める。
【0299】
このとき、第7−1のトランジスタQ7−1はオン状態になっているので、LED1および定電流回路353には電流が流れている。すなわち、順方向電流I F =I1+I2+I3となっている。
【0300】
(1)消灯動作
時刻t61において、E点のゲート電圧がローレベルからハイレベルに切り替わると、第7−1のトランジスタQ7−1はオン状態からオフ状態に切り替わり、第7−2のトランジスタQ7−2はオフ状態からオン状態に切り替わり、第7−2のトランジスタQ7−2のドレイン−ソース間が導通状態となる。
【0301】
この結果、GNDレベルの停止信号がB点に生成されるので、駆動系電源V LED からLED1のアノード、カソード、第1のトランジスタQ1のエミッタからコレクタ、第7−2のトランジスタQ7−2のドレインからソースを経由してGNDへ電流I 1 が流れる。
【0302】
この停止信号に応じて、図26に示すB点の電圧がGNDレベルになるので、同時に、第3および第4のトランジスタQ3,Q4がオフ状態になり、これに応じてカレントミラー回路215の第2のトランジスタQ2に流れていた電流I2の供給が停止されて0になるので、第1のトランジスタQ1に流れていた電流I1も0になる。また、第3および第4のトランジスタQ3およびQ4がオフになるため、第5のトランジスタQ5もオフとなり、第5のトランジスタQ5に流れていた電流I 3 も0になる。この結果、LED1の順方向電流I F =0になり、LED1が消灯する。
【0303】
なお、第7−2のトランジスタQ7−2のゲート電圧がローレベルからハイレベルに切り替わった直後に、第7−2のトランジスタQ7−2のドレイン−ソース間に流れるドレイン電流Idのオン期間は、半導体集積回路が有する寄生容量により決定されものである。
【0304】
(2)点灯動作
次に、時刻t62において、E点のゲート電圧がハイレベルからローレベルに切り替わると、第7−1のトランジスタQ7−1はオフ状態からオン状態に切り替わり、第7−2のトランジスタQ7−2はオン状態からオフ状態に切り替わり、第7−1のトランジスタQ7−1のドレイン−ソース間が導通状態となる。
【0305】
この結果、駆動系電源V LED からLED1、起動抵抗R2を介して第7−1のトランジスタQ7−1のドレインがハイレベルになり、B点に点灯信号が現れる。なお、起動抵抗R2が数MΩオーダーの抵抗値を有するため、起動電流はμAオーダーの値となる。
【0306】
この起動電流に応じて図26に示すB点の電圧が上昇するので、第3および第4のトランジスタQ3,Q4がオンする。
【0307】
さらに、第3および第4のトランジスタQ3,Q4がオンすると、第1および第2のトランジスタQ1,Q2のエミッタからベースに向かって電流が流れ、第1および第2のトランジスタQ1,Q2がオンする。
【0308】
この結果、駆動系電源V LED からLED1のアノード、カソード、第1のトランジスタQ1のエミッタからコレクタ、第3のトランジスタQ3のコレクタからエミッタを経由して電流I 1 が流れる。同時に、駆動系電源V LED からLED1のアノード、カソード、第2のトランジスタQ2のエミッタからコレクタ、第4のトランジスタQ4のコレクタからエミッタ、第1抵抗R1を経由して電流I 2 が流れる。
【0309】
また、駆動系電源V LED からLED1のアノード、カソードを介して第5のトランジスタQ5のコレクタからエミッタを経由して電流I 3 (=I k )が流れる。
【0310】
この結果、LED1に上述した定電流の順方向電流I F が生じるので、LED1が点灯する。
【0311】
次に、図28を参照して、駆動系電源V LED の投入時でのLED駆動回路341の動作について説明する。
【0312】
まず、時刻t70において、駆動系電源V LED の供給が開始されて上昇し、時刻t71〜t72において、駆動系電源V LED の電圧が駆動可能電圧V thを越えたこととする。
【0313】
この時、E点に外部から与えられている電圧がローレベルである場合には、時刻t72において、点灯信号が発生してLED1に順方向電流I F が流れ、LED1が点灯する。なお、時刻t72〜t76の間で、駆動系電源V LED が安定したこととする。
【0314】
ここで、時刻t74〜t75において、E点に1回のハイレベル信号が外部から与えると、B点がローレベルに移行するので、LED1は消灯する。
【0315】
図28においては、時刻t76〜t79において駆動系電源V LED に電圧変動があるが、本実施の形態によれば定電流回路353を用いているので、電圧変動による影響が順方向電流I F 現れず、安定している。
【0316】
そして、本実施形態においては、カレントミラー回路215の第1のトランジスタQ1および第2のトランジスタQ2に流れる電流I 1 およびI 2 に応じた電流I 3 を発生する第5のトランジスタQ5を設けているため、第5のトランジスタQ5非設置の場合と比べて、第1のトランジスタQ1および第2のトランジスタQ2に流れる電流I 1 =I 2 を0.5I k 分だけ減流することができる。
【0317】
この結果、第5のトランジスタQ5非設置の場合と比べて、PNP型トランジスタQ1およびQ2を、コレクタ定格の小さいものに置き換えることができる。すなわち、本実施形態では、PNP型トランジスタQ1およびQ2を用いてカレントミラー回路215をモノリシック形成した場合でも、チップ面積を大きくすることなく、全体の電流定格を維持することができる。
【0318】
(第11の実施の形態)
図29は、本発明の第11の実施の形態に係るLED駆動回路361の構成を示す図である。
【0319】
図29に示すように、LED駆動回路361は、外部からのパルス信号に応じて交互に繰り返す点灯信号と停止信号を生成して定電流回路373の動作をオンオフ制御するON−OFF制御回路351と、ON−OFF制御回路351から点灯信号および停止信号を入力し、点灯信号に応じて発光ダイオードLED1に定電流を供給する一方、停止信号に応じてLED1に供給していた定電流を停止する定電流回路373とから構成されている。なお、定電流回路373を構成するカレントミラー回路215と基準電圧回路257については、上述したのでその説明を省略する。
【0320】
そして、本実施形態における定電流回路373は、カレントミラー回路215の共通エミッタに接続されたコレクタ、第5のトランジスタQ5のベースに接続されたベースおよび第1の抵抗R1の一端に接続されたエミッタをそれぞれ有し、第1および第2のトランジスタQ1およびQ2に流れる電流に応じた電流を発生するNPN型の第6のトランジスタQ6を備えている。
【0321】
この第6のトランジスタQ6は、第5のトランジスタQ5のセル数のk倍のセル数を有するか、あるいは第5のトランジスタQ5のエミッタサイズのk倍のエミッタサイズを有している。
【0322】
次に、図29を参照して、本発明の本実施の形態に係わるLED駆動回路361の動作について説明する。なお、時刻tは図27に示すそれぞれのタイミングである。
【0323】
いま、時刻t60において、LED駆動回路361に駆動系電源V LED が印加されており、第7−1のトランジスタQ7−1と第7−2のトランジスタQ7−2のゲート電圧がローレベル状態にあることとして説明を始める。
【0324】
このとき、第7−1のトランジスタQ7−1はオン状態になっているので、LED1および定電流回路373には電流が流れている。すなわち、順方向電流I F =I1+I2+I3となっている。
【0325】
(1)消灯動作
時刻t61において、E点のゲート電圧がローレベルからハイレベルに切り替わると、第7−1のトランジスタQ7−1はオン状態からオフ状態に切り替わり、第7−2のトランジスタQ7−2はオフ状態からオン状態に切り替わり、第7−2のトランジスタQ7−2のドレイン−ソース間が導通状態となる。
【0326】
この結果、GNDレベルの停止信号がB点に生成されるので、駆動系電源V LED からLED1のアノード、カソード、第1のトランジスタQ1のエミッタからコレクタ、第7−2のトランジスタQ7−2のドレインからソースを経由してGNDへ電流I 1 が流れる。
【0327】
この停止信号に応じて、図29に示すB点の電圧がGNDレベルになるので、同時に、第3および第4のトランジスタQ3,Q4がオフ状態になり、これに応じてカレントミラー回路215の第2のトランジスタQ2に流れていた電流I2の供給が停止されて0になるので、第1のトランジスタQ1に流れていた電流I1も0になる。
【0328】
さらに、第5のトランジスタQ5がオフとなるため、第6のトランジスタQ6に流れていた電流I 3 も0になる。この結果、LED1の順方向電流I F =0になり、LED1が消灯する。
【0329】
なお、第7−2のトランジスタQ7−2のゲート電圧がローレベルからハイレベルに切り替わった直後に、第7−2のトランジスタQ7−2のドレイン−ソース間に流れるドレイン電流Idのオン期間は、半導体集積回路が有する寄生容量により決定されものである。
【0330】
(2)点灯動作
次に、時刻t62において、E点のゲート電圧がハイレベルからローレベルに切り替わると、第7−1のトランジスタQ7−1はオフ状態からオン状態に切り替わり、第7−2のトランジスタQ7−2はオン状態からオフ状態に切り替わり、第7−1のトランジスタQ7−1のドレイン−ソース間が導通状態となる。
【0331】
この結果、駆動系電源V LED からLED1、起動抵抗R2を介して第7−1のトランジスタQ7−1のドレインがハイレベルになり、B点に点灯信号が現れる。なお、起動抵抗R2が数MΩオーダーの抵抗値を有するため、起動電流はμAオーダーの値となる。
【0332】
この起動電流に応じて図29に示すB点の電圧が上昇するので、第3および第4のトランジスタQ3,Q4がオンする。
【0333】
さらに、第3および第4のトランジスタQ3,Q4がオンすると、第1および第2のトランジスタQ1,Q2のエミッタからベースに向かって電流が流れ、第1および第2のトランジスタQ1,Q2がオンする。
【0334】
この結果、駆動系電源V LED からLED1のアノード、カソード、第1のトランジスタQ1のエミッタからコレクタ、第3のトランジスタQ3のコレクタからエミッタ、ダイオードD1〜Dmおよび第5のトランジスタQ5のコレクタからエミッタを経由して電流I 1 が流れる。同時に、駆動系電源V LED からLED1のアノード、カソード、第2のトランジスタQ2のエミッタからコレクタ、第4のトランジスタQ4のコレクタからエミッタ、第1抵抗R1を経由して電流I 2 が流れる。さらに、第5のトランジスタQ5のオンに基づく第6のトランジスタQ6のオンにより、駆動系電源V LED からLED1のアノード、カソードを介して第6のトランジスタQ6のコレクタからエミッタを経由して電流I 3(=I k )が流れる。
【0335】
この結果、LED1に上述した定電流の順方向電流I F が生じるので、LED1が点灯する。
【0336】
そして、本実施形態においても、カレントミラー回路215の第1のトランジスタQ1および第2のトランジスタQ2に流れる電流I 1 およびI 2 に応じた電流I 3 を発生する第6のトランジスタQ6を設けているため、第6のトランジスタQ6非設置の場合と比べて、第1のトランジスタQ1および第2のトランジスタQ2に流れる電流I 1 =I 2 を0.5I k 分だけ減流することができる。
【0337】
この結果、第6のトランジスタQ6非設置の場合と比べて、PNP型トランジスタQ1およびQ2を、コレクタ定格の小さいものに置き換えることができる。すなわち、本実施形態では、PNP型トランジスタQ1およびQ2を用いてカレントミラー回路215をモノリシック形成した場合でも、チップ面積を大きくすることなく、全体の電流定格を維持することができる
(第12の実施の形態)
図30は、本発明の第12の実施の形態に係るLED駆動回路381の構成を示す図である。
【0338】
図30に示すように、LED駆動回路381は、外部からのパルス信号に応じて交互に繰り返す点灯信号と停止信号を生成して定電流回路393の動作をオンオフ制御するON−OFF制御回路351と、ON−OFF制御回路351から点灯信号および停止信号を入力し、点灯信号に応じて発光ダイオードLED1に定電流を供給する一方、停止信号に応じてLED1に供給していた定電流を停止する定電流回路393とから構成されている。なお、定電流回路393を構成するカレントミラー回路215と基準電圧回路275およびバンドギャップ回路277については、上述したのでその説明を省略する。
【0339】
そして、本実施形態における定電流回路393は、カレントミラー回路215の共通エミッタに接続されたコレクタ、第5のトランジスタQ5のベースに接続されたベースおよび第5の抵抗R5の一端に接続されたエミッタをそれぞれ有し、第1および第2のトランジスタQ1およびQ2に流れる電流に応じた電流を発生するNPN型の第8のトランジスタQ8を備えている。
【0340】
この第8のトランジスタQ8は、第5のトランジスタQ5のセル数のk倍のセル数を有するか、あるいは第5のトランジスタQ5のエミッタサイズのk倍のエミッタサイズを有している。
【0341】
次に、図30を参照して、本発明の本実施の形態に係わるLED駆動回路381の動作について説明する。なお、時刻tは図27に示すそれぞれのタイミングである。
【0342】
いま、時刻t60において、LED駆動回路381に駆動系電源V LED が印加されており、第9−1のトランジスタQ9−1(図26における第7−1のトランジスタQ7−1に対応)と第9−2のトランジスタQ9−2(図26における第7−2のトランジスタQ7−2に対応)のゲート電圧がローレベル状態にあることとして説明を始める。
【0343】
このとき、第9−1のトランジスタQ9−1はオン状態になっているので、LED1および定電流回路393には電流が流れている。すなわち、順方向電流I F =I1+I2+I3+I4となっている。
【0344】
(1)消灯動作
時刻t61において、E点のゲート電圧がローレベルからハイレベルに切り替わると、第9−1のトランジスタQ9−1はオン状態からオフ状態に切り替わり、第9−2のトランジスタQ9−2はオフ状態からオン状態に切り替わり、第9−2のトランジスタQ9−2のドレイン−ソース間が導通状態となる。
【0345】
この結果、GNDレベルの停止信号がB点に生成されるので、駆動系電源V LED からLED1のアノード、カソード、第1のトランジスタQ1のエミッタからコレクタ、第9−2のトランジスタQ9−2のドレインからソースを経由してGNDへ電流I 1 が流れる。
【0346】
この停止信号に応じて、図30に示すB点の電圧がGNDレベルになるので、同時に、第3および第4のトランジスタQ3,Q4がオフ状態になり、これに応じてカレントミラー回路215の第2のトランジスタQ2に流れていた電流I2の供給が停止されて0になるので、第1のトランジスタQ1に流れていた電流I1も0になる。
【0347】
同時に、第4のトランジスタQ4がオフ状態になったことに応じてバンドギャップ回路277の第6トランジスタQ6に流れていた電流I2の供給が停止されて0になるので、これに応じて第7トランジスタQ7に流れていた電流I3も0になる。
【0348】
さらに、第3のトランジスタQ3のオフに応じて第5および第8のトランジスタQ5およびQ8もそれぞれオフになり、この結果、第8のトランジスタQ8に流れていた電流I 4 も0になり、LED1の順方向電流I F =0になってLED1が消灯する。
【0349】
なお、第9−2のトランジスタQ9−2のゲート電圧がローレベルからハイレベルに切り替わった直後に、第9−2のトランジスタQ9−2のドレイン−ソース間に流れるドレイン電流Idのオン期間は、半導体集積回路が有する寄生容量により決定されものである。
【0350】
(2)点灯動作
次に、時刻t62において、E点のゲート電圧がハイレベルからローレベルに切り替わると、第9−1のトランジスタQ9−1はオフ状態からオン状態に切り替わり、第9−2のトランジスタQ9−2はオン状態からオフ状態に切り替わり、第9−1のトランジスタQ9−1のドレイン−ソース間が導通状態となる。
【0351】
この結果、駆動系電源V LED からLED1、起動抵抗R2を介して第9−1のトランジスタQ9−1のドレインがハイレベルになり、B点に点灯信号が現れる。なお、起動抵抗R2が数MΩオーダーの抵抗値を有するため、起動電流はμAオーダーの値となる。
【0352】
この起動電流に応じて図30に示すB点の電圧が上昇するので、駆動系電源V LED からLED1、起動抵抗R2を介して第3のトランジスタQ3のベース電圧を上昇させて第3のトランジスタQ3がオンし、第3のトランジスタQ3のベースからエミッタへ、さらに、ダイオードD1〜Dmおよび第5のトランジスタQ5のコレクタからエミッタを介して電流I R2が流れる。
【0353】
この起動電流に応じて図30に示すB点の電圧が上昇するので、第3および第4のトランジスタQ3,Q4がオンする。
【0354】
さらに、第3および第4のトランジスタQ3,Q4がオンすると、第1および第2のトランジスタQ1,Q2のエミッタからベースに向かって電流が流れ、第1および第2のトランジスタQ1,Q2がオンする。
【0355】
この結果、駆動系電源V LED からLED1のアノード、カソード、第2のトランジスタQ2のエミッタからコレクタ、第4のトランジスタQ4のコレクタからエミッタ、第1抵抗R1、第6トランジスタQ6のコレクタからエミッタ、抵抗R5を経由してGNDへ電流I 2 が流れる。
【0356】
このとき、第6トランジスタQ6がオンするので、同時に、第7トランジスタQ7がオンし、駆動系電源V LED からLED1のアノード、カソード、第7トランジスタQ7のコレクタからエミッタを経由してGNDへ電流I 3 が流れる。
【0357】
さらに、第3のトランジスタQ3がオンするので、駆動系電源V LED からLED1のアノード、カソード、第1のトランジスタQ1のエミッタからコレクタ、第3のトランジスタQ3のコレクタからエミッタ、ダイオードD1〜Dmおよび第5のトランジスタQ5を経由してGNDへ電流I 1 が流れる。
【0358】
さらに、第5のトランジスタQ5のオンにより第8のトランジスタQ8がオンするため、駆動系電源V LED からLED1のアノード、カソードを介して第8のトランジスタQ8のコレクタからエミッタに向かって電流I 4 (=I k )が流れる。
【0359】
ここで、LED1に流れる順方向電流I F は、基準電圧回路275とバンドギャップ回路277とを流れる電流の総和となるため、
【数25】
I F =I 1 +I 2 +I 3 +I k (25)
となる。
【0360】
この結果、LED1に上述した定電流の順方向電流I F が生じるので、LED1が点灯する。
【0361】
また、本実施形態においても、カレントミラー回路215の第1のトランジスタQ1および第2のトランジスタQ2に流れる電流I 1 およびI 2 に応じた電流I 4 を発生する第8のトランジスタQ8を設けているため、第8のトランジスタQ8非設置の場合と比べて、第1のトランジスタQ1および第2のトランジスタQ2に流れる電流I 1 =I 2 を0.5I k 分だけ減流することができる。
【0362】
この結果、第8のトランジスタQ8非設置の場合と比べて、PNP型トランジスタQ1およびQ2を、コレクタ定格の小さいものに置き換えることができる。すなわち、本実施形態では、PNP型トランジスタQ1およびQ2を用いてカレントミラー回路215をモノリシック形成した場合でも、チップ面積を大きくすることなく、全体の電流定格を維持することができる。
【0363】
(第4〜第12の実施の形態における共通の効果)
第4〜第12の実施の形態におけるLED駆動回路によれば、以下のような共通の効果がある。
【0364】
特に、従来の発光ダイオード駆動回路と比較して、発光ダイオードの明度が安定し、かつ、電源効率の向上に寄与することができる。
【0365】
(1)LED1には、駆動系電源の電圧や順方向電圧VFに依存せず、安定した定電流を供給することができるため、他のLEDに交換した場合でも、光度バラツキを起こす可能性が極めて低い。
【0366】
(2)ON−OFF制御回路から停止信号が出力されている場合には、定電流回路もオフされるため、無駄な電流が流れないので、高効率のLED駆動回路を提供することができる。なお、図22に示すように、第7,8,9の実施の形態では、起動抵抗に数μAの電流が流れるが、効率の低下に影響を与えない電流レベルである。
【0367】
(3)ON−OFF制御回路に用いるトランジスタは、第1〜第3の実施の形態においてLEDをオンオフ制御するスイッチング素子Q7,Q9よりもPc損失分を低下することができるので、発熱量の減少に寄与することができる。
【0368】
(4)面積効率が高いモノリシックICを実現することができる。
【0369】
(5)バイポーラプロセスやBiCMOSプロセスに適応することができる。
【0370】
上述した従来の発光ダイオード駆動回路と比較して、発光ダイオードの明度が安定し、かつ、電源効率の向上に寄与することができる。
【0371】
(6)PNP型トランジスタQ1およびQ2を用いてカレントミラー回路をモノリシック形成した場合でも、チップ面積を大きくすることなく、全体の電流定格を維持することができる。
【0372】
【発明の効果】
請求項1、4および7記載の本発明によれば、カレントミラー回路の共通エミッタに接続されたコレクタ、バンドギャップ回路の共通ベースに接続されたベースおよび第1の抵抗の一端に接続されたエミッタをそれぞれ有するNPN型の第5のトランジスタにより、前記カレントミラー回路の第1および第2のトランジスタに流れる電流に応じた電流を発生するため、ダイオード駆動回路全体の電流定格を維持しながら、前記カレントミラー回路の第1および第2のトランジスタの電流定格(コレクタ定格)を小さいものにして全体のチップ面積を小さく抑えることができる。従って、カレントミラー回路をPNP型トランジスタで1つのチップ上にモノリシック形成した場合でも、チップ面積を小さくすることができる。
【0373】
請求項2、5および8記載の本発明によれば、カレントミラー回路の共通エミッタに接続されたコレクタ、基準電圧回路の第5のトランジスタのベースに接続されたベースおよび第1の抵抗の一端に接続されたエミッタをそれぞれ有するNPN型の第6のトランジスタにより、前記カレントミラー回路の第1および第2のトランジスタに流れる電流に応じた電流を発生するため、ダイオード駆動回路全体の電流定格を維持しながら、前記カレントミラー回路の第1および第2のトランジスタの電流定格(コレクタ定格)を小さいものにして全体のチップ面積を小さく抑えることができる。従って、カレントミラー回路をPNP型トランジスタで1つのチップ上にモノリシック形成した場合でも、チップ面積を小さくすることができる。
【0374】
請求項3、6、9記載の本発明によれば、カレントミラー回路の共通エミッタに接続されたコレクタ、基準電圧回路の第5のトランジスタのベースに接続されたベースおよび第3の抵抗の一端に接続されたエミッタをそれぞれ有するNPN型の第8(第11)のトランジスタにより、第1および第2のトランジスタに流れる電流に応じた電流を発生するため、ダイオード駆動回路全体の電流定格を維持しながら、前記カレントミラー回路の第1および第2のトランジスタの電流定格(コレクタ定格)を小さいものにして全体のチップ面積を小さく抑えることができる。従って、カレントミラー回路をPNP型トランジスタで1つのチップ上にモノリシック形成した場合でも、チップ面積を小さくすることができる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態に係るLED駆動回路11の構成を示す図である。
【図2】本発明の第1の実施の形態に係るLED駆動回路11の動作を説明するためのタイミングチャートである。
【図3】LED駆動回路11に設けられた定電流回路13における直流電源V ccと順方向電流I F との特性を示すグラフである。
【図4】定電流回路13における順方向電流I F とジャンクション温度T jとの特性を示すグラフである。
【図5】本発明の第1の実施の形態に係るLED駆動回路11の変形例1の構成を示す図である。
【図6】本発明の第1の実施の形態に係るLED駆動回路11の変形例2の構成を示す図である。
【図7】本発明の第2の実施の形態に係るLED駆動回路21の構成を示す図である。
【図8】LED駆動回路21に設けられた定電流回路23における直流電源V ccと順方向電流I F との特性を示すグラフである。
【図9】定電流回路23における順方向電流I F とジャンクション温度T jとの特性を示すグラフである。
【図10】本発明の第3の実施の形態に係るLED駆動回路31の構成を示す図である。
【図11】本発明の第3の実施の形態に係るLED駆動回路31に設けられた定電流回路33をモノリシック形成した場合に、第1抵抗R1及び第3抵抗R3とジャンクション温度T jとの特性を示すグラフである。
【図12】定電流回路33における順方向電圧V F とジャンクション温度T jとの特性を示すグラフである。
【図13】本発明の第1乃至第3実施の形態に係るLED駆動回路11,21,31を応用したLED駆動装置41の構成を示す図である。
【図14】本発明の第1乃至第3実施の形態に係るLED駆動回路11,21,31を応用したLED駆動装置51の構成を示す図である。
【図15】本発明の第4の実施の形態に係るLED駆動回路201の構成を示す図である。
【図16】本発明の第4の実施の形態に係るLED駆動回路201の動作を説明するためのタイミングチャートである。
【図17】LED駆動回路201に設けられた定電流回路における駆動系電源V LED と順方向電流I F との特性を示すグラフである。
【図18】本発明の第4の実施の形態に係るLED駆動回路221の変形例1の構成を示す図である。
【図19】本発明の第5の実施の形態に係るLED駆動回路241の構成を示す図である。
【図20】本発明の第6の実施の形態に係るLED駆動回路261の構成を示す図である。
【図21】本発明の第7の実施の形態に係るLED駆動回路281の構成を示す図である。
【図22】本発明の第7の実施の形態に係るLED駆動回路281の動作を説明するためのタイミングチャートである。
【図23】LED駆動回路281に設けられた定電流回路における駆動系電源V LED と順方向電流I F との特性を示すグラフである。
【図24】本発明の第8の実施の形態に係るLED駆動回路301の構成を示す図である。
【図25】本発明の第9の実施の形態に係るLED駆動回路321の構成を示す図である。
【図26】本発明の第10の実施の形態に係るLED駆動回路341の構成を示す図である。
【図27】本発明の第10の実施の形態に係るLED駆動回路341の動作を説明するためのタイミングチャートである。
【図28】LED駆動回路341に設けられた定電流回路における駆動系電源V LED と順方向電流I F との特性を示すグラフである。
【図29】本発明の第11の実施の形態に係るLED駆動回路361の構成を示す図である。
【図30】本発明の第12の実施の形態に係るLED駆動回路381の構成を示す図である。
【図31】従来のLED駆動回路102を示す図である。
【符号の説明】
11,21,31、201、221、241、261、281、301、321、341、361、381 LED駆動回路
12、13、14、23、33、213、233、251、273、293、313、333、353、373、393 定電流回路
15、16、19、215、235 カレントミラー回路
17、18p、37、217、237、277 バンドギャップ回路
27、35、257、275 基準電圧回路
41、51…LED駆動装置
211、231、291、351 ON−OFF制御回路
Q1〜Q11 第1〜第11のトランジスタ
D1〜Dm ダイオード
LED1 発光ダイオード
Q7、Q9 スイッチング素子
Claims (9)
- 発光ダイオードに正の温度係数を有する定電流を供給する定電流回路と、
直列に接続される前記発光ダイオードおよび定電流回路に、直列に接続して外部からのパルス信号に応じて定電流回路の動作をオンオフ制御するスイッチング素子と、を備えたモノリシック型発光ダイオード駆動回路であって、
前記定電流回路は、
PNP型の第1および第2のトランジスタを有し、当該第1および第2のトランジスタのエミッタが共通接続され、ベースが共通接続され、さらに第2のトランジスタのベース−コレクタが接続されて成る電流源としてのカレントミラー回路と、
前記第2のトランジスタのベースと第1の抵抗の一端との間に接続されており、前記カレントミラー回路を起動するための起動抵抗と、
NPN型の第3および第4のトランジスタを有し、当該第3および第4のトランジスタのベースが共通接続され、前記第1のトランジスタのコレクタと第3のトランジスタのコレクタおよびベースが接続され、前記第2のトランジスタのコレクタと第4のトランジスタのコレクタが接続され、第3のトランジスタのエミッタが前記第1の抵抗の一端に接続され、第4のトランジスタのエミッタが前記第1の抵抗の他端に接続されて成り、前記カレントミラー回路から生成された電流を受けて正の温度係数を有する定電流を生成するバンドギャップ回路と、
前記カレントミラー回路の共通エミッタに接続されたコレクタ、前記バンドギャップ回路の共通ベースに接続されたベースおよび前記第1の抵抗の一端に接続されたエミッタをそれぞれ有し、前記第1および第2のトランジスタに流れる電流に応じた電流を発生するNPN型の第5のトランジスタと、
を有することを特徴とするモノリシック型発光ダイオード駆動回路。 - 発光ダイオードに負の温度係数を有する定電流を供給する定電流回路と、
直列に接続される前記発光ダイオードおよび定電流回路に、直列に接続して外部からのパルス信号に応じて定電流回路の動作をオンオフ制御するスイッチング素子と、を備えたモノリシック型発光ダイオード駆動回路であって、
前記定電流回路は、
PNP型の第1および第2のトランジスタを有し、当該第1および第2のトランジスタのエミッタが共通接続され、ベースが共通接続され、さらに第2のトランジスタのベース−コレクタが接続されて成る電流源としてのカレントミラー回路と、
前記第2のトランジスタのベースと第1の抵抗の一端との間に接続されており、前記カレントミラー回路を起動するための起動抵抗と、
NPN型の第3、第4および第5のトランジスタを有し、当該第3および第4のトランジスタのベースが共通接続され、前記第1のトランジスタのコレクタと第3のトランジスタのコレクタおよびベースが接続され、前記第2のトランジスタのコレクタと第4のトランジスタのコレクタが接続され、第3のトランジスタのエミッタが直列に接続された複数のダイオードを介して第5のトランジスタのコレクタおよびベースに接続され、第4のトランジスタのエミッタが前記第1の抵抗の他端に接続され、第5のトランジスタのベース−コレクタが接続され、第5のトランジスタのエミッタが前記第1の抵抗の一端に接続されて成り、前記カレントミラー回路から生成された電流を受けて基準電圧を生成するとともに負の温度係数を有する定電流を生成する基準電圧回路と、
前記カレントミラー回路の共通エミッタに接続されたコレクタ、前記第5のトランジスタのベースに接続されたベースおよび前記第1の抵抗の一端に接続されたエミッタをそれぞれ有し、前記第1および第2のトランジスタに流れる電流に応じた電流を発生するNPN型の第6のトランジスタと、
を有することを特徴とするモノリシック型発光ダイオード駆動回路。 - 発光ダイオードに所定の符号および大きさの温度係数を有する定電流を供給する定電流回路と、
直列に接続される前記発光ダイオードおよび定電流回路に、直列に接続して外部からのパルス信号に応じて定電流回路の動作をオンオフ制御するスイッチング素子と、を備えたモノリシック型発光ダイオード駆動回路であって、
前記定電流回路は、
PNP型の第1および第2のトランジスタを有し、当該第1および第2のトランジスタのエミッタが共通接続され、ベースが共通接続され、さらに第2のトランジスタのベース−コレクタが接続されて成る電流源としてのカレントミラー回路と、
NPN型の第3、第4および第5のトランジスタを有し、当該第3および第4のトランジスタのベースが共通接続され、前記第1のトランジスタのコレクタと第3のトランジスタのコレクタおよびベースが接続され、前記第2のトランジスタのコレクタと第4のトランジスタのコレクタが接続され、第3のトランジスタのエミッタが直列に接続された複数のダイオードを介して第5のトランジスタのコレクタおよびベースに接続され、第4のトランジスタのエミッタが第1の抵抗の他端に接続され、第5のトランジスタのベース−コレクタが接続され、第5のトランジスタのエミッタが第3の抵抗の一端に接続されて成り、前記カレントミラー回路から生成された電流を受けて基準電圧を生成するとともに負の温度係数を有する定電流を生成する基準電圧回路と、
NPN型の第6および第7のトランジスタを有し、当該第6および第7のトランジスタのベースが共通接続され、前記第1の抵抗の一端と第6のトランジスタのコレクタおよびベースが接続され、前記第2のトランジスタのエミッタと第7のトランジスタのコレクタが接続され、第6のトランジスタのエミッタが前記第3の抵抗の他端に接続され、第7のトランジスタのエミッタが前記第3の抵抗の一端に接続されて成り、前記基準電圧回路から生成された定電流を受けて所定の符号および大きさの温度係数を有する定電流を生成するバンドギャップ回路と、前記第2のトランジスタのベースと前記第3の抵抗の一端との間に接続されており、前記カレントミラー回路を起動するための起動抵抗と、
前記カレントミラー回路の共通エミッタに接続されたコレクタ、前記第5のトランジスタのベースに接続されたベースおよび前記第3の抵抗の一端に接続されたエミッタをそれぞれ有し、前記第1および第2のトランジスタに流れる電流に応じた電流を発生するNPN型の第8のトランジスタと、
を有することを特徴とするモノリシック型発光ダイオード駆動回路。 - 外部からのパルス信号に応じて交互に繰り返す起動トリガと停止信号を生成するオンオフ制御回路と、発光ダイオードに直列に接続され、かつ、該オンオフ制御回路から起動トリガおよび停止信号を入力し、該起動トリガに応じて該発光ダイオードに定電流を供給する一方、該停止信号に応じて該発光ダイオードに供給していた定電流を停止する定電流回路とを備えており、
前記定電流回路は、
PNP型の第1および第2のトランジスタを有し、当該第1および第2のトランジスタのエミッタが共通接続され、ベースが共通接続され、さらに第2のトランジスタのベース−コレクタが接続されて成る電流源としてのカレントミラー回路と、
NPN型の第3および第4のトランジスタを有し、当該第3および第4のトランジスタのベースが共通接続され、前記第1のトランジスタのコレクタと第3のトランジスタのコレクタおよびベースが接続され、前記第2のトランジスタのコレクタと第4のトランジスタのコレクタが接続され、第3のトランジスタのエミッタが第1の抵抗の一端に接続され、第4のトランジスタのエミッタが前記第1の抵抗の他端に接続されて成り、前記オンオフ制御回路から起動トリガおよび停止信号を入力し、該起動トリガに応じて前記カレントミラー回路により生成された電流を受けて正の温度係数を有する定電流の生成を開始する一方、該停止信号に応じて前記カレントミラー回路に定電流の供給を停止させるバンドギャップ回路と、
前記カレントミラー回路の共通エミッタに接続されたコレクタ、前記バンドギャップ回路の共通ベースに接続されたベースおよび前記第1の抵抗の一端に接続されたエミッタをそれぞれ有し、前記第1および第2のトランジスタに流れる電流に応じた電流を発生するNPN型の第5のトランジスタと、
を有することを特徴とするモノリシック型発光ダイオード駆動回路。 - 外部からのパルス信号に応じて交互に繰り返す起動トリガと停止信号を生成するオンオフ制御回路と、発光ダイオードに直列に接続され、かつ、該オンオフ制御回路から起動トリガおよび停止信号を入力し、該起動トリガに応じて該発光ダイオードに定電流を供給する一方、該停止信号に応じて該発光ダイオードに供給していた定電流を停止する定電流回路とを備えており、
前記定電流回路は、
PNP型の第1および第2のトランジスタを有し、当該第1および第2のトランジスタのエミッタが共通接続され、ベースが共通接続され、さらに第2のトランジスタのベース−コレクタが接続されて成る電流源としてのカレントミラー回路と、
NPN型の第3、第4および第5のトランジスタを有し、当該第3および第4のトランジスタのベースが共通接続され、前記第1のトランジスタのコレクタと第3のトランジスタのコレクタおよびベースが接続され、前記第2のトランジスタのコレクタと第4のトランジスタのコレクタが接続され、第3のトランジスタのエミッタが直列に接続された複数のダイオードを介して第5のトランジスタのコレクタおよびベースに接続され、第4のトランジスタのエミッタが第1の抵抗の他端に接続され、第5のトランジスタのベース−コレクタが接続され、第5のトランジスタのエミッタが前記第1の抵抗の一端に接続されて成り、前記オンオフ制御回路から起動トリガおよび停止信号を入力し、該起動トリガに応じて前記カレントミラー回路により生成された電流を受けて基準電圧を生成して負の温度係数を有する定電流の生成を開始する一方、該停止信号に応じて前記カレントミラー回路に定電流の供給を停止させる基準電圧回路と、
前記カレントミラー回路の共通エミッタに接続されたコレクタ、前記第5のトランジスタのベースに接続されたベースおよび前記第1の抵抗の一端に接続されたエミッタをそれぞれ有し、前記第1および第2のトランジスタに流れる電流に応じた電流を発生するNPN型の第6のトランジスタと、
を有することを特徴とするモノリシック型発光ダイオード駆動回路。 - 外部からのパルス信号に応じて交互に繰り返す起動トリガと停止信号を生成するオンオフ制御回路と、発光ダイオードに直列に接続され、かつ、該オンオフ制御回路から起動トリガおよび停止信号を入力し、該起動トリガに応じて該発光ダイオードに定電流を供給する一方、該停止信号に応じて該発光ダイオードに供給していた定電流を停止する定電流回路とを備えており、
前記定電流回路は、
PNP型の第1および第2のトランジスタを有し、当該第1および第2のトランジスタのエミッタが共通接続され、ベースが共通接続され、さらに第2のトランジスタのベース−コレクタが接続されて成る電流源としてのカレントミラー回路と、
NPN型の第3、第4および第5のトランジスタを有し、当該第3および第4のトランジスタのベースが共通接続され、前記第1のトランジスタのコレクタと第3のトランジスタのコレクタおよびベースが接続され、前記第2のトランジスタのコレクタと第4のトランジスタのコレクタが接続され、第3のトランジスタのエミッタが直列に接続された複数のダイオードを介して第5のトランジスタのコレクタおよびベースに接続され、第4のトランジスタのエミッタが第1の抵抗の他端に接続され、第5のトランジスタのベース−コレクタが接続され、第5のトランジスタのエミッタが第3の抵抗の一端に接続されて成り、前記オンオフ制御回路から起動トリガおよび停止信号を入力し、該起動トリガに応じて前記カレントミラー回路により生成された電流を受けて基準電圧を生成して負の温度係数を有する定電流の生成を開始する一方、該停止信号に応じて前記カレントミラー回路に定電流の供給を停止させる基準電圧回路と、
NPN型の第6および第7のトランジスタを有し、当該第6および第7のトランジスタのベースが共通接続され、前記第1の抵抗の一端と第6のトランジスタのコレクタおよびベースが接続され、前記第2のトランジスタのエミッタと第7のトランジスタのコレクタが接続され、第6のトランジスタのエミッタが前記第3の抵抗の他端に接続され、第7のトランジスタのエミッタが前記第3の抵抗の一端に接続されて成り、前記基準電圧回路から生成された定電流を受けて所定の符号および大きさの温度係数を有する定電流を生成するバンドギャップ回路と、前記カレントミラー回路の共通エミッタに接続されたコレクタ、前記第5のトランジスタのベースに接続されたベースおよび前記第3の抵抗の一端に接続されたエミッタをそれぞれ有し、前記第1および第2のトランジスタに流れる電流に応じた電流を発生するNPN型の第8のトランジスタと、
を有することを特徴とするモノリシック型発光ダイオード駆動回路。 - 外部からのパルス信号に応じて交互に繰り返す点灯信号と停止信号を生成するオンオフ制御回路と、発光ダイオードに直列に接続され、かつ、該オンオフ制御回路から点灯信号および停止信号を入力し、該点灯信号に応じて該発光ダイオードに定電流を供給する一方、該停止信号に応じて該発光ダイオードに供給していた定電流を停止する定電流回路とを備え、
前記定電流回路は、
PNP型の第1および第2のトランジスタを有し、当該第1および第2のトランジスタのエミッタが共通接続され、ベースが共通接続され、さらに第2のトランジスタのベース−コレクタが接続されて成る電流源としてのカレントミラー回路と、
NPN型の第3および第4のトランジスタを有し、当該第3および第4のトランジスタのベースが共通接続され、前記第1のトランジスタのコレクタと第3のトランジスタのコレクタおよびベースが接続され、前記第2のトランジスタのコレクタと第4のトランジスタのコレクタが接続され、第3のトランジスタのエミッタが第1の抵抗の一端に接続され、第4のトランジスタのエミッタが前記第1の抵抗の他端に接続されて成り、前記オンオフ制御回路から点灯信号および停止信号を入力し、該点灯信号に応じて前記カレントミラー回路により生成された電流を受けて正の温度係数を有する定電流の生成を開始する一方、該停止信号に応じて前記カレントミラー回路に定電流の供給を停止させるバンドギャップ回路と、
前記カレントミラー回路の共通エミッタに接続されたコレクタ、前記バンドギャップ回路の共通ベースに接続されたベースおよび前記第1の抵抗の一端に接続されたエミッタをそれぞれ有し、前記第1および第2のトランジスタに流れる電流に応じた電流を発生するNPN型の第5のトランジスタと、
を有することを特徴とするモノリシック型発光ダイオード駆動回路。 - 外部からのパルス信号に応じて交互に繰り返す点灯信号と停止信号を生成するオンオフ制御回路と、発光ダイオードに直列に接続され、かつ、該オンオフ制御回路から点灯信号および停止信号を入力し、該点灯信号に応じて該発光ダイオードに定電流を供給する一方、該停止信号に応じて該発光ダイオードに供給していた定電流を停止する定電流回路とを備え、
前記定電流回路は、
PNP型の第1および第2のトランジスタを有し、当該第1および第2のトランジスタのエミッタが共通接続され、ベースが共通接続され、さらに第2のトランジスタのベース−コレクタが接続されて成る電流源としてのカレントミラー回路と、
NPN型の第3、第4および第5のトランジスタを有し、当該第3および第4のトランジスタのベースが共通接続され、前記第1のトランジスタのコレクタと第3のトランジスタのコレクタおよびベースが接続され、前記第2のトランジスタのコレクタと第4のトランジスタのコレクタが接続され、第3のトランジスタのエミッタが直列に接続された複数のダイオードを介して第5のトランジスタのコレクタおよびベースに接続され、第4のトランジスタのエミッタが第1の抵抗の他端に接続され、第5のトランジスタのベース−コレクタが接続され、第5のトランジスタのエミッタが前記第1の抵抗の一端に接続されて成り、前記オンオフ制御回路から点灯信号および停止信号を入力し、該点灯信号に応じて前記カレントミラー回路により生成された電流を受けて基準電圧を生成して負の温度係数を有する定電流の生成を開始する一方、該停止信号に応じて前記カレントミラー回路に定電流の供給を停止させる基準電圧回路と、
前記カレントミラー回路の共通エミッタに接続されたコレクタ、前記第5のトランジスタのベースに接続されたベースおよび前記第1の抵抗の一端に接続されたエミッタをそれぞれ有し、前記第1および第2のトランジスタに流れる電流に応じた電流を発生するNPN型の第5のトランジスタと、
を有することを特徴とするモノリシック型発光ダイオード駆動回路。 - 外部からのパルス信号に応じて交互に繰り返す点灯信号と停止信号を生成するオンオフ制御回路と、発光ダイオードに直列に接続され、かつ、該オンオフ制御回路から点灯信号および停止信号を入力し、該点灯信号に応じて該発光ダイオードに定電流を供給する一方、該停止信号に応じて該発光ダイオードに供給していた定電流を停止する定電流回路とを備え、
前記定電流回路は、
PNP型の第1および第2のトランジスタを有し、当該第1および第2のトランジスタのエミッタが共通接続され、ベースが共通接続され、さらに第2のトランジスタのベース−コレクタが接続されて成る電流源としてのカレントミラー回路と、
NPN型の第3、第4および第5のトランジスタを有し、当該第3および第4のトランジスタのベースが共通接続され、前記第1のトランジスタのコレクタと第3のトランジスタのコレクタおよびベースが接続され、前記第2のトランジスタのコレクタと第4のトランジスタのコレクタが接続され、第3のトランジスタのエミッタが直列に接続された複数のダイオードを介して第5のトランジスタのコレクタおよびベースに接続され、第4のトランジスタのエミッタが第1の抵抗の他端に接続され、第5のトランジスタのベース−コレクタが接続され、第5のトランジスタのエミッタが第3の抵抗の一端に接続されて成り、前記オンオフ制御回路から点灯信号および停止信号を入力し、該点灯信号に応じて前記カレントミラー回路により生成された電流を受けて基準電圧を生成して負の温度係数を有する定電流の生成を開始する一方、該停止信号に応じて前記カレントミラー回路に定電流の供給を停止させる基準電圧回路と、
NPN型の第6および第7のトランジスタを有し、当該第6および第7のトランジスタのベースが共通接続され、前記第1の抵抗の一端と第6のトランジスタのコレクタおよびベースが接続され、前記第2のトランジスタのエミッタと第7のトランジスタのコレクタが接続され、第6のトランジスタのエミッタが前記第3の抵抗の他端に接続され、第7のトランジスタのエミッタが前記第3の抵抗の一端に接続されて成り、前記基準電圧回路から生成された定電流を受けて所定の符号および大きさの温度係数を有する定電流を生成するバンドギャップ回路と、前記カレントミラー回路の共通エミッタに接続されたコレクタ、前記第5のトランジスタのベースに接続されたベースおよび前記第3の抵抗の一端に接続されたエミッタをそれぞれ有し、前記第1および第2のトランジスタに流れる電流に応じた電流を発生するNPN型の第8のトランジスタと、
を有することを特徴とするモノリシック型発光ダイオード駆動回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003090168A JP4269744B2 (ja) | 2003-03-28 | 2003-03-28 | モノリシック型発光ダイオード駆動回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003090168A JP4269744B2 (ja) | 2003-03-28 | 2003-03-28 | モノリシック型発光ダイオード駆動回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004296978A JP2004296978A (ja) | 2004-10-21 |
JP4269744B2 true JP4269744B2 (ja) | 2009-05-27 |
Family
ID=33403856
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003090168A Expired - Fee Related JP4269744B2 (ja) | 2003-03-28 | 2003-03-28 | モノリシック型発光ダイオード駆動回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4269744B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5601020B2 (ja) * | 2010-05-19 | 2014-10-08 | ソニー株式会社 | 発光素子駆動装置および表示装置 |
DE102012223816B3 (de) * | 2012-12-19 | 2014-06-12 | Continental Automotive Gmbh | Einrichtung zur Ansteuerung eines Feldeffekttransistors |
JP6342961B2 (ja) * | 2016-08-25 | 2018-06-13 | 株式会社平和 | 遊技機 |
-
2003
- 2003-03-28 JP JP2003090168A patent/JP4269744B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004296978A (ja) | 2004-10-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8324816B2 (en) | LED driving circuit | |
TWI258874B (en) | Light emitting element drive circuit | |
US20070127276A1 (en) | Power supply and display | |
JP4998440B2 (ja) | 発光ダイオード駆動回路 | |
US8773040B2 (en) | Indicator drive circuit | |
JP4337339B2 (ja) | 発光ダイオード駆動回路 | |
CN110136639B (zh) | 驱动电路 | |
JP4269744B2 (ja) | モノリシック型発光ダイオード駆動回路 | |
WO2013161201A1 (ja) | 駆動装置 | |
US8760076B2 (en) | PWM dimming circuit with multiple outputting paths of current for multiple LED strings | |
US11395386B2 (en) | Semiconductor device | |
SE447436B (sv) | Styrkrets for transistorstromstellare for belastningar med hog startstrom | |
JP4763900B2 (ja) | 発光素子の駆動回路 | |
JPH1032350A (ja) | 駆動回路 | |
JP2016062686A (ja) | Led点灯装置 | |
JPH05129665A (ja) | Led駆動回路 | |
AU2013101629A4 (en) | current source | |
CN114267284B (zh) | 显示控制电路及显示装置、集成控制芯片 | |
TWI479951B (zh) | 光源裝置及其光源驅動電路 | |
JP2003133925A (ja) | 過熱保護機能付きスイッチング回路及びこれを備えた半導体リレー | |
JPH06196758A (ja) | 発光素子駆動回路 | |
US7656218B2 (en) | Signal output circuit and semiconductor integrated circuit | |
JP2004088886A (ja) | 半導体装置 | |
JPH0645653A (ja) | Led駆動回路 | |
JP2003302925A (ja) | 表示素子駆動回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060206 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090121 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090203 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090216 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120306 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120306 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130306 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140306 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |