JP4268266B2 - Inspection method for conductor layer forming process of wiring board - Google Patents
Inspection method for conductor layer forming process of wiring board Download PDFInfo
- Publication number
- JP4268266B2 JP4268266B2 JP16373999A JP16373999A JP4268266B2 JP 4268266 B2 JP4268266 B2 JP 4268266B2 JP 16373999 A JP16373999 A JP 16373999A JP 16373999 A JP16373999 A JP 16373999A JP 4268266 B2 JP4268266 B2 JP 4268266B2
- Authority
- JP
- Japan
- Prior art keywords
- test
- layer
- conductor layer
- disconnection
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、配線基板の導体層を形成する導体層形成工程を検査する検査方法に関し、特に、導体層に生じる電気的不良を容易に予測したり、工程改善の効果を容易に確認することのできる配線基板の導体層形成工程の検査方法に関する。
【0002】
【従来の技術】
従来より、配線基板の導通検査は、一般的には、次のようにして行われている。即ち、配線基板に形成された接続パッドやハンダバンプ、あるいは配線基板に立設された入出力端子としてのピンなどに、プローブピンを当接させる。そして、配線抵抗を測定したり、プローブピン間の絶縁抵抗を測定することにより、配線基板の配線層に生じた断線や短絡などの電気的不良を検査する。つまり、配線基板を製造した後に、形成された入出力端子等を用いて、配線層の断線や配線層同士の短絡などの電気的検査を行っている。
【0003】
【発明が解決しようとする課題】
しかしながら、このような検査方法では、プローブピンの接触が可能な入出力端子が形成されるまで、従って一般には、配線基板が完成あるいはほぼ完成した状態になるまで検査をすることができない。入出力端子以外の部分では、寸法が小さい(幅が細い)などにより、プローブピンを当接させることが難しい上、プローブピンで配線層を傷つけてしまい、却って不具合を生じる可能性があるからである。また、配線基板の製造において、導体層形成工程で製造される導体層は、通常多数の配線層を含み、また、配線層同士が電気的に複雑に繋がっていることが多く、各配線層毎に検査するのは難しい。特に配線層と絶縁層とが順に複数層積層された配線基板では、各導体層を製造する度に、各導体層毎に導通検査をすることになるが、これは困難である。
【0004】
従って、配線基板の製造時に、導体層を形成する工程で不具合が起こって配線層に電気的不良を生じたとしても、引き続き配線基板を製造してほぼ完成した状態にしないと、その電気的不良を見つけ出すことができない。即ち、製造中に不具合が生じているにも拘わらず、ほぼ最後まで製造しなければならないので、付加価値のついた状態で廃棄することとなり、無駄な作業が増え、ひいては、配線基板のコストアップとなっている。
【0005】
さらに、上記の検査方法では、導体層を形成する工程における電気的不具合の発生頻度を予測したり、配線基板の電気的不良による歩留まりを予測したり、あるいは、電気的不良の発生についての対策の効果を比較検討する場合においても、配線基板をほぼ完成状態まで製造してから検査する必要があるので、多大な労力を要する。特に、電気的不良の発生率が低くなるほど、生産した配線基板を大量に検査する必要があり、電気的不良対策の効果を評価することが困難となる。
【0006】
また、上記の検査方法では、検査した配線基板が、断線や短絡などの電気的不良を生じていることが判っても、そのような電気的不良を生じた原因が何であるのか、あるいは、配線基板製造時のどの工程で電気的不良を生じたかなどを特定することが極めて困難である。
従って、従来の配線基板の導通検査からは、電気的な不良品を発見することができても、その原因まで特定することは困難であるので、配線基板の製造時の歩留まりを向上させることが難しい。
【0007】
本発明はかかる現状に鑑みてなされたものであって、導体層形成工程における電気的不具合の発生を容易に予測することができる、そして、その電気的不良の原因究明が可能で、その対策の効果を容易に比較検討することのできる配線基板の導体層形成工程の検査方法を提供することを目的とする。
【0008】
【課題を解決するための手段、作用及び効果】
その解決手段は、絶縁層上に形成した金属層上に所定パターンのエッチングレジスト層を形成し、露出した上記金属層をエッチング除去し、上記エッチングレジスト層を除去して所定パターンの導体層を形成する導体層形成工程を検査する配線基板の導体層形成工程の検査方法であって、テスト絶縁層上に形成したテスト金属層上に所定テストパターンのテストエッチングレジスト層を形成し、露出した上記テスト金属層をエッチング除去し、上記テストエッチングレジスト層を残すと共に、細く長い断線テスト部を有するテスト配線層を含むテスト導体層を形成するテスト導体層形成工程と、上記テストエッチングレジスト層を残した状態で、上記断線テスト部の導通を調べ、上記断線テスト部での断線不良の有無を検知し、上記断線不良を生じたときは、その断線部位に上記テストエッチングレジスト層が残っているか否かを調べる断線検知工程と、を備えることを特徴とする配線基板の導体層形成工程の検査方法である。
【0009】
本発明では、金属層のエッチングにより配線基板の導体層を形成する導体層形成工程と同様な手法によってテスト導体層を形成し、このテスト導体層の断線テスト部での断線不良の有無を検知して、検査する。
この検査方法では、テスト導体層形成工程において、テスト絶縁層上に、断線になり易くするため細く、断線の可能性を増すため長い断線テスト部を有するテスト配線層を含むテスト導体層を形成する。このため、この断線テスト部では、各種の不具合によって容易に断線が生じるため、この断線テスト部について断線不良の有無を検知することで容易に断線不良品を発見し、またその断線部位を容易に発見することができる。
【0010】
特に、断線テスト部ではテスト導体層の導体幅が細くされ、また、長くされているので、この断線テスト部で断線不良が発生しやすくなる。つまり、断線テスト部における断線の有無を検知することで、効率よく断線不良品を発見することができる。
従って、断線不良品を観察、分析等することで、断線不良の原因究明をすることができる。あるいは、断線の対策を施した場合に、断線不良品の減少の程度を確認する際にも、その対策の効果を容易に評価できる。
特に、配線基板の導体形成工程において形成する導体層のうち最も細い導体幅と同程度あるいはこれよりも細い導体幅で、導体層のうち最も長い導体長よりも長い断線テスト部を形成すれば、配線基板の導体形成工程における断線不良の発生率よりも高い確率で断線不良を発生させることができる。このため、テスト導体層を少数形成するだけで、断線不良品が現れるから、これを容易に発見しあるいは多数の断線不良品を入手することができる。従って、断線不良の原因究明が容易になる。また断線不良対策の効果を容易に評価できる。
特に、配線基板の導体形成工程における断線不良の発生率が低い場合に、有用である。
なお、断線テスト部は、1つのテスト配線層内に1ヶ所に限定されることはなく、複数箇所形成されていても良い。
【0011】
さらに、本発明のテスト導体層形成工程では、通常はエッチング後に除去するテストエッチングレジスト層を残しておく。テストエッチングレジスト層を残しておくと、断線が生じたときに、その断線部位にもテストエッチングレジスト層が残っているか否かを視認等することで、断線の生じた原因を推定することができる。即ち、断線部位でテスト導体層が切断されているにも拘わらず、テストエッチングレジスト層は連続している場合には、テストエッチングレジスト層の浮きによって生じた可能性などが推定される。一方、テストエッチングレジスト層も切断されている場合には、異物による露光不良やハンドリング時の接触によるテストエッチングレジスト層の欠損などによるテストエッチングレジスト層のパターン不良によって生じた可能性が推定される。
【0012】
さらに、上記の配線基板の導体層形成工程の検査方法であって、前記断線テスト部は、長尺でありながら、蛇行状、ジグザグ状、渦巻き状などの配線パターンによりその配線パターン全体の占める面積が小型化された小型化長尺部を備えることを特徴とする配線基板の導体層形成工程の検査方法とすると良い。
【0013】
本発明では、断線テスト部が小型化長尺部を備えるので、テスト配線層(断線テスト部)の占める面積が小型化されていながらも、断線テスト部の長さは長くできる。このため、小面積でも、テスト配線中に断線不良の現れる確率が高く、断線不良の原因究明やその対策の効果の評価が容易にできる。
さらに、小型化長尺部によって断線テスト部はその長さの割に占める面積が小さくできるため、テスト絶縁層上にテスト導体層をいくつも並べて形成することも可能である。このようにすると、テスト絶縁層上の四隅や中央部などの位置の違いによる断線不良発生率の違いなども容易に測ることができ、断線の原因究明や、製品の歩留まり予測などに役立てることができる。
なお、小型化長尺部は、1つの断線テスト部内に複数箇所形成されていても良い。
【0014】
また、他の解決手段は、絶縁層上に形成した金属層上に所定パターンのエッチングレジスト層を形成し、露出した上記金属層をエッチング除去し、上記エッチングレジスト層を除去して所定パターンの導体層を形成する導体層形成工程を検査する配線基板の導体層形成工程の検査方法であって、テスト絶縁層上に形成したテスト金属層上に所定テストパターンのテストエッチングレジスト層を形成し、露出した上記テスト金属層をエッチング除去し、上記テストエッチングレジスト層を残すと共に、長い距離にわたって互いに小さい間隔を保つ短絡テスト部を有する複数のテスト配線層を含むテスト導体層を形成するテスト導体層形成工程と、上記テストエッチングレジスト層を残した状態で、上記短絡テスト部間の導通または絶縁抵抗を調べ、上記短絡テスト部間の短絡不良または絶縁不良の有無を検知し、上記短絡不良または絶縁不良を生じたときは、その発生部位に上記テストエッチングレジスト層が残っているか否かを調べる短絡等検知工程と、を備えることを特徴とする配線基板の導体層形成工程の検査方法である。
【0015】
本発明では、金属層のエッチングにより導体層を形成する導体層形成工程と同様な手法によってテスト導体層を形成し、このテスト導体層の短絡テスト部間の短絡不良や絶縁不良(以下、併せて短絡等不良ともいう)の有無を検知して、検査する。
この検査方法では、テスト導体層形成工程において、短絡等を生じやすくするためにテスト絶縁層上に長い距離にわたって互いに小さい間隔を保つ短絡テスト部を有する複数のテスト配線層を含むテスト導体層を形成する。このため、この短絡テスト部間では、各種の不具合によって、容易に短絡等不良が生じるため、この短絡テスト部について短絡等不良等を検知することで短絡等不良品及びその発生部位を発見することができる。
【0016】
特に、短絡テスト部間の間隔が小さくされ、短絡テスト部が長く形成されているので、この短絡テスト部で短絡不良や絶縁不良が発生しやすくなる。つまり、短絡テスト部における短絡等の有無を検知することで、効率よく短絡等不良品を発見することができる。
特に、配線基板の導体形成工程において形成する導体層同士の間隔のうち、最も小さい導体間隔と同程度あるいはこれよりも小さい間隔で、導体層同士の並行部分のうち最も長い距離のものよりも長い距離の短絡テスト部を形成すれば、配線基板の導体形成工程における短絡等不良の発生率よりも高い確率で短絡等不良を発生させることができる。このため、テスト導体層を少数形成するだけで、短絡等不良品が現れるから、これを容易に発見しあるいは多数の短絡等不良品を入手することができる。従って、短絡等不良の原因究明が容易になる。また短絡等不良対策の効果を容易に評価できる。
特に、配線基板の導体形成工程における短絡等不良の発生率が低い場合に有用である。
なお、短絡テスト部は、1つのテスト配線層内に複数箇所形成しても良い。
【0017】
さらに、本発明のテスト導体層形成工程では、通常はエッチング後に除去するテストエッチングレジスト層を残しておく。テストエッチングレジスト層を残しておくと、短絡不良や絶縁不良を生じたときに、それらの短絡等の発生部位にもテストエッチングレジスト層が残っているか否かを視認等することで、短絡等の生じた原因を推定することができる場合がある。即ち、短絡等の発生部位でテスト導体層同士が接続(ブリッジ)したり近接しているにも拘わらず、テストエッチングレジスト層同士はブリッジや近接等をしていない場合には、異物によるエッチングの阻害の可能性が推定される。一方、テストエッチングレジスト層同士もブリッジや近接等をしている場合には、異物による露光不良などによる、テストエッチングレジスト層のパターン不良によって生じた可能性を推定できることがある。。
【0018】
さらに、上記の配線基板の導体層形成工程の検査方法であって、前記短絡テスト部は、対となる前記テスト配線層が互いに並行して延び、長尺でありながら、蛇行状、ジグザグ状、渦巻き状などの配線パターンによりその配線パターン全体の占める面積が小型化された並行小型化長尺部を備えることを特徴とする配線基板の導体層形成工程の検査方法とすると良い。
【0019】
本発明では、短絡テスト部が並行小型化長尺部を備えるので、テスト配線層の占める面積が小型化されていながらも、短絡テスト部の長さは長くできる。このため、小面積でも、テスト配線層中に短絡不良や絶縁不良が現れる確率が高く、原因の究明やその対策の効果の評価が容易にできる。
さらに、小型化長尺部によって短絡テスト部はその長さの割に占める面積が小さくできるため、テスト絶縁層上にテスト導体層をいくつも並べて形成することも可能である。このようにすると、テスト絶縁層上の四隅や中央部などの位置の違いによる短絡等の不良発生率の違いなども容易に測ることができ、短絡等の原因究明や、製品の歩留まり予測などに役立てることができる。
なお、並行小型化長尺部は、1つの短絡テスト部内に複数箇所形成されていても良い。
【0020】
さらに、上記の配線基板の導体層形成工程の検査方法であって、上記テストエッチングレジスト層を残した状態で、上記短絡テスト部の導通を調べ、上記短絡テスト部での断線不良の有無を検知し、上記断線不良を生じたときは、その断線部位に上記テストエッチングレジスト層が残っているか否かを調べる断線検知工程を備えることを特徴とする配線基板の導体層形成工程の検査方法とすると良い。
【0021】
本発明では、短絡テスト部の導通をも調べ、短絡テスト部での断線不良の有無をも検知する。つまり、短絡テスト部間についての短絡不良や絶縁不良の有無を検知するとともに、これら短絡テスト部での断線不良の有無も検知することで、断線不良及び短絡等不良の両方についての電気的不良品を発見することができる。
さらに、通常は除去するテストエッチングレジスト層を残しておき、電気的不良が生じたときに、その不良(断線、短絡、絶縁不良)の生じた部位を観察することで、不良の生じた原因を推定することができる。
【0022】
あるいは、前記の配線基板の導体層形成工程の検査方法であって、対となる前記テスト配線層の短絡テスト部は、互いに噛み合う櫛歯状の配線パターンの櫛歯状部をそれぞれ備えることを特徴とする配線基板の導体層形成工程の検査方法とすると良い。
【0023】
本発明では、対となるテスト配線層の短絡テスト部が櫛歯状部を備えるので、テスト配線層の占める面積が小型化されながらも、2つのテスト配線層間で小さい間隔を保つ長さは長くとれる。このため、小面積でも、テスト配線層間に短絡不良や絶縁不良の現れる確率が高く、原因の究明やその対策の効果の評価が容易にできる。
さらに、櫛歯状部によって短絡テスト部はその長さの割に占める面積が小さくできるため、テスト絶縁層上にテスト導体層をいくつも並べて形成することも可能である。このようにすると、テスト絶縁層上の四隅や中央部などの位置の違いによる短絡等の不良発生率の違いなども容易に測ることができ、短絡等の原因究明、製品の歩留まり予測などに役立てることができる。
なお、櫛歯状部は、1つの短絡テスト部内に複数箇所形成されていても良い。
【0024】
また、上記いずれかの配線基板の導体層形成工程の検査方法であって、前記エッチングレジスト層は、感光性樹脂を露光現像により前記所定パターンに形成したものであり、前記テストエッチングレジスト層は、上記エッチングレジスト層と同じ感光タイプの感光性樹脂を露光現像により前記所定テストパターンに形成したことを特徴とする配線基板の導体層形成工程の検査方法とするのが好ましい。
【0025】
本発明によれば、テストエッチングレジスト層はエッチングレジスト層と同じ感光タイプの感光性樹脂、つまりエッチングレジスト層に用いた感光性樹脂と同じネガ型あるいはポジ型の感光性樹脂を用いる。このため、配線基板の導体層形成工程において、異物などによる感光性樹脂の露光不良に起因して発生する断線あるいは短絡等を、テスト導体層形成工程でも起こさせることができるので、不具合の原因究明がより容易になる。
【0026】
また、絶縁層上に形成した金属層上に所定パターンのメッキレジスト層を形成し、露出した上記金属層上に電解メッキを施し、上記メッキレジスト層を除去し、露出した上記金属層をエッチング除去して所定パターンの導体層を形成する導体層形成工程を検査する配線基板の導体層形成工程の検査方法であって、テスト絶縁層上に形成したテスト金属層上に所定パターンのテストメッキレジスト層を形成し、その後、露出した上記テスト金属層上に電解メッキを施し、上記テストメッキレジスト層を除去し、露出した上記テスト金属層をエッチング除去して、細く長い断線テスト部を有するテスト配線層を含むテスト導体層を形成するテスト導体層形成工程と、上記断線テスト部の導通を調べ、上記断線テスト部での断線不良の有無を検知する断線検知工程と、を備えることを特徴とする配線基板の導体層形成工程の検査方法とするのが好ましい。
【0027】
この検査方法では、電解メッキを施し金属層をエッチングすることにより配線基板の導体層を形成する導体層形成工程と同様な手法によってテスト導体層を形成し、このテスト導体層の断線テスト部での断線不良の有無を検知して、検査する。
この検査方法では、テスト導体層形成工程において、テスト絶縁層上に、断線になり易くするため細く、断線の可能性を増すため長い断線テスト部を有するテスト配線層を含むテスト導体層を形成する。このため、この断線テスト部では、各種の不具合によって容易に断線を生じるため、断線不良品及びその断線部位を容易に発見することができる。
【0028】
特に、断線テスト部ではテスト導体層の細さが細くされ、また、長くされているので、この断線テスト部で断線不良が発生しやすくなる。つまり、断線テスト部における断線の有無を検知することで、効率よく断線不良品を発見することができる。
従って、断線不良品を観察、分析等することで、断線不良の原因究明をすることができる。あるいは、断線の対策を施した場合に、断線不良品の減少の程度を確認する際にも、その対策の効果を容易に評価できる。
特に、配線基板の導体形成工程において形成する導体層のうち最も細い導体幅と同程度あるいはこれよりも細い導体幅で、導体層のうち最も長い導体長よりも長い断線テスト部を形成すれば、配線基板の導体形成工程における断線不良の発生率よりも高い確率で断線不良を発生させることができる。このため、テスト導体層を少数形成するだけで、断線不良品が現れるから、これを容易に発見しあるいは多数の断線不良品を入手することができる。従って、断線不良の原因究明が容易になる。また断線不良対策の効果を容易に評価できる。
特に、配線基板の導体形成工程における断線不良の発生率が低い場合に、有用である。
なお、断線テスト部は、1つのテスト配線層内に1ヶ所に限定されることはなく、複数箇所形成されていても良い。
【0029】
さらに、上記の配線基板の導体層形成工程の検査方法であって、前記断線テスト部は、長尺でありながら、蛇行状、ジグザグ状、渦巻き状などの配線パターンによりその配線パターン全体の占める面積が小型化された小型化長尺部を備えることを特徴とする配線基板の導体層形成工程の検査方法とすると良い。
【0030】
この検査方法では、断線テスト部が小型化長尺部を備えるので、テスト配線層(断線テスト部)の占める面積が小型化されていながらも、断線テスト部の長さは長くできる。このため、小面積でも、テスト配線中に断線不良の現れる確率が高く、断線不良の原因究明やその対策の効果の評価が容易にできる。
さらに、小型化長尺部によって断線テスト部はその長さの割に占める面積が小さくできるため、テスト絶縁層上にテスト導体層をいくつも並べて形成することも可能である。このようにすると、テスト絶縁層上の四隅や中央部などの位置の違いによる不良発生率の違いなども容易に測ることができ、断線の原因究明や製品歩留まりの予測などに役立てることができる。
なお、小型化長尺部は、1つの断線テスト部内に複数箇所形成されていても良い。
【0031】
また、絶縁層上に形成した金属層上に所定パターンのメッキレジスト層を形成し、露出した上記金属層上に電解メッキを施し、上記メッキレジスト層を除去し、露出した上記金属層をエッチング除去して所定パターンの導体層を形成する導体層形成工程を検査する配線基板の導体層形成工程の検査方法であって、テスト絶縁層上に形成したテスト金属層上に所定パターンのテストメッキレジスト層を形成し、その後、露出した上記テスト金属層上に電解メッキを施し、上記テストメッキレジスト層を除去し、露出した上記テスト金属層をエッチング除去して、長い距離にわたって互いに小さい間隔を保つ短絡テスト部を有する複数のテスト配線層を含むテスト導体層を形成するテスト導体層形成工程と、上記短絡テスト部間の導通または絶縁抵抗を調べ、上記短絡テスト部間の短絡不良または絶縁不良の有無を検知する短絡等検知工程と、を備えることを特徴とする配線基板の導体層形成工程の検査方法とするのも好ましい。
【0032】
この検査方法では、電解メッキを施し金属層をエッチングすることにより配線基板の導体層を形成する導体層形成工程と同様な手法によってテスト導体層を形成し、このテスト導体層の短絡テスト部間の短絡不良や絶縁不良の有無を検知して、検査する。
この検査方法では、テスト導体層形成工程において、短絡等を生じやすくするためにテスト絶縁層上に長い距離にわたって互いに小さい間隔を保つ短絡テスト部を有する複数のテスト配線層を含むテスト導体層を形成する。このため、この短絡テスト部間では、各種の不具合によって容易に短絡等不良が生じるため、電短絡等不良品及びその発生部位を発見することができる。
【0033】
特に、短絡テスト部間の間隔が小さくされ、短絡テスト部が長く形成されているので、この短絡テスト部で短絡不良や絶縁不良が発生しやすくなる。つまり、短絡テスト部における短絡等の有無を検知することで、効率よく短絡等不良品を発見することができる。
特に、配線基板の導体形成工程において形成する導体層同士の間隔のうち、最も小さい導体間隔と同程度あるいはこれよりも小さい狭さで、導体層同士の並行部分のうち最も長い距離よりも長い短絡テスト部を形成すれば、配線基板の導体形成工程における短絡等不良の発生率よりも高い確率で短絡等不良を発生させることができる。このため、テスト導体層を少数形成するだけで、短絡等不良品が現れるから、これを容易に発見しあるいは多数の短絡等不良品を入手することができる。従って、短絡等不良の原因究明が容易になる。また短絡等不良対策の効果を容易に評価できる。
特に、配線基板の導体形成工程における短絡等不良の発生率が低い場合に有用である。
なお、短絡テスト部は、1つのテスト配線層内に複数箇所形成しても良い。
【0034】
さらに、上記の配線基板の導体層形成工程の検査方法であって、前記短絡テスト部は、対となる前記テスト配線層が互いに並行して延び、長尺でありながら、蛇行状、ジグザグ状、渦巻き状などの配線パターンによりその配線パターン全体の占める面積が小型化された並行小型化長尺部を備えることを特徴とする配線基板の導体層形成工程の検査方法とすると良い。
【0035】
この検査方法では、短絡テスト部が並行小型化長尺部を備えるので、テスト配線層の占める面積が小型化されていながらも、短絡テスト部の長さは長くできる。このため、小面積でも、テスト配線層中に短絡不良や絶縁不良が現れる確率が高く、原因の究明やその対策の効果の評価が容易にできる。
さらに、小型化長尺部によって短絡テスト部はその長さの割に占める面積が小さくできるため、テスト絶縁層上にテスト導体層をいくつも並べて形成することも可能である。このようにすると、テスト絶縁層上の四隅や中央部などの位置の違いによる短絡等の不良発生率の違いなども容易に測ることができ、短絡等の原因究明や、製品の歩留まり予測などに役立てることができる。
なお、並行小型化長尺部は、1つの短絡テスト部内に複数箇所形成されていても良い。
【0036】
さらに、上記の配線基板の導体層形成工程の検査方法であって、上記短絡テスト部の導通を調べ、上記短絡テスト部での断線不良の有無を検知する断線検知工程を備えることを特徴とする配線基板の導体層形成工程の検査方法とすると良い。
【0037】
この検査方法では、短絡テスト部の導通をも調べ、短絡テスト部での断線不良の有無をも検知する。つまり、短絡テスト部間についての短絡不良や絶縁不良の有無を検知するとともに、これら短絡テスト部での断線不良の有無も検知することで、断線不良及び短絡不良等の両方についての電気的不良品を発見することができる。
【0038】
あるいは、前記の配線基板の導体層形成工程の検査方法であって、対となる前記テスト配線層の短絡テスト部は、互いに噛み合う櫛歯状の配線パターンの櫛歯状部をそれぞれ備えることを特徴とする配線基板の導体層形成工程の検査方法とすると良い。
【0039】
この検査方法では、対となるテスト配線層の短絡テスト部が櫛歯状部を備えるので、テスト配線層の占める面積が小型化されながらも、2つのテスト配線層間で小さい間隔を保つ長さは長くとれる。このため、小面積でも、テスト配線中に短絡不良や絶縁不良の不良の現れる確率が高く、原因の究明やその対策の効果の評価が容易にできる。
さらに、櫛歯状部によって短絡テスト部はその長さの割に占める面積が小さくできるため、テスト絶縁層上にテスト導体層をいくつも並べて形成することも可能である。このようにすると、テスト絶縁層上の四隅や中央部などの位置の違いによる短絡等の不良発生率の違いなども容易に測ることができ、短絡等の原因究明、製品の歩留まり予測などに役立てることができる。
なお、櫛歯状部は、1つの短絡テスト部内に複数箇所形成されていても良い。
【0040】
【発明の実施の形態】
(実施形態1)
以下、本発明にかかる第1の実施の形態を、図を参照しつつ説明する。
本実施形態の検査方法で検査される導体層形成工程にかかる配線基板100は、図1に示すように、330mm×330mmの略正方形板状で、多数個取り用大判形状の配線基板である。即ち、この大判の配線基板100は、大別して、最終的に切断により個分けして製品(配線基板)とする多数の製品部101(40mm×40mm)と、製品部101同士を接続し、最終的には廃棄する接続部102とからなる。本実施形態において、製品部101は接続部102を介して縦横3ヶずつ(合計9ヶ)並べられ、更に、この9ヶの群は接続部102を介して縦横2群ずつ(合計4群)並べられているので、1つの配線基板100には、36ヶ(=9×4)の製品部101が属している。
この配線基板100は、本実施形態の検査方法で検査される導体層形成工程を含め、種々の工程を経て、製品部101に回路配線その他が作り込まれ、大判で完成後、製品部101毎に切断し、ハンダリフローなど、更に必要な処理を施した後、図3に示す個分けされた配線基板110となる。この配線基板110は、その上面110Aに、破線で示すICチップCHとの接続が可能なハンダバンプ111が多数形成され、下面110Bには、破線で示すマザーボードMBの上面MBAに搭載可能なように、ハンダバンプ112が多数形成されている。
【0041】
本実施形態の検査方法で検査される導体層形成工程で形成される導体層103は、主として製品部101に形成される。各製品部101に形成される導体層103のパターンは、平面視において図2に示すように、主として、中心付近から周縁に向かって略放射状に延びる多数の配線層104を含むパターンである。なお、図1ではこれらの記載は省略した。
容易に理解できるように、この配線層104が途中で断線したり、隣り合う配線層104同士で短絡したり、あるいは接近して配線層104同士の間の絶縁抵抗が低下したりすると、そのような不具合を含む配線基板110は正常に動作しない。従って、断線や短絡等の不具合のある配線基板110を排除するため、配線基板110の完成後あるいは完成直前に検査を行うが、多数の複雑な配線を検査するのは容易でなく、検査費用もかかり、不良品の廃棄に伴う損失も大きい。
【0042】
このため、各工程における検査や不具合原因の追及が行われるが、例えば、図2に示す各配線層103を検査するのも容易ではない。そこで本発明では、以下に示すように、導体層103を形成するのと同様のテスト導体層形成工程によってテスト配線基板にテスト導体層を形成して、テスト導体層について検査を行う。その結果から、導体層形成工程における各装置や材料が所期の特性通り適正に作動運用しているかどうかなどを評価し、あるいは次工程以降の製品(配線基板100や配線基板110など)の歩留まりを予測可能とする。このため、例えば、1日の作業の開始前、終了後、途中、あるいは、導体層形成工程に配線基板100を投入する前や後、間などに、定期的にテスト配線基板を投入して、検査を行うと良い。
また、不具合対策の適否、効果の大小等を評価することもできるので、各種の改善を行った際に、検査を行うと良い。
【0043】
なお、図2に示す導体層103(配線層104)は、以下のようにして形成する。即ち、配線基板100の表面には、予めエポキシ系樹脂からなる樹脂絶縁層を形成しておき、その上に予め形成しておいた金属層、具体的には銅層上に、ネガ型感光性樹脂からなるドライフィルムを貼り付け、露光現像して所定パターンのエッチングレジスト層を形成する。その後、露出した銅層をエッチングにより溶解除去して、導体層103を形成し、更に不要となったエッチングレジスト層を除去して形成する。
【0044】
次に、本実施形態で製造されるテスト配線基板1の平面図を図4に示す。
このテスト配線基板1は、ガラス−エポキシ樹脂複合材料からなるテストコア基板11の上下にエポキシ樹脂系のテスト樹脂絶縁層12,13をそれぞれ形成したテスト基板10(図6(a)参照)からなり、上記した大判の配線基板100と同じく、330×330mmの平面視略正方形板状である。そして、テスト配線基板1は、上記した製品部101(40×40mm)に対応する連結テスト領域3を36ヶ(=4×9)備えている。この連結領域3には、それぞれ20×20mmの略正方形状のテスト領域2が4つ連結した状態で含まれている。各連結テスト領域3同士は、上記接続部102に対応する不要部5によって接続されている。従って、このテスト配線基板1は、144ヶ(=4×9×4)のテスト領域2と不要部5により構成されている。また、各テスト領域2には、後述するように、図5に示すパターンのテスト導体層23が形成される(図4では、図示を省略する)
なお、本実施形態では、テスト配線基板1の図示しない下面側にも、同様にテスト領域と不要部が形成される。
【0045】
次に、このテスト配線基板1のテスト領域2の平面図を図5に示す。
各テスト領域2には、上記した配線基板100の表面と同材質のエポキシ樹脂系からなるテスト絶縁層12上に、テスト導体層23が形成されている。このテスト導体層23は、2つのテスト配線層(第1テスト配線層21、第2テスト配線層22)を含む。
さらに、第1テスト配線層21及び第2テスト配線層22は、上記配線層104(図2参照)とほぼ同じ線幅(45μm)の細くて長い断線テスト部21A,22Aと、その両端に形成され、導通などの電気的特性測定するためのプローブを当接可能な一対のチェックパッド21B1及び21B2、22B1及び22B2(それぞれ1×1mm)とをそれぞれ有する。さらに、図中、一点鎖線で囲まれた領域24では、この断線テスト部21A,22Aがジグザグの配線パターンにされており、断線テスト部21A,22Aはいずれも、この領域24で長さが長尺でありながら、ジグザグ状の配線パターンによりその占める面積が領域24内に収まるように小型化された小型化長尺部21C,22Cとされている。
【0046】
また、第1テスト配線層21及び第2テスト配線層22は、領域24内において、互いに35μmの間隔保ち、不具合によって短絡が容易に生じるようにした短絡テスト部21D,22Dをも構成している。さらに、それら短絡テスト部21D,22Dは、2つのテスト配線層21,22が対となって互いに並行してジグザグに延び、長尺でありながら、ジグザグ状の配線パターンによりそのパターン全体の占める面積が小型化されて並行小型化長尺部21E,22Eともされている。
このように、本実施形態では、小型化長尺部21C,22Cは、短絡テスト部21D,22Dであり、かつ、並行小型化長尺部21E,22Eでもある。
【0047】
次に、配線基板の導体層形成工程の検査方法について、図6〜図11を参照しつつ説明する。
本実施形態において、検査対象である配線基板100の導体層形成工程は、上記したように、樹脂絶縁層上に形成した金属層上に所定パターンのエッチングレジスト層を形成し、露出した金属層をエッチング除去し、エッチングレジスト層を除去して所定パターンの導体層103を形成するものである。そこで、上記テスト配線基板1のテスト導体層23も、以下に述べるように、同様に金属層をエッチングすることにより形成する。
【0048】
まず、図6(a)に部分拡大断面図を示すように、ガラス−エポキシ樹脂複合材料からなるテストコア基板11の上下にテスト絶縁層12,13が形成されたテスト基板10を用意する。この両面10A,10B上には、予め厚さ15μmの銅からなるテスト金属層14,15をそれぞれ形成しておく。このテスト金属層14,15は、テスト絶縁層12,13上に銅箔を積層したり、テスト絶縁層12,13上に無電解メッキ及び電解メッキを施すなど、公知の手法により形成する。なお、実際の製品の配線基板110を製造するのと同様の手法によってテスト金属層14,15を形成するのが好ましい。
【0049】
次に、テスト導体層形成工程において、まず図6(b)に示すように、各テスト金属層14,15の略全面に、アクリル系樹脂(水溶性アクリル)からなるネガ型感光性のドライフィルムをそれぞれ貼り付け、テストエッチングレジスト層16,17を形成する。このドライフィルム(テストエッチングレジスト層16,17)の材質は、検査対象の配線基板100の導体層形成工程で用いるものと同様のものであり、貼付条件や後述する露光現像条件などの製造条件も製品の製造時と同様にする。
【0050】
次に、図7(a)に示すように、貼り付けたテストエッチングレジスト層16,17を、所定パターン(図5参照)に露光し、その後現像して、第1テスト配線層21及び第2テスト配線層22などに対応した所定パターンのテストエッチングレジスト層18,19をそれぞれ形成する。なお、本実施形態で用いたドライフィルムは、露光された部分が硬化するネガタイプであるので、露光部が、現像後、所定パターンのテストエッチングレジスト層18,19となる。
【0051】
次に、図7(b)に示すように、所定パターンのテストエッチングレジスト層18,19から露出したテスト金属層14,15上に、エッチング液を噴射し、露出したテスト金属層14,15をエッチング除去する。これにより、上面10A上に第1テスト配線層21及び第2テスト配線層22を含むテスト導体層23が、また、下面10Bにもテスト導体層27が形成される。
なお、検査対象の配線基板の導体層形成工程では、導体層103を形成した後、エッチングレジスト層を剥離して導体層103を露出させるが、本実施形態の検査方法では、後述するように、不具合の原因が発見しやすくなるため、エッチング後も、所定パターンのテストエッチングレジスト層18,19をそのまま残しておく。
【0052】
次に、断線検知工程において、第1テスト配線層21の各チェックパッド21B1,21B2上のテストエッチングレジスト層18を全部または一部除去してから、チェックパッド21B1等にプローブピンを当接させて、チェックパッド21B1,21B2間の導通を調べ、断線テスト部21A及び小型化長尺部21Cの断線不良の有無を検知する。また、第2テスト配線層22についても同様に、断線テスト部22A及び小型化長尺部22Cの断線不良の有無を検知する。
さらに、短絡等検知工程において、第1テスト配線層21のチェックパッド21B1,21B2のいずれかと、第2テスト配線層22のチェックパッド22B1,22B2のいずれか(例えば、21B1と22B1)に、それぞれプローブピンを当接させて、その間の導通や絶縁抵抗を調べ、短絡テスト部21C,22C間(並行小型化長尺部21D,22D間)の短絡不良や絶縁不良の有無を検知する。
なお、テストエッチングレジスト層18を貫通するようにしてプローブピンをチェックパッド21B1,21B2(22B1,22B2)に当接させても良い。
【0053】
このように、第1テスト配線層21及び第2テスト配線層22は、それらの両端にそれぞれチェックパッド21B1,21B2,22B1,22B2が形成されているので、容易ににプローブピンを当接させて電気的な検査をすることができる。
一つのテスト領域2について上記の断線や短絡等の検査を行った後は、さらに、このような検査を他のテスト領域2についても行い、テスト配線基板1内の144ヶすべてのテスト領域2について検査して、断線不良、短絡不良、絶縁不良の有無を検知する。また、下面10Bに形成したテスト導体層27についても同様にして、検査をする。
【0054】
このようにすると、検査対象である配線基板の導体層形成工程そのものの歩留まりではないが、同様な導体層形成工程によるテスト配線層21,22の歩留まりが判る。従って、従来のように、配線基板をほぼ完成した状態まで製造してから検査する必要がなく、導体層形成工程毎に容易に歩留まりの高低の推定や評価ができることになる。
また、本実施形態では、テスト導体層23の形状を、図4、図5に示すテスト領域2に収まるような小型なものとしたので、データの集計方法によっては、テスト配線基板1のうち、例えば、四隅付近と中央付近での不具合発生割合の違い、上面10A上のテスト導体層23と下面10B上のテスト導体層27での不具合発生率の違いなどを算出することもでき、これを用いて不具合原因の探求も可能となる。
さらに、テスト配線基板1を用いているので、プローブピンによって製品となる配線基板100内の配線層の一部が傷付くなど、検査に伴う不具合を生じることもない。
【0055】
さらに、本実施形態の検査方法では、テスト導体層形成工程において、テスト絶縁層12上に、テスト導体層23、具体的には、細く長い断線テスト部21A,22Aを有する第1テスト配線層21及び第2テスト配線層22を形成している。特に、この断線テスト部21A,22Aは、製品部101の配線層104(図2参照)と同等の細さで、そのいずれの長さよりも長い小型化長尺部21C,22Cを備えている。このため、各種の不具合があると、検査対象の配線基板100の導体層形成工程の場合に比して、遙かに高い確率でこれらに断線が生じるので、テスト導体層23を少量形成するだけで断線不良品が現れる。従って、例えば、検査対象である配線基板100の導体層形成工程において、歩留まりが十分高く、断線不良の生じる可能性が低い場合にも、少数のテスト配線層21,22を検査することで、断線不良が現れるので、多数の配線基板110(または製品部101)を検査する必要がなく、導体層形成工程の歩留まりを推定や評価することができる。
【0056】
また、本実施形態の検査方法では、テスト導体層形成工程において、並行して延びる配線層104の並行部分と同等の間隔(40μm)で、そのいずれの長さよりも長い距離にわたって互いに小さい間隔を保つ短絡テスト部21D,22D(並行小型化長尺部21E,22E)を有する第1テスト配線層21及び第2テスト配線層22を形成した。このため、この短絡テスト部21D,22D間では、各種の不具合があると、配線基板100の導体層形成工程の場合に比して、短絡不良や絶縁不良が遙かに高い確率で生じるので、テスト導体層23を少量形成するだけで断線不良品が現れる。
従って、例えば検査対象である配線基板100の導体層形成工程において、歩留まりが十分高く、短絡不良などの生じる可能性が低い場合にも、少数のテスト配線層21,22を検査することで、短絡不良や絶縁不良が現れるので、多数の配線基板101(または製品部101)を検査する必要が無く、導体層形成工程の歩留まりを推定や評価することができる。
【0057】
その上、上述の検査により、断線不良、短絡不良または絶縁不良が発見された場合には、不良個所を特定し観察することで、不具合の原因を探る手掛かりをえることができる。まず、目視、あるいは通常の光学顕微鏡や偏光顕微鏡などを用いてテストエッチングレジスト層18,19やテスト配線層21,22の状態を調べ、断線不良、短絡不良または絶縁不良を生じた部位を探し、その状態を観察する。
【0058】
なお、小型化長尺部21C,22Cでは、第1,第2テスト配線層21,22が密集したパターンにされているため、狭い領域24を観察するだけで容易に断線部位を発見できるので、この点でも都合がよい。同様に、並行小型化長尺部21E,22Eでは、第1第2テスト配線層21,22が密集したパターンにされているため、狭い領域24を観察するだけで容易に短絡部位あるいは絶縁不良部位を発見できるので、この点でも都合がよい。
【0059】
テスト配線層21A(22A)に断線不良が生じた場合、断線部位21Rの上にテストエッチングレジスト層18があるかどうかを観察する。
まず、図8(a)に示すように、断線部位21R上にもテストエッチングレジスト層18が正常に存在する場合、即ち、テストエッチングレジスト層18が所定の形状をなしているにも拘わらず、その下のテスト配線層21Aでは、断線部位21Rでテスト配線層21Aが存在せず断線を生じている場合がある。この場合には、図8(b)(c)に示すように、テスト金属層14上にテストエッチングレジスト層16(ドライフィルム)を貼り付けた際に、テストエッチングレジスト層18とテスト金属層14との間に、異物FMあるいは空気によるボイドVが入り込んだため、テストエッチングレジスト層18がその近くだけ浮き上がって浮き部分18Rとなる。これによって、エッチング液がテストエッチングレジスト層18とテスト金属層14との間に浸み込み、テスト配線層21Aの断線部位21Rがエッチング除去されたものと考えられる。
【0060】
これに対し、図9(a)に示すように、断線部位21Rではテストエッチングレジスト層18も欠損している場合がある。この場合には、テストエッチングレジスト層16に所定パターンの露光をする際に、テストエッチングレジスト層16上に、異物FM2が付着して無用な影ができ、本来、硬化し残存すべき部分が現像により除去されてパターン不良を生じたと考えられる。あるいは、現像後エッチングまでのハンドリングにおいて、治工具や他の基板などと接触したために、テストエッチングレジスト層18の一部が欠損し、テスト配線層21Aにも欠損部(断線部位21R)が生じたと考えられる。
このように、テストエッチングレジスト層18を除去せずに残したため、断線不良の原因を推定することができるので、不具合対策を検討することが容易になり、またその効果を容易に測ることができる。
【0061】
一方、短絡不良や絶縁不良の場合、即ち、図10(a)に示すように、テスト配線層21Aと22Aとの間でテスト金属層14の一部が溶け残り、短絡金属層14Sとなって両者間を短絡している場合には、具体的には、次のような原因が挙げられる。
第1は、図10(b)に示すように、テストエッチングレジスト層18を形成後、エッチング前に異物FM3が、隣り合うテストエッチングレジスト層18間を跨ぐようにして載った場合である。この場合、異物FM3がいわばエッチングガードの役割を果たし、この下のテスト金属層13のエッチング除去を阻害するため、短絡金属層14Sとなって残ると考えられる。
第2は、図10(c)に示すように、テストエッチングレジスト層16とテスト金属層14との間に異物FM4が入り、現像してテストエッチングレジスト層18を形成した状態で、2つのテストエッチングレジスト層18の間に異物FM4が位置する場合である。この場合にも、異物FM4がいわばエッチングガードの役割を果たし、短絡金属層14Sが残ると考えられる。
これらの場合、異物FM3あるいはFM4が残っている場合にはもちろん、これらが無くなった場合にも、短絡金属層14S付近のテストエッチングレジスト層18の浮き上がりをチェックすることで、いずれによるものか識別が可能となる場合がある。
【0062】
このように、テスト導体層に電気的不良が生じた場合に容易にその原因を究明することができるので、電気的不良対策を容易にすることができる。さらに、電気的不良対策をした後は、再び、この導体層形成工程の検査方法によって検査をすれば、その対策の効果の評価を容易にすることができる。
【0063】
(変形形態1)
次いで、上記実施形態1の変形形態について説明する。
上記実施形態1では、テストエッチングレジスト層として、ネガ型ドライフィルムを用いた。しかし、検査対象である配線基板100の導体層形成工程で、ポジ型のドライフィルムを用いている場合には、これと同タイプのドライフィルムを用いてテスト導体層を形成するのが好ましい。できるだけ配線基板100と同一の条件でテスト導体層を形成するためである。
そこで、本変形形態では、テストエッチングレジスト層として、露光された部分が溶解除去可能となるポジ型ドライフィルムを用いる。従って、これに伴い、露光時のマスクの遮光パターンもネガポジ反転したものに変更する。
【0064】
このようなポジ型のテストエッチングレジスト層を用いても、上記実施形態1と同様に、テスト導体層形成工程でテスト導体層を形成し、断線検知工程で断線不良を、短絡等検知工程で短絡不良や絶縁不良の有無を検知することができるので、詳細な説明は省略する。
さらに、それらの不良を生じたときには、その不良部位を容易に発見することもでき、また、その形態からその原因を究明することもできる。但し、この不良部位の形態と不良原因については、ネガ型レジストを用いた実施形態1と、本変形形態とでは異なる部分があるので、以下に説明する。
【0065】
本変形形態において、断線不良が生じた場合、上記実施形態1の場合とほぼ同様であるので、図8、図9を用いて説明する。まず、断線部位21R上にポジ型のテストエッチングレジスト層218が正常に存在する場合(図8(a)参照)には、図8(b)または図8(c)に示したように、テストエッチングレジスト層218(ポジ型テストエッチングレジスト層216)とテスト金属層14との間に、異物FMあるいはボイドVが入り込み、テストエッチングレジスト層218が浮き上がったためと考えられる。
これに対し、断線部位21Rでテストエッチングレジスト層218も欠損している場合(図9(a)参照)には、現像後エッチングまでのハンドリングにおいて、治工具や他の基板などと接触したために、テストエッチングレジスト層218の一部が欠損し、断線部位21Rが生じたと考えられる。
このように、本変形形態でも、テストエッチングレジスト層218を除去せずに残したため、断線不良の原因を推定することができので、不具合対策を検討することが容易になり、またその効果を容易に測ることができる。
【0066】
一方、短絡不良や絶縁不良の場合には、図10を参照して説明したのと同様に、異物FM3,FM4によって短絡金属層14Sが残った場合の他、図11に示すように、露光前の異物の付着による露光不良が考えられ、これも識別することができる。即ち、図10(a)に示すように、短絡金属層14Sの上にポジ型のテストエッチングレジスト層218が残っていない場合には、実施形態1で説明したのと同様に、異物FM3あるいはFM4がエッチングガードとして働き、短絡金属層14Sが溶け残ったものと考えられる(図10(b)(c)参照)。
これに対し、図11(a)に示すように、短絡金属層14S上にもポジ型の連結テストエッチングレジスト層218Sが存在する場合には、図11(b)に示すように、ポジ型のテストエッチングレジスト層216上に付着した異物FM5が露光時に影を生じさせ、現像時に未露光の部分(218S)が溶解せずに残り、連結テストエッチングレジスト層218S及び短絡金属層14Sとなったものと推定される。
従って、異物FM3,FM4,FM5が残っている場合にはもちろん、これらが無くなった場合にも、短絡金属層14S上にテストエッチングレジスト層218が残っているか否か、及び短絡金属層14S付近のテストエッチングレジスト層218の浮き上がりをチェックすることで、いずれによるものか識別が可能となる場合がある。
【0067】
このように、テスト導体層に電気的不良が生じた場合に容易にその原因を究明することができるので、電気的不良対策を容易にすることができる。さらに、電気的不良対策をした後は、再び、この導体層形成工程の検査方法によって検査をすれば、その対策の効果の評価を容易にすることができる。
【0068】
(参考形態1)
次いで、実施形態2について、図12〜図14を参照しつつ説明する。
本参考形態1では、まず、検査される配線基板の導体層形成工程が上記実施形態1と異なるため、テスト導体層形成工程も異なる。また、テスト導体層形成工程で形成するテスト配線層の形状も、上記実施形態1のテスト配線層(第1テスト配線層21及び第2テスト配線層22)と異なり、渦巻き状(図12参照)とされる。しかし、その他はほぼ同様である。そこで、実施形態1と異なる部分を中心に説明し、同様な部分の説明は省略または簡略化する。
【0069】
本参考形態1の検査方法で検査される導体層形成工程にかかる配線基板300は、次述するように製造方法が実施形態1と異なるものの、その形状は同様であり(図1参照)、1つの配線基板300に36ヶ(=9×4)の製品部301(40×40mm)及びこれを接続する接続部302が含まれている。
この配線基板300も、本参考形態1の検査方法で検査される導体層形成工程を含め、種々の工程を経て、製品部301に回路配線その他が作り込まれ、大判で完成後、製品部301毎に切断し、ハンダリフローなど、更に必要な処理を施した後、個分けされた配線基板310となる(図3参照)。この配線基板310も実施形態1と同様、上面310Aに、ICチップCHと接続可能なハンダバンプ311が多数形成され、下面310Bには、マザーボードMBの上面MBAに搭載可能なハンダバンプ312が多数形成される。
【0070】
なお、本参考形態1の検査方法で検査される導体層形成工程で形成される導体層も、実施形態1(図2参照)とほぼ同様であり、導体層303は、主として製品部301に形成される。各製品部301に形成される導体層303のパターンも、主として、中心付近から周縁に向かって略放射状に延びる多数の配線層304を含むパターンである。
これらの配線層303をそれぞれ検査するのは容易ではない。そこで、本参考形態1でも、導体層303を形成するのと同様のテスト導体層形成工程によってテスト配線基板にテスト導体層を形成して、テスト導体層について検査を行う。そしてその結果から、導体層形成工程を評価し、あるいは次工程以降の製品の歩留まりを予測可能とする。このため、例えば、1日の作業の開始前、終了後、途中、あるいは、導体層形成工程に配線基板300を投入する前や後、間などに、定期的にテスト配線基板を投入して、検査を行うと良い。
また、不具合対策の適否、効果の大小等を評価することもできるので、各種の改善を行った際に、検査を行うと良い。
【0071】
なお、本参考形態1の導体層303(配線層304)は、以下のようにして形成する。即ち、配線基板300の表面には、予めエポキシ系樹脂からなる樹脂絶縁層を形成しておき、その上に予め形成しておいた金属層、具体的には銅層上に、ネガ型感光性樹脂からなるドライフィルムを貼り付け、露光現像して所定パターンのメッキレジスト層を形成する。その後、露出した銅層上に電解銅メッキ層を形成してその部分の厚さを増加させる。さらに、メッキレジスト層を除去後、露出した銅層をエッチングにより溶解除去して、銅層と電解銅メッキ層からなる導体層303を形成する。
【0072】
本参考形態1で製造されるテスト配線基板1(図4参照)も、実施形態1と同様であり、テスト配線基板1は、テスト基板10からなり、上記した大判の配線基板300と同形状である。テスト配線基板1は、製品部301に対応する36ヶの連結テスト領域3と不要部5とを備え、この連結領域3には、それぞれ略正方形状のテスト領域32が4つ連結した状態で含まれるので、1つのテスト配線基板1には、144ヶのテスト領域32が含まれる。各テスト領域32には、次述するように、図12に示す渦巻き状パターンのテスト導体層33が形成される(図4では、図示を省略する)
なお、本参考形態1でも、テスト配線基板1の図示しない下面側にも、同様にテスト領域と不要部が形成される。
【0073】
次に、このテスト配線基板1のテスト領域32の平面図を図12に示す。
各テスト領域32には、上記した配線基板300の表面と同材質のエポキシ樹脂系からなるテスト絶縁層12上に、テスト導体層33が形成されている。このテスト導体層33は、2つのテスト配線層(第1テスト配線層34、第2テスト配線層35)を含む。
さらに、第1テスト配線層34及び第2テスト配線層35は、上記配線層304(図2参照)とほぼ同じ線幅(45μm)の細くて長い断線テスト部34A,35Aと、その両端に形成され、導通などの電気的特性測定するためのプローブを当接可能な一対のチェックパッド34B1及び34B2、35B1及び35B2(それぞれ1×1mm)とをそれぞれ有する。さらに、図中、一点鎖線で囲まれた領域36では、この断線テスト部34A,35Aが渦巻き状の配線パターンにされており、いずれの断線テスト部34A,35Aも、この領域36で長さが長尺でありながら、渦巻き状の配線パターンによりその占める面積が領域36内に収まるように小型化された小型化長尺部34C,35Cとされている。
【0074】
また、第1テスト配線層34及び第2テスト配線層35は、領域36内において、互いに40μmの間隔保ち、不具合によって短絡が容易に生じるようにした短絡テスト部34D,35Dをも構成している。さらに、それら短絡テスト部34D,35Dは、2つのテスト配線層34,35が対となって互いに並行して渦巻き状に延びる2重渦巻きパターンとされており、長尺でありながら、二重渦巻き状の配線パターンによりそのパターン全体の占める面積が小型化されて並行小型化長尺部34E,35Eともされている。
このように、本参考形態1では、小型化長尺部34C,35Cは、短絡テスト部34D,35Dであり、かつ、並行小型化長尺部34E,35Eでもある。
【0075】
次に、配線基板の導体層形成工程の検査方法について、図13、図14を参照しつつ説明する。
本参考形態1において、検査対象である配線基板300の導体層形成工程は、上記したように、樹脂絶縁層上に形成した金属層上に所定パターンのメッキレジスト層を形成し、露出した金属層上に電解メッキ層を形成し、メッキレジスト層を除去して露出した金属層をエッチングで除去して、所定パターンの導体層303を形成するものである。そこで、上記テスト配線基板1のテスト導体層33も、以下に述べるように、同様に金属層に電解メッキ及びエッチングすることにより形成する。
【0076】
まず、図13(a)に部分拡大断面図を示すように、ガラス−エポキシ樹脂複合材料からなるテストコア基板11の上下にテスト絶縁層12,13が形成されたテスト基板10を用意する。この両面10A,10B上には、予め厚さ0.7μmの銅からなるテスト金属層41,42をそれぞれ形成しておく。このテスト金属層41,42は、テスト絶縁層12,13上に銅箔を積層したり、テスト絶縁層12,13上に無電解メッキを施すなど、公知の手法により形成する。このテスト金属層41,42は、次述する電解メッキにおいて、共通電極の役割を果たす。なお、実際の製品の配線基板300(310)を製造するのと同様の手法によってテスト金属層41,42を形成するのが好ましい。
【0077】
次に、テスト導体層形成工程において、まず図13(b)に示すように、各テスト金属層41,42の略全面に、ネガ型感光性のドライフィルムをそれぞれ貼り付け、テストメッキレジスト層43,44を形成する。このドライフィルム(テストメッキレジスト層43,44)の材質は、検査対象の配線基板300の導体層形成工程で用いるものと同様のものであり、貼付条件や後述する露光現像条件などの製造条件も製品の製造時と同様にする。
【0078】
次に、図14(a)に示すように、貼り付けたテストメッキレジスト層43,44を、所定パターン(図12参照)に露光し、その後現像して、第1テスト配線層34及び第2テスト配線層35などに対応した所定パターンの開口45P,46Pを有するテストメッキレジスト層45,46をそれぞれ形成する。なお、本参考形態1で用いたドライフィルムは、露光された部分が硬化するネガタイプであるので、露光部が、現像後、所定パターンのテストメッキレジスト層45,46となる。
【0079】
次に、図14(b)に示すように、所定パターンのテストメッキレジスト層45,46を共通電極として電解銅メッキを施し、開口45P,46P内のテスト金属層上に電解メッキ層47,48(厚さ15μm)をそれぞれ形成する。
さらに、図14(c)に示すように、テストメッキレジスト層45,46を除去し、露出したテスト金属層41,42をエッチング除去する。これにより、上面10A上に、テスト金属層41L及び電解メッキ層47からなる第1テスト配線層34及び第2テスト配線層35を含むテスト導体層33が、また、下面10Bにもテスト導体層39が形成される。
【0080】
次に、断線検知工程において、実施形態1と同様に、第1テスト配線層34の各チェックパッド34B1,34B2にプローブピンを当接させて、チェックパッド34B1,34B2間の導通を調べ、断線テスト部34A及び小型化長尺部34Cの断線不良の有無を検知する。また、第2テスト配線層35についても同様に、断線テスト部35A及び小型化長尺部35Cの断線不良の有無を検知する。なお、実施形態1と異なり、チェックパッド34B1等の上にはレジスト層は存在しない。
さらに、短絡等検知工程においても実施形態1と同様に、第1テスト配線層34のチェックパッド34B1,34B2のいずれかと、第2テスト配線層35のチェックパッド35B1,35B2のいずれか(例えば、34B1と35B1)に、それぞれプローブピンを当接させて、その間の導通や絶縁抵抗を調べ、短絡テスト部34C,35C間(並行小型化長尺部34D,35D間)の短絡不良や絶縁不良の有無を検知する。
【0081】
このように、第1テスト配線層34及び第2テスト配線層35は、それらの両端にそれぞれチェックパッド34B1,34B2,35B1,35B2が形成されているので、容易ににプローブピンを当接させて電気的な検査をすることができる。
一つのテスト領域32について上記の断線や短絡等の検査を行った後は、さらに、このような検査を他のテスト領域32についても行い、テスト配線基板1内の144ヶすべてのテスト領域32について検査して、断線不良、短絡不良、絶縁不良の有無を検知する。また、下面10Bに形成したテスト導体層37(第3テスト配線層38,第4テスト配線層39)についても同様にして、検査をする。
【0082】
このようにすると、検査対象である配線基板の導体層形成工程そのものの歩留まりではないが、同様な導体層形成工程によるテスト配線層34,35、38,39の歩留まりが判る。従って、従来のように、配線基板310あるいは300をほぼ完成した状態まで製造してから検査する必要がなく、導体層形成工程毎に容易に歩留まりの高低の推定や評価ができることになる。
また、本参考形態1でも、テスト導体層33の形状を、図4及び図12に示すテスト領域32に収まるような小型なものとしたので、データの集計方法によっては、テスト配線基板1のうち、例えば、四隅付近と中央付近での不具合発生割合の違い、上面10A上のテスト導体層33と下面10B上のテスト導体層37での不具合発生率の違いなどを算出することもでき、これを用いて不具合原因の探求も可能となる。
さらに、テスト配線基板1を用いているので、プローブピンによって製品となる配線基板100内の配線層の一部が傷付くなど、検査に伴う不具合を生じることもない。
【0083】
さらに、本参考形態1の検査方法でも、テスト導体層形成工程において、テスト基板10(テスト絶縁層12)の上面10A上に、細く長い断線テスト部34A,35Aを有する第1テスト配線層34及び第2テスト配線層35を形成している。特に、この断線テスト部34A,35Aは、製品部301の配線層304(図2参照)と同等の細さ(導体幅)で、そのいずれの長さよりも長い小型化長尺部34C,35Cを備えている。このため、各種の不具合があると、検査対象の配線基板300の導体層形成工程の場合に比して、遙かに高い確率でこれらに断線が生じるので、テスト導体層33を少量形成するだけで断線不良品が現れる。従って、配線基板300の導体層形成工程において、断線不良の生じる可能性が低い場合にも、少数のテスト配線層34,35を検査することで、断線不良が現れるので、多数の配線基板310(または製品部301)を検査する必要がなく、導体層形成工程の歩留まりの推定や評価をすることができる。
【0084】
また、本参考形態1の検査方法でも、テスト導体層形成工程において、並行して延びる配線層304の並行部分と同等の間隔(40μm)で、そのいずれの長さよりも長い距離にわたって互いに小さい間隔を保つ短絡テスト部34D,35D(並行小型化長尺部34E,35E)を有する第1テスト配線層34及び第2テスト配線層35を形成した。このため、この短絡テスト部34D,35D間では、各種の不具合があると、配線基板300の導体層形成工程の場合に比して、短絡不良や絶縁不良が遙かに高い確率で生じるので、テスト導体層33を少量形成するだけで断線不良品が現れる。
従って、検査対象である配線基板300の導体層形成工程において、短絡不良などの生じる可能性が低い場合にも、少数のテスト配線層34,35を検査することで、短絡不良や絶縁不良が現れるので、多数の配線基板301(製品部301)を検査する必要が無く、導体層形成工程の歩留まりを推定や評価することができる。
但し、本参考形態では、実施形態1と異なり、テストメッキレジスト45,46を残したままにしておくことができない。
【0085】
(参考形態2)
次いで、上記参考形態1の変形形態について説明する。
上記参考形態1では、テストメッキレジスト層として、ネガ型ドライフィルムを用いた。しかし、検査対象である配線基板300の導体層形成工程で、ポジ型のドライフィルムを用いている場合には、これと同タイプのドライフィルムを用いてテスト導体層を形成するのが好ましい。できるだけ配線基板300と同一の条件でテスト導体層を形成するためである。
そこで、本参考形態2では、テストメッキレジスト層として、露光された部分が溶解除去可能となるポジ型ドライフィルムを用いる。従って、これに伴い、露光時のマスクの遮光パターンもネガポジ反転したものに変更する。
【0086】
このようなポジ型のテストメッキレジスト層を用いても、テスト導体層形成工程でテスト導体層を形成し、断線検知工程で断線不良を、短絡等検知工程で短絡不良や絶縁不良の有無を検知することができるが、上記参考形態1と同様であるので、詳細な説明は省略する。
【0087】
(参考形態3)
上記実施形態1、変形形態1及び参考形態1,2では、いずれも図5あるいは図12に示されるように、テスト配線層21,22,34,35などの断線の有無の他、テスト配線層21と22,34と35との間の短絡や絶縁不良が判別できるように、2つのテスト配線層21,22あるいは34,35を備えているものを示した。
しかし、断線不良のみを検知できれば良い場合には、例えば、図15に示すジグザグ状パターンのテスト導体層を形成しても良い。即ち、テスト領域2内に、1本の断線テスト部51A及びその両端にチェックパッド51B1,51B2を備えるテスト配線層51を形成するようにしても良い。このテスト配線層51では、一点鎖線で示す領域52では、断線テスト部51Aがジグザグ状の配線パターンにされ、この領域52で長さが長尺でありながら、ジグザグ状の配線パターンによりその占める面積が領域52内に収まるように小型化された小型化長尺部51Cとされている。
このため、断線不良が発生し易くなり、このテスト導体層51の断線不良による歩留まりを用いて、実際の配線基板100の導体層形成工程の歩留まりを推定したり、各種の改善の効果を測定することができる。特に、小型化長尺部51Cを有するので、テスト配線基板1(配線基板100)の場所による歩留まりの違いなどを算出することもできる。また、断線不良個所を探すのに、ほとんどの場合、小さな領域52内、つまり小型化長尺部51Cを観察すれば足りるので、断線不良個所を容易に発見することもできる。
なお、上記形状は、上記実施形態1に示すテスト導体層形成工程の他、変形形態1、参考形態1、参考形態2など、いずれのテスト導体層形成工程においても適用することができる。
【0088】
(参考形態4)
その他、図16に示す渦巻き状パターンのテスト導体層を形成しても良い。即ち、テスト領域2内に、1本の断線テスト部61A及びその両端にチェックパッド61B1,61B2を備えるテスト配線層61を形成するようにしても良い。このテスト配線層61でも、一点鎖線で示す領域62では、断線テスト部61Aが渦巻き状の配線パターンにされ、この領域62で長さが長尺でありながら、渦巻き状の配線パターンによりその占める面積が領域62内に収まるように小型化された小型化長尺部61Cとされている。
このため、本参考形態4でも、断線不良が発生し易くなり、このテスト導体層61の断線不良による歩留まりを用いて、実際の配線基板100の導体層形成工程の歩留まりを推定したり、その原因究明あるいは各種の改善の効果を測定することができる。特に、小型化長尺部61Cを有するので、テスト配線基板1(配線基板100)の場所による歩留まりの違いなどを算出することもできる。また、断線不良個所を探すのに、ほとんどの場合、小さな領域62内を観察すれば足りるので、断線不良個所を容易に発見することもできる。
なお、上記形状も、上記実施形態1に示すテスト導体層形成工程の他、変形形態1、参考形態1、参考形態2など、いずれのテスト導体層形成工程においても適用することができる。
【0089】
(参考形態5)
一方、短絡不良や絶縁不良のみを検知できれば良い場合には、例えば、図17に示すように対となるテスト配線層が互いにかみ合う櫛歯状パターンとされたテスト導体層を形成しても良い。即ち、テスト領域2内に形成した2つのテスト配線層71,72は、小さな間隔を開けて互いにかみ合う櫛歯状に形成された櫛歯状部71A,72Aの他、チェックパッド71B,72B、及び櫛歯状部71A,72Aとチェックパッド71B,72Bとを結ぶ連結部71C,72Cを備える。この櫛歯上部71A,72Aによって、テスト配線層71,72の占める面積が小型化されながらも、2つのテスト配線層間で小さい間隔を保つ長さは長くとれる。
このため、小面積でも、テスト配線層71,72(櫛歯状部71A,82A)間に短絡不良や絶縁不良の現れる確率が高くなり、その原因の究明やその対策の効果の評価が容易にできる。また、このテスト配線層71,72の短絡等不良による歩留まりを用いて、実際の配線基板100の導体層形成工程の歩留まりを推定することもできる。特に、櫛歯状部71A,72Aを有するので、テスト配線基板1(配線基板100)の場所による歩留まりの違いなどを算出することもできる。また、短絡等不良個所を探すのに、ほとんどの場合、小さな領域73内、つまり櫛歯状部71A,72A間を観察すれば足りるので、短絡等不良個所を容易に発見することもできる。
【0090】
以上において、本発明を各実施形態、変形形態及び参考形態に即して説明したが、本発明は上記実施形態等に限定されるものではなく、その要旨を逸脱しない範囲で、適宜変更して適用できることはいうまでもない。
例えば、上記各実施形態1等では、製品の配線基板100の配線層104の幅と同じ細さの断線テスト部21A等を形成しているが、断線テスト部21A等の幅は適宜変更することができる。その際、断線テスト部の幅を小さくすると、断線不良がより発生しやすくなるので、テスト導体層を少量形成するだけで、断線不良品が現れるので好適である。
【0091】
また、上記実施形態等では、感光性樹脂を予め半硬化状態にしたドライフィルムを用いて、テストエッチングレジスト層16,17、あるいはテストメッキレジスト層43,44を形成したが、ワニス状の感光性樹脂を塗布・乾燥させて各レジスト層としても良い。さらに、レジスト層としてネガ型あるいはポジ型の感光性樹脂を用いたが、非感光性樹脂をスクリーン印刷法などによって所定パターンに塗布してレジスト層としても良い。
また、上記実施形態等では、いずれも、チェックパッドをテスト配線層の端部に設けたが、これに限らず、例えば、断線テスト部の途中部分にチェックパッドを設けることもできる。
【0092】
また、上記実施形態等では、テスト導体層形成工程によって、テスト基板の両面にテスト導体層を形成したが、片面のみに形成しても良いことが明らかである。
また、上記実施形態等では、テスト基板10として、ガラス−エポキシ樹脂複合材料からなるテストコア基板11の上下に、エポキシ樹脂系のテスト絶縁層12,13をそれぞれ形成したものを用いたが、検査対象である配線基板の導体層形成工程とできるだけ同一の条件となるように、材質や処理等を考慮すればよい。
また、配線基板の導体層形成工程に先だって、導体層の下地となる絶縁層に、例えば、粗化処理などぼ表面処理などを施す場合には、テスト基板のテスト絶縁層の表面にも同様の処理を行っておくのが好ましい。
また、上記実施形態1、変形形態1及び参考形態1,2においては、2つのテスト配線層21,22、及び34,35を形成したが、3つ以上のテスト配線層を形成し、これら相互間の短絡や絶縁不良の有無を測るようにしても良い。
【図面の簡単な説明】
【図1】 実施形態1に係り、検査される導体層形成工程で導体層を形成した配線基板(途中工程品、大判)の平面図である。
【図2】 形成された導体層の平面形状を示す平面図である。
【図3】 完成後に個分けされた配線基板の説明図である。
【図4】 実施形態1に係るテスト配線基板の平面図である。
【図5】 実施形態1に係るテスト配線基板のテスト領域に形成するテスト導体層(テスト配線層)の平面形状を示す平面図である。
【図6】 実施形態1に係るテスト導体層を形成するテスト導体層形成工程のうち、(a)は両面銅張り板、(b)はこの両面銅張り板の上下面にテストエッチングレジスト層を形成した状態を示す部分拡大断面図である。
【図7】 実施形態1に係るテスト導体層を形成するテスト導体層形成工程のうち、(a)は所定パターンのテストエッチングレジスト層を形成した状態を示し、(b)はテストエッチングレジスト層を残しながら、テスト配線層を形成した状態を示す部分断面斜視図である。
【図8】 実施形態1に係り、(a)はテストエッチングレジスト層は繋がっていながらもテスト配線層に断線を生じた状態を示す部分断面斜視図であり、(b)はテストエッチングレジスト層の下に異物が挟まった状態、(c)はテストエッチングレジスト層の下に気泡が入った状態を示す部分拡大断面図である。
【図9】 実施形態1に係り、(a)はテストエッチングレジスト層及びテスト配線層のいずれも断線した状態を示す部分拡大断面図であり、(b)はテストエッチングレジスト層上に異物が付着して露光不良を生じる様子を示す説明図である。
【図10】 実施形態1に係り、(a)はテストエッチングレジスト層同士は繋がっていないもののテスト配線層間に短絡を生じた状態を示す部分断面斜視図であり、(b)はテストエッチングレジスト層の上及び層間に異物が付着した状態、(c)は金属層とテストエッチングレジスト層との間に異物が付着した状態を示す部分拡大断面図である。
【図11】 変形形態1に係り、(a)はテストエッチングレジスト層同士が繋がってテスト配線層間に短絡を生じた状態を示す部分断面斜視図であり、(b)はテストエッチングレジスト層上に異物が付着して露光不良を生じる様子を示す説明図である。
【図12】 参考形態1に係るテスト配線基板のテスト領域に形成するテスト導体層(テスト配線層)の平面形状を示す平面図である。
【図13】 参考形態1に係るテスト導体層を形成するテスト導体層形成工程のうち、(a)は両面に銅層を形成したテスト基板本体を示し、(b)はこの銅層にテストメッキレジスト層を形成した状態を示す部分拡大断面図である。
【図14】 参考形態2に係るテスト導体層を形成するテスト導体層形成工程のうち、(a)は所定パターンのテストメッキレジスト層を形成した状態(b)は電解メッキ層を形成した状態、(c)はエッチングしてテスト配線層を形成した状態を示す部分断面斜視図である。
【図15】 参考形態3にかかるテスト導体層(テスト配線層)の平面形状を示す平面図である。
【図16】 参考形態4にかかるテスト導体層(テスト配線層)の平面形状を示す平面図である。
【図17】 参考形態5にかかるテスト導体層(テスト配線層)の平面形状を示す平面図である。
【符号の説明】
100,300 配線基板
101,301 製品部
102,302 接続部
103,303 導体層
104,304 配線層
110,310 配線基板
1 テスト配線基板
2,32 テスト領域
5 不要部
10 テスト基板
11 テストコア基板
12,13 テスト絶縁層
14,15 銅層(テスト金属層)
16,17 テストエッチングレジスト層
18,19,218 所定パターンのテストエッチングレジスト層
21,34 第1テスト配線層
21A,34A (第1テスト配線層の)断線テスト部
21B,34B (第1テスト配線層の)チェックパッド
21C,34C (第1テスト配線層の)小型化長尺部
21D,34D (第1テスト配線層の)短絡テスト部
21E,34E (第1テスト配線層の)並行小型化長尺部
22,35 第2テスト配線層
22A,35A (第2テスト配線層の)断線テスト部
22B,35B (第2テスト配線層の)チェックパッド
22C,35C (第2テスト配線層の)小型化長尺部
22D,35D (第2テスト配線層の)短絡テスト部
22E,35E (第2テスト配線層の)並行小型化長尺部
23,33 テスト導体層
41,42 テスト金属層
43,44 テストメッキレジスト層
44,45 所定パターンのテストメッキレジスト層
44P,45P 開口
47,48 電解メッキ層
51,61,71,72 テスト配線層
71A,72A 櫛歯状部[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an inspection method for inspecting a conductor layer forming process for forming a conductor layer of a wiring board, and in particular, to easily predict an electrical failure occurring in a conductor layer or to easily confirm the effect of process improvement. The present invention relates to an inspection method for a conductor layer forming step of a wiring board that can be formed.
[0002]
[Prior art]
Conventionally, a continuity test of a wiring board is generally performed as follows. That is, the probe pins are brought into contact with connection pads and solder bumps formed on the wiring board, or pins serving as input / output terminals standing on the wiring board. Then, by measuring the wiring resistance or measuring the insulation resistance between the probe pins, an electrical defect such as a disconnection or a short circuit generated in the wiring layer of the wiring board is inspected. That is, after the wiring board is manufactured, electrical inspections such as disconnection of the wiring layers and short circuit between the wiring layers are performed using the formed input / output terminals and the like.
[0003]
[Problems to be solved by the invention]
However, with such an inspection method, inspection cannot be performed until an input / output terminal that can be contacted with a probe pin is formed, and thus generally, until the wiring board is completed or almost completed. In parts other than the input / output terminals, it is difficult to contact the probe pins due to the small dimensions (thin width), etc., and the wiring layer may be damaged by the probe pins, which may cause problems. is there. Further, in the production of a wiring board, the conductor layer produced in the conductor layer forming step usually includes a large number of wiring layers, and the wiring layers are often electrically connected in a complicated manner. It is difficult to inspect. In particular, in a wiring board in which a plurality of wiring layers and insulating layers are sequentially laminated, a continuity test is performed for each conductor layer every time each conductor layer is manufactured, which is difficult.
[0004]
Therefore, even if a failure occurs in the process of forming the conductor layer during the production of the wiring board and an electrical failure occurs in the wiring layer, the electrical failure must occur if the wiring substrate is not manufactured to a nearly completed state. Can't find out. In other words, even though a defect has occurred during manufacturing, it must be manufactured to the end, so it is discarded in a value-added state, increasing wasteful work, and thus increasing the cost of the wiring board. It has become.
[0005]
Furthermore, the above inspection method predicts the frequency of occurrence of electrical failures in the process of forming the conductor layer, predicts the yield due to electrical failure of the wiring board, or takes measures against the occurrence of electrical failures. Even when the effects are compared and examined, it is necessary to inspect the wiring board after it is manufactured to a nearly complete state, and thus a great deal of labor is required. In particular, the lower the occurrence rate of electrical failures, the greater the need to inspect the produced wiring board, making it more difficult to evaluate the effects of measures against electrical failures.
[0006]
Also, in the above inspection method, even if it is found that the inspected wiring board has an electrical failure such as disconnection or short circuit, what is the cause of such an electrical failure or wiring It is extremely difficult to specify in which process during the manufacture of the substrate the electrical failure has occurred.
Therefore, even if an electrical defective product can be found from the conventional continuity inspection of the wiring board, it is difficult to identify the cause, so that the yield at the time of manufacturing the wiring board can be improved. difficult.
[0007]
The present invention has been made in view of the present situation, and it is possible to easily predict the occurrence of an electrical failure in the conductor layer forming process, and to investigate the cause of the electrical failure, and to take measures against it. It is an object of the present invention to provide an inspection method for a conductor layer forming process of a wiring board, which can easily compare and examine the effects.
[0008]
[Means, actions and effects for solving the problems]
The solution is to form an etching resist layer having a predetermined pattern on the metal layer formed on the insulating layer, etching away the exposed metal layer, and removing the etching resist layer to form a conductor layer having a predetermined pattern. A method of inspecting a conductor layer forming step of a wiring board for inspecting a conductor layer forming step, wherein a test etching resist layer having a predetermined test pattern is formed on a test metal layer formed on a test insulating layer, and the exposed test Etching away the metal layer, While leaving the test etching resist layer, A test conductor layer forming step of forming a test conductor layer including a test wiring layer having a thin and long disconnection test portion; With the test etching resist layer left, Check the continuity of the disconnection test section and detect the presence or absence of disconnection failure at the disconnection test section. When the disconnection failure occurs, it is checked whether or not the test etching resist layer remains at the disconnection site. A disconnection detecting step, and a method for inspecting a wiring layer conductor layer forming step.
[0009]
In the present invention, a test conductor layer is formed by the same method as the conductor layer forming step of forming the conductor layer of the wiring board by etching the metal layer, and the presence or absence of disconnection failure is detected in the disconnection test portion of the test conductor layer. And inspect.
In this test method, in the test conductor layer forming step, a test conductor layer including a test wiring layer having a thin disconnection test portion is formed on the test insulating layer so as to be thin and to increase the possibility of disconnection. . For this reason, in this disconnection test part, disconnection easily occurs due to various problems, so by detecting the presence or absence of disconnection defect in this disconnection test part, it is easy to find a disconnection defective product, and to easily identify the disconnection part. Can be found.
[0010]
In particular, since the conductor width of the test conductor layer is narrowed and lengthened in the disconnection test part, disconnection defects are likely to occur in the disconnection test part. That is, a defective disconnection can be found efficiently by detecting the presence or absence of disconnection in the disconnection test section.
Accordingly, the cause of the disconnection failure can be investigated by observing and analyzing the disconnection failure product. Alternatively, when measures against disconnection are taken, the effect of the measures can be easily evaluated when checking the degree of decrease in defective disconnection.
In particular, if a disconnection test part longer than the longest conductor length of the conductor layers is formed with the same or narrower conductor width than the narrowest conductor width among the conductor layers formed in the conductor formation process of the wiring board, The disconnection failure can be generated with a higher probability than the occurrence rate of the disconnection failure in the conductor forming process of the wiring board. For this reason, a defective disconnection product appears only by forming a small number of test conductor layers. Therefore, this can be easily found or a large number of disconnection defective products can be obtained. Therefore, it becomes easy to investigate the cause of the disconnection failure. In addition, the effect of measures against disconnection failure can be easily evaluated.
This is particularly useful when the occurrence rate of disconnection failure in the conductor forming process of the wiring board is low.
Note that the disconnection test section is not limited to one place in one test wiring layer, and may be formed at a plurality of places.
[0011]
Further, in the test conductor layer forming step of the present invention, a test etching resist layer that is usually removed after etching is left. The If the test etching resist layer is left, when the disconnection occurs, the cause of the disconnection can be estimated by visually checking whether or not the test etching resist layer remains also at the disconnection site. . That is, if the test etching resist layer is continuous even though the test conductor layer is cut at the disconnection site, it is estimated that the test etching resist layer may have floated. On the other hand, when the test etching resist layer is also cut, it is estimated that the test etching resist layer may have been caused by an exposure failure due to foreign matter or a pattern failure of the test etching resist layer due to a defect in the test etching resist layer due to contact during handling.
[0012]
Furthermore, in the inspection method of the conductor layer forming step of the wiring board, the disconnection test portion is an elongated area, but the area occupied by the entire wiring pattern by a meandering, zigzag, spiral, etc. wiring pattern It is preferable to provide a method for inspecting a conductor layer forming step of a wiring board, characterized by comprising a miniaturized long portion.
[0013]
In the present invention, since the disconnection test part includes the downsized long part, the length of the disconnection test part can be increased while the area occupied by the test wiring layer (disconnection test part) is reduced. For this reason, even in a small area, there is a high probability that a disconnection failure will appear in the test wiring, and the cause of the disconnection failure can be investigated and the effect of countermeasures can be easily evaluated.
Furthermore, since the disconnection test part can occupy a small area with respect to its length by the miniaturized long part, it is possible to form a number of test conductor layers side by side on the test insulating layer. In this way, it is possible to easily measure the difference in the disconnection failure rate due to the difference in the positions of the four corners and the center of the test insulation layer, which can be useful for investigating the cause of disconnection and predicting the product yield. it can.
Note that a plurality of miniaturized long portions may be formed in one disconnection test portion.
[0014]
In another solution, an etching resist layer having a predetermined pattern is formed on a metal layer formed on an insulating layer, the exposed metal layer is removed by etching, and the etching resist layer is removed to remove a conductor having a predetermined pattern. A method for inspecting a conductor layer forming step of a wiring board for inspecting a conductor layer forming step for forming a layer, wherein a test etching resist layer having a predetermined test pattern is formed on a test metal layer formed on a test insulating layer and exposed. Etch away the above test metal layer, While leaving the test etching resist layer, A test conductor layer forming step of forming a test conductor layer including a plurality of test wiring layers having a short-circuit test portion that keeps a small distance from each other over a long distance; and With the test etching resist layer left, Investigate the continuity or insulation resistance between the short-circuit test parts and detect the presence or absence of short-circuit or insulation failure between the short-circuit test parts. When the short circuit failure or insulation failure occurs, it is checked whether or not the test etching resist layer remains at the generation site. A method of inspecting a conductor layer forming step of a wiring board, comprising: a detecting step of short circuit or the like.
[0015]
In the present invention, a test conductor layer is formed by a method similar to the conductor layer forming step of forming a conductor layer by etching a metal layer, and short-circuit failure or insulation failure between short-circuit test portions of the test conductor layer (hereinafter, collectively) It is detected by detecting the presence or absence of defects such as short circuits.
In this test method, in the test conductor layer forming step, a test conductor layer including a plurality of test wiring layers having a short-circuit test portion that maintains a small distance from each other over a long distance is formed on the test insulating layer in order to easily cause a short circuit or the like. To do. For this reason, defects such as short-circuits easily occur due to various problems between the short-circuit test units, and therefore, defective products such as short-circuits and the occurrence sites thereof are detected by detecting defects such as short-circuits in the short-circuit test units. Can do.
[0016]
Particularly, since the interval between the short-circuit test portions is reduced and the short-circuit test portion is formed long, short-circuit failure and insulation failure are likely to occur in this short-circuit test portion. That is, by detecting the presence or absence of a short circuit or the like in the short circuit test unit, a defective product such as a short circuit can be found efficiently.
In particular, the distance between the conductor layers formed in the conductor forming process of the wiring board is equal to or smaller than the smallest conductor distance, and is longer than the longest distance among the parallel portions of the conductor layers. By forming the short-circuit test portion at a distance, it is possible to generate a defect such as a short circuit with a higher probability than the occurrence rate of defects such as a short circuit in the conductor forming process of the wiring board. For this reason, since a defective product such as a short circuit appears only by forming a small number of test conductor layers, this can be easily found or a large number of defective products such as a short circuit can be obtained. Therefore, it becomes easy to investigate the cause of a defect such as a short circuit. Moreover, the effect of countermeasures against defects such as short circuits can be easily evaluated.
This is particularly useful when the incidence of defects such as short circuits in the conductor formation process of the wiring board is low.
Note that a plurality of short-circuit test portions may be formed in one test wiring layer.
[0017]
Further, in the test conductor layer forming step of the present invention, a test etching resist layer that is usually removed after etching is left. The If the test etching resist layer is left, when a short circuit failure or insulation failure occurs, it is possible to visually check whether the test etching resist layer remains also at the occurrence site of the short circuit, etc. It may be possible to estimate the cause that occurred. That is, if the test etching resist layers are not bridged or close to each other even though the test conductor layers are connected (bridged) or close to each other at the occurrence site of a short circuit or the like, Possible inhibition is estimated. On the other hand, when the test etching resist layers are also bridged or close to each other, it may be possible to estimate the possibility that the test etching resist layers are caused by a pattern defect of the test etching resist layer due to an exposure defect due to foreign matter. .
[0018]
Furthermore, in the inspection method of the conductor layer forming step of the wiring board, the short-circuit test unit, the test wiring layer to be a pair extends in parallel with each other, and is long, meandering, zigzag, It is preferable to provide a method for inspecting a conductor layer forming step of a wiring board, characterized by including a parallel miniaturized long portion whose area occupied by the entire wiring pattern is reduced by a spiral wiring pattern or the like.
[0019]
In the present invention, since the short circuit test unit includes the parallel miniaturized long unit, the length of the short circuit test unit can be increased while the area occupied by the test wiring layer is miniaturized. For this reason, even in a small area, there is a high probability that a short circuit failure or insulation failure will appear in the test wiring layer, and it is possible to easily investigate the cause and evaluate the effect of the countermeasure.
Furthermore, since the area of the short-circuit test portion can be reduced by the miniaturized long portion, it is possible to form a number of test conductor layers side by side on the test insulating layer. In this way, it is possible to easily measure the difference in the occurrence rate of defects such as short circuits due to differences in the positions of the four corners and the center of the test insulation layer, etc., for investigating the cause of short circuits and predicting product yield. Can be useful.
Note that a plurality of parallel miniaturized long portions may be formed in one short-circuit test portion.
[0020]
Furthermore, it is an inspection method of the conductor layer forming step of the wiring board, With the test etching resist layer left, Investigate the continuity of the short-circuit test part and detect the presence of disconnection failure in the short-circuit test part. When the disconnection failure occurs, it is checked whether or not the test etching resist layer remains at the disconnection site. It is preferable to provide an inspection method for a conductor layer forming step of a wiring board characterized by including a disconnection detecting step.
[0021]
In the present invention, the continuity of the short-circuit test unit is also checked, and the presence or absence of disconnection failure in the short-circuit test unit is also detected. In other words, by detecting the presence or absence of short-circuit failure or insulation failure between short-circuit test parts, and also detecting the presence or absence of disconnection defects at these short-circuit test parts, electrical defects for both disconnection defects and short-circuit defects Can be found.
In addition, typically leave a test etch resist layer to be removed. The When an electrical failure occurs, the cause of the failure can be estimated by observing the site where the failure (disconnection, short circuit, insulation failure) has occurred.
[0022]
Alternatively, in the inspection method of the conductor layer forming step of the wiring board, the short-circuit test part of the pair of the test wiring layers each includes a comb-like part of a comb-like wiring pattern that meshes with each other. It is preferable to use an inspection method in the conductor layer forming step of the wiring board.
[0023]
In the present invention, since the short-circuit test portion of the pair of test wiring layers includes the comb-like portion, the length of the small interval between the two test wiring layers is long while the area occupied by the test wiring layer is reduced. I can take it. For this reason, even in a small area, there is a high probability that a short circuit failure or insulation failure will appear between the test wiring layers, and it is possible to easily investigate the cause and evaluate the effect of the countermeasure.
Furthermore, since the area occupied by the short-circuit test portion can be reduced by the comb-like portion, it is possible to form a number of test conductor layers side by side on the test insulating layer. In this way, it is possible to easily measure the occurrence rate of defects such as short circuits due to differences in the positions of the four corners and the center of the test insulation layer, which is useful for investigating the cause of short circuits and predicting product yield. be able to.
In addition, the comb-tooth shaped part may be formed in multiple places in one short circuit test part.
[0024]
Further, in any of the above wiring board conductor layer forming step inspection method, the etching resist layer is formed by exposing the photosensitive resin to the predetermined pattern by exposure and development, the test etching resist layer, It is preferable to use an inspection method for a conductor layer forming step of a wiring board, wherein a photosensitive resin of the same photosensitive type as the etching resist layer is formed in the predetermined test pattern by exposure and development.
[0025]
According to the present invention, the test etching resist layer uses the same photosensitive type photosensitive resin as the etching resist layer, that is, the same negative type or positive type photosensitive resin as the photosensitive resin used for the etching resist layer. For this reason, in the conductor layer forming process of the wiring board, disconnection or short-circuiting, etc. caused by exposure failure of the photosensitive resin due to foreign matters etc. can be caused even in the test conductor layer forming process. Becomes easier.
[0026]
Also , Absolutely A plating resist layer having a predetermined pattern is formed on the metal layer formed on the edge layer, electrolytic plating is performed on the exposed metal layer, the plating resist layer is removed, and the exposed metal layer is etched away. A method of inspecting a conductor layer forming step of a wiring board for inspecting a conductor layer forming step of forming a conductor layer of a predetermined pattern, wherein a test plating resist layer having a predetermined pattern is formed on a test metal layer formed on a test insulating layer Then, electrolytic plating is performed on the exposed test metal layer, the test plating resist layer is removed, the exposed test metal layer is etched away, and a test wiring layer having a thin and long disconnection test portion is included. A test conductor layer forming step for forming a test conductor layer and the continuity of the disconnection test part are checked, and a disconnection test is performed to detect the presence or absence of a disconnection defect in the disconnection test part Inspection method of the conductive layer forming process of the wiring board, characterized in that it comprises a step, Preferably .
[0027]
In this inspection method The test conductor layer is formed by the same method as the conductor layer forming step of forming the conductor layer of the wiring board by performing electroplating and etching the metal layer, and whether there is a disconnection failure in the disconnection test portion of this test conductor layer Detect and inspect.
In this test method, in the test conductor layer forming step, a test conductor layer including a test wiring layer having a thin disconnection test portion is formed on the test insulating layer so as to be thin and to increase the possibility of disconnection. . For this reason, in this disconnection test part, since disconnection is easily caused by various problems, it is possible to easily find a defective disconnection and its disconnection part.
[0028]
In particular, since the test conductor layer is made thinner and longer in the disconnection test portion, disconnection defects are likely to occur in the disconnection test portion. That is, a defective disconnection can be found efficiently by detecting the presence or absence of disconnection in the disconnection test section.
Accordingly, the cause of the disconnection failure can be investigated by observing and analyzing the disconnection failure product. Alternatively, when measures against disconnection are taken, the effect of the measures can be easily evaluated when checking the degree of decrease in defective disconnection.
In particular, if a disconnection test part longer than the longest conductor length of the conductor layers is formed with the same or narrower conductor width than the narrowest conductor width among the conductor layers formed in the conductor formation process of the wiring board, The disconnection failure can be generated with a higher probability than the occurrence rate of the disconnection failure in the conductor forming process of the wiring board. For this reason, a defective disconnection product appears only by forming a small number of test conductor layers. Therefore, this can be easily found or a large number of disconnection defective products can be obtained. Therefore, it becomes easy to investigate the cause of the disconnection failure. In addition, the effect of measures against disconnection failure can be easily evaluated.
This is particularly useful when the occurrence rate of disconnection failure in the conductor forming process of the wiring board is low.
Note that the disconnection test section is not limited to one place in one test wiring layer, and may be formed at a plurality of places.
[0029]
Furthermore, in the inspection method of the conductor layer forming step of the wiring board, the disconnection test portion is an elongated area, but the area occupied by the entire wiring pattern by a meandering, zigzag, spiral, etc. wiring pattern It is preferable to provide a method for inspecting a conductor layer forming step of a wiring board, characterized by comprising a miniaturized long portion.
[0030]
This inspection method Then, since the disconnection test part is provided with a downsized long part, the length of the disconnection test part can be increased while the area occupied by the test wiring layer (disconnection test part) is reduced. For this reason, even in a small area, there is a high probability that a disconnection failure will appear in the test wiring, and the cause of the disconnection failure can be investigated and the effect of countermeasures can be easily evaluated.
Furthermore, since the disconnection test part can occupy a small area with respect to its length by the miniaturized long part, it is possible to form a number of test conductor layers side by side on the test insulating layer. In this way, it is possible to easily measure the difference in the defect occurrence rate due to the difference in the positions of the four corners and the central portion on the test insulating layer, which can be used for investigating the cause of the disconnection and predicting the product yield.
Note that a plurality of miniaturized long portions may be formed in one disconnection test portion.
[0031]
Also , Absolutely A plating resist layer having a predetermined pattern is formed on the metal layer formed on the edge layer, electrolytic plating is performed on the exposed metal layer, the plating resist layer is removed, and the exposed metal layer is etched away. A method of inspecting a conductor layer forming step of a wiring board for inspecting a conductor layer forming step of forming a conductor layer of a predetermined pattern, wherein a test plating resist layer having a predetermined pattern is formed on a test metal layer formed on a test insulating layer Thereafter, electrolytic plating is performed on the exposed test metal layer, the test plating resist layer is removed, the exposed test metal layer is etched away, and a short-circuit test portion that maintains a small distance from each other over a long distance is formed. A test conductor layer forming step for forming a test conductor layer including a plurality of test wiring layers, and adjusting the continuity or insulation resistance between the short-circuit test portions. The inspection method of the conductive layer forming process of the wiring board, characterized in that it comprises a short circuit detection process for detecting the presence or absence of short circuit or insufficient insulation between the short-circuit test section It is also preferable to .
[0032]
This inspection method Then, the test conductor layer is formed by the same method as the conductor layer forming step of forming the conductor layer of the wiring board by performing electroplating and etching the metal layer. Detect and inspect for poor insulation.
In this test method, in the test conductor layer forming step, a test conductor layer including a plurality of test wiring layers having a short-circuit test portion that maintains a small distance from each other over a long distance is formed on the test insulating layer in order to easily cause a short circuit or the like. To do. For this reason, a defect such as a short circuit easily occurs between the short circuit test units due to various problems, and therefore, a defective product such as an electric short circuit and its occurrence site can be found.
[0033]
Particularly, since the interval between the short-circuit test portions is reduced and the short-circuit test portion is formed long, short-circuit failure and insulation failure are likely to occur in this short-circuit test portion. That is, by detecting the presence or absence of a short circuit or the like in the short circuit test unit, a defective product such as a short circuit can be found efficiently.
In particular, of the distances between the conductor layers formed in the conductor formation process of the wiring board, the short-circuit is longer than the longest distance among the parallel portions of the conductor layers, with a narrowness that is the same as or smaller than the smallest conductor distance. If the test part is formed, a defect such as a short circuit can be generated with a higher probability than the occurrence rate of a defect such as a short circuit in the conductor forming process of the wiring board. For this reason, since a defective product such as a short circuit appears only by forming a small number of test conductor layers, this can be easily found or a large number of defective products such as a short circuit can be obtained. Therefore, it becomes easy to investigate the cause of a defect such as a short circuit. Moreover, the effect of countermeasures against defects such as short circuits can be easily evaluated.
This is particularly useful when the incidence of defects such as short circuits in the conductor formation process of the wiring board is low.
Note that a plurality of short-circuit test portions may be formed in one test wiring layer.
[0034]
Furthermore, in the inspection method of the conductor layer forming step of the wiring board, the short-circuit test unit, the test wiring layer to be a pair extends in parallel with each other, and is long, meandering, zigzag, It is preferable to provide a method for inspecting a conductor layer forming step of a wiring board, characterized by including a parallel miniaturized long portion whose area occupied by the entire wiring pattern is reduced by a spiral wiring pattern or the like.
[0035]
This inspection method Then, since the short circuit test unit includes the parallel miniaturized long unit, the length of the short circuit test unit can be increased while the area occupied by the test wiring layer is reduced. For this reason, even in a small area, there is a high probability that a short circuit failure or insulation failure will appear in the test wiring layer, and it is possible to easily investigate the cause and evaluate the effect of the countermeasure.
Furthermore, since the area of the short-circuit test portion can be reduced by the miniaturized long portion, it is possible to form a number of test conductor layers side by side on the test insulating layer. In this way, it is possible to easily measure the difference in the occurrence rate of defects such as short circuits due to differences in the positions of the four corners and the center of the test insulation layer, etc., for investigating the cause of short circuits and predicting product yield. Can be useful.
Note that a plurality of parallel miniaturized long portions may be formed in one short-circuit test portion.
[0036]
Furthermore, it is an inspection method of the conductor layer forming step of the wiring board, comprising a disconnection detecting step of checking the continuity of the short-circuit test portion and detecting the presence or absence of disconnection failure in the short-circuit test portion. A method for inspecting the conductor layer forming step of the wiring board is preferable.
[0037]
This inspection method Then, the continuity of the short-circuit test unit is also checked, and the presence or absence of disconnection failure in the short-circuit test unit is also detected. In other words, by detecting the presence or absence of short-circuit failure or insulation failure between the short-circuit test parts, and also detecting the presence or absence of disconnection defects at these short-circuit test parts, it is an electrical defect product for both disconnection defects and short-circuit defects. Can be found.
[0038]
Alternatively, in the inspection method of the conductor layer forming step of the wiring board, the short-circuit test part of the pair of the test wiring layers each includes a comb-like part of a comb-like wiring pattern that meshes with each other. It is preferable to use an inspection method in the conductor layer forming step of the wiring board.
[0039]
This inspection method Then, since the short-circuit test portion of the pair of test wiring layers includes a comb-like portion, the length of the small interval between the two test wiring layers can be increased while the area occupied by the test wiring layer is reduced. For this reason, even in a small area, there is a high probability that a short circuit failure or insulation failure will appear in the test wiring, and it is possible to easily investigate the cause and evaluate the effect of the countermeasure.
Furthermore, since the area occupied by the short-circuit test portion can be reduced by the comb-like portion, it is possible to form a number of test conductor layers side by side on the test insulating layer. In this way, it is possible to easily measure the occurrence rate of defects such as short circuits due to differences in the positions of the four corners and the center of the test insulation layer, which is useful for investigating the cause of short circuits and predicting product yield. be able to.
In addition, the comb-tooth shaped part may be formed in multiple places in one short circuit test part.
[0040]
DETAILED DESCRIPTION OF THE INVENTION
(Embodiment 1)
Hereinafter, a first embodiment according to the present invention will be described with reference to the drawings.
As shown in FIG. 1, the
The
[0041]
The
As can be easily understood, when the
[0042]
For this reason, although inspection and the cause of a defect are pursued in each process, for example, it is not easy to inspect each
In addition, since it is possible to evaluate the suitability of countermeasures against defects, the magnitude of effects, etc., it is preferable to perform an inspection when various improvements are made.
[0043]
The conductor layer 103 (wiring layer 104) shown in FIG. 2 is formed as follows. That is, a resin insulation layer made of an epoxy resin is formed on the surface of the
[0044]
Next, a plan view of the
This
In the present embodiment, a test area and an unnecessary portion are similarly formed on the lower surface side (not shown) of the
[0045]
Next, a plan view of the
In each
Further, the first
[0046]
In addition, the first
Thus, in this embodiment, the miniaturized
[0047]
Next, the inspection method of the conductor layer formation process of a wiring board is demonstrated, referring FIGS.
In the present embodiment, as described above, the conductor layer forming step of the
[0048]
First, as shown in a partially enlarged cross-sectional view in FIG. 6A, a
[0049]
Next, in the test conductor layer forming step, as shown in FIG. 6B, a negative photosensitive dry film made of an acrylic resin (water-soluble acrylic) is formed on substantially the entire surface of each of the test metal layers 14 and 15. Are attached to form test etching resist
[0050]
Next, as shown in FIG. 7A, the attached test etching resist
[0051]
Next, as shown in FIG. 7B, an etching solution is sprayed onto the test metal layers 14 and 15 exposed from the test etching resist
In the conductor layer forming step of the wiring substrate to be inspected, after forming the
[0052]
Next, in the disconnection detection step, all or part of the test etching resist
Further, in the detection process such as a short circuit, a probe is connected to either the check pad 21B1, 21B2 of the first
The probe pins may be brought into contact with the check pads 21B1, 21B2 (22B1, 22B2) so as to penetrate the test etching resist
[0053]
As described above, the first
After inspecting one
[0054]
In this way, the yield of the test wiring layers 21 and 22 by the similar conductor layer forming process can be understood, not the yield of the conductor layer forming process itself of the wiring board to be inspected. Therefore, unlike the prior art, it is not necessary to inspect the wiring substrate after it is manufactured to a nearly completed state, and the yield level can be easily estimated and evaluated for each conductor layer forming process.
In the present embodiment, since the shape of the
Furthermore, since the
[0055]
Furthermore, in the test method of the present embodiment, in the test conductor layer forming step, the first
[0056]
In the test method according to the present embodiment, in the test conductor layer forming step, the gap is equal to the parallel portion of the
Therefore, for example, in the conductor layer forming process of the
[0057]
In addition, when a disconnection failure, a short-circuit failure, or an insulation failure is found by the above-described inspection, it is possible to obtain a clue to search for the cause of the failure by identifying and observing the failure location. First, the state of the test etching resist
[0058]
In the downsized
[0059]
When a disconnection failure occurs in the
First, as shown in FIG. 8A, when the test etching resist
[0060]
On the other hand, as shown in FIG. 9A, the test etching resist
As described above, since the test etching resist
[0061]
On the other hand, in the case of a short circuit failure or insulation failure, that is, as shown in FIG. 10A, a part of the
First, as shown in FIG. 10B, after the test etching resist
Second, as shown in FIG. 10 (c), two foreign substances FM4 enter between the test etching resist
In these cases, when the foreign matter FM3 or FM4 remains, as well as when the foreign matter FM3 or FM4 remains, the rise of the test etching resist
[0062]
In this way, when an electrical failure occurs in the test conductor layer, the cause can be easily investigated, and therefore, measures against electrical failure can be facilitated. Furthermore, after taking countermeasures against electrical defects, if the inspection is performed again by the inspection method of the conductor layer forming step, the effect of the countermeasures can be easily evaluated.
[0063]
(Modification 1)
Next, a modification of the first embodiment will be described.
In
Therefore, in this modified embodiment, a positive dry film in which the exposed portion can be dissolved and removed is used as the test etching resist layer. Accordingly, in accordance with this, the light shielding pattern of the mask at the time of exposure is also changed to a negative / positive inversion.
[0064]
Even when such a positive test etching resist layer is used, the test conductor layer is formed in the test conductor layer forming process, the disconnection failure is detected in the disconnection detecting process, and the short circuit is detected in the detecting process such as a short circuit. Since it is possible to detect the presence or absence of defects or insulation defects, detailed description is omitted.
Further, when those defects occur, the defective part can be easily found, and the cause can be determined from the form. However, the form of the defective portion and the cause of the defect will be described below because there are different portions between the first embodiment using the negative resist and the present modified embodiment.
[0065]
In this modification, when a disconnection failure occurs, it is almost the same as in the case of the first embodiment, and will be described with reference to FIGS. First, when the positive type test etching resist
On the other hand, in the case where the test etching resist
As described above, even in this modified embodiment, since the test etching resist
[0066]
On the other hand, in the case of short-circuit failure or insulation failure, as described with reference to FIG. 10, in addition to the case where the short-
On the other hand, as shown in FIG. 11A, when the positive type connection test etching resist
Therefore, when the foreign matters FM3, FM4, and FM5 remain, as well as when they disappear, whether or not the test etching resist
[0067]
In this way, when an electrical failure occurs in the test conductor layer, the cause can be easily investigated, and therefore, measures against electrical failure can be facilitated. Furthermore, after taking countermeasures against electrical defects, if the inspection is performed again by the inspection method of the conductor layer forming step, the effect of the countermeasures can be easily evaluated.
[0068]
( Reference form 1 )
Next,
[0069]
This
[0070]
It is not easy to inspect each of these wiring layers 303. So book
In addition, since it is possible to evaluate the suitability of countermeasures against defects, the magnitude of effects, etc., it is preferable to perform an inspection when various improvements are made.
[0071]
[0072]
[0073]
Next, a plan view of the
In each
Further, the first
[0074]
Further, the first
Like this
[0075]
Next, an inspection method for the conductor layer forming step of the wiring board will be described with reference to FIGS.
[0076]
First, as shown in a partially enlarged cross-sectional view in FIG. 13A, a
[0077]
Next, in the test conductor layer forming step, first, as shown in FIG. 13B, a negative photosensitive dry film is pasted on substantially the entire surface of each of the test metal layers 41 and 42, and the test plating resist
[0078]
Next, as shown in FIG. 14A, the attached test plating resist
[0079]
Next, as shown in FIG. 14B, electrolytic copper plating is performed using test plating resist
Further, as shown in FIG. 14C, the test plating resist
[0080]
Next, in the disconnection detection process, as in the first embodiment, probe pins are brought into contact with the check pads 34B1 and 34B2 of the first
Further, in the short circuit detection process, as in the first embodiment, either the check pad 34B1 or 34B2 of the first
[0081]
Thus, since the first
After inspecting one
[0082]
In this way, the yield of the test wiring layers 34, 35, 38, 39 by the same conductor layer forming process can be found, not the yield of the conductor layer forming process itself of the wiring board to be inspected. Therefore, unlike the prior art, it is not necessary to inspect the
Also
Furthermore, since the
[0083]
In addition,
[0084]
Also
Therefore, even when there is a low possibility that a short circuit failure or the like occurs in the conductor layer forming process of the
However, this Reference form Then, unlike the first embodiment, the test plating resists 45 and 46 cannot be left.
[0085]
( Reference form 2 )
Then above
the
So book
[0086]
Even if such a positive type test plating resist layer is used, a test conductor layer is formed in the test conductor layer forming process, a disconnection failure is detected in the disconnection detection process, and a short circuit failure or insulation failure is detected in the detection process such as a short circuit. Can be above
[0087]
( Reference form 3 )
However, if it is only necessary to detect disconnection failure, for example, a test conductor layer having a zigzag pattern shown in FIG. 15 may be formed. That is, the
For this reason, a disconnection failure is likely to occur, and the yield of the
In addition to the test conductor layer forming step shown in the first embodiment, the shape may be modified
[0088]
( Reference form 4 )
In addition, a test conductor layer having a spiral pattern shown in FIG. 16 may be formed. That is, the
Because of this, the book Reference form 4 However, a disconnection failure is likely to occur, and the yield due to the disconnection failure of the
In addition to the test conductor layer forming step shown in the first embodiment, the shape may be modified,
[0089]
( Reference form 5 )
On the other hand, when it is sufficient to detect only a short circuit failure or insulation failure, for example, a test conductor layer having a comb-like pattern in which a pair of test wiring layers mesh with each other may be formed as shown in FIG. That is, the two test wiring layers 71 and 72 formed in the
For this reason, even in a small area, there is a high probability that a short circuit failure or insulation failure will appear between the test wiring layers 71 and 72 (comb-
[0090]
In the above, the embodiments of the present invention are described. , Deformation and reference forms However, it goes without saying that the present invention is not limited to the above-described embodiment and the like, and can be appropriately modified and applied without departing from the gist thereof.
For example, the above embodiments 1st The
[0091]
Moreover, in the said embodiment etc., although the test etching resist
In each of the above-described embodiments, the check pad is provided at the end of the test wiring layer. However, the present invention is not limited to this. For example, the check pad can be provided in the middle of the disconnection test part.
[0092]
Moreover, in the said embodiment etc., although the test conductor layer was formed in both surfaces of the test board | substrate by the test conductor layer formation process, it is clear that you may form only in one side.
In the above-described embodiments and the like, the
In addition, prior to the conductor layer forming step of the wiring board, for example, when a rough surface treatment or the like is applied to the insulating layer serving as the base of the conductor layer, the same applies to the surface of the test insulating layer of the test board. It is preferable to carry out the treatment.
In addition, the
[Brief description of the drawings]
FIG. 1 is a plan view of a wiring board (an intermediate process product, large format) on which a conductor layer is formed in a conductor layer forming process to be inspected according to the first embodiment.
FIG. 2 is a plan view showing a planar shape of a formed conductor layer.
FIG. 3 is an explanatory diagram of wiring boards separated after completion.
4 is a plan view of a test wiring board according to
FIG. 5 is a plan view showing a planar shape of a test conductor layer (test wiring layer) formed in a test region of the test wiring board according to the first embodiment.
6A shows a test conductor layer forming process for forming a test conductor layer according to
7A shows a state in which a test etching resist layer having a predetermined pattern is formed, and FIG. 7B shows a state in which a test etching resist layer is formed. It is a partial section perspective view showing the state where a test wiring layer was formed, leaving.
8A is a partial cross-sectional perspective view showing a state in which a disconnection occurs in the test wiring layer while the test etching resist layer is connected, and FIG. 8B is a perspective view of the test etching resist layer according to the first embodiment; FIG. 4C is a partially enlarged cross-sectional view showing a state in which foreign matter is sandwiched underneath, and FIG.
9A is a partial enlarged cross-sectional view illustrating a state where both the test etching resist layer and the test wiring layer are disconnected, and FIG. 9B is a diagram illustrating a state in which foreign matter adheres to the test etching resist layer. It is explanatory drawing which shows a mode that exposure failure produces.
FIG. 10 is a partial cross-sectional perspective view showing a state in which a short circuit occurs between test wiring layers although the test etching resist layers are not connected to each other, and (b) is a test etching resist layer according to the first embodiment. FIG. 6C is a partially enlarged cross-sectional view showing a state in which foreign matter has adhered between and between the metal layer and the test etching resist layer.
11A is a partial cross-sectional perspective view showing a state in which the test etching resist layers are connected to each other to cause a short circuit between the test wiring layers, and FIG. It is explanatory drawing which shows a mode that a foreign material adheres and an exposure defect arises.
FIG.
FIG. 13 Reference form 1 (A) shows a test substrate body in which a copper layer is formed on both sides, and (b) shows a state in which a test plating resist layer is formed on this copper layer. It is a partial expanded sectional view shown.
FIG. 14
FIG. 15
FIG. 16 Reference form 4 It is a top view which shows the planar shape of the test conductor layer (test wiring layer) concerning.
FIG. 17
[Explanation of symbols]
100,300 Wiring board
101,301 Product Department
102,302 connection part
103,303 Conductor layer
104,304 Wiring layer
110,310 wiring board
1 Test wiring board
2,32 test area
5 Unnecessary parts
10 Test board
11 Test core board
12, 13 Test insulation layer
14,15 Copper layer (test metal layer)
16, 17 Test etching resist layer
18, 19, 218 Test etching resist layer of predetermined pattern
21, 34 First test wiring layer
21A, 34A Disconnection test section (of first test wiring layer)
21B, 34B (first test wiring layer) check pad
21C, 34C Miniaturized long section (of the first test wiring layer)
21D, 34D (first test wiring layer) short-circuit test section
21E, 34E Parallel miniaturized long section (of the first test wiring layer)
22, 35 Second test wiring layer
22A, 35A Disconnection test section (of second test wiring layer)
22B, 35B (second test wiring layer) check pad
22C, 35C downsized long part (of second test wiring layer)
22D, 35D (second test wiring layer) short circuit test section
22E, 35E Parallel miniaturized long section (of second test wiring layer)
23, 33 Test conductor layer
41, 42 Test metal layer
43, 44 Test plating resist layer
44, 45 Test plating resist layer of predetermined pattern
44P, 45P opening
47, 48 Electrolytic plating layer
51, 61, 71, 72 Test wiring layer
71A, 72A comb teeth
Claims (6)
テスト絶縁層上に形成したテスト金属層上に所定テストパターンのテストエッチングレジスト層を形成し、露出した上記テスト金属層をエッチング除去し、上記テストエッチングレジスト層を残すと共に、細く長い断線テスト部を有するテスト配線層を含むテスト導体層を形成するテスト導体層形成工程と、
上記テストエッチングレジスト層を残した状態で、上記断線テスト部の導通を調べ、上記断線テスト部での断線不良の有無を検知し、上記断線不良を生じたときは、その断線部位に上記テストエッチングレジスト層が残っているか否かを調べる断線検知工程と、
を備えることを特徴とする配線基板の導体層形成工程の検査方法。A conductor layer forming step of forming an etching resist layer having a predetermined pattern on a metal layer formed on an insulating layer, removing the exposed metal layer by etching, and removing the etching resist layer to form a conductor layer having a predetermined pattern A method for inspecting a conductor layer forming step of a wiring board for inspecting
A test etching resist layer having a predetermined test pattern is formed on the test metal layer formed on the test insulating layer, and the exposed test metal layer is removed by etching to leave the test etching resist layer, and a thin and long disconnection test portion is formed. A test conductor layer forming step of forming a test conductor layer including a test wiring layer having,
In the state where the test etching resist layer remains, the continuity of the disconnection test part is examined, the presence or absence of disconnection failure in the disconnection test part is detected, and when the disconnection defect occurs, the test etching is performed at the disconnection site. Disconnection detection step for checking whether or not the resist layer remains ,
An inspection method for a conductor layer forming step of a wiring board, comprising:
前記断線テスト部は、長尺でありながら、蛇行状、ジグザグ状、渦巻き状などの配線パターンによりその配線パターン全体の占める面積が小型化された小型化長尺部を備える
ことを特徴とする配線基板の導体層形成工程の検査方法。It is an inspection method of the conductor layer formation process of the wiring board according to claim 1,
The disconnection test section is provided with a downsized long section in which the area occupied by the entire wiring pattern is reduced by a wiring pattern such as a meandering shape, a zigzag shape, and a spiral shape while being long. An inspection method of a conductor layer forming process of a substrate.
テスト絶縁層上に形成したテスト金属層上に所定テストパターンのテストエッチングレジスト層を形成し、露出した上記テスト金属層をエッチング除去し、上記テストエッチングレジスト層を残すと共に、長い距離にわたって互いに小さい間隔を保つ短絡テスト部を有する複数のテスト配線層を含むテスト導体層を形成するテスト導体層形成工程と、
上記テストエッチングレジスト層を残した状態で、上記短絡テスト部間の導通または絶縁抵抗を調べ、上記短絡テスト部間の短絡不良または絶縁不良の有無を検知し、上記短絡不良または絶縁不良を生じたときは、その発生部位に上記テストエッチングレジスト層が残っているか否かを調べる短絡等検知工程と、
を備えることを特徴とする配線基板の導体層形成工程の検査方法。A conductor layer forming step of forming an etching resist layer having a predetermined pattern on a metal layer formed on an insulating layer, removing the exposed metal layer by etching, and removing the etching resist layer to form a conductor layer having a predetermined pattern A method for inspecting a conductor layer forming step of a wiring board for inspecting
A test etching resist layer having a predetermined test pattern is formed on the test metal layer formed on the test insulating layer, and the exposed test metal layer is removed by etching, leaving the test etching resist layer, and being spaced apart from each other over a long distance. A test conductor layer forming step of forming a test conductor layer including a plurality of test wiring layers having a short-circuit test portion for maintaining
With the test etching resist layer left, the continuity or insulation resistance between the short-circuit test parts was examined, the presence or absence of a short-circuit defect or insulation failure between the short-circuit test parts was detected, and the short-circuit defect or insulation defect occurred. When detecting the test etching resist layer remains in the occurrence site, such as a short-circuit detection step,
An inspection method for a conductor layer forming step of a wiring board, comprising:
前記短絡テスト部は、対となる前記テスト配線層が互いに並行して延び、長尺でありながら、蛇行状、ジグザグ状、渦巻き状などの配線パターンによりその配線パターン全体の占める面積が小型化された並行小型化長尺部を備える
ことを特徴とする配線基板の導体層形成工程の検査方法。It is an inspection method of the conductor layer formation process of the wiring board according to claim 3,
In the short-circuit test section, the test wiring layers that form a pair extend in parallel with each other, and while being long, the area occupied by the entire wiring pattern is reduced by a wiring pattern such as a meandering shape, a zigzag shape, and a spiral shape. A method for inspecting a conductor layer forming step of a wiring board, comprising: a parallel miniaturized long section.
上記テストエッチングレジスト層を残した状態で、上記短絡テスト部の導通を調べ、上記短絡テスト部での断線不良の有無を検知し、上記断線不良を生じたときは、その断線部位に上記テストエッチングレジスト層が残っているか否かを調べる断線検知工程を備える
ことを特徴とする配線基板の導体層形成工程の検査方法。It is an inspection method of the conductor layer formation process of the wiring board according to claim 4,
While leaving the test etching resist layer, the continuity of the short-circuit test part is examined, the presence or absence of a disconnection defect in the short-circuit test part is detected, and when the disconnection defect occurs, the test etching is performed at the disconnection part. An inspection method for a conductor layer forming step of a wiring board, comprising a disconnection detecting step for checking whether or not a resist layer remains .
対となる前記テスト配線層の短絡テスト部は、互いに噛み合う櫛歯状の配線パターンの櫛歯状部をそれぞれ備える
ことを特徴とする配線基板の導体層形成工程の検査方法。It is an inspection method of the conductor layer formation process of the wiring board according to claim 3,
A test method for a conductor layer forming step of a wiring board, wherein the short-circuit test part of the pair of test wiring layers includes a comb-teeth part of a comb-teeth wiring pattern that meshes with each other.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16373999A JP4268266B2 (en) | 1999-06-10 | 1999-06-10 | Inspection method for conductor layer forming process of wiring board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16373999A JP4268266B2 (en) | 1999-06-10 | 1999-06-10 | Inspection method for conductor layer forming process of wiring board |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000353865A JP2000353865A (en) | 2000-12-19 |
JP4268266B2 true JP4268266B2 (en) | 2009-05-27 |
Family
ID=15779768
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16373999A Expired - Lifetime JP4268266B2 (en) | 1999-06-10 | 1999-06-10 | Inspection method for conductor layer forming process of wiring board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4268266B2 (en) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4022040B2 (en) * | 2000-10-05 | 2007-12-12 | 松下電器産業株式会社 | Semiconductor device |
JP5034285B2 (en) * | 2006-03-23 | 2012-09-26 | 日本電気株式会社 | Multilayer wiring board and characteristic impedance measuring method |
JP2012119487A (en) * | 2010-11-30 | 2012-06-21 | Toshiba Corp | Printed wiring board |
JP6559446B2 (en) * | 2015-03-16 | 2019-08-14 | 日本フイルコン株式会社 | Circuit pattern disconnection and short circuit inspection method and printed circuit board having inspection wiring pattern |
US10989603B2 (en) | 2017-02-15 | 2021-04-27 | Panasonic Intellectual Property Management Co., Ltd. | Infrared sensor chip, and infrared sensor employing same |
BR112020006261A2 (en) * | 2017-09-29 | 2020-10-20 | Boehringer Ingelheim Vetmedica Gmbh | testing and calibration of a circuit arrangement |
-
1999
- 1999-06-10 JP JP16373999A patent/JP4268266B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2000353865A (en) | 2000-12-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20050200363A1 (en) | Electrical inspection method and apparatus for printed wiring board for the electronic component mounting, and computer-readable recording medium | |
US7358619B2 (en) | Tape carrier for TAB | |
JP4268266B2 (en) | Inspection method for conductor layer forming process of wiring board | |
US6535005B1 (en) | Systems and methods for obtaining an electrical characteristics of a circuit board assembly process | |
KR101572089B1 (en) | Method of defect inspection for printed circuit board | |
KR100797690B1 (en) | Printed circuit board | |
EP0909117B1 (en) | Method of making thick film circuits | |
JP3252085B2 (en) | Multilayer wiring board and method of manufacturing the same | |
KR20050055991A (en) | Printed circuit board where the test coupon of the micro-via is had and the manufacturing method | |
KR101039775B1 (en) | Evaluation method of via hole for printed circuit board and test board thereof | |
JP2000171512A (en) | Continuity inspection apparatus for printed-wiring board | |
JP4131137B2 (en) | Interposer substrate continuity inspection method | |
JP2004361249A (en) | Substrate inspection device | |
JP7468164B2 (en) | Wiring board and inspection method thereof | |
KR20040046194A (en) | pattern inspector structure of circuit board | |
JP3191205B2 (en) | Printed circuit board inspection equipment | |
KR200217494Y1 (en) | A pcb | |
JP2010263091A (en) | Method of manufacturing wiring board and method of inspecting wiring board | |
JP2002069671A (en) | Etching accuracy evaluating method and testing substrate therefor | |
JP2005337811A (en) | Method for inspecting continuity of wiring circuit board | |
JPH0477680A (en) | Inspection method of tab tape | |
JP3447496B2 (en) | Wiring board for semiconductor mounting | |
JP2834040B2 (en) | Printed wiring board and product name inspection method | |
JP4544236B2 (en) | TAB tape | |
CN116669300A (en) | Method for manufacturing wiring substrate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051028 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080624 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080822 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090127 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090220 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4268266 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120227 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120227 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120227 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120227 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130227 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130227 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140227 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |