JP4262676B2 - 半導体素子の低誘電率絶縁膜の蒸着方法 - Google Patents
半導体素子の低誘電率絶縁膜の蒸着方法 Download PDFInfo
- Publication number
- JP4262676B2 JP4262676B2 JP2004506072A JP2004506072A JP4262676B2 JP 4262676 B2 JP4262676 B2 JP 4262676B2 JP 2004506072 A JP2004506072 A JP 2004506072A JP 2004506072 A JP2004506072 A JP 2004506072A JP 4262676 B2 JP4262676 B2 JP 4262676B2
- Authority
- JP
- Japan
- Prior art keywords
- dielectric constant
- insulating film
- low dielectric
- constant insulating
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000151 deposition Methods 0.000 title claims description 38
- 239000004065 semiconductor Substances 0.000 title claims description 16
- 239000010408 film Substances 0.000 claims description 59
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 39
- 229910000077 silane Inorganic materials 0.000 claims description 37
- 239000007789 gas Substances 0.000 claims description 33
- 239000010409 thin film Substances 0.000 claims description 29
- 230000008021 deposition Effects 0.000 claims description 26
- 238000000034 method Methods 0.000 claims description 26
- 230000001681 protective effect Effects 0.000 claims description 19
- 239000007800 oxidant agent Substances 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 12
- 239000004973 liquid crystal related substance Substances 0.000 claims description 10
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 10
- 125000003342 alkenyl group Chemical group 0.000 claims description 8
- 239000000203 mixture Substances 0.000 claims description 8
- 125000000217 alkyl group Chemical group 0.000 claims description 6
- 239000012495 reaction gas Substances 0.000 claims description 5
- 238000005229 chemical vapour deposition Methods 0.000 claims description 4
- 238000002834 transmittance Methods 0.000 claims description 4
- 125000004432 carbon atom Chemical group C* 0.000 claims description 3
- 238000007740 vapor deposition Methods 0.000 claims description 3
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 claims description 2
- 150000003961 organosilicon compounds Chemical class 0.000 claims description 2
- 125000004435 hydrogen atom Chemical group [H]* 0.000 claims 1
- 230000008859 change Effects 0.000 description 9
- 230000008569 process Effects 0.000 description 9
- 239000000463 material Substances 0.000 description 8
- 239000000126 substance Substances 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 6
- 230000003071 parasitic effect Effects 0.000 description 6
- 230000001590 oxidative effect Effects 0.000 description 5
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000010410 layer Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052786 argon Inorganic materials 0.000 description 3
- 230000000704 physical effect Effects 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 125000000008 (C1-C10) alkyl group Chemical group 0.000 description 2
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 125000001495 ethyl group Chemical group [H]C([H])([H])C([H])([H])* 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 125000002496 methyl group Chemical group [H]C([H])([H])* 0.000 description 2
- 125000001436 propyl group Chemical group [H]C([*])([H])C([H])([H])C([H])([H])[H] 0.000 description 2
- PQDJYEQOELDLCP-UHFFFAOYSA-N trimethylsilane Chemical compound C[SiH](C)C PQDJYEQOELDLCP-UHFFFAOYSA-N 0.000 description 2
- 125000000391 vinyl group Chemical group [H]C([*])=C([H])[H] 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical class [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 1
- 229910018540 Si C Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 125000000524 functional group Chemical group 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000013386 optimize process Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
- C23C16/40—Oxides
- C23C16/401—Oxides containing silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
- H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
- H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/31604—Deposition from a gas or vapour
- H01L21/31633—Deposition of carbon doped silicon oxide, e.g. SiOC
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Plasma & Fusion (AREA)
- Formation Of Insulating Films (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Liquid Crystal (AREA)
Description
本発明は半導体素子の低誘電率絶縁膜の蒸着方法に関し、より詳しくは半導体素子の保護膜を形成する方法で使用されるCVDまたはPECVD工程にシラン（SiH4）気体を添加して低誘電率絶縁膜の蒸着速度を大きく増加させることができる低誘電率絶縁膜の蒸着方法に関する。
薄膜トランジスタ基板は、液晶表示装置や有機EL（electro luminescence）表示装置などにおいて、各画素を独立的に駆動するための回路基板として使用される。薄膜トランジスタ基板は、走査信号を伝達する走査信号配線またはゲート配線と画像信号を伝達する画像信号線またはデータ配線が形成されており、ゲート配線及びデータ配線と連結されている薄膜トランジスタ、薄膜トランジスタと連結されている画素電極、ゲート配線を覆って絶縁するゲート絶縁膜及び薄膜トランジスタとデータ配線を覆って絶縁する保護膜などで構成されている。薄膜トランジスタはゲート配線の一部であるゲート電極とチャンネルを形成する半導体層、データ配線の一部であるソース電極とドレーン電極及びゲート絶縁膜と保護膜などで構成される。薄膜トランジスタは、ゲート配線を通じて伝達される走査信号によってデータ配線を通じて伝達される画像信号を画素電極に伝達または遮断するスイッチング素子である。
このような薄膜トランジスタ基板を使用する代表的装置として液晶表示装置があるが、液晶表示装置が次第に大型化、高精細化されて行くことにより、各種寄生容量の増加による信号歪曲問題が至急に解決しなければならない問題として台頭している。また、ノートブックコンピュータでの消費電力減少と、テレビ用液晶表示装置での可視聴距離を増加させるための輝度向上の必要性により、開口率増大の要求が大きくなっている。しかし、開口率を増大させるためには、画素電極をデータ配線上まで重なるように形成する必要性があるが、このようにする場合、画素電極とデータ線との間の寄生容量が増加する。寄生容量の増加による問題を解決するためには、画素電極とデータ線との間の垂直離隔を十分に確保しなければならないが、垂直離隔確保のために従来は主に有機絶縁膜で保護膜を形成した。
しかし、有機絶縁膜を利用する工程は次のような短所を有する。まず、材料が高価である。特にスピンコーティング時に損失される量が多いため材料費の増加を招く。次に、有機絶縁膜は耐熱性が不足して後続工程が制約を多く受ける。また、材料の固まりなどによって不純物粒子が発生する頻度が高い。上部膜及び下部膜との接着力が弱い。保護膜上に形成される画素電極の形成時にエッチングの誤差が非常に大きい。
一方、一般にSiO2及びSiNの誘電薄膜は多様な形態の電気的素子を製造する時に使用される。前記物質はシリコンICから平板ディスプレイの光学波誘導装置（Optical wave guides）を製造するための最適化された工程の研究が継続して進められている。
大部分の場合、前記物質は全ての素子要求及び強い電気的及び機械的物性を提供する。しかし、最近の素子の性能を改善するための方法は、導電層をさらに近接にしたり共に密着することである。さらに、現在使用されている素子は携帯用で、一定のAC結合よりはバッテリー上に流れるのに必要なより低い電力消費が重要視されている。したがって、より高い電力消費及びより遅い作動速度を招く電気容量結合を減少させるためには低誘電定数を有する新たな物質が要求される。
このような問題を解決するためのものとして、付加的な機能基を除いては低密度であるSi-C結合を基本とする物質が使用されている。前述の物質は低密度を示して低誘電定数を有する。このような物質はa-SiCOHまたはシリコンオキシカーバイド（silicon oxycarbide）であり、２．７〜３．５の低誘電定数値を示して半導体素子の性能を大きく改善することができる。
したがって、TFT-LCDパネルの層間絶縁膜及び保護膜としてa-SiCOH、a-Si:O:FなどCVD法で蒸着される低誘電率絶縁膜を使用すれば、データ配線と画素電極との間の結合静電容量（coupling capacitance）を減らしRC時間遅延及びクロストーク（cross-talk）を減少させることができる。特に、超高開口率構造を実現するためには、画素電極をデータ電極上にオーバーラップしなければならない。しかし、従来保護膜のうちの１つであるSiNx保護膜は、ロード静電容量（load capacitance）が非常に大きくなって画像実現が困難であった。したがって、絶縁保護膜の誘電定数はできるだけ低くするべきであり、保護膜の厚さを増加させて垂直方向への十分な離隔が必要である。このために、前述したCVD法で蒸着した保護膜が主に使用されている。
CVD法で蒸着される低誘電率層間絶縁膜のa-SiCOH膜では、その用途によって結合静電容量を減少させるために、数μmの厚さが要求される。通常半導体工程での絶縁薄膜は数mmであるために、このような厚さ増加による処理量の低下を補償するためには非常に速い蒸着速度が要求される。
通常a-SiCOH薄膜は、主ソース気体であるSiH(CH3)3（以下、Z3MSTMと言う）に酸化剤であるN2OまたはO2、及び均一性改善及び特性安定化などのためにArまたはHeのような不活性気体を添加してPECVD（plasma enhanced chemical vapor deposition）法によって蒸着する。前述のa-SiCOH薄膜の場合、ソース気体（例えば、トリメチルシラン）の流量を増加させれば、蒸着速度も速くなると知られている。しかし、前述した方法の場合、基本ソース気体の流量が増加することによって機械的強度が減少して、後続工程で損傷を受ける程度にソフトな薄膜が形成され、相対的に高価なソース気体の消耗量増加による製造費用が増加する問題がある。また、最低の誘電定数（k）を有するように最適化されたCVD蒸着工程の全てのパラメターを変化させれば、誘電定数が急激に増加して厚さをさらに増加させなければならない悪循環に陥る。
前述のような従来技術の問題点を解決するために本発明は、低誘電定数値を維持し、他の物性はそのまま保存しながら蒸着速度のみを大きく向上させて寄生容量問題を解消して高開口率構造を実現することができ、工程時間を短縮することができる半導体素子の低誘電絶縁膜の蒸着方法を提供することを目的とする。
本発明の他の目的は、前述の方法で蒸着された絶縁膜を保護膜として使用して製造された半導体素子及びその製造方法を提供することにある。
前記目的を達成するために本発明は、基板が含まれた蒸着チャンバーに気体状態の基本ソース、シラン及び酸化剤を含む反応気体混合物を添加してCVD法またはPECVD法でa-SiCOH薄膜を蒸着する段階を含む半導体素子の低誘電率絶縁膜の蒸着方法を提供する。
また、本発明は前述した蒸着方法で蒸着された低誘電率絶縁膜を保護膜として含む半導体素子を提供する。
この時、前記低誘電率絶縁膜は半導体素子の第１絶縁膜、第２絶縁膜、バッファー層、ゲート絶縁膜、及び保護膜パターンのうちの少なくとも１つの保護膜として使用することができる。前記半導体素子はTFT-LCDパネルであるのが好ましい。
本発明は、シラン気体を使用して蒸着されたa-SiCOH膜（低誘電絶縁膜）を保護膜として形成することによって、絶縁膜の物性はそのまま維持しながら蒸着速度を大きく改善することができる。したがって、寄生容量問題を解消して高開口率構造を実現することができ、工程時間を短縮することができる。
以下、本発明をより詳細に説明する。
本発明はTFT-LCDなどのような半導体素子の保護膜を形成する時、ソース気体にシラン気体を添加することによって低誘電絶縁膜であるa-SiCOH薄膜の他の物性はそのまま保存しながら、薄膜の蒸着速度のみを改善する特徴がある。
その結果、本発明は従来寄生容量問題を解消して高開口率構造を実現することができ、工程時間を短縮することができる。
前述のa-SiCOH薄膜（低誘電率絶縁膜）は、基板が含まれた蒸着チャンバーに気体状態の基本ソース、シラン及び酸化剤を含む反応気体混合物を添加してCVD法またはPECVD法によって蒸着して得ることができる。この時、均一性改善及び特性安定化などをためにArまたはHeのような不活性気体を含む。
好ましくは、電力密度０．２〜１．５（mw/cm2）、圧力１〜１００００Torr、温度２５〜３００℃でプラズマに反応気体混合物を露出させて実施されるPECVD法によって蒸着する。
本発明は誘電定数が３．６以下であり、４００〜８００nmの波長範囲で９５％以上の光透過度を有するa-SiCOH薄膜（低誘電絶縁膜）を作るために、反応中にシラン及び酸化剤の量を調節することが重要である。
したがって、前述のシラン気体の添加量は基本ソース気体に対して１:０．５〜１であるのが好ましい。もし前述の範囲から外れれば誘電定数が増加して蒸着速度の改善効果を得ることができない。
このような低誘電率絶縁膜の誘電定数は２〜３であるのがより好ましい。また、保護膜の厚さは１．５μm以上であるのが好ましく、１．５〜４．０μmであるのがさらに好ましい。
前述の基板は液晶表示素子、光発光ダイオードディスプレイ素子、及び有機光発光ダイオードディスプレイ素子からなる群より選択されるのが好ましく、液晶表示素子であるのがさらに好ましい。
前述の基本ソース気体は下記化学式１、化学式２、化学式３で示されるオルガノシリコン化合物からなる群より１種以上選択されるのが好ましい。
[化学式１]
SiHx(CH3)4-x
前記式で、xは０，１、２、または４の整数であり、
[化学式２]
Si(OR1)yR2 4-y
前記式で、
R1及びR2は各々独立的にまたは同時に炭素数１〜５のアルキル基またはアルケニル基で置換または非置換された直鎖または側鎖の炭素数１〜１０のアルキル基またはアルケニル基であり、好ましくはR1及びR2は各々独立的にまたは同時にメチル、エチル、プロピル、またはビニル基であり、ｙは０〜４の整数であり、
[化学式３]
サイクリック-(SiR3R4-O)n
R 3 及びR 4 は各々独立的にまたは同時に水素、炭素数１〜５のアルキル基またはアルケニル基で置換または非置換された直鎖または側鎖の炭素数１〜１０のアルキル基またはアルケニル基であり、好ましくはR 3 及びR 4 は各々独立的にまたは同時に水素、メチル、エチル、プロピル、またはビニル基である。
[化学式１]
SiHx(CH3)4-x
前記式で、xは０，１、２、または４の整数であり、
[化学式２]
Si(OR1)yR2 4-y
前記式で、
R1及びR2は各々独立的にまたは同時に炭素数１〜５のアルキル基またはアルケニル基で置換または非置換された直鎖または側鎖の炭素数１〜１０のアルキル基またはアルケニル基であり、好ましくはR1及びR2は各々独立的にまたは同時にメチル、エチル、プロピル、またはビニル基であり、ｙは０〜４の整数であり、
[化学式３]
サイクリック-(SiR3R4-O)n
R 3 及びR 4 は各々独立的にまたは同時に水素、炭素数１〜５のアルキル基またはアルケニル基で置換または非置換された直鎖または側鎖の炭素数１〜１０のアルキル基またはアルケニル基であり、好ましくはR 3 及びR 4 は各々独立的にまたは同時に水素、メチル、エチル、プロピル、またはビニル基である。
前述の酸化剤はO2、N2O、NO、CO2、CO、オゾン、及びこれらの混合物からなる群より選択されるのが好ましい。
このような本発明の方法で蒸着されたa-SiCOH薄膜は半導体素子、好ましくは液晶表示素子の製造工程中に絶縁膜として使用されて液晶表示素子の半導体層を覆って効果的に保護することができる。
このように、本発明による方法で各気体の組合費を最適化して低誘電率絶縁膜を蒸着すれば蒸着速度を大きく改善させて機械的強度及び後続工程の損傷なく既存SiNx薄膜対比厚さが１０倍以上増加することによる処理量の低下を補償することができ、相対的に高価な従来ソース気体の消耗量増加による製造費用を節約することができる。
以下、本発明の実施例及び比較例を記載する。しかし、下記の実施例は本発明を例示するものであり、本発明を限定するわけではない。
[実施例１〜９]
容量性結合平板列（capacitively coupled parallel plate）PECVD反応機を使用してトリメチルシラン（３MS）、シラン、窒素酸化物（N2O）及びアルゴン（Ar）の反応機体混合物と基板でベアー（bare）シリコンウエハーまたはガラス上に低誘電率絶縁薄膜を蒸着させた。蒸着温度は２７０℃であり、実施例のPECVDに対する他のパラメターである誘電定数及び成長速度を表１に示した。
[実施例１〜９]
容量性結合平板列（capacitively coupled parallel plate）PECVD反応機を使用してトリメチルシラン（３MS）、シラン、窒素酸化物（N2O）及びアルゴン（Ar）の反応機体混合物と基板でベアー（bare）シリコンウエハーまたはガラス上に低誘電率絶縁薄膜を蒸着させた。蒸着温度は２７０℃であり、実施例のPECVDに対する他のパラメターである誘電定数及び成長速度を表１に示した。
ガラス基板上に形成された絶縁膜に対する光透過度を測定した結果、全て４００〜８００nmの範囲で９５％以上の光透過度を示した。
図３はシランを添加しない場合（記号:青色ダイアモンド）、基本ソース気体の１/２に相当するシランを添加した場合（記号:赤色四角形）、ソース気体と同量のシランを添加した場合（記号:緑色三角形）のシラン添加及び酸化剤の流量によるa-SiCOH薄膜の蒸着速度変化を各々示した図面である。垂直（y）軸は酸化剤であるN2O気体対Si含有気体[Z3MS+SiH4]の比率を示す。
図３に示すように、蒸着速度はN2Oの流量とも関係があるが、シランを添加しない場合、酸化剤/ソース気体（例えば、N2O/Z3MS）の比率が増加するほど蒸着速度も増加する傾向を示すが、シランを添加した場合には酸化剤（例えば、N2O）流量が増加しても蒸着速度はほとんど変化しない。したがって、蒸着速度の改善効果は酸化剤の流量調節よりはシランの添加により大きく起因することを確認することができる。
図４はシラン添加量が各々異なる水準で全流量[ソース気体+酸化剤+シラン]を１．５倍及び２倍に各々増加させた時、蒸着速度の変化量を示している。図４でシランが添加されなかった場合、[ソース気体+酸化剤]の流量を１．５倍（２０００sccm→３０００sccm）に増加させれば蒸着速度が約２５％増えることに過ぎないが、ソース気体の代わりにシランを添加して全流量を３０００sccmに増加させれば、蒸着速度が約１００％近く増加することが確認できる。また、シランを添加した場合には全流量変化による蒸着速度の変化はほとんどなかったが、シラン添加の効果が優れていることを確認することができた。
図５はシラン添加及び酸化剤の流量によるa-SiCOH薄膜の誘電定数変化を示した図面で、シランを添加しなかった場合、ソース気体の１/２に相当するシランを添加した場合、ソース気体と同量のシランを添加した場合を各々示す。水平（x）軸は酸化剤（N2O）:（ソース気体+シラン）気体の比率を示す。
図５に示すように、酸化剤対比Si含有気体の比率[N2O/（Z3MS+SiH4」が３である場合にはシラン添加による誘電定数の変化が実験誤差範囲以内で微小であるが、[N2O/（Z3MS+SiH4]比率が増加すれば、シランが添加されることによって誘電定数も共に増加する傾向を示す。したがって、[N2O/（Z3MS+SiH4]比率を３以内に調節すれば、シラン添加によって誘電定数は低い水準に保存しながら蒸着速度を大きく改善することができる。
Claims (6)
- 基板が含まれた蒸着チャンバーに気体状態の基本ソース、モノシラン及び酸化剤を含む反応気体混合物を添加してＣＶＤ法またはＰＥＣＶＤ法でａ−ＳｉＣＯＨ薄膜を蒸着する工程を含み、
前記基本ソース気体は、式（１）及び式（２）
Ｓｉ(ＯＲ１)ｙＲ２ ４ - ｙ （１）
（式中、Ｒ１及びＲ２は、各々独立的にまたは同時に、炭素数１〜５のアルキル基またはアルケニル基で置換されていてもよい直鎖または分岐の炭素数１〜１０のアルキル基またはアルケニル基であり、xは０〜４の整数である）
サイクリック-(ＳｉＲ３Ｒ４-Ｏ)ｎ （２）
（式中、Ｒ３及びＲ４は、各々独立的にまたは同時に、水素原子、炭素数１〜５のアルキル基またはアルケニル基で置換されていてもよい直鎖または分岐の炭素数１〜１０のアルキル基またはアルケニル基である）
で示されるオルガノシリコン化合物からなる群から選択される１種以上であり、かつ
前記シランを、基本ソース：モノシラン＝１：０．５〜１（流量比）で使用する低誘電率絶縁膜の蒸着方法。 - 前記ａ−ＳｉＣＯＨ薄膜は誘電定数が３．６以下であり、４００〜８００ｎｍの波長範囲で９５％以上の光透過度を有する請求項１に記載の低誘電率絶縁膜の蒸着方法。
- 前記基板は、液晶表示素子、光発光ダイオードディスプレイ素子又は有機光発光ダイオードディスプレイ素子を構成する基板である請求項１に記載の低誘電率絶縁膜の蒸着方法。
- 前記ａ−ＳｉＣＯＨ薄膜は、液晶表示素子に含まれる半導体素子における保護膜として使用される請求項１に記載の低誘電率絶縁膜の蒸着方法。
- 前記酸化剤はＯ２、Ｎ２Ｏ、ＮＯ、ＣＯ２、ＣＯ、オゾン及びこれらの混合物からなる群より選択される請求項１に記載の低誘電率絶縁膜の蒸着方法。
- 前記ａ−ＳｉＣＯＨ薄膜は電力密度０．２〜１．５（ｍｗ/ｃｍ２）、圧力１〜１００００Torr、温度２５〜３００℃でプラズマに反応気体混合物を露出させて実施されるＰＥＣＶＤ法で蒸着される請求項１に記載の低誘電率絶縁膜の蒸着方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020027413A KR100878270B1 (ko) | 2002-05-17 | 2002-05-17 | 반도체 소자의 저유전율 절연막의 증착방법 |
| PCT/KR2002/001337 WO2003098672A1 (en) | 2002-05-17 | 2002-07-16 | Deposition method of insulating layers having low dielectric constant of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005526397A JP2005526397A (ja) | 2005-09-02 |
| JP4262676B2 true JP4262676B2 (ja) | 2009-05-13 |
Family
ID=29417410
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004506072A Expired - Lifetime JP4262676B2 (ja) | 2002-05-17 | 2002-07-16 | 半導体素子の低誘電率絶縁膜の蒸着方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6984594B2 (ja) |
| JP (1) | JP4262676B2 (ja) |
| KR (1) | KR100878270B1 (ja) |
| CN (1) | CN1319125C (ja) |
| AU (1) | AU2002319930A1 (ja) |
| WO (1) | WO2003098672A1 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6800571B2 (en) * | 1998-09-29 | 2004-10-05 | Applied Materials Inc. | CVD plasma assisted low dielectric constant films |
| US6858548B2 (en) * | 2002-04-18 | 2005-02-22 | Applied Materials, Inc. | Application of carbon doped silicon oxide film to flat panel industry |
| KR100915231B1 (ko) * | 2002-05-17 | 2009-09-02 | 삼성전자주식회사 | 저유전율 절연막의 증착방법, 이를 이용한 박막트랜지스터및 그 제조방법 |
| US20040166692A1 (en) * | 2003-02-26 | 2004-08-26 | Loboda Mark Jon | Method for producing hydrogenated silicon oxycarbide films |
| TWI388078B (zh) | 2008-01-30 | 2013-03-01 | Osram Opto Semiconductors Gmbh | 電子組件之製造方法及電子組件 |
| US8674484B2 (en) * | 2008-12-30 | 2014-03-18 | Intel Corporation | Dielectric separator layer |
| KR102052664B1 (ko) * | 2013-03-15 | 2019-12-06 | 삼성전자주식회사 | 트리알킬실란 계열의 실리콘 전구체 및 이를 이용하는 박막 형성 방법 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3192903B2 (ja) * | 1995-01-30 | 2001-07-30 | 株式会社東芝 | 半導体装置の製造方法および半導体製造装置 |
| JPH09330925A (ja) * | 1996-06-13 | 1997-12-22 | Sony Corp | 低誘電率酸化シリコン系絶縁膜の形成方法およびこれを用いた半導体装置 |
| JPH1088352A (ja) * | 1996-09-13 | 1998-04-07 | Kojundo Chem Lab Co Ltd | （フルオロアルコキシ）（アルコキシ）シラン化合物 と、その製造法およびフッ素含有シリコン酸化膜の製法 |
| JPH10313003A (ja) * | 1997-05-13 | 1998-11-24 | Sony Corp | 酸化シリコン系誘電体膜の形成方法 |
| JPH11111712A (ja) * | 1997-10-01 | 1999-04-23 | Fujitsu Ltd | 低誘電率絶縁膜とその形成方法及びこの膜を用いた半導体装置 |
| US6147009A (en) * | 1998-06-29 | 2000-11-14 | International Business Machines Corporation | Hydrogenated oxidized silicon carbon material |
| US6316167B1 (en) * | 2000-01-10 | 2001-11-13 | International Business Machines Corporation | Tunabale vapor deposited materials as antireflective coatings, hardmasks and as combined antireflective coating/hardmasks and methods of fabrication thereof and application thereof |
| US6312793B1 (en) * | 1999-05-26 | 2001-11-06 | International Business Machines Corporation | Multiphase low dielectric constant material |
| JP2004526318A (ja) * | 2001-03-23 | 2004-08-26 | ダウ・コーニング・コーポレイション | 水素化シリコンオキシカーバイド膜を生産するための方法 |
| KR100915231B1 (ko) * | 2002-05-17 | 2009-09-02 | 삼성전자주식회사 | 저유전율 절연막의 증착방법, 이를 이용한 박막트랜지스터및 그 제조방법 |
-
2002
- 2002-05-17 US US10/150,480 patent/US6984594B2/en not_active Expired - Lifetime
- 2002-05-17 KR KR1020020027413A patent/KR100878270B1/ko active IP Right Grant
- 2002-07-16 WO PCT/KR2002/001337 patent/WO2003098672A1/en active Application Filing
- 2002-07-16 AU AU2002319930A patent/AU2002319930A1/en not_active Abandoned
- 2002-07-16 CN CNB028289765A patent/CN1319125C/zh not_active Expired - Lifetime
- 2002-07-16 JP JP2004506072A patent/JP4262676B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6984594B2 (en) | 2006-01-10 |
| KR20030089267A (ko) | 2003-11-21 |
| CN1319125C (zh) | 2007-05-30 |
| JP2005526397A (ja) | 2005-09-02 |
| WO2003098672A1 (en) | 2003-11-27 |
| US20030215970A1 (en) | 2003-11-20 |
| KR100878270B1 (ko) | 2009-01-13 |
| CN1625799A (zh) | 2005-06-08 |
| AU2002319930A8 (en) | 2003-12-02 |
| AU2002319930A1 (en) | 2003-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4403066B2 (ja) | 低誘電率絶縁膜の蒸着方法、これを利用した薄膜トランジスタ及びその製造方法 | |
| KR101880838B1 (ko) | 박막 트랜지스터용 하이브리드 유전 재료 | |
| US6440876B1 (en) | Low-K dielectric constant CVD precursors formed of cyclic siloxanes having in-ring SI—O—C, and uses thereof | |
| US7196383B2 (en) | Thin film oxide interface | |
| US20030111662A1 (en) | H:SiOC coated substrates | |
| JP5375732B2 (ja) | バリヤ膜を形成する方法およびバリヤ膜を形成するために用いるｃｖｄ装置 | |
| US20180371612A1 (en) | Low Temperature Process for Forming Silicon-Containing Thin Layer | |
| CN105513960A (zh) | 氧化硅薄膜的沉积方法及低温多晶硅tft基板的制备方法 | |
| JP4262676B2 (ja) | 半導体素子の低誘電率絶縁膜の蒸着方法 | |
| JP3463416B2 (ja) | 絶縁膜の製造方法および半導体装置 | |
| KR101308572B1 (ko) | 실리콘을 함유하는 박막 증착을 위한 실리콘 전구체 제조 방법 | |
| TW560074B (en) | Thin film transistor and display apparatus with the same | |
| US6858548B2 (en) | Application of carbon doped silicon oxide film to flat panel industry | |
| EP2194060B1 (en) | Organic silane compounds for forming silicon-containing films by plasma CVD and method for forming silicon-containing films | |
| US8169577B2 (en) | Thin-film transistor photosensor, liquid crystal display panel and method of forming dielectric layer having F-SiOC: H compound | |
| JP2005327836A (ja) | 成膜方法 | |
| US20230386825A1 (en) | Alkoxydisiloxanes and dense organosilica films made therefrom | |
| KR20240114626A (ko) | 비정질 질화붕소막, 이를 포함하는 반도체 장치 및 전계 효과 트랜지스터 및 상기 질화붕소막의 제조방법 | |
| WO2020219087A1 (en) | Moisture barrier film having low refraction index and low water vapor tramission rate | |
| CN103390577B (zh) | 低k介质阻挡层及其形成方法 | |
| KR20130049787A (ko) | 실리콘을 함유하는 박막 증착을 위한 실리콘 전구체 | |
| KR20150114628A (ko) | 실리콘계 절연막의 제조방법 | |
| JPH11102908A (ja) | 絶縁膜の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080212 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080318 |
|
| A256 | Written notification of co-pending application filed on the same date by different applicants |
Free format text: JAPANESE INTERMEDIATE CODE: A2516 Effective date: 20080318 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080618 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080625 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080626 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080717 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080826 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081125 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081224 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081225 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090127 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090209 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120220 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4262676 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120220 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130220 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130220 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140220 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140220 Year of fee payment: 5 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |