JP4252568B2 - Display and tape carrier package structure - Google Patents

Display and tape carrier package structure Download PDF

Info

Publication number
JP4252568B2
JP4252568B2 JP2005296805A JP2005296805A JP4252568B2 JP 4252568 B2 JP4252568 B2 JP 4252568B2 JP 2005296805 A JP2005296805 A JP 2005296805A JP 2005296805 A JP2005296805 A JP 2005296805A JP 4252568 B2 JP4252568 B2 JP 4252568B2
Authority
JP
Japan
Prior art keywords
display
tape carrier
carrier package
package structure
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005296805A
Other languages
Japanese (ja)
Other versions
JP2007027672A (en
Inventor
陳伯龍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chunghwa Picture Tubes Ltd
Original Assignee
Chunghwa Picture Tubes Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chunghwa Picture Tubes Ltd filed Critical Chunghwa Picture Tubes Ltd
Publication of JP2007027672A publication Critical patent/JP2007027672A/en
Application granted granted Critical
Publication of JP4252568B2 publication Critical patent/JP4252568B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED

Description

この発明は、ディスプレイに関し、特に、テープキャリアパッケージ（Tape Carrier Package = TCP）構造またはフレキシブル印刷回路板上チップ（chip on FPC = COF）構造を有するディスプレイに関する。   The present invention relates to a display, and particularly to a display having a tape carrier package (Tape Carrier Package = TCP) structure or a flexible printed circuit board chip (chip on FPC = COF) structure.

ビデオ技術の急激な発展にともない、様々なディスプレイ装置が開発されている。一般的に言えば、従来のディスプレイには、イメージを表示するディスプレイパネル（display panel）が含まれ、ディスプレイパネルが回路板により制御され、かつ回路板上のチップがイメージを表示し画像フレームを生成するためにディスプレイパネルの画素を制御するデジタル信号を演算ならびに提供する。一般に言って、パッケージ構造が回路板およびディスプレイパネル間を電気接続しなければならない。   With the rapid development of video technology, various display devices have been developed. Generally speaking, a conventional display includes a display panel that displays an image, the display panel is controlled by a circuit board, and a chip on the circuit board displays the image to generate an image frame. In order to do so, it calculates and provides digital signals that control the pixels of the display panel. Generally speaking, the package structure must make an electrical connection between the circuit board and the display panel.

従来のテープキャリアパッケージ（tape carrier package = TCP）構造またはフレキシブル印刷回路板上チップ（chip-on-FPC = COF）パッケージ構造は、半導体チップをスモールサイズユニットにパッケージするために設計されている。このような技術は、液晶ディスプレイ駆動集積チップ（Liquid Crystal Display Driving Integrated Chip = LDI）をパッケージするために広く使用されている。   Traditional tape carrier package (TCP) structures or flexible printed circuit board chip (chip-on-FPC = COF) package structures are designed for packaging semiconductor chips into small size units. Such a technique is widely used to package a liquid crystal display driving integrated chip (LDI).

図１は、従来のテープキャリアパッケージ構造を示す概略的な平面説明図である。図１において、ディスプレイ１００は、ディスプレイパネル１１０と、少なくとも１つの回路板１２０と、少なくとも１つのテープキャリアパッケージ構造１３０とを含む。回路板１２０は、ディスプレイパネル１１０の一側に配置され、テープキャリアパッケージ構造１３０は、ディスプレイパネル１１０および回路板１２０間を電気接続する。   FIG. 1 is a schematic plan view showing a conventional tape carrier package structure. In FIG. 1, the display 100 includes a display panel 110, at least one circuit board 120, and at least one tape carrier package structure 130. The circuit board 120 is disposed on one side of the display panel 110, and the tape carrier package structure 130 electrically connects the display panel 110 and the circuit board 120.

図２は、図１のＡ−Ａ’線に沿って示した概略的な断面図である。図１と図２とにおいて、テープキャリアパッケージ構造１３０は、基板１３２と、複数のリード１３４と、チップ１３６とを含む。基板１３２は、１つの開口１３２ａを有する。リード１３４は、基板１３２の開口１３２ａ周囲に配置され、各リード１３４がインナーリード１３４ａおよびアウターリード１３４ｂを有する。アウターリード１３４ｂの一部がディスプレイパネル１１０に電気接続され、アウターリード１３４ｂの別な部分が異方性導電フィルム（anisotropic conductive film = ACF）１４０を使用することにより対応する回路板１２０に電気接続される。チップ１３６は、基板１３２の開口１３２ａ近くに配置される。また、複数の接点１３６ａを有してインナーリード１３４ａに電気接続される。さらに、シーリング材料１５０がテープキャリアパッケージ構造１３０のチップ１３６を被覆する。   FIG. 2 is a schematic cross-sectional view taken along the line A-A ′ of FIG. 1. 1 and 2, the tape carrier package structure 130 includes a substrate 132, a plurality of leads 134, and a chip 136. The substrate 132 has one opening 132a. The leads 134 are arranged around the opening 132a of the substrate 132, and each lead 134 has an inner lead 134a and an outer lead 134b. A part of the outer lead 134b is electrically connected to the display panel 110, and another part of the outer lead 134b is electrically connected to the corresponding circuit board 120 by using an anisotropic conductive film (ACF) 140. The The chip 136 is disposed near the opening 132 a of the substrate 132. Further, it has a plurality of contacts 136a and is electrically connected to the inner lead 134a. In addition, the sealing material 150 covers the chip 136 of the tape carrier package structure 130.

しかしながら、テープキャリアパッケージ構造１３０を使用するディスプレイパネル１１０および回路板１２０のパッケージプロセスにおいて、パーティクル（粉塵）のパッケージプロセスの歩留まりに対する影響を考慮しなければならない。   However, in the packaging process of the display panel 110 and the circuit board 120 using the tape carrier packaging structure 130, the influence of the particle (dust) on the yield of the packaging process must be considered.

図３は、図１のＢ−Ｂ’線に沿って示したテープキャリアパッケージ構造とディスプレイパネルの一部と回路板の一部との概略的な断面図である。図３において、従来のテープキャリアパッケージ構造１３０は、異方性導電フィルム１４０を使用することによりディスプレイパネル１１０および回路板１２０に電気接続される。しかしながら、ベベル領域１１２が一般にディスプレイパネル１１０上に設計される。パッケージ構造とディスプレイパネル１１０とをボンディングする時、変動が発生するため、通常、異方性導電フィルム１４０を粘着のためにディスプレイパネル１１０の内側へ動かして、異方性導電フィルム１４０がベベル領域１１２から離れるようにする。しかし、このようにするために、ディスプレイパネル１１０および異方性導電フィルム１４０のボンディング領域により大きなスペースが形成されるので、パーティクル１６０がそのスペースへ容易に落下して、異常な回路短絡（short circuit）または回路断線（open circuit）がパッケージ構造１３０およびディスプレイパネル１１０間に発生するものとなる。   FIG. 3 is a schematic cross-sectional view of the tape carrier package structure, part of the display panel, and part of the circuit board shown along line B-B ′ in FIG. 1. In FIG. 3, a conventional tape carrier package structure 130 is electrically connected to the display panel 110 and the circuit board 120 by using an anisotropic conductive film 140. However, the bevel area 112 is generally designed on the display panel 110. Since variations occur when bonding the package structure and the display panel 110, the anisotropic conductive film 140 is usually moved to the inside of the display panel 110 for adhesion so that the anisotropic conductive film 140 is in the bevel region 112. Keep away from. However, since a large space is formed in the bonding region of the display panel 110 and the anisotropic conductive film 140 for this purpose, the particles 160 easily fall into the space and cause an abnormal short circuit (short circuit). ) Or an open circuit occurs between the package structure 130 and the display panel 110.

そこで、この発明の目的は、ディスプレイパネルおよびパッケージ構造間の領域にパーティクルが集積することを防止するディスプレイを提供することにある。それにより、ディスプレイの製造歩留まりが向上し、ディスプレイの使用寿命が増大する。   Accordingly, an object of the present invention is to provide a display that prevents particles from accumulating in a region between a display panel and a package structure. Thereby, the manufacturing yield of the display is improved and the service life of the display is increased.

また、この発明の別な目的は、ディスプレイパネルおよびパッケージ構造間の領域にパーティクルが集積することを防止するキャリアパッケージ構造を提供することにある。それにより、また、ディスプレイの製造歩留まりが向上し、ディスプレイの使用寿命が増大するものとなる。   Another object of the present invention is to provide a carrier package structure that prevents particles from accumulating in the region between the display panel and the package structure. Thereby, the production yield of the display is improved, and the service life of the display is increased.

上記課題を解決し、所望の目的を達成するために、この発明は、ディスプレイを提供するものである。該ディスプレイがディスプレイパネルと少なくとも１つの回路板と少なくとも１つのテープキャリアパッケージ構造とを包含する。該回路板が該ディスプレイパネルの一側に配置され、かつ該テープキャリアパッケージ構造が該ディスプレイパネルおよび該回路板間に配置される。該テープキャリアパッケージ構造が基板と複数のリードとチップとブロッキングバー（突起物）とを包含する。該基板が１つの開口を含む。リードが該基板の開口周囲に配置され、かつ各リードがインナーリードおよびアウターリードを包含する。また、該アウターリードの一部が該ディスプレイパネルに電気接続され、かつ、それに対応して該アウターリードの他の部分が該回路板に電気接続される。該チップが該基板の該開口に配置され、かつ複数の接点を包含して該インナーリードに電気接続される。ブロッキングバー（突起物）が該基板および該ディスプレイパネル間に配置される。   In order to solve the above problems and achieve a desired object, the present invention provides a display. The display includes a display panel, at least one circuit board, and at least one tape carrier package structure. The circuit board is disposed on one side of the display panel, and the tape carrier package structure is disposed between the display panel and the circuit board. The tape carrier package structure includes a substrate, a plurality of leads, a chip, and a blocking bar (projection). The substrate includes one opening. Leads are disposed around the opening of the substrate, and each lead includes an inner lead and an outer lead. Further, a part of the outer lead is electrically connected to the display panel, and the other part of the outer lead is electrically connected to the circuit board correspondingly. The chip is disposed in the opening of the substrate and includes a plurality of contacts and is electrically connected to the inner lead. A blocking bar (projection) is disposed between the substrate and the display panel.

この発明の実施形態において、該テープキャリアパッケージ構造が更に該チップおよび該回路板間の該基板上に配置される。   In an embodiment of the invention, the tape carrier package structure is further disposed on the substrate between the chip and the circuit board.

この発明の実施形態において、該ブロッキングバー（突起物）および該基板が集積構造として形成される。   In an embodiment of the present invention, the blocking bar (projection) and the substrate are formed as an integrated structure.

この発明の別な実施形態において、該ブロッキングバー（突起物）が該基板に粘着されるものである。   In another embodiment of the present invention, the blocking bar (projection) is adhered to the substrate.

この発明の実施形態において、該ディスプレイが更に該テープキャリアパッケージ構造の該アウターリードおよび該ディスプレイパネル間に配置される異方性導電フィルムを包含し、それにより該テープキャリアパッケージ構造および該ディスプレイパネルが電気接続されるものである。   In an embodiment of the present invention, the display further includes an anisotropic conductive film disposed between the outer leads of the tape carrier package structure and the display panel, whereby the tape carrier package structure and the display panel are It is to be electrically connected.

この発明の実施形態において、該ディスプレイが更に該テープキャリアパッケージ構造の該アウターリードおよび該回路板間に配置される異方性導電フィルムを包含し、それにより該テープキャリアパッケージ構造および該回路板が電気接続されるものである。   In an embodiment of the invention, the display further includes an anisotropic conductive film disposed between the outer leads of the tape carrier package structure and the circuit board, whereby the tape carrier package structure and the circuit board are It is to be electrically connected.

この発明の別な実施形態において、該ディスプレイが更にシーリング材料を包含し、該テープキャリアパッケージ構造の該チップを被覆するものである。   In another embodiment of the invention, the display further includes a sealing material and covers the chip of the tape carrier package structure.

この発明は、さらに、ディスプレイを提供するものである。該ディスプレイがディスプレイパネルと少なくとも１つのチップオンＦＰＣのパッケージ構造を包含する。チップオンＦＰＣのパッケージ構造が該ディスプレイパネルの一側に配置される。チップオンＦＰＣの各パッケージ構造がフレキシブル印刷回路板とチップとブロッキングバー（突起物）とを包含する。該フレキシブル印刷回路板が少なくとも２つの絶縁層と２つの絶縁層間に配置される少なくとも１つの導電ワイヤー層とを包含する。該チップが該フレキシブル印刷回路板上に配置される。そのうち、該チップが複数の接点を包含し、該フレキシブル印刷回路板の該導電層に電気接続される。該ブロッキングバー（突起物）が該チップおよび該ディスプレイパネル間の該フレキシブル印刷回路板上に配置される。   The present invention further provides a display. The display includes a display panel and at least one chip-on-FPC package structure. A chip-on FPC package structure is disposed on one side of the display panel. Each package structure of the chip-on FPC includes a flexible printed circuit board, a chip, and a blocking bar (projection). The flexible printed circuit board includes at least two insulating layers and at least one conductive wire layer disposed between the two insulating layers. The chip is disposed on the flexible printed circuit board. Among them, the chip includes a plurality of contacts and is electrically connected to the conductive layer of the flexible printed circuit board. The blocking bar (projection) is disposed on the flexible printed circuit board between the chip and the display panel.

この発明の実施形態において、該ディスプレイが更に該チップオンＦＰＣパッケージ構造および該ディスプレイパネル間に配置される異方性導電フィルムを包含し、それにより該チップオンＦＰＣパッケージ構造および該ディスプレイパネルが電気接続される。   In an embodiment of the present invention, the display further includes an anisotropic conductive film disposed between the chip-on FPC package structure and the display panel, whereby the chip-on FPC package structure and the display panel are electrically connected. Is done.

この発明は、テープキャリアパッケージ構造を提供するものである。テープキャリアパッケージ構造が基板と複数のリードとチップとブロッキングバー（突起物）とを包含する。該基板が１つの開口を有する。複数のリードが該基板の該開口周囲に配置される。各リードがインナーリードおよびアウターリードを包含する。該チップが該基板の該開口に配置され、かつ複数の接点を包含して該インナーリードに電気接続される。ブロッキングバー（突起物）が該チップ一側の該基板上に配置される。   The present invention provides a tape carrier package structure. The tape carrier package structure includes a substrate, a plurality of leads, a chip, and a blocking bar (projection). The substrate has one opening. A plurality of leads are disposed around the opening of the substrate. Each lead includes an inner lead and an outer lead. The chip is disposed in the opening of the substrate and includes a plurality of contacts and is electrically connected to the inner lead. A blocking bar (projection) is disposed on the substrate on one side of the chip.

この発明の実施形態において、該テープキャリアパッケージ構造が更に別なブロッキングバー（突起物）が該チップの別な一側の該基板上に配置される。   In an embodiment of the invention, another blocking bar (projection) of the tape carrier package structure is disposed on the substrate on another side of the chip.

この発明の実施形態において、該ブロッキングバー（突起物）および該基板が集積構造として形成される。   In an embodiment of the present invention, the blocking bar (projection) and the substrate are formed as an integrated structure.

この発明の別な実施形態において、該ブロッキングバー（突起物）が該基板に粘着されるものである。   In another embodiment of the present invention, the blocking bar (projection) is adhered to the substrate.

この発明の実施形態において、該テープキャリアパッケージ構造が更に該テープキャリアパッケージ構造のアウターリードおよび該ディスプレイパネル間に配置される異方性導電フィルムを包含し、該テープキャリアパッケージ構造および該ディスプレイパネルが電気接続される。   In an embodiment of the present invention, the tape carrier package structure further includes an anisotropic conductive film disposed between the outer leads of the tape carrier package structure and the display panel, and the tape carrier package structure and the display panel include Electrically connected.

この発明の実施形態において、該テープキャリアパッケージ構造が更に該テープキャリアパッケージ構造のアウターリードおよび該回路板間に配置される異方性導電フィルムを包含し、該テープキャリアパッケージ構造および該回路板が電気接続されるものである。   In an embodiment of the present invention, the tape carrier package structure further includes an anisotropic conductive film disposed between the outer lead of the tape carrier package structure and the circuit board, and the tape carrier package structure and the circuit board include It is to be electrically connected.

この発明の実施形態において、該テープキャリアパッケージ構造が更にシーリング材料を包含し、該テープキャリアパッケージ構造の該チップを被覆するものである。   In an embodiment of the invention, the tape carrier package structure further includes a sealing material and covers the chip of the tape carrier package structure.

(作用)
従って、この発明において、ブロッキングバー（突起物）を有するキャリアパッケージ構造またはブロッキングバー（突起物）を有するチップオンＦＰＣパッケージ構造が提供されるので、ディスプレイがパッケージされる時、パネルおよびパッケージ構造間の領域に進入するパーティクルを防止するものであるため、パッケージ構造およびディスプレイ間の回路短絡または回路断線を防止することができ、ディスプレイ製造歩留まりが向上し、ディスプレイの使用寿命が増大するものとなる。 (Action)
Accordingly, in the present invention, a carrier package structure having a blocking bar (protrusion) or a chip-on FPC package structure having a blocking bar (protrusion) is provided, so that when the display is packaged, between the panel and the package structure. Since particles that enter the region are prevented, it is possible to prevent a circuit short circuit or a circuit break between the package structure and the display, thereby improving the display manufacturing yield and increasing the service life of the display.

つまり、この発明にかかるディスプレイおよびテープキャリアパッケージ構造は、下記する利点を有する。   That is, the display and tape carrier package structure according to the present invention has the following advantages.

（１）この発明にかかるディスプレイのパッケージ構造は、チップおよびパネル間の領域にパーティクルが進入することを防止できるブロッキングバー（突起物）を含んでいるので、電子部品の異常な回路短絡または回路断線という問題を回避することができる。 (1) Since the display package structure according to the present invention includes a blocking bar (protrusion) that can prevent particles from entering the area between the chip and the panel, an abnormal circuit short circuit or circuit breakage of the electronic component Can be avoided.

（２）この発明にかかるディスプレイのパッケージ構造の応用により、ディスプレイ製造歩留まりが向上し、ディスプレイの使用寿命が増大する。 (2) By the application of the display package structure according to the present invention, the display manufacturing yield is improved and the service life of the display is increased.

（３）この発明にかかるディスプレイのパッケージ構造は、他の電子製品のパッケージプロセスにも応用することができ、電子製品の安定性を向上させることができる。 (3) The display package structure according to the present invention can be applied to the packaging process of other electronic products, and the stability of the electronic products can be improved.

以下、この発明を実施するための最良の形態を図面に基づいて説明する。   The best mode for carrying out the present invention will be described below with reference to the drawings.

図４は、この発明の実施形態にかかるディスプレイを示す概略的な平面図である。図４において、ディスプレイ２００は、ディスプレイパネル２１０と、少なくとも１つの回路板２２０と、少なくとも１つのテープキャリアパッケージ構造２３０とを包含する。ディスプレイパネル２１０は、表示領域２１２と非表示領域２１４とを含む。表示領域２１２は、複数の走査線２１２ａと複数のデータ線２１２ｂとを含む。複数の画素ユニット２１２ｃは、走査線２１２ａおよびデータ線２１２ｂにより定義される。もしもディスプレイが液晶ディスプレイ（Liquid Crystal Display = LCD）であれば、各画素ユニット２１２ｃが例えば薄膜トランジスター（TFT）（図示せず）と液晶層（図示せず）とカラーフィルター（図示せず）を包含する。画素ユニット２１２ｃは、走査線２１２ａおよびデータ線２１２ｂにより供給される電圧信号を介して画像を表示する。また、幾つかの周辺回路が非表示領域２１４に配置されて、テープキャリアパッケージ構造２３０との電気接続に使用される。   FIG. 4 is a schematic plan view showing a display according to the embodiment of the present invention. In FIG. 4, the display 200 includes a display panel 210, at least one circuit board 220, and at least one tape carrier package structure 230. Display panel 210 includes a display area 212 and a non-display area 214. The display area 212 includes a plurality of scanning lines 212a and a plurality of data lines 212b. The plurality of pixel units 212c are defined by scanning lines 212a and data lines 212b. If the display is a liquid crystal display (Liquid Crystal Display = LCD), each pixel unit 212c includes, for example, a thin film transistor (TFT) (not shown), a liquid crystal layer (not shown), and a color filter (not shown). To do. The pixel unit 212c displays an image through voltage signals supplied by the scanning line 212a and the data line 212b. In addition, some peripheral circuits are arranged in the non-display area 214 and used for electrical connection with the tape carrier package structure 230.

図４において、回路板２２０がディスプレイパネル２１０の一側に配置され、テープキャリアパッケージ構造２３０がディスプレイパネル２１０および回路板２２０間に配置される。従って、テープキャリアパッケージ構造２３０がディスプレイパネル２１０と回路板２２０との電気接続に使用される。   In FIG. 4, the circuit board 220 is disposed on one side of the display panel 210, and the tape carrier package structure 230 is disposed between the display panel 210 and the circuit board 220. Therefore, the tape carrier package structure 230 is used for electrical connection between the display panel 210 and the circuit board 220.

図５は、図４のＣ−Ｃ’線に沿って示したテープキャリアパッケージ構造の概略的な断面図である。図５において、テープキャリアパッケージ構造２３０は、基板２３２と、複数のリード２３４と、チップ２３６と、ブロッキングバー（突起物）２３８とを包含する。基板２３２は、開口２３２ａを包含する。リード２３４は、基板２３２の開口２３２ａ周囲に配置され、各リード２３４がインナーリード２３４ａとアウターリード２３４ｂとを包含する。図４に示すように、異方性導電フィルム２４０を使用することによって、アウターリード２３４ｂの一部がディスプレイパネル２１０に電気接続され、アウターリード２３４ｂの他の一部が対応する回路板２２０に電気接続される。   FIG. 5 is a schematic cross-sectional view of the tape carrier package structure taken along line C-C ′ of FIG. 4. In FIG. 5, the tape carrier package structure 230 includes a substrate 232, a plurality of leads 234, a chip 236, and a blocking bar (projection) 238. The substrate 232 includes an opening 232a. The leads 234 are disposed around the opening 232a of the substrate 232, and each lead 234 includes an inner lead 234a and an outer lead 234b. As shown in FIG. 4, by using the anisotropic conductive film 240, a part of the outer leads 234b is electrically connected to the display panel 210 and the other part of the outer leads 234b is electrically connected to the corresponding circuit board 220. Connected.

図５において、チップ２３６が基板２３２の開口２３２ａ周囲に配置され、複数の接点２３６ａを包含する。そのうち、接点２３６ａがインナーリード２３４ａに電気接続される。この発明の実施形態において、シーリング材料２５０が更に提供されてテープキャリアパッケージ構造２３０中のチップ２３６を被覆し、チップ２３６およびインナーリード２３４ａに接触する接点２３６ａが湿気または酸素により損傷することを回避する。図４および図５に示すブロッキングバー（突起物）２３８は、以下に詳述する。   In FIG. 5, a chip 236 is disposed around the opening 232a of the substrate 232 and includes a plurality of contacts 236a. Among them, the contact 236a is electrically connected to the inner lead 234a. In an embodiment of the invention, a sealing material 250 is further provided to cover the chip 236 in the tape carrier package structure 230 to avoid damage to the contact 236a contacting the chip 236 and the inner lead 234a due to moisture or oxygen. . The blocking bar (projection) 238 shown in FIGS. 4 and 5 will be described in detail below.

図６は、図４のＤ−Ｄ’線に沿って示したテープキャリアパッケージ構造とディスプレイパネルの一部と回路板の一部の概略的な断面図である。図７は、図４のテープキャリアパッケージ構造の局部背面図である。図６と図７とにおいて、注意すべきは、ブロッキングバー（突起物）２３８がチップ２３６およびディスプレイパネル２１０間の基板２３２を越えるように配置され、パーティクル２６０がディスプレイパネル２１０およびテープキャリアパッケージ構造２３０間の領域に進入することを防止することである。従って、ブロッキングバー（突起物）２３８を有するパッケージ構造は、パーティクル２６０による異常な回路短絡または回路断線を排除する。   FIG. 6 is a schematic cross-sectional view of the tape carrier package structure, part of the display panel, and part of the circuit board shown along the line D-D ′ in FIG. 4. 7 is a local rear view of the tape carrier package structure of FIG. 6 and 7, it should be noted that the blocking bar (projection) 238 is disposed so as to extend over the substrate 232 between the chip 236 and the display panel 210, and the particles 260 are disposed in the display panel 210 and the tape carrier package structure 230. It is to prevent entering the area between. Therefore, the package structure having the blocking bar (projection) 238 eliminates an abnormal circuit short circuit or circuit disconnection caused by the particles 260.

図６と図７とにおいて、この発明の別な実施形態中、各テープキャリアパッケージ構造２３０が更に別なブロッキングバー２３８ａを包含して、チップ２３６およびディスプレイパネル２１０間の基板２３２を越えるように配置され、パーティクル２６０がテープキャリアパッケージ構造２３０および回路板２２０間の領域に進入することを防止する。つまり、同時に２つのブロッキングバー２３８，２３８ａが配置されれば、パーティクル２６０のテープキャリアパッケージ構造２３０への進入防止が増強される。   6 and 7, in another embodiment of the present invention, each tape carrier package structure 230 includes a further blocking bar 238 a and is disposed over the substrate 232 between the chip 236 and the display panel 210. Thus, the particles 260 are prevented from entering the region between the tape carrier package structure 230 and the circuit board 220. That is, if two blocking bars 238 and 238a are arranged at the same time, the prevention of the entry of the particles 260 into the tape carrier package structure 230 is enhanced.

また、この発明の実施形態において、ブロッキングバー２３８および基板２３２が例えば集積構造として形成される。つまり、キャリアテープが製造される時、テープキャリアパッケージ構造２３０を製造するキャリアテープ上にブロッキングバー２３８を形成するものである。さらに、ブロッキングバー２３８を基板２３２上に粘着することもできる。   In the embodiment of the present invention, the blocking bar 238 and the substrate 232 are formed as an integrated structure, for example. That is, when the carrier tape is manufactured, the blocking bar 238 is formed on the carrier tape for manufacturing the tape carrier package structure 230. Further, the blocking bar 238 can be adhered onto the substrate 232.

図４と図６とにおいて、この発明の実施形態中、異方性導電フィルム２４０が更に各テープキャリアパッケージ構造２３０のアウターリード２３４ｂおよびディスプレイパネル２１０間に配置されて、テープキャリアパッケージ構造２３０とディスプレイパネル２１０とを電気接続する。さらに、別な異方性導電フィルム２４０が各テープキャリアパッケージ構造２３０のアウターリード２３４ｂおよび回路板２２０間にテープキャリアパッケージ構造２３０と回路板２２０とを電気接続する。異方性導電フィルム２４０は、金属粒子およびポリマー材料からなるゲルを包含する。テープキャリアパッケージ構造２３０とディスプレイパネル２１０と回路板２２０とは、異方性導電フィルム２４０を使用することにより電子信号を伝送するために電気接続することができる。   4 and 6, in the embodiment of the present invention, an anisotropic conductive film 240 is further disposed between the outer lead 234b of each tape carrier package structure 230 and the display panel 210, so that the tape carrier package structure 230 and the display are arranged. The panel 210 is electrically connected. Further, another anisotropic conductive film 240 electrically connects the tape carrier package structure 230 and the circuit board 220 between the outer leads 234 b of each tape carrier package structure 230 and the circuit board 220. The anisotropic conductive film 240 includes a gel made of metal particles and a polymer material. The tape carrier package structure 230, the display panel 210, and the circuit board 220 can be electrically connected to transmit an electronic signal by using the anisotropic conductive film 240.

この発明において、テープキャリアパッケージ構造２３０がブロッキングバー２３８を含み、ブロッキングバー２３８がチップ２３６の一側において基板２３２上に配置されるので、チップ２３６およびディスプレイパネル２１０間の領域にパーティクル２６０が進入することを防止できるものとなる。従って、パーティクル２６０による回路短絡または回路断線を回避することができる。   In the present invention, the tape carrier package structure 230 includes a blocking bar 238, and the blocking bar 238 is disposed on the substrate 232 at one side of the chip 236, so that the particles 260 enter the region between the chip 236 and the display panel 210. This can be prevented. Therefore, a circuit short circuit or a circuit breakage due to the particles 260 can be avoided.

この発明の別な実施形態において、各テープキャリアパッケージ構造２３０が例えば別なブロッキングバー２３８ａ（図６に図示）をチップ２３６の他側において基板２３２上に配置する。ブロッキングバー２３８ａおよび基板２３２は、集積構造または基板２３２上に粘着するものとして形成される。ブロッキングバーを有するテープキャリアパッケージ構造２３０は、パーティクルを有効に阻止することができる。従って、この発明のテープキャリアパッケージ構造２３０は、電気接続の歩留まりを向上させるものとなる。このようにして、この発明は、各種のディスプレイに供給されるだけでなく、携帯電話、ノートブックパソコンまたは他の電子製品のようなパッケージ構造にも供給されて、電子製品の安定性を向上させることができる。   In another embodiment of the invention, each tape carrier package structure 230 places, for example, another blocking bar 238a (shown in FIG. 6) on the substrate 232 on the other side of the chip 236. The blocking bar 238a and the substrate 232 are formed as an adhesive on the integrated structure or substrate 232. The tape carrier package structure 230 having a blocking bar can effectively block particles. Therefore, the tape carrier package structure 230 of the present invention improves the yield of electrical connection. In this way, the present invention is not only supplied to various displays but also to package structures such as mobile phones, notebook computers or other electronic products to improve the stability of the electronic products. be able to.

図８は、この発明の別な実施形態にかかるチップオンＦＰＣ構造によりパッケージされたディスプレイを示す概略的な平面図である。図８において、ディスプレイ３００は、ディスプレイパネル３１０と、少なくとも１つのフレキシブル印刷回路板上チップ（chip on FPC = COF）のパッケージ構造３２０とを包含する。ディスプレイパネル３１０は、表示領域３１２と非表示領域３１４とを包含する。表示領域３１２は、複数の走査線３１２ａと複数のデータ線３１２ｂとを包含する。そのうち、複数の画素ユニット３１２ｃが走査線３１２ａおよびデータ線３１２ｂにより定義される。もしもディスプレイ３００が液晶ディスプレイであれば、各画素ユニット３１２ｃが例えば薄膜トランジスター（図示せず）と液晶層（図示せず）とカラーフィルター（図示せず）とを包含する。もしもディスプレイ３００が有機エレクトロルミネッサンスディスプレイ（OLED）であれば、各画素ユニット３１２ｃが例えば能動素子（図示せず）と有機エレクトロルミネッサンス（OEL）（図示せず）とを包含する。従って、画素ユニット３１２ｃが走査線３１２ａおよびデータ線３１２ｂから伝送される電子信号により画像を表示する。図８において、チップオンＦＰＣのパッケージ構造３２０は、ディスプレイパネル３１０の一側に配置される。チップオンＦＰＣの各パッケージ構造３２０は、フレキシブル印刷回路板３２２とチップ３２４とブロッキングバー３２６とを含んでいる。   FIG. 8 is a schematic plan view showing a display packaged by a chip-on FPC structure according to another embodiment of the present invention. In FIG. 8, a display 300 includes a display panel 310 and a package structure 320 of at least one flexible printed circuit board chip (chip on FPC = COF). The display panel 310 includes a display area 312 and a non-display area 314. The display area 312 includes a plurality of scanning lines 312a and a plurality of data lines 312b. Among them, the plurality of pixel units 312c are defined by the scanning lines 312a and the data lines 312b. If the display 300 is a liquid crystal display, each pixel unit 312c includes, for example, a thin film transistor (not shown), a liquid crystal layer (not shown), and a color filter (not shown). If the display 300 is an organic electroluminescence display (OLED), each pixel unit 312c includes, for example, an active element (not shown) and an organic electroluminescence (OEL) (not shown). Accordingly, the pixel unit 312c displays an image using electronic signals transmitted from the scanning line 312a and the data line 312b. In FIG. 8, the chip-on FPC package structure 320 is disposed on one side of the display panel 310. Each package structure 320 of the chip-on-FPC includes a flexible printed circuit board 322, a chip 324, and a blocking bar 326.

図９は、図８のＥ−Ｅ’線に沿って示すフレキシブル印刷回路板の概略的な断面図である。図９において、フレキシブル印刷回路板３２２は、少なくとも２つの絶縁層３２２ａ，３２２ｂと、２つの絶縁層３２２ａ，３２２ｂ間に配置された少なくとも１つの導電ワイヤー層３２２ｃとを包含する。チップ３２４は、フレキシブル印刷回路板３２２を覆うように配置される。また、チップ３２４は、複数の接点３２４ａを包含して、フレキシブル印刷回路板３２２の導電ワイヤー層３２２ｃに電気接続される。図８において、注意すべきは、ブロッキングバー３２６がチップ３２４およびディスプレイパネル３１０間においてフレキシブル印刷回路板３２２の絶縁層３２２ｂ上に配置されていることである。ブロッキングバー３２６がディスプレイパネル３１０およびチップ３２４間の領域へ進入するパーティクル（図示せず）を防止して、パーティクルによる異常な回路短絡または回路断線を回避することができる。   FIG. 9 is a schematic cross-sectional view of the flexible printed circuit board taken along line E-E ′ of FIG. 8. In FIG. 9, the flexible printed circuit board 322 includes at least two insulating layers 322a and 322b and at least one conductive wire layer 322c disposed between the two insulating layers 322a and 322b. The chip 324 is disposed so as to cover the flexible printed circuit board 322. The chip 324 includes a plurality of contacts 324 a and is electrically connected to the conductive wire layer 322 c of the flexible printed circuit board 322. In FIG. 8, it should be noted that the blocking bar 326 is disposed on the insulating layer 322 b of the flexible printed circuit board 322 between the chip 324 and the display panel 310. The blocking bar 326 can prevent particles (not shown) entering the region between the display panel 310 and the chip 324, and an abnormal circuit short circuit or circuit breakage due to the particles can be avoided.

次に、図９において、この発明の実施形態中、ブロッキングバー３２６とフレキシブル印刷回路板３２２の絶縁層３２２ｂとが集積構造またはフレキシブル印刷回路板３２２の絶縁層３２２ｂに粘着されるものとして形成されるものである。   Next, in FIG. 9, in the embodiment of the present invention, the blocking bar 326 and the insulating layer 322 b of the flexible printed circuit board 322 are formed to adhere to the integrated structure or the insulating layer 322 b of the flexible printed circuit board 322. Is.

図８において、この発明の実施形態中、異方性導電フィルム３３０が更にチップオンＦＰＣのパッケージ構造３２０およびディスプレイパネル３１０間に配置されて、チップオンＦＰＣのパッケージ構造３２０とディスプレイパネル３１０とが電子信号伝送のために電気接続される。   In FIG. 8, in the embodiment of the present invention, an anisotropic conductive film 330 is further disposed between the chip-on FPC package structure 320 and the display panel 310 so that the chip-on FPC package structure 320 and the display panel 310 are electronic. Electrical connection for signal transmission.

以上のごとく、この発明を好適な実施例により開示したが、もとより、この発明を限定するためのものではなく、当業者であれば容易に理解できるように、この発明の技術思想の範囲内において、適当な変更ならびに修正が当然なされうるものであるから、その特許権保護の範囲は、特許請求の範囲および、それと均等な領域を基準として定めなければならない。   As described above, the present invention has been disclosed in the preferred embodiments. However, the present invention is not intended to limit the present invention, and is within the scope of the technical idea of the present invention so as to be easily understood by those skilled in the art. Since appropriate changes and modifications can be naturally made, the scope of protection of the patent right must be determined on the basis of the scope of claims and an area equivalent thereto.

従来のテープキャリアパッケージ構造を示す概略的な平面説明図である。It is a schematic plane explanatory view showing a conventional tape carrier package structure. 図１のＡ−Ａ’線に沿って示した概略的な断面図である。FIG. 2 is a schematic cross-sectional view taken along the line A-A ′ of FIG. 1. 図１のＢ−Ｂ’線に沿って示したテープキャリアパッケージ構造とディスプレイパネルの一部と回路板の一部との概略的な断面図である。FIG. 2 is a schematic cross-sectional view of a tape carrier package structure, a part of a display panel, and a part of a circuit board shown along line B-B ′ in FIG. 1. この発明の実施形態にかかるディスプレイを示す概略的な平面図である。1 is a schematic plan view showing a display according to an embodiment of the present invention. 図４のＣ−Ｃ’線に沿って示したテープキャリアパッケージ構造の概略的な断面図である。FIG. 5 is a schematic cross-sectional view of the tape carrier package structure taken along line C-C ′ of FIG. 4. 図４のＤ−Ｄ’線に沿って示したテープキャリアパッケージ構造とディスプレイパネルの一部と回路板の一部の概略的な断面図である。FIG. 5 is a schematic cross-sectional view of a tape carrier package structure, a part of a display panel, and a part of a circuit board shown along line D-D ′ in FIG. 4. 図４のテープキャリアパッケージ構造の局部背面図である。FIG. 5 is a local rear view of the tape carrier package structure of FIG. 4. この発明の別な実施形態にかかるチップオンＦＰＣ構造によりパッケージされたディスプレイを示す概略的な平面図である。FIG. 6 is a schematic plan view showing a display packaged with a chip-on-FPC structure according to another embodiment of the present invention. 図８のＥ−Ｅ’線に沿って示すフレキシブル印刷回路板の概略的な断面図である。FIG. 9 is a schematic cross-sectional view of the flexible printed circuit board taken along line E-E ′ of FIG. 8.

符号の説明Explanation of symbols

２００，３００ ディスプレイ
２１０，３１０ ディスプレイパネル
２１２，３１２ 表示領域
２１２ａ，３１２ａ 走査線
２１２ｂ，３１２ｂ データ線
２１２ｃ，３１２ｃ 画素ユニット
２１４，３１４ 非表示領域
２２０ 回路板
２３０ テープキャリアパッケージ構造（ＴＣＰ）
２３２ 基板
２３２ａ 開口
２３４ リード
２３４ａ インナーリード
２３４ｂ アウターリード
２３６，３２４ チップ
２３６ａ，３２４ａ 接点
２３８，２３８ａ，２３８ｂ，３２６ ブロッキングバー（突起物）
２４０，３３０ 異方性導電フィルム
２５０ シーリング材料
２６０ パーティクル
３２０ フレキシブル印刷回路板上チップのパッケージ構造（ＣＯＦ）
３２２ フレキシブル印刷回路板
３２２ａ，３２２ｂ 絶縁層
３２２ｃ 導電ワイヤー層（導電層） 200, 300 Display 210, 310 Display panel 212, 312 Display area 212a, 312a Scan line 212b, 312b Data line 212c, 312c Pixel unit 214, 314 Non-display area 220 Circuit board 230 Tape carrier package structure (TCP)
232 Substrate 232a Opening 234 Lead 234a Inner lead 234b Outer lead 236, 324 Chip 236a, 324a Contact 238, 238a, 238b, 326 Blocking bar (projection)
240, 330 Anisotropic conductive film 250 Sealing material 260 Particle 320 Flexible printed circuit board chip package structure (COF)
322 Flexible printed circuit boards 322a and 322b Insulating layer 322c Conductive wire layer (conductive layer)

Claims (20)

ディスプレイであって、
ディスプレイパネル、
該ディスプレイパネルの一側に配置される回路板、そして
テープキャリアパッケージ構造であって、
該ディスプレイパネルおよび該回路板間に配置され開口を有する基板、
複数のリードであって、該基板上に配置され、かつ各リードがインナーリードおよびアウターリードを有し、そのうち、一部の該アウターリードが該ディスプレイパネルに電気接続され、別な部分の該アウターリードが該回路板に電気接続される複数のリード、
チップであって、複数の接点を有し、該基板の該開口に配置されて、該接点が該インナーリードに電気接続されるチップ、そして
突起物であって、該突起物は該ディスプレイパネルとテープキャリアパッケージ（ＣＯＦ）構造間の領域に異物が侵入することを防止するのに充分であり、該チップおよび該ディスプレイパネル間の該基板上に配置される突起物を含むテープキャリアパッケージ構造
を包含するディスプレイ。 A display ,
Display panel ,
A circuit board disposed on one side of the display panel, and a tape carrier package structure ,
A substrate disposed between the display panel and the circuit board and having an opening ;
A plurality of leads disposed on the substrate, or One each lead having an inner lead and outer lead, of which a portion of the outer leads are electrically connected to the display panel, the other part A plurality of leads wherein the outer leads are electrically connected to the circuit board ;
A chip having a plurality of contacts, are disposed in the opening of the substrate, the chip said contact is electrically connected to the inner leads, and a projection, protruding Okoshibutsu is and said display panel be sufficient to prevent the foreign matter from the area between the tape carrier package (COF) structure enters, a tape carrier package structure comprising a projection disposed on the substrate between the chip and the display panel <br /> Including display . 請求項１の該ディスプレイであって、そのうち、該突起物がストリップを包含するディスプレイ。 A said display according to claim 1, of which, the display includes the protrusion material is a strip. 請求項１の該ディスプレイであって、そのうち、該突起物がブロックを包含するディスプレイ。 A said display according to claim 1, of which, the display includes the protrusion material is a block. 請求項１の該ディスプレイであって、そのうち、該突起物および該基板が１つの集積構造として形成されるディスプレイ。 A said display according to claim 1, of which displays protrusion thereof and the substrate are formed as a single integrated structure. 請求項１の該ディスプレイであって、そのうち、該突起物の材料構成物が非導電性材料を包含するディスプレイ。 A said display according to claim 1, of which the display comprises a material structure of the projecting Okoshibutsu is a non-conductive material. 請求項１の該ディスプレイであって、そのうち、該突起物の材料構成物が有機ポリマー材料を包含するディスプレイ。 A said display according to claim 1, of which the display comprises a material structure of the projecting Okoshibutsu is an organic polymeric material. 請求項１の該ディスプレイであって、さらに、シーリング材料を包含して、該テープキャリアパッケージ中の該基板を被覆するディスプレイ。 A said display according to claim 1, further encompasses a sealing material, coating the substrate in the tape carrier package display. ディスプレイであって、
ディスプレイパネル、
フレキシブル印刷回路板上チップ（chip on FPC）のパッケージ構造であって、
フレキシブル印刷回路板であって、該ディスプレイパネルの一側に配置され、該フレキシブル印刷回路板が複数の絶縁層を包含し、かつ該絶縁層間に導電ワイヤー層が配置されるフレキシブル印刷回路板、
チップであって、複数の接点を包含して、該フレキシブル印刷回路板上に配置され、そのうち、該接点が該導電層に電気接続されるチップ、そして
突起物であって、該突起物は該ディスプレイパネルとテープキャリアパッケージ（ＣＯＦ）構造間の領域に異物が侵入することを防止するのに充分であり、該チップおよびディスプレイパネル間の該フレキシブル印刷回路板上に配置される突起物を包含する該パッケージ構造
を包含するディスプレイ。 A display ,
Display panel ,
A package structure of a chip on a flexible printed circuit board (chip on FPC) ,
A flexible printed circuit board , which is disposed on one side of the display panel , the flexible printed circuit board includes a plurality of insulating layers, and a conductive wire layer is disposed between the insulating layers ,
A chip, and includes a plurality of contacts are arranged in the flexible printed circuit board, of which the chip said contact is electrically connected to the conductive layer, and a projection, protruding Okoshibutsu Said Enough to prevent foreign material from entering the area between the display panel and the tape carrier package (COF) structure, including protrusions disposed on the flexible printed circuit board between the chip and the display panel A display including the package structure . 請求項８の該ディスプレイであって、そのうち、該突起物がストリップを包含するディスプレイ。 A said display according to claim 8, of which, the display includes the protrusion material is a strip. 請求項８の該ディスプレイであって、そのうち、該突起物が複数のブロックを包含するディスプレイ。 A said display according to claim 8, of which, the display includes the protrusion thereof is a plurality of blocks. 請求項８の該ディスプレイであって、そのうち、該突起物および該基板１つの集積構造として形成されるディスプレイ。 A said display according to claim 8, of which display projecting formed as raised material and the substrate a single integrated structure. 請求項８の該ディスプレイであって、そのうち、該突起物の材料構成物が非導電性材料を包含するディスプレイ。 A said display according to claim 8, of which the display comprises a material structure of the projecting Okoshibutsu is a non-conductive material. 請求項８の該ディスプレイであって、そのうち、該突起物の材料構成物が有機ポリマー材料を包含するディスプレイ。 A said display according to claim 8, of which the display comprises a material structure of the projecting Okoshibutsu is an organic polymeric material. テープキャリアパッケージ（Tape Carrier Package = TCP）構造であって、
１つの開口を有する基板、
チップであって、複数の接点を包含し、該基板の該開口に配置されるチップ、
複数のリードであって、該基板上に配置され、そのうち、各リードがインナーリードおよびアウターリードを包含し、該接点が該インナーリードに電気接続される複数のリード、そして
突起物であって、該キャリアパッケージ構造とディスプレイパネルを電気接続させる時、該突起物は該ディスプレイパネルとテープキャリアパッケージ構造間の領域に異物が侵入することを防止するのに充分である、該チップの一側において該基板上に配置される突起物
を包含するテープキャリアパッケージ構造。 Tape carrier package (Tape Carrier Package = TCP) structure,
A substrate having one opening;
A chip, a chip includes a plurality of contacts are arranged in the opening of the substrate,
A plurality of leads disposed on the substrate, of which each leads include inner leads and outer leads, a plurality of leads said contact is electrically connected to the inner leads, and a projection, When electrically connecting the carrier package structure and the display panel, the protrusions are sufficient to prevent foreign matter from entering the region between the display panel and the tape carrier package structure on one side of the chip. A tape carrier package structure including a protrusion disposed on a substrate. 請求項１４の該テープキャリアパッケージ構造であって、そのうち、該突起物がストリップを包含するテープキャリアパッケージ構造。 A said tape carrier package structure of claim 14, of which the tape carrier package structure comprising protrusion product is a strip. 請求項１４の該テープキャリアパッケージ構造であって、そのうち、該突起物が複数のブロックを包含するテープキャリアパッケージ構造。 A said tape carrier package structure of claim 14, of which the tape carrier package structure comprising protrusion object is a plurality of blocks. 請求項１４の該テープキャリアパッケージ構造であって、そのうち、該突起物および該基板が１つの集積構造として形成されるテープキャリアパッケージ構造。 15. The tape carrier package structure of claim 14, wherein the protrusion and the substrate are formed as one integrated structure . 請求項１４の該テープキャリアパッケージ構造であって、該突起物の材料構成物が非導電性材料を包含するテープキャリアパッケージ構造。 A said tape carrier package structure of claim 14, a tape carrier package structure comprising the material composition of the protruding Okoshibutsu is a non-conductive material. 請求項１４の該テープキャリアパッケージ構造であって、そのうち、該突起物の材料構成物が有機ポリマー材料を包含するテープキャリアパッケージ構造。 A said tape carrier package structure of claim 14, of which the tape carrier package structure comprising the material composition of the protruding Okoshibutsu is an organic polymeric material. 請求項１４の該テープキャリアパッケージ構造であって、さらに、シーリング材料を包含して、該テープキャリアパッケージ中の該基板を被覆するテープキャリアパッケージ構造。 15. The tape carrier package structure of claim 14, further comprising a sealing material to cover the substrate in the tape carrier package .
JP2005296805A 2005-07-12 2005-10-11 Display and tape carrier package structure Expired - Fee Related JP4252568B2 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW94123505A TWI258032B (en) 2005-07-12 2005-07-12 Display and tape carrier package structure

Publications (2)

Publication Number Publication Date
JP2007027672A JP2007027672A (en) 2007-02-01
JP4252568B2 true JP4252568B2 (en) 2009-04-08

Family

ID=36603861

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005296805A Expired - Fee Related JP4252568B2 (en) 2005-07-12 2005-10-11 Display and tape carrier package structure

Country Status (5)

Country Link
JP (1) JP4252568B2 (en)
DE (1) DE102006020853A1 (en)
FR (1) FR2888666B1 (en)
GB (1) GB2428327B (en)
TW (1) TWI258032B (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9978674B2 (en) 2016-04-05 2018-05-22 Samsung Electronics Co., Ltd. Chip-on-film semiconductor packages and display apparatus including the same

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108447396B (en) * 2018-02-26 2020-11-03 上海天马微电子有限公司 Display device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3501316B2 (en) * 1995-06-16 2004-03-02 株式会社ルネサステクノロジ Semiconductor device and manufacturing method thereof
JP3039507B2 (en) * 1998-03-06 2000-05-08 日本電気株式会社 Liquid crystal display device and method of manufacturing the same
JP2000183470A (en) * 1998-12-16 2000-06-30 Sony Corp Wiring where migration is prevented and its prevention method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9978674B2 (en) 2016-04-05 2018-05-22 Samsung Electronics Co., Ltd. Chip-on-film semiconductor packages and display apparatus including the same
US10134667B2 (en) 2016-04-05 2018-11-20 Samsung Electronics Co., Ltd. Chip-on-film semiconductor packages and display apparatus including the same

Also Published As

Publication number Publication date
TW200702785A (en) 2007-01-16
FR2888666B1 (en) 2010-06-11
GB2428327B (en) 2008-01-23
FR2888666A1 (en) 2007-01-19
TWI258032B (en) 2006-07-11
DE102006020853A1 (en) 2007-02-15
GB0608759D0 (en) 2006-06-14
JP2007027672A (en) 2007-02-01
GB2428327A (en) 2007-01-24

Similar Documents

Publication Publication Date Title
US7507592B2 (en) Bonding pad structure for a display device and fabrication method thereof
US6819370B2 (en) Liquid crystal display panel including two PGB for outputting signals to the same conductive wires and a repair line
JP4354451B2 (en) Flat panel display element and method for manufacturing the flat panel display element
CN102566167B (en) Array substrate
US8259247B2 (en) Liquid crystal display device
TWI324269B (en) Display panel having repair lines and signal lines disposed at different substrate
US20190289717A1 (en) Display panel and display device
US20090026462A1 (en) Wiring substrate and method of manufacturing same, and display device
US20090103037A1 (en) Display Device
US7903225B2 (en) Display and tape carrier package structure
US8552641B2 (en) Display panel, display panel module and electronic apparatus
JP4252568B2 (en) Display and tape carrier package structure
JP5528906B2 (en) Display device
CN1312521C (en) Electrooptical apparatus and its mfg. method and electronic device with the same
JP2002311451A (en) Electrode driving device and electronic equipment
CN100432763C (en) Display-device and thin-film packing structure
JP2008090147A (en) Connection terminal board and electronic device using the same
JP2011047975A (en) Liquid crystal display device
US6760090B2 (en) Liquid crystal display device having solder resist structure and method of making the same
CN101546054B (en) Active component array substrate
GB2437665A (en) Display and flexible printed circuit structure
JP2010169803A (en) Electrooptical apparatus and electronic device
CN115598891A (en) Display panel and display device
KR20100007612A (en) Display device
KR102573913B1 (en) Display device having a thin substrate

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080825

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080901

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081222

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090121

R150 Certificate of patent or registration of utility model

Ref document number: 4252568

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120130

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120130

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130130

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140130

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees