JP2010169803A - Electrooptical apparatus and electronic device - Google Patents

Electrooptical apparatus and electronic device Download PDF

Info

Publication number
JP2010169803A
JP2010169803A JP2009010832A JP2009010832A JP2010169803A JP 2010169803 A JP2010169803 A JP 2010169803A JP 2009010832 A JP2009010832 A JP 2009010832A JP 2009010832 A JP2009010832 A JP 2009010832A JP 2010169803 A JP2010169803 A JP 2010169803A
Authority
JP
Japan
Prior art keywords
substrate
electro
optical device
peripheral region
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009010832A
Other languages
Japanese (ja)
Inventor
Taku Hiraiwa
卓 平岩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2009010832A priority Critical patent/JP2010169803A/en
Publication of JP2010169803A publication Critical patent/JP2010169803A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To enhance reliability and yield of an electrooptical apparatus. <P>SOLUTION: The electrooptical apparatus is so configured that a leader line (L1) which is arranged in the peripheral region (A2) of a first substrate (S1) to connect an external terminal (P) with a first or a second driving circuit (DC1, DC2) has a first layer wiring part and a second layer wiring part electrically connected with each other, formed in different layers, and overlapping with each other in a plan view, wherein the first layer wiring part (L1a) is formed on the first substrate (S1) side and the second layer wiring part (L1b) is formed on a second substrate (S2) side. In this configuration, even when a physical impact is applied to the peripheral region and the substrate is chipped or cracked, the multiple layered wiring parts can ensure driving of circuits. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、電気光学装置、特に、基板の周辺領域に引き出し配線を有する電気光学装置に関する。   The present invention relates to an electro-optical device, and more particularly to an electro-optical device having a lead wiring in a peripheral region of a substrate.

液晶ディスプレイ(LCD;Liquid Crystal Display)などに代表される電気光学装置は、アクティブマトリクス基板と対向基板との間に、液晶などの電気光学物質を配置した構成を有する。   An electro-optical device typified by a liquid crystal display (LCD) has a configuration in which an electro-optical material such as liquid crystal is disposed between an active matrix substrate and a counter substrate.

上記アクティブマトリクス基板の中心部には画素領域が配置され、その周囲には、画素を駆動するための駆動回路や配線などが配置される。   A pixel region is disposed at the center of the active matrix substrate, and a drive circuit and wiring for driving the pixels are disposed around the pixel region.

例えば、下記特許文献1には、基板20の外周に接続配線34cを有する電気光学装置が開示されている。   For example, Patent Document 1 below discloses an electro-optical device having a connection wiring 34 c on the outer periphery of a substrate 20.

特開2005−215616号公報JP 2005-215616 A

本発明者は、液晶ディスプレイ(LCD;Liquid Crystal Display)などに代表される電気光学装置に係る研究・開発を行っており、装置特性の向上を検討している。   The inventor has been conducting research and development related to an electro-optical device typified by a liquid crystal display (LCD) and the like, and is considering improvement of device characteristics.

上記のように基板の外周部に配線が配置される装置においては、装置の製造工程や実装工程に際し、ハンドリングミスなどにより基板に物理的衝撃が加わる場合がある。このような衝撃は、基板(装置)の端部に加わることが多く、これにより基板の欠けや割れが生じる。この際、基板の周囲に配置された配線が断裂し、表示不良の原因となる。このような装置端部に生じる欠けや割れの不良は、チッピング不良と呼ばれ、製造歩留りの低下を招き、また、実際の装置の使用に際しても信頼性の低下を招く。   In the device in which the wiring is arranged on the outer peripheral portion of the substrate as described above, a physical impact may be applied to the substrate due to a handling mistake or the like during the manufacturing process or the mounting process of the device. Such an impact is often applied to the end portion of the substrate (device), thereby causing chipping or cracking of the substrate. At this time, the wiring arranged around the substrate is torn and causes display failure. Such chipping and cracking defects at the end of the apparatus are called chipping defects, leading to a decrease in manufacturing yield, and also a decrease in reliability when the actual apparatus is used.

そこで、本発明に係る具体的態様は、電気光学装置の信頼性や歩留りを向上させることができる装置構成を提供することを目的とする。   Therefore, a specific aspect of the present invention aims to provide a device configuration that can improve the reliability and yield of an electro-optical device.

本発明に係る電気光学装置の形態のひとつは、第1画素領域と、前記第1画素領域の外周に位置する第1周辺領域とを有する第1基板と、前記第1基板と対向して配置された第2基板であって、第1画素領域と対向する第2画素領域と、前記第2画素領域の外周に位置する第2周辺領域とを有する第2基板と、前記第1画素領域に配置された電気光学素子と、前記周辺領域に配置され、前記電気光学素子を駆動する第1および第2の駆動回路と、前記周辺領域に配置された外部端子と、前記外部端子と前記第1又は第2の駆動回路を接続する第1配線、又は前記第1の駆動回路と前記第2の駆動回路とを接続する第2配線であって、前記周辺領域に配置される引出配線と、を有し、前記引出配線が互いに電気的に接続され、異なる層に形成され、平面視において互いに重なる第1層配線部および第2層配線部を有し、前記第1層配線部は、前記第1基板側に形成され、前記第2層配線部は、前記第2基板側に形成されている。   One of the forms of the electro-optical device according to the present invention is a first substrate having a first pixel region and a first peripheral region located on the outer periphery of the first pixel region, and disposed opposite to the first substrate. A second substrate having a second pixel region opposed to the first pixel region and a second peripheral region located on an outer periphery of the second pixel region; and the first pixel region. An electro-optical element disposed; first and second drive circuits disposed in the peripheral region and driving the electro-optical element; an external terminal disposed in the peripheral region; the external terminal; and the first Or a first wiring for connecting a second drive circuit, or a second wiring for connecting the first drive circuit and the second drive circuit, the lead wiring arranged in the peripheral region, And the lead wires are electrically connected to each other and formed in different layers. , Having a first layer wiring portion and a second layer wiring portion that overlap each other in plan view, wherein the first layer wiring portion is formed on the first substrate side, and the second layer wiring portion is formed on the second substrate. Formed on the side.

かかる構成によれば、周辺領域に物理的衝撃が加わり基板の欠けや割れが生じても、第1層配線部および第2層配線部のうちいずれかの配線部により回路駆動が担保され、装置の信頼性を向上させることができる。また、装置の製造歩留りを向上させることができる。   According to such a configuration, even when a physical impact is applied to the peripheral region and chipping or cracking of the substrate occurs, circuit driving is ensured by one of the first layer wiring unit and the second layer wiring unit, and the device Reliability can be improved. In addition, the manufacturing yield of the device can be improved.

例えば、前記基板は硬質基板である。このように、衝撃により破損し易い硬質基板を用いた場合であっても装置の信頼性を向上させることができる。   For example, the substrate is a hard substrate. Thus, even when a hard substrate that is easily damaged by an impact is used, the reliability of the apparatus can be improved.

例えば、前記第1層配線部および第2層配線部は、絶縁層中の接続部を介して電気的に接続される。このように、配線部間に絶縁層が配置される。また、前記第1基板と前記第2基板との間であって、前記第1画素領域の外周に配置された封止膜を有し、前記接続部は、前記封止膜中に配置される。このように、封止領域を利用して配線部間のコンタクトを図ってもよい。   For example, the first layer wiring portion and the second layer wiring portion are electrically connected via a connection portion in the insulating layer. Thus, an insulating layer is arrange | positioned between wiring parts. A sealing film disposed between the first substrate and the second substrate and disposed on an outer periphery of the first pixel region; and the connection portion is disposed in the sealing film. . As described above, the contact between the wiring portions may be achieved using the sealing region.

例えば、前記第1周辺領域は、前記第2周辺領域より広く、前記第2周辺領域の外周に延在した前記第1周辺領域上に、前記第1、第2駆動回路および前記外部端子が配置される。このように、第1基板の露出領域に、駆動回路や外部端子を配置する。   For example, the first peripheral region is wider than the second peripheral region, and the first and second drive circuits and the external terminals are arranged on the first peripheral region extending to the outer periphery of the second peripheral region. Is done. In this way, the drive circuit and the external terminals are arranged in the exposed area of the first substrate.

例えば、前記第2基板は、対向電極を有し、前記第2層配線部は、前記対向電極と異なる層に設けられる。また、前記第2基板は、対向電極を有し、例えば、前記第2層配線部は、前記対向電極と同層において同材料で構成される。このように、対向電極と異なる層又は同層に第2配線部を設けることができる。   For example, the second substrate has a counter electrode, and the second layer wiring portion is provided in a layer different from the counter electrode. The second substrate has a counter electrode. For example, the second layer wiring portion is formed of the same material in the same layer as the counter electrode. As described above, the second wiring portion can be provided in a layer different from the counter electrode or in the same layer.

本発明に係る電子機器は、上記電気光学装置を有する。かかる構成によれば、電子機器の特性を向上させることができる。   An electronic apparatus according to the present invention includes the electro-optical device. According to such a configuration, the characteristics of the electronic device can be improved.

本実施の形態の液晶装置(電気光学装置)の構成を示す平面図である。1 is a plan view showing a configuration of a liquid crystal device (electro-optical device) according to an embodiment. 図1のA−AおよびB−B断面図である。It is AA and BB sectional drawing of FIG. 本実施の形態のアクティブマトリクス基板の構成を示す回路図である。It is a circuit diagram which shows the structure of the active matrix substrate of this Embodiment. 本実施の形態の液晶装置(電気光学装置)の構成を示す拡大平面図およびその断面図である。FIG. 2 is an enlarged plan view and a cross-sectional view showing a configuration of a liquid crystal device (electro-optical device) according to the present embodiment. 本実施の形態の液晶装置(電気光学装置)の基板S1側の構成を示す拡大平面図である。FIG. 3 is an enlarged plan view showing a configuration on a substrate S1 side of a liquid crystal device (electro-optical device) according to the present embodiment. 本実施の形態の液晶装置(電気光学装置)の対向基板S2側の構成を示す拡大平面図である。FIG. 4 is an enlarged plan view showing a configuration of a counter substrate S2 side of the liquid crystal device (electro-optical device) according to the present embodiment. 本実施の形態の液晶装置(電気光学装置)の製造工程を示す断面図である。It is sectional drawing which shows the manufacturing process of the liquid crystal device (electro-optical device) of this Embodiment. 本実施の形態の引出配線L1の多層配線部Lmを模式的に示した断面図を示す。Sectional drawing which showed typically the multilayer wiring part Lm of the extraction wiring L1 of this Embodiment is shown. 本実施の形態の引出配線L1の多層配線部Lmを模式的に示した断面図を示す。Sectional drawing which showed typically the multilayer wiring part Lm of the extraction wiring L1 of this Embodiment is shown. 単層の配線のみで引出配線L1を構成した比較例を示す断面図である。It is sectional drawing which shows the comparative example which comprised the extraction wiring L1 only with the wiring of single layer. 引出配線L1を多層化した本実施の形態の場合の効果を示す断面図である。It is sectional drawing which shows the effect in the case of this Embodiment which led wire L1 was multilayered. 配線部L1aと配線部L1bの接続形態の例を示す平面図である。It is a top view which shows the example of the connection form of the wiring part L1a and the wiring part L1b. 本実施の形態の液晶装置(電気光学装置)の他の構成を示す平面図である。It is a top view which shows the other structure of the liquid crystal device (electro-optical device) of this Embodiment. 本実施の形態の液晶装置(電気光学装置)の他の構成を示す平面図である。。It is a top view which shows the other structure of the liquid crystal device (electro-optical device) of this Embodiment. . 電気光学装置を用いた電子機器の例を示す図である。It is a figure which shows the example of the electronic device using an electro-optical apparatus.

以下、本発明の実施の形態を図面を参照しながら詳細に説明する。なお、同一の機能を有するものには同一もしくは関連の符号を付し、その繰り返しの説明を省略する。なお、図1の灰色の領域は、外部接続端子Pと引出配線L1、L2との接続の様子を簡略化して示すものである。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. In addition, the same or related code | symbol is attached | subjected to what has the same function, and the repeated description is abbreviate | omitted. In addition, the gray area | region of FIG. 1 shows the mode of a connection with the external connection terminal P and the extraction wiring L1, L2 in a simplified manner.

図1は、本実施の形態の液晶装置(電気光学装置)の構成を示す平面図であり、図2は、図1のA−AおよびB−B断面図を示す。また、図3は、本実施の形態のアクティブマトリクス基板の構成を示す回路図である。   FIG. 1 is a plan view showing a configuration of a liquid crystal device (electro-optical device) according to the present embodiment, and FIG. 2 is a cross-sectional view taken along lines AA and BB in FIG. FIG. 3 is a circuit diagram showing the configuration of the active matrix substrate of the present embodiment.

図1および図2に示すように、アクティブマトリクス基板(アレイ基板、以下、単に「基板」という)S1と対向基板S2とは、対向して配置され、これらの間と封止膜(シール材、絶縁層)50によって液晶(図示せず)が注入封止されている。基板S1およびS2の材質および大きさに制限はないが、例えば、ガラス基板のような硬質基板よりなり、一例として、基板S1は、対向基板S2より一回り大きく構成されている。   As shown in FIG. 1 and FIG. 2, an active matrix substrate (array substrate, hereinafter simply referred to as “substrate”) S1 and a counter substrate S2 are arranged to face each other, and between them, a sealing film (sealant, Liquid crystal (not shown) is injected and sealed by an insulating layer 50. The material and size of the substrates S1 and S2 are not limited, but are made of, for example, a hard substrate such as a glass substrate. As an example, the substrate S1 is configured to be slightly larger than the counter substrate S2.

基板S1は、図1に示すように、画素領域A1とその周囲の周辺領域A2とを有している。図3に示すように、画素領域A1には、複数の画素がアレイ状に配置され、各画素は、薄膜トランジスタTと画素電極PEとを有する。薄膜トランジスタTのゲート電極は、走査線SLに接続され、ソース、ドレイン電極の一方は画素電極PEに、他方は、データ線DLに接続されている。ここでは、画素領域A1のx方向の両側に走査線駆動回路(回路ブロック)DC2が配置され、交互に走査線SLを駆動する。また、データ線DLは、データ線駆動回路(回路ブロック)DC1に接続され、これにより駆動される。   As shown in FIG. 1, the substrate S1 has a pixel region A1 and a peripheral region A2 around it. As shown in FIG. 3, in the pixel region A1, a plurality of pixels are arranged in an array, and each pixel includes a thin film transistor T and a pixel electrode PE. The gate electrode of the thin film transistor T is connected to the scanning line SL, one of the source and drain electrodes is connected to the pixel electrode PE, and the other is connected to the data line DL. Here, scanning line driving circuits (circuit blocks) DC2 are arranged on both sides in the x direction of the pixel area A1, and the scanning lines SL are driven alternately. The data line DL is connected to and driven by a data line driving circuit (circuit block) DC1.

一方、対向基板S2も、図1に示すように、画素領域B1とその周囲の周辺領域B2を有している。このうち、画素領域B1は、画素領域A1と対応し、周辺領域B2は、周辺領域A2より幅が狭く構成されている。即ち、周辺領域A2は、周辺領域B2の外周に露出し、その露出部に、上記走査線駆動回路DC2やデータ線駆動回路DC1が配置される(図1参照)。また、走査線駆動回路DC2およびデータ線駆動回路DC1は、外部接続端子(外部端子)Pと接続され、当該端子に入力される駆動信号を受信し、また、所定の信号を外部接続端子Pを介して外部に出力する。この外部接続端子Pも上記露出部に配置される。   On the other hand, the counter substrate S2 also has a pixel region B1 and a peripheral region B2 around it as shown in FIG. Among these, the pixel region B1 corresponds to the pixel region A1, and the peripheral region B2 is configured to be narrower than the peripheral region A2. That is, the peripheral area A2 is exposed on the outer periphery of the peripheral area B2, and the scanning line driving circuit DC2 and the data line driving circuit DC1 are arranged on the exposed portion (see FIG. 1). Further, the scanning line driving circuit DC2 and the data line driving circuit DC1 are connected to an external connection terminal (external terminal) P, receive a drive signal input to the terminal, and send a predetermined signal to the external connection terminal P. Output to the outside. The external connection terminal P is also disposed in the exposed portion.

ここで、外部接続端子Pと走査線駆動回路DC2およびデータ線駆動回路DC1を接続する配線、および駆動回路間(ここでは、走査線駆動回路DC2間)を接続する配線は、周辺領域A2に引き回されるため、引出配線(引き出し配線)L1、L2と呼ぶ。   Here, the wiring connecting the external connection terminal P, the scanning line driving circuit DC2 and the data line driving circuit DC1, and the wiring connecting the driving circuits (here, the scanning line driving circuit DC2) are routed to the peripheral region A2. Since they are rotated, they are referred to as extraction wirings (extraction wirings) L1 and L2.

この引出配線L1、L2のうちL1の一部においては、多層配線部Lmとなっており、基板S1側に配置された配線部L1aと、対向基板S2側に配置された配線部L1bよりなる。多層構造部Lmは、図1に記載のL1において、基板S1およびS2の重なりの部分に配置される。配線部L1aとL1bは、接続パッドCP1を介して電気的に接続される。   A part of L1 among the lead wires L1 and L2 is a multilayer wiring portion Lm, and includes a wiring portion L1a arranged on the substrate S1 side and a wiring portion L1b arranged on the counter substrate S2 side. The multilayer structure portion Lm is arranged in the overlapping portion of the substrates S1 and S2 in L1 shown in FIG. The wiring portions L1a and L1b are electrically connected via the connection pad CP1.

なお、CP2は、対向基板S2のほぼ全面に形成された対向電極E2(図2においては省略)と、所定の外部接続端子(例えば、接地電位供給端子)Pに接続された配線(図示せず)とを接続する接続パッドである。   CP2 is a wiring (not shown) connected to a counter electrode E2 (not shown in FIG. 2) formed on almost the entire surface of the counter substrate S2 and a predetermined external connection terminal (for example, a ground potential supply terminal) P. ).

以下、本実施の形態の液晶装置(電気光学装置)の構成を図4〜図7を参照しながらさらに詳細に説明する。図4は、本実施の形態の液晶装置(電気光学装置)の構成を示す拡大平面図およびその断面図であり、図5は、本実施の形態の液晶装置(電気光学装置)の基板S1側の構成を示す拡大平面図、図6は、本実施の形態の液晶装置(電気光学装置)の対向基板S2側の構成を示す拡大平面図である。また、図7は、本実施の形態の液晶装置(電気光学装置)の製造工程を示す断面図である。なお、説明を容易にするために、平面図においても適宜ハッチングを付けてある。   Hereinafter, the configuration of the liquid crystal device (electro-optical device) according to the present embodiment will be described in more detail with reference to FIGS. FIG. 4 is an enlarged plan view showing the configuration of the liquid crystal device (electro-optical device) according to the present embodiment and a cross-sectional view thereof. FIG. FIG. 6 is an enlarged plan view showing the configuration on the counter substrate S2 side of the liquid crystal device (electro-optical device) of the present embodiment. FIG. 7 is a cross-sectional view showing a manufacturing process of the liquid crystal device (electro-optical device) of the present embodiment. For ease of explanation, the plan view is also appropriately hatched.

図4(A)は、図1の左上部の部分拡大図である。図4(A)に示す、クロスのハッチングが付けられた領域において、多層配線部Lmが構成されている。即ち、図4(B)に示すように、基板S1側に配置された配線部L1aと、対向基板S2側に配置された配線部L1bが重なって配置されている。なお、これらの配線部は、図4(B)の断面図には表れない接続パッドCP1により電気的に接続される。   FIG. 4A is a partially enlarged view of the upper left part of FIG. In the region shown in FIG. 4A where cross hatching is applied, a multilayer wiring portion Lm is configured. That is, as shown in FIG. 4B, the wiring portion L1a arranged on the substrate S1 side and the wiring portion L1b arranged on the counter substrate S2 side are arranged to overlap each other. Note that these wiring portions are electrically connected by connection pads CP1 that do not appear in the cross-sectional view of FIG.

即ち、図5に示すように、基板S1側の周辺領域A2には、走査線駆動回路DC2から延在する配線部L1aが配置されている。一方、図6に示すように、対向基板S2側の周辺領域B2には、配線部L1bが配置されている。この配線部L1bは、配線部L1aと重なるパターンとなっている。なお、図5のL1dは、配線の一部であって、図示しない配線を介して外部接続端子(例えば、接地電位供給端子)Pと接続される配線部である。また、対向基板S2の略全面には、対向電極E2が形成され、当該対向電極E2上に絶縁層40を介して配線部L1bが配置される(図4(B)、図7参照)。   That is, as shown in FIG. 5, the wiring portion L1a extending from the scanning line driving circuit DC2 is arranged in the peripheral region A2 on the substrate S1 side. On the other hand, as shown in FIG. 6, the wiring portion L1b is disposed in the peripheral region B2 on the counter substrate S2 side. The wiring portion L1b has a pattern overlapping the wiring portion L1a. Note that L1d in FIG. 5 is a part of the wiring, and is a wiring part connected to an external connection terminal (for example, a ground potential supply terminal) P via a wiring (not shown). A counter electrode E2 is formed on substantially the entire surface of the counter substrate S2, and a wiring portion L1b is disposed on the counter electrode E2 via the insulating layer 40 (see FIGS. 4B and 7).

例えば、図5に示す配線部L1a、L1dの所定の箇所(CP1、CP2)上に導電性ペーストを塗布するとともに、基板S1の画素領域A1の外周に封止樹脂(50)を塗布し、基板S1と対向基板S2を位置あわせし接合することで、配線部L1aとL1bの電気的接続が図れ、また、封止膜50が形成される(図7)。また、図示しない封止膜50の注入口から液晶を充填した後、注入口を樹脂等で塞ぐ。   For example, a conductive paste is applied on predetermined portions (CP1, CP2) of the wiring portions L1a, L1d shown in FIG. 5, and a sealing resin (50) is applied to the outer periphery of the pixel region A1 of the substrate S1. By aligning and joining S1 and the counter substrate S2, the wiring portions L1a and L1b can be electrically connected, and the sealing film 50 is formed (FIG. 7). Further, after filling the liquid crystal from the injection port of the sealing film 50 (not shown), the injection port is closed with a resin or the like.

さらに、対向基板S2の外周に露出した基板S1の周辺領域A2上に、あらかじめ実装されていない場合は、走査線駆動回路DC2およびデータ線駆動回路DC1を構成するICチップを実装する。この際、ICチップの複数の外部端子、例えば、複数のバンプ電極と引出配線L1(L1a)、L2の各端部が接続するよう位置合わせし、ボンディングされる。なお、当該領域にICチップをあらかじめ実装しておいてもよいし、また、画素を構成する薄膜トランジスタTなどの素子と同様に、当該領域に各種素子を形成し駆動回路としてもよい。   Further, if not previously mounted on the peripheral area A2 of the substrate S1 exposed on the outer periphery of the counter substrate S2, IC chips constituting the scanning line driving circuit DC2 and the data line driving circuit DC1 are mounted. At this time, a plurality of external terminals of the IC chip, for example, a plurality of bump electrodes and the respective ends of the lead wires L1 (L1a) and L2 are aligned and bonded. Note that an IC chip may be mounted in the region in advance, or various elements may be formed in the region and used as a driver circuit in the same manner as the element such as the thin film transistor T included in the pixel.

図8および図9に、本実施の形態の引出配線L1の多層配線部Lmを模式的に示した断面図を示す。図8(A)に示すように、基板S1の周辺領域A2に配線部L1aを形成する。この後、必要に応じて、その上部に絶縁層30を形成してもよい。この場合、配線部L1a上の所定の領域(CP1)に、コンタクトホールC1を形成する。一方、図9に示すように、基板S2の周辺領域B2には、配線部L1bを形成する。次いで、図9(B)に示すように、これらの基板S1、S2を対向配置し、コンタクトホールC1上に導電ペーストなどの導電性材料を塗布し、配線L1aとL1bの電気的接続を図る。   8 and 9 are cross-sectional views schematically showing the multilayer wiring portion Lm of the lead-out wiring L1 of the present embodiment. As shown in FIG. 8A, a wiring portion L1a is formed in the peripheral region A2 of the substrate S1. Thereafter, if necessary, the insulating layer 30 may be formed on the upper portion. In this case, the contact hole C1 is formed in a predetermined region (CP1) on the wiring portion L1a. On the other hand, as shown in FIG. 9, a wiring portion L1b is formed in the peripheral region B2 of the substrate S2. Next, as shown in FIG. 9B, these substrates S1 and S2 are arranged to face each other, a conductive material such as a conductive paste is applied over the contact hole C1, and the wirings L1a and L1b are electrically connected.

このように、本実施の形態においては、周辺領域A2に配置される引出配線L1の一部を多層化(多層配線部Lm)し、基板S1側に配置された配線部L1aと、対向基板S2側に配置された配線部L1bにより構成したので、周辺領域に物理的衝撃が加わり基板の欠けや割れが生じても、いずれかの配線層で電気的通信が担保できる。   Thus, in the present embodiment, a part of the lead wiring L1 arranged in the peripheral region A2 is multilayered (multilayer wiring part Lm), and the wiring part L1a arranged on the substrate S1 side and the counter substrate S2 Since it is configured by the wiring portion L1b arranged on the side, even if a physical impact is applied to the peripheral region and chipping or cracking of the substrate occurs, electrical communication can be ensured by any wiring layer.

図10は、単層の配線のみで引出配線L1を構成した比較例を示す断面図であり、図11は、引出配線L1を多層化した本実施の形態の場合の効果を示す断面図である。   FIG. 10 is a cross-sectional view showing a comparative example in which the lead-out line L1 is composed of only a single-layer line, and FIG. 11 is a cross-sectional view showing the effect of the present embodiment in which the lead-out line L1 is multilayered. .

即ち、図10に示すように、単層の配線のみで引き出し配線L1を構成した場合、物理的衝撃が加わり断線した場合、電気的通信が確保できず、不良となり、又は故障する。これに対して、図11に示すように、引出配線L1を多層化した場合、物理的衝撃により上層部の配線(ここでは、L1b)が断線しても、基板S1側の配線部L1aにより電気的通信が確保できる。その結果、装置の製造歩留りを向上させ、また、信頼性を向上させることができる。   That is, as shown in FIG. 10, when the lead-out line L1 is configured by only a single-layer line, when a physical impact is applied and the line is disconnected, electrical communication cannot be ensured, resulting in failure or failure. On the other hand, as shown in FIG. 11, when the lead-out wiring L1 is multi-layered, even if the upper layer wiring (here, L1b) is disconnected due to physical impact, the wiring L1a on the substrate S1 side causes the electrical Secure communication. As a result, the manufacturing yield of the apparatus can be improved and the reliability can be improved.

図12は、配線部L1aと配線部L1bの接続形態の例を示す平面図である。図12(A)に示すように、接続パッドCP1を2列が互い違いになるよう千鳥掛けに配置し、または、図12(B)に示すように、接続パッドCP1を斜めにずらして配置してもよい。   FIG. 12 is a plan view illustrating an example of a connection form of the wiring portion L1a and the wiring portion L1b. As shown in FIG. 12A, the connection pads CP1 are arranged in a staggered manner so that two rows are staggered, or the connection pads CP1 are arranged obliquely as shown in FIG. 12B. Also good.

図13は、本実施の形態の液晶装置(電気光学装置)の他の構成を示す平面図である。図1においては、基板S1の上部の辺に沿って多層配線部Lm(L1a、L1b)を延在させたが、図13に示すように、当該辺の中央部においては、配線部L1aのみで引き回してもよい。このように、ハンドリングなどにおいて衝撃が加わり易い基板S1の四隅を重点的に多層化することも効果的である。   FIG. 13 is a plan view showing another configuration of the liquid crystal device (electro-optical device) of the present embodiment. In FIG. 1, the multilayer wiring portion Lm (L1a, L1b) is extended along the upper side of the substrate S1, but as shown in FIG. 13, only the wiring portion L1a is present at the center of the side. May be routed. As described above, it is also effective to intensively layer the four corners of the substrate S1, which is easily subjected to an impact in handling or the like.

また、基板S1側に形成される配線部L1aは、画素領域A1に形成される各素子、例えば、薄膜トランジスタTのいずれかの構成部と、同じ工程(同材料)で形成してもよい。例えば、薄膜トランジスタTを構成する、半導体層、ゲート電極やソース、ドレイン電極(配線)などと同じ工程(同材料)で形成してもよい。   Further, the wiring portion L1a formed on the substrate S1 side may be formed in the same process (same material) as any of the components formed in the pixel region A1, for example, any constituent portion of the thin film transistor T. For example, the thin film transistor T may be formed in the same process (same material) as a semiconductor layer, a gate electrode, a source, a drain electrode (wiring), and the like that constitute the thin film transistor T.

図14は、本実施の形態の液晶装置(電気光学装置)の他の構成を示す平面図である。図4および図6等を参照しながら説明したように、上記においては、対向基板S2側に形成される配線部L1bを対向電極E2と異なる層で形成したが、図14に示すように、対向電極E2の外周に配線部L1bをレイアウトすることで、これらを同じ工程(同材料)で形成してもよい。なお、上記においては、対向電極E2を大面積の矩形状に形成したが、当該電極をライン状など他の形状としてもよい。   FIG. 14 is a plan view showing another configuration of the liquid crystal device (electro-optical device) according to the present embodiment. As described with reference to FIGS. 4 and 6 and the like, in the above, the wiring portion L1b formed on the counter substrate S2 side is formed of a layer different from the counter electrode E2, but as shown in FIG. By laying out the wiring portion L1b on the outer periphery of the electrode E2, these may be formed in the same process (same material). In the above description, the counter electrode E2 is formed in a rectangular shape with a large area, but the electrode may have other shapes such as a line shape.

また、上記においては、配線部L1a又はL1bを単層としたが、各基板に形成される配線部をさらに多層化してもよい。この際、当該基板の画素領域に形成される導電性層、例えば、基板S1側においては、ゲート電極とソース、ドレイン電極(配線)と同じ工程でそれぞれの配線層を構成し、これらの層を所定の接続部で電気的に接続してもよい。このように、各基板側の配線部をさらに多層化することで、信頼性をさらに向上させることができる。   In the above description, the wiring portion L1a or L1b is a single layer, but the wiring portions formed on each substrate may be further multilayered. At this time, on the conductive layer formed in the pixel region of the substrate, for example, on the substrate S1 side, each wiring layer is configured in the same process as the gate electrode, the source, and the drain electrode (wiring). You may electrically connect with a predetermined connection part. Thus, the reliability can be further improved by further multilayering the wiring portions on each substrate side.

また、上記実施の形態においては、引出配線の例として外部接続端子Pと走査線駆動回路DC2およびデータ線駆動回路DC1を接続する配線、および駆動回路間(ここでは、走査線駆動回路DC2間)を接続する配線(L1、L2)を例に説明したが、その他の回路と外部接続端子との間や他のブロック間の引出配線を多層化してもよい。また、上記実施の形態においては、アクティブマトリクス基板を例に説明したが、当該基板に限定されず、パッシブマトリクス基板など周辺領域に引出配線が形成される各種基板に適用することができる。また、上記実施の形態においては、液晶装置を例に説明したが、この他、有機EL装置、電気泳動装置などの各種電気光学装置に適用可能である。このような、電気光学装置は、画素領域を大きく確保するため、周辺領域に配線が引き回されることが多く、本発明を適用して好適である。
<電子機器>
上記電気光学装置は、各種電子機器に組み込むことができる。このような電気光学装置が使用される電子機器について説明する。図15に、電気光学装置を用いた電子機器の例を示す。
In the above embodiment, as an example of the lead-out wiring, the wiring connecting the external connection terminal P, the scanning line driving circuit DC2 and the data line driving circuit DC1, and the driving circuit (here, between the scanning line driving circuit DC2). Although the wirings (L1, L2) for connecting the terminals are described as an example, the lead wirings between other circuits and external connection terminals or between other blocks may be multilayered. In the above embodiment, the active matrix substrate has been described as an example. However, the present invention is not limited to the substrate, and the present invention can be applied to various substrates such as a passive matrix substrate in which a lead wiring is formed in a peripheral region. In the above embodiment, the liquid crystal device has been described as an example. However, the present invention can be applied to various electro-optical devices such as an organic EL device and an electrophoresis device. In such an electro-optical device, in order to secure a large pixel region, wiring is often drawn around the peripheral region, which is preferable to apply the present invention.
<Electronic equipment>
The electro-optical device can be incorporated into various electronic devices. An electronic apparatus in which such an electro-optical device is used will be described. FIG. 15 illustrates an example of an electronic device using an electro-optical device.

図15(A)は携帯電話への適用例であり、図15(B)は、ビデオカメラへの適用例である。また、図15(C)は、テレビジョン(TV)への適用例である。   FIG. 15A shows an application example to a mobile phone, and FIG. 15B shows an application example to a video camera. FIG. 15C shows an application example to a television (TV).

図15(A)に示すように、携帯電話530には、アンテナ部531、音声出力部532、音声入力部533、操作部534および電気光学装置(表示部)500を備えている。   As shown in FIG. 15A, the cellular phone 530 includes an antenna portion 531, an audio output portion 532, an audio input portion 533, an operation portion 534, and an electro-optical device (display portion) 500.

図15(B)に示すように、ビデオカメラ540には、受像部541、操作部542、音声入力部543および電気光学装置(表示部)500を備えている。   As shown in FIG. 15B, the video camera 540 includes an image receiving unit 541, an operation unit 542, an audio input unit 543, and an electro-optical device (display unit) 500.

図15(C)に示すように、テレビジョン550は、電気光学装置(表示部)500を備えている。なお、パーソナルコンピュータ等も電気光学装置を備えている。   As illustrated in FIG. 15C, the television 550 includes an electro-optical device (display unit) 500. A personal computer or the like also includes an electro-optical device.

なお、電気光学装置を有する電子機器としては、上記の他、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型TV、電子手帳、電光掲示板、宣伝広告用ディスプレイなどがある。上記電子機器の電気光学装置部に本発明の電気光学装置を組み込むことができる。   In addition to the above, the electronic apparatus having the electro-optical device includes a fax machine with a display function, a digital camera finder, a portable TV, an electronic notebook, an electric bulletin board, a display for advertisements, and the like. The electro-optical device of the present invention can be incorporated in the electro-optical device portion of the electronic apparatus.

なお、上記実施の形態を通じて説明された実施例や応用例は、用途に応じて適宜に組み合わせて、又は変更若しくは改良を加えて用いることができ、本発明は上述した実施の形態の記載に限定されるものではない。   It should be noted that the examples and application examples described through the above embodiment can be used in appropriate combination according to the application, or can be used with modifications or improvements, and the present invention is limited to the description of the above embodiment. Is not to be done.

30、40…絶縁層、50…封止膜、500…電気光学装置、530…携帯電話、531…アンテナ部、532…音声出力部、533…音声入力部、534…操作部、540…ビデオカメラ、541…受像部、542…操作部、543…音声入力部、550…テレビジョン、A1…S1の画素領域、A2…S1の周辺領域、B1…S2の画素領域、B2…S2の周辺領域、CP1、CP2…接続パッド、C1…コンタクトホール、E2…対向電極、DL…データ線、DC1…データ線駆動回路、DC2…走査線駆動回路、L1a…配線部、L1b…配線部、Lm…多層配線部、L1、L2…引出配線、PE…画素電極、P…外部接続端子、S1…基板(アクティブマトリクス基板)、S2…対向基板、SL…走査線、T…薄膜トランジスタ   DESCRIPTION OF SYMBOLS 30, 40 ... Insulating layer, 50 ... Sealing film, 500 ... Electro-optical device, 530 ... Mobile phone, 531 ... Antenna part, 532 ... Audio | voice output part, 533 ... Audio | voice input part, 534 ... Operation part, 540 ... Video camera 541 ... image receiving unit, 542 ... operation unit, 543 ... audio input unit, 550 ... television, A1 ... S1 pixel region, A2 ... S1 peripheral region, B1 ... S2 pixel region, B2 ... S2 peripheral region, CP1, CP2 ... connection pad, C1 ... contact hole, E2 ... counter electrode, DL ... data line, DC1 ... data line drive circuit, DC2 ... scanning line drive circuit, L1a ... wiring part, L1b ... wiring part, Lm ... multilayer wiring Part, L1, L2 ... lead wiring, PE ... pixel electrode, P ... external connection terminal, S1 ... substrate (active matrix substrate), S2 ... counter substrate, SL ... scanning line, T ... thin film transistor

Claims (8)

第1画素領域と、前記第1画素領域の外周に位置する第1周辺領域とを有する第1基板と、
前記第1基板と対向して配置された第2基板であって、第1画素領域と対向する第2画素領域と、前記第2画素領域の外周に位置する第2周辺領域とを有する第2基板と、
前記第1画素領域に配置された電気光学素子と、
前記第1周辺領域に配置され、前記電気光学素子を駆動する第1および第2の駆動回路と、
前記第1周辺領域に配置された外部端子と、
前記外部端子と前記第1又は第2の駆動回路を接続する第1配線、又は前記第1の駆動回路と前記第2の駆動回路とを接続する第2配線であって、前記第1又は第2周辺領域に配置される引出配線と、を有し、
前記引出配線が互いに電気的に接続され、異なる層に形成され、平面視において互いに重なる第1層配線部および第2層配線部を有し、
前記第1層配線部は、前記第1基板側に形成され、前記第2層配線部は、前記第2基板側に形成されていることを特徴とする電気光学装置。
A first substrate having a first pixel region and a first peripheral region located on an outer periphery of the first pixel region;
A second substrate disposed opposite to the first substrate, the second substrate having a second pixel region facing the first pixel region, and a second peripheral region located on the outer periphery of the second pixel region. A substrate,
An electro-optic element disposed in the first pixel region;
First and second drive circuits disposed in the first peripheral region and driving the electro-optic element;
An external terminal disposed in the first peripheral region;
A first wiring that connects the external terminal and the first or second driving circuit, or a second wiring that connects the first driving circuit and the second driving circuit, the first or second driving circuit; 2 lead wires arranged in the peripheral area,
The lead-out wiring is electrically connected to each other, formed in different layers, and has a first layer wiring portion and a second layer wiring portion that overlap each other in plan view,
The electro-optical device, wherein the first layer wiring portion is formed on the first substrate side, and the second layer wiring portion is formed on the second substrate side.
前記基板は硬質基板である、請求項1記載の電気光学装置。   The electro-optical device according to claim 1, wherein the substrate is a hard substrate. 前記第1層配線部および第2層配線部は、絶縁層中の接続部を介して電気的に接続される、請求項1又は2記載の電気光学装置。   The electro-optical device according to claim 1, wherein the first layer wiring portion and the second layer wiring portion are electrically connected through a connection portion in an insulating layer. 前記第1基板と前記第2基板との間であって、前記第1画素領域の外周に配置された封止膜を有し、
前記接続部は、前記封止膜中に配置される請求項1乃至3のいずれか一項記載の電気光学装置。
A sealing film disposed between the first substrate and the second substrate and disposed on an outer periphery of the first pixel region;
The electro-optical device according to claim 1, wherein the connection portion is disposed in the sealing film.
前記第1周辺領域は、前記第2周辺領域より広く、前記第2周辺領域の外周に延在した前記第1周辺領域上に、前記第1、第2駆動回路および前記外部端子が配置される請求項1乃至4のいずれか一項記載の電気光学装置。   The first peripheral region is wider than the second peripheral region, and the first and second drive circuits and the external terminals are disposed on the first peripheral region extending to the outer periphery of the second peripheral region. The electro-optical device according to claim 1. 前記第2基板は、対向電極を有し、
前記第2層配線部は、前記対向電極と異なる層に設けられる請求項1乃至5のいずれか一項記載の電気光学装置。
The second substrate has a counter electrode;
The electro-optical device according to claim 1, wherein the second layer wiring portion is provided in a different layer from the counter electrode.
前記第2基板は、対向電極を有し、
前記第2層配線部は、前記対向電極と同層において同材料で構成される請求項1乃至5のいずれか一項記載の電気光学装置。
The second substrate has a counter electrode;
The electro-optical device according to claim 1, wherein the second layer wiring portion is formed of the same material in the same layer as the counter electrode.
請求項1乃至7記載のいずれか一項記載の電気光学装置を有することを特徴とする電子機器。   An electronic apparatus comprising the electro-optical device according to claim 1.
JP2009010832A 2009-01-21 2009-01-21 Electrooptical apparatus and electronic device Pending JP2010169803A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009010832A JP2010169803A (en) 2009-01-21 2009-01-21 Electrooptical apparatus and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009010832A JP2010169803A (en) 2009-01-21 2009-01-21 Electrooptical apparatus and electronic device

Publications (1)

Publication Number Publication Date
JP2010169803A true JP2010169803A (en) 2010-08-05

Family

ID=42702043

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009010832A Pending JP2010169803A (en) 2009-01-21 2009-01-21 Electrooptical apparatus and electronic device

Country Status (1)

Country Link
JP (1) JP2010169803A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014132799A1 (en) * 2013-02-26 2014-09-04 シャープ株式会社 Display apparatus
JP2018506075A (en) * 2015-02-11 2018-03-01 深▲せん▼市華星光電技術有限公司Shenzhen China Star Optoelectronics Technology Co., Ltd. Array substrate and liquid crystal display panel

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014132799A1 (en) * 2013-02-26 2014-09-04 シャープ株式会社 Display apparatus
JP5976195B2 (en) * 2013-02-26 2016-08-23 シャープ株式会社 Display device
JP2018506075A (en) * 2015-02-11 2018-03-01 深▲せん▼市華星光電技術有限公司Shenzhen China Star Optoelectronics Technology Co., Ltd. Array substrate and liquid crystal display panel

Similar Documents

Publication Publication Date Title
KR102045244B1 (en) Flexible display device
JP5311531B2 (en) Display panel with semiconductor chip mounted
US10515881B2 (en) Substrate, electronic device and display device having the same
TW483291B (en) Circuit board, its producing method, and display apparatus, electronic equipment and liquid crystal device using the circuit board
CN107919067B (en) Flat panel display
US11171194B2 (en) Display apparatus
KR20130053280A (en) Chip on glass type flexible organic light emitting diodes
JP2007249201A (en) Display panel
KR20170123387A (en) Display device
JP2009098407A (en) Display device
CN107561796B (en) Display device having signal lines extending to non-display area
US8248569B2 (en) Display device
KR101119184B1 (en) Array substrate, display apparatus having the same and method of manufacturing the same
KR20200091060A (en) Dispcay device
JP2008090147A (en) Connection terminal board and electronic device using the same
CN113314544A (en) Display device
JP2016046215A (en) Organic electroluminescence display device
JP2010169803A (en) Electrooptical apparatus and electronic device
JP2005268282A (en) Mounted structure of semiconductor chip and display device using it
JP2010281905A (en) Electro-optical device
JP2008241801A (en) Substrate for electrooptical device, electrooptical device using same substrate, and electronic equipment in which same electrooptical device is mounted
JP2008203484A (en) Electrooptical device, package structure for flexible circuit board, and electronic equipment
JP4252568B2 (en) Display and tape carrier package structure
JP2008116795A (en) Display apparatus
JP2010169804A (en) Electrooptical apparatus and electronic device