JP4252286B2 - プリント配線板における導体回路形成方法およびプリント配線板 - Google Patents

プリント配線板における導体回路形成方法およびプリント配線板 Download PDF

Info

Publication number
JP4252286B2
JP4252286B2 JP2002325820A JP2002325820A JP4252286B2 JP 4252286 B2 JP4252286 B2 JP 4252286B2 JP 2002325820 A JP2002325820 A JP 2002325820A JP 2002325820 A JP2002325820 A JP 2002325820A JP 4252286 B2 JP4252286 B2 JP 4252286B2
Authority
JP
Japan
Prior art keywords
plating
layer
conductive
resist layer
conductor circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002325820A
Other languages
English (en)
Other versions
JP2004165196A (ja
Inventor
一治 小林
秀之 藤浪
令史 樋口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujikura Ltd
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Priority to JP2002325820A priority Critical patent/JP4252286B2/ja
Publication of JP2004165196A publication Critical patent/JP2004165196A/ja
Application granted granted Critical
Publication of JP4252286B2 publication Critical patent/JP4252286B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Electroplating Methods And Accessories (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

【0001】
【発明の属する技術分野】
この発明は、プリント配線板における導体回路形成方法およびプリント配線板に関し、特に、電解めっきによるパターンめっき法によって導体回路を形成する方法およびプリント配線板に関するものである。
【0002】
【従来の技術】
電解めっきによる導体回路形成法には、絶縁基材上に形成された導電層、すなわち、めっき下地層のうち、めっきを行わない部分を電気絶縁性のレジストで覆い、この後に、めっき下地層をカソードにして直流電流、あるいはパルス電流を給電し、めっき下地層のうち、レジストで覆われていない部分に銅等によるめっき層を析出成長させ、その後に、レジストを除去し、更に、最初に絶縁基材上に形成しておいた導電層の厚さを一様に酸あるいはアルカリエッチング液によってエッチングすることで導体パターンを形成するパターンめっき法がよく知られている。
【0003】
パターンめっき法による導体回路形成では、回路幅、回路間スペース幅が異なる場合や、給電部とめっきが施される部位との距離の違い、めっき槽の大きさや形状、カソードとアノードとの距離、カソードとアノードの形状等の影響で、めっき部位のめっき電流密度が異なるため、図6に示されているように、めっき回路部100の高さ(厚さ)が均一にならないという問題がある。なお、図6において、101は絶縁基材、102はめっき下地層、103は電気絶縁性のレジスト層を各々示している。
【0004】
この電流密度要因のうち、給電部とめっきが施される部位との距離の違いは、給電部を複数設置することによって回路めっき高さを均一にすることが可能で、めっき槽の大きさ・形状、カソードやアノードの大きさ、形状も、条件を最適化することで、めっき厚さをある程度、均一化することが可能である。
【0005】
その他、遮蔽板をカソードとアノードとの間に設置したり、電解液の撹拌をエアー撹拌やポンプ撹拌で行ったり、カソードに振動を与えることで、めっき厚を均一化することが図られている。また、連続式めっきラインを適用することで、ライン長手方向のめっき厚を均一化することが可能になる。
【0006】
しかしながら、回路幅や回路間スペース幅の相違等、回路パターンによる電流密度の不均一に関する対策はこれと云った対策がなく、配線基板部位領域より外側の端縁部に配線基板部位と同一のパターンでレジストを形成することで、電解めっきによって形成される回路パターンの厚さを均一化する方法がある位である(例えば、特許文献1)。
【0007】
【特許文献1】
特許第3172509号明細書
【0008】
【発明が解決しようとする課題】
特許文献1に示されている製造方法も、配線基板部位領域の回路パターンの均一化には限界がある。これは、配線基板部の回路パターンの電流密度の均一化が十分でないことが原因と考えられる。
【0009】
この発明は、上述の如き問題点を解消するためになされたもので、回路幅や回路間スペース幅の相違等、回路パターンによる電流密度の不均一さを解消し、回路パターンの如何にかかわらず導体回路部のめっき厚さを均一に形成するプリント配線板における導体回路形成方法およびプリント配線板を提供することを目的としている。
【0010】
【課題を解決するための手段】
上述の目的を達成するために、この発明によるプリント配線板における導体回路形成方法は、基本的には、基板のめっき下地層上に導体回路形成のための導電性レジスト層を形成し、前記導電性レジスト層と前記めっき下地層とを同電位に接続した条件で電解めっきを行い、電解めっき完了後に前記導電性レジスト層を除去する。
【0011】
この発明によるプリント配線板における導体回路形成方法は、電解めっきによる導体回路形成におけるめっき厚さを均一化するために、導電性レジストを用いている。導電性レジストを用いることで、めっき厚さが均一になる原理は以下の通りである。すなわち、めっきする導体回路部の電位と導電性レジストの電位を同じ(等電位)にしておくことで、めっき部材(カソード)は一様に同電位となる。
【0012】
これにより、全面めっき(べた板めっき)と同じ電気的条件でめっきをすることになる。全面めっきにおけるめっき厚さの均一化については、前述の通り、諸方法で均一化を図ることができ、結果として回路部および導電性のレジストに同じ厚さのめっきが形成できる。なお、導電性レジストは基板のめっき下地層や給電部と導通接続させること、すなわち、導電性レジスト層とめっき下地層とをともにカソード接続させることになる。導電性レジストは電解めっき完了後に剥離することで除去し、めっき高さ(めっき厚さ)の均一なめっき導体回路を得ることができる。
【0013】
また、この発明によるプリント配線板における導体回路形成方法は、基板のめっき下地層上に導体回路形成のための電気絶縁性のレジスト層を形成し、前記レジスト層の上表面に導電層を形成し、当該導電層と前記めっき下地層とを同電位に接続した条件で電解めっきを行い、電解めっき完了後に前記レジスト層を除去する。
【0014】
この発明によるプリント配線板における導体回路形成方法によれば、電気絶縁性のレジスト層の上表面に形成された導電層の電位とめっき下地層の電位を同じ(等電位)にしておくことにより、たとえば、導電層とめっき下地層とをともにカソード接続することにより、めっき部材(カソード)は一様に同電位となる。これにより、全面めっき(べた板めっき)と同じ電気的条件でめっきをすることになり、めっき高さ(めっき厚さ)の均一なめっき導体回路を得ることができる。
【0015】
レジスト層の上表面に導電層を形成する方法としては、レジスト層の上表面に導電性ペーストなどの導電材料を塗布・噴霧する、レジスト層の上表面に導電フィルムを転写する、レジスト層の上表面に金属を物理的に蒸着する等の方法がある。
【0016】
この発明によるプリント配線板における導体回路形成方法は、遮蔽板、噴流、撹拌、アノード揺動、エアー撹拌、パルス電源、不溶性アノード等の既存の電解めっき法と組み合わせて電解めっきを行うこともできる。
【0017】
また、上述の目的を達成するために、この発明によるプリント配線板は、基板のめっき下地層上に導体回路形成のための電気絶縁性のレジスト層を形成し、前記レジスト層の上表面に導電層を形成し、当該導電層と前記めっき下地層とを同電位に接続した条件で電解めっきを行い、電解めっき完了後に前記レジスト層を除去したものである。
【0018】
【発明の実施の形態】
以下に添付の図を参照してこの発明の実施の形態を詳細に説明する。
図1(a)〜(f)はこの発明によるプリント配線板における導体回路形成方法の実施形態1を示している。
【0019】
図1(a)に示されているように、ポリイミド基板10の上面全体に無電解銅によるめっき下地層11を形成する。つぎに、図1(b)に示されているように、めっき下地層11上に導電性レジスト層12を設け、導体回路形成のためのパターン露光を行う。これにより、図1(c)に示されているように、レジストパターンが形成され、導体回路を形成しない部位11Bが導電性レジスト層12により覆われる。
【0020】
つぎに、導電性レジスト層12とめっき下地層11とを同等にカソード接続し、導電性レジスト層12とめっき下地層11とを同電位に接続した条件で、銅の電解めっきを行う。この電解めっきは、全面めっき(べた板めっき)と同じ電気的条件で行われることになり、電解めっきの電流密度が全域で均一化する。
【0021】
これにより、図1(d)に示されているように、めっき下地層11のうち、表面に露呈している部位(導体回路を形成する部位)11Aと、導電性レジスト層12の上表面の全体に、一様なめっき厚さの銅めっき層13が形成される。
【0022】
なお、この電解めっきは、遮蔽板、噴流、撹拌、アノード揺動、エアー撹拌、パルス電源、不溶性アノード等の既存の電解めっき法と組み合わせて行い、全面めっきにおけるめっき厚さの均一化を図る。
【0023】
電解めっき完了後に導電性レジスト層12を剥離除去する。導電性レジスト層12の剥離除去により、図1(e)に示されているように、導体回路を形成する部位11Aの銅めっき層13のみが残る。導電性レジスト層12による場合には、図1(d)に示されているように、導電性レジスト層12の側面にも銅めっき層13が多少形成されることがあるが、これは、導電性レジスト層12の剥離により排除でき、また、後処理によって除去することもできる。
【0024】
この後に、基板表面に露呈している不要なめっき下地層11をエッチングによって除去する。これにより、図1(f)に示されているように、銅めっきによる導体回路14が形成される。
【0025】
上述の一連のプロセスにより、回路パターンの如何にかかわらず、均一なめっき厚さの導体回路14が形成される。
【0026】
図2(a)〜(g)はこの発明によるプリント配線板における導体回路形成方法の実施形態2を示している。
【0027】
図2(a)に示されているように、ポリイミド基板20の上面全体に無電解銅によるめっき下地層21を形成する。つぎに、図2(b)に示されているように、めっき下地層21上に電気絶縁性のレジスト層22を設け、導体回路形成のためのパターン露光を行う。これにより、図2(c)に示されているように、レジストパターンが形成され、導体回路を形成しない部位21Bがレジスト層22により覆われる。
【0028】
つぎに、図2(d)に示されているように、導電ペースト塗布ロール50をレジスト層22の上表面上で接触回転させ、導電ペースト23をレジスト層22の上表面に塗布し、導電ペースト23を乾燥処理することで、レジスト層22の上表面に導電層24を形成する。
【0029】
つぎに、導電層24とめっき下地層21とを同等にカソード接続し、導電層24とめっき下地層21とを同電位に接続した条件で、銅の電解めっきを行う。この電解めっきは、全面めっき(べた板めっき)と同じ電気的条件で行われることになり、電解めっきの電流密度が全域で均一化する。
【0030】
これにより、図2(e)に示されているように、めっき下地層21のうち、表面に露呈している部位(導体回路を形成する部位)21Aと、導電層24の上表面の全体に、一様なめっき厚さの銅めっき層25が形成される。
【0031】
なお、電解めっきは、遮蔽板、噴流、撹拌、アノード揺動、エアー撹拌、パルス電源、不溶性アノード等の既存の電解めっき法と組み合わせて行い、全面めっきにおけるめっき厚さの均一化を図る。
【0032】
電解めっき完了後にレジスト層22を剥離除去する。レジスト層22の剥離除去により、図2(f)に示されているように、導体回路を形成する部位21Aの銅めっき層25のみが残る。
【0033】
この後に、基板表面に露呈している不要なめっき下地層11をエッチングによって除去する。これにより、図2(g)に示されているように、銅めっきによる導体回路26が形成される。
【0034】
上述の一連のプロセスにより、回路パターンの如何にかかわらず、均一なめっき厚さの導体回路26が形成される。
【0035】
導電ペースト23による導電層24の形成は、ロール塗布以外に、導電ペーストを液状にしてスプレーノズルから噴霧させることで、導電性レジスト層12の上表面に導電ペーストを堆積させ、乾燥処理することで導電層を形成する方法も考えられる。
【0036】
また、導電フィルムをレジスト層の上表面に貼り合わせる方法も考えられる。導電材と接着材(粘着剤)を貼り合わせた導電性フィルムを切り出して、これをレジスト層の上表面レジストに貼り付けることで、レジスト層の上表面を導電性にすることも可能であるが、回路パターンの回路幅が狭く、導電性フィルムの切り出し加工が困難な場合がある。この場合には、導電性フィルム(金属転写箔)を転写する方式が取られる。
【0037】
図3(a)〜(h)は、金属転写箔による導電層形成の場合の実施形態を示している。なお、図3において、図2に対応する部分は、図2に付した符号と同一の符号を付けて、その説明を省略する。図3(a)〜(c)の工程は、図2(a)〜(c)の工程と同じである。
【0038】
図3(d)に示されているように、クロム層31Aと接着材層31Bとによる金属転写箔31をレジスト層22の上表面に貼り合わせ、加熱圧着する。つぎに、金属転写箔31を剥離する。これにより、図3(e)に示されているように、レジスト層22の上表面に金属転写箔31が転写され、レジスト層22の上表面にクロム層31Aによる導電層が形成される。
【0039】
この場合も、導電層をなすクロム層31Aとめっき下地層21とを同等にカソード接続し、クロム層31Aとめっき下地層21とを同電位に接続した条件で、銅の電解めっきを行う。この電解めっきは、全面めっき(べた板めっき)と同じ電気的条件で行われることになり、電解めっきの電流密度が全域で均一化する。
【0040】
これにより、図3(f)に示されているように、めっき下地層21のうち、表面に露呈している部位(導体回路を形成する部位)21Aと、クロム層31Aの上表面の全体に、一様なめっき厚さの銅めっき層25が形成される。
【0041】
電解めっき完了後のレジスト層22の剥離除去により、図3(g)に示されているように、導体回路を形成する部位21Aの銅めっき層25のみが残る。
【0042】
この後に、基板表面に露呈している不要なめっき下地層11をエッチングによって除去する。これにより、図3(h)に示されているように、銅めっきによる導体回路26が形成される。
【0043】
上述の一連のプロセスにより、回路パターンの如何にかかわらず、均一なめっき厚さの導体回路26が形成される。
【0044】
また、導電材料を、真空加熱蒸着、スパッタリング、イオンプレーティング法等の物理的な蒸着により、レジスト層の上表面に導電層を形成する方法も有効である。この場合、レジスト層の側面に導電性膜が成膜できなされないように、指向性を持たせる方法、例えば、コリメータスリットを通してスパッタリングする方法(collimaation法)や、スパッタリング源を遠ざける方法(例えば、遠距離スパッタ法、LTS:Long Throw Sputtering)など、一般的に指向性を発揮させる方法が適用できる。
【0045】
図4(a)〜(h)は、コリメーション法による導電層形成の場合の実施形態を示している。なお、図4においても、図2に対応する部分は、図2に付した符号と同一の符号を付けて、その説明を省略する。図4(a)〜(c)の工程は、図2(a)〜(c)の工程と同じである。
【0046】
図4(d)に示されているように、コリメータスリット51をレジスト層22の上方位置に配置し、コリメータスリット51を通してレジスト層22に対して銅粉等の導電性金属粉をスパッリングする。コリメータスリット51を通すことにより、一方向(垂直方向)の指向性を有するスパッリングが行われ、図4(e)に示されているように、レジスト層22の上表面を含む基板上面全体に導電層41が形成される。この指向性を有するスパッリングは、レジスト層22の側面に不要なスパッリング層を形成しないことに関して有用である。
【0047】
この場合も、導電層41とめっき下地層21とを同等にカソード接続し、導電層41とめっき下地層21とを同電位に接続した条件で、銅の電解めっきを行う。この電解めっきは、全面めっき(べた板めっき)と同じ電気的条件で行われることになり、電解めっきの電流密度が全域で均一化する。
【0048】
これにより、図4(f)に示されているように、めっき下地層21のうち、表面に露呈している部位(導体回路を形成する部位)21Aと、導電層41の上表面の全体に、一様なめっき厚さの銅めっき層25が形成される。
【0049】
電解めっき完了後のレジスト層22の剥離除去により、図4(g)に示されているように、導体回路を形成する部位21Aの銅めっき層25のみが残る。
【0050】
この後に、基板表面に露呈している不要なめっき下地層11をエッチングによって除去する。これにより、図4(h)に示されているように、銅めっきによる導体回路26が形成される。なお、スパッタリングによる導電層41のうち、導体回路を形成する部位21Aのものは、銅めっき層25による導体回路26とめっき下地層11との間に残存して導体回路の一部となるから、スパッタリングする導電性材料は、導体回路の導体に適したもの、好ましくは、銅めっき層25のめっき材と同じものが選ばれればよい。
【0051】
この実施の形態でも、上述の一連のプロセスにより、回路パターンの如何にかかわらず、均一なめっき厚さの導体回路26が形成される。
【0052】
【実施例】
実施例1
ポリイミド基板に厚さ2μmの無電解銅を一面に一様処理した10cm角の基板に、めっき用レジストとして、ニチゴー・モートン株式会社製のドライフィルムNIT1015を貼り合わせ、図5に示すパターンを露光した後、3%水酸化ナトリウム水溶液を用いて現像した。
【0053】
次に、十条ケミカル株式会社製JELCON SH−1(導電ペースト)をロール塗布し、150℃で30分乾燥することで、レジスト表面に導電層を形成し、ハイスロー電解銅めっき浴を用いて、電流密度2A/dm、めっき時間18分(めっき厚さ8μm設定)の条件で回路めっきを形成し、この後、1%炭酸ナトリウム水溶液を用いて不要レジストを剥離した。回路高さ(めっき厚さ)は図7の通りとなった。
【0054】
位置Aと位置Bの回路幅は1.0mm、位置Cの回路幅は3.5mm、位置Dの回路幅は5.0mmで、図7に示されているように、位置Aでのめっき厚さは8μm、位置Bでのめっき厚さは7.5μm、位置Cでのめっき厚さは9μm、位置Dでのめっき厚さは8.5μmとなり、設定値に対する最大後誤差を1μmに抑えることができた。
【0055】
実施例2
ポリイミド基板に厚さ2μmの無電解銅を一面に一様処理した10cm角の基板に、ニチゴー・モートン株式会社製のドライフィルムNIT1015を貼り合わせ、図5に示すパターンを露光した後、3%水酸化ナトリウム水溶液を用いて現像した。
【0056】
次に、これをスパッタ装置に入れ、コリメーション法にて、銅を200nmの厚さ成膜することで、レジストの表面部に導電層を形成した後、ハイスロー電解銅めっき浴を用いて、電流密度2A/dm、めっき時間18分(めっき厚さ8μm設定)の条件で回路めっきを形成し、この後、1%炭酸ナトリウム水溶液を用いて不要レジストを剥離した。回路高さ(めっき厚さ)は図7の通りとなった。
【0057】
位置A〜Dの回路幅は実施例1と同じで、図7に示されているように、位置Aでのめっき厚さは8μm、位置Bでのめっき厚さは7.5μm、位置Cでのめっき厚さは9μm、位置Dでのめっき厚さは8.5μmとなり、設定値に対する最大後誤差を1μmに抑えることができた。
【0058】
実施例3
ポリイミド基板に厚さ2μmの無電解銅を一面に一様処理した10cm角の基板に、ニチゴー・モートン株式会社製のドライフィルムNIT1015を貼り合わせ、図6に示すパターンを露光した後、3%水酸化ナトリウム水溶液を用いて現像した。
【0059】
次に、これをスパッタ装置に入れ、コリメーション法にて、銅を200nmの厚さ成膜することで、レジストの表面部に導電層を形成した。次に、この基板の周囲に、基板に対して垂直に高さ30mm、厚さ2mmの塩化ビニル製の遮蔽板を設置した後、ハイスロー電解銅めっき浴を用いて、電流密度2A/dm、めっき時間18分(めっき厚さ8μm設定)の条件で回路めっきを形成し、この後、1%炭酸ナトリウム水溶液を用いて不要レジストを剥離した。回路高さ(めっき厚さ)は図7の通りとなった。
【0060】
位置A〜Dの回路幅は実施例1と同じで、図7に示されているように、位置Aでのめっき厚さは8μm、位置Bでのめっき厚さは7.5μm、位置Cでのめっき厚さは8.5μm、位置Dでのめっき厚さは8μmとなり、設定値に対する最大後誤差を0.5μmに抑えることができた。
【0061】
比較例1
ポリイミド基板に厚さ2μmの無電解銅を一面に一様処理した10cm角の基板に、ニチゴー・モートン株式会社製のドライフィルムNIT1015を貼り合わせ、図5に示すパターンを露光した後、3%水酸化ナトリウム水溶液を用いて現像した。
【0062】
次に、ハイスロー電解銅めっき浴を用いて、電流密度2A/dm、めっき時間18分(めっき厚さ8μm設定)の条件で回路めっきを形成し、この後、1%炭酸ナトリウム水溶液を用いて不要レジストを剥離した。回路高さ(めっき厚さ)は図7の通りとなった。
【0063】
位置A〜Dの回路幅は実施例1と同じで、図7に示されているように、位置Aでのめっき厚さは12μm、位置Bでのめっき厚さは11μm、位置Cでのめっき厚さは10μm、位置Dでのめっき厚さは9となり、設定値に対する最大後誤差が4μmになった。
【0064】
【発明の効果】
以上の説明から理解される如く、この発明によるプリント配線板における導体回路形成方法およびプリント配線によれば、回路幅や回路間スペース幅の相違等、回路パターンによる電流密度の不均一さが解消され、回路パターンの如何にかかわらず導体回路部のめっき厚さが均一になり、めっき厚さが不均一になりやすいパターン、例えば、めっきする部分とレジスト形成してめっきの形成をしない部分との比が、極端に大きくなるような回路パターンても、均一なめっき厚さによる良好な導体回路部を得ることができる。
【図面の簡単な説明】
【図1】(a)〜(f)はこの発明によるプリント配線板における導体回路形成方法の実施形態1を示す工程図である。
【図2】(a)〜(g)はこの発明によるプリント配線板における導体回路形成方法の実施形態2を示す工程図である。
【図3】(a)〜(h)はこの発明によるプリント配線板における導体回路形成方法の実施形態3を示す工程図である。
【図4】(a)〜(h)はこの発明によるプリント配線板における導体回路形成方法の実施形態4を示す工程図である。
【図5】実施例と比較例で使用した露光パターンを示す図である。
【図6】従来例を示す説明図である。
【図7】各実施例および比較例における各位置でのめっき厚さの値を示す図表である。
【符号の説明】
10 ポリイミド基板
11 めっき下地層
12 導電性レジスト層
13 銅めっき層
14 導体回路
20 ポリイミド基板
21 めっき下地層
22 レジスト層
23 導電ペースト
24 導電層
25 銅めっき層
26 導体回路
31 金属転写箔
31A クロム層
31B 接着材層
41 導電層
50 導電ペースト塗布ロール
51 コリメータスリット

Claims (8)

  1. 基板のめっき下地層上に導体回路形成のための導電性レジスト層を形成し、前記導電性レジスト層と前記めっき下地層とを同電位に接続した条件で電解めっきを行い、電解めっき完了後に前記導電性レジスト層を除去するプリント配線板における導体回路形成方法。
  2. 基板のめっき下地層上に導体回路形成のための電気絶縁性のレジスト層を形成し、前記レジスト層の上表面のみに導電層を形成し、当該導電層と前記めっき下地層とを同電位に接続した条件で電解めっきを行い、電解めっき完了後に前記レジスト層を除去するプリント配線板における導体回路形成方法。
  3. 前記導電性レジスト層あるいは前記導電層と前記めっき下地層とをともにカソード接続する請求項1または2記載のプリント配線板における導体回路形成方法。
  4. レジスト層の上表面に導電性ペーストなどの導電材料を塗布又は噴霧することによってレジスト層の上表面に導電層を形成する請求項2記載のプリント配線板における導体回路形成方法。
  5. レジスト層の上表面に導電フィルムを転写することによってレジスト層の上表面に導電層を形成する請求項2記載のプリント配線板における導体回路形成方法。
  6. レジスト層の上表面に金属を蒸着することによってレジスト層の上表面に導電層を形成する請求項2記載のプリント配線板における導体回路形成方法。
  7. 遮蔽板、噴流、撹拌、アノード揺動、エアー撹拌、パルス電源、不溶性アノードの少なくとも何れか1つを用いた電解めっき法によって電解めっきを行う請求項1〜6の何れか1項記載のプリント配線板における導体回路形成方法。
  8. 基板のめっき下地層上に導体回路形成のための電気絶縁性のレジスト層を形成し、前記レジスト層の上表面のみに導電層を形成し、当該導電層と前記めっき下地層とを同電位に接続した条件で電解めっきを行い、電解めっき完了後に前記レジスト層を除去したプリント配線板。
JP2002325820A 2002-11-08 2002-11-08 プリント配線板における導体回路形成方法およびプリント配線板 Expired - Fee Related JP4252286B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002325820A JP4252286B2 (ja) 2002-11-08 2002-11-08 プリント配線板における導体回路形成方法およびプリント配線板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002325820A JP4252286B2 (ja) 2002-11-08 2002-11-08 プリント配線板における導体回路形成方法およびプリント配線板

Publications (2)

Publication Number Publication Date
JP2004165196A JP2004165196A (ja) 2004-06-10
JP4252286B2 true JP4252286B2 (ja) 2009-04-08

Family

ID=32804927

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002325820A Expired - Fee Related JP4252286B2 (ja) 2002-11-08 2002-11-08 プリント配線板における導体回路形成方法およびプリント配線板

Country Status (1)

Country Link
JP (1) JP4252286B2 (ja)

Also Published As

Publication number Publication date
JP2004165196A (ja) 2004-06-10

Similar Documents

Publication Publication Date Title
US6378199B1 (en) Multi-layer printed-wiring board process for producing
JP2004510061A (ja) 誘電体を選択的に金属化する方法
KR100427794B1 (ko) 다층 배선 기판의 제조 방법
US6515233B1 (en) Method of producing flex circuit with selectively plated gold
US6383401B1 (en) Method of producing flex circuit with selectively plated gold
JP7464352B2 (ja) 配線基板およびその製造方法
US4678545A (en) Printed circuit board fine line plating
EP0710062B1 (en) Multilayer printed wiring board and its manufacture
JP2003309356A (ja) メッキスルーホールの形成方法、及び多層配線基板の製造方法
JP3442403B2 (ja) 電気絶縁性支持体上に金属導体路パターンを形成させる方法
JP4155434B2 (ja) 部分電解メッキ処理されたパッドを有する半導体パッケージ用基板の製造法
JP2019044262A (ja) 部分めっき方法
KR100660027B1 (ko) 도금 인입선을 이용한 인쇄회로기판의 제조방법
JP4252286B2 (ja) プリント配線板における導体回路形成方法およびプリント配線板
US5595637A (en) Photoelectrochemical fabrication of electronic circuits
JPH06152105A (ja) プリント配線板の製造方法
JPH04100294A (ja) プリント配線板の製造方法
JP2001111201A (ja) 配線板の製造方法およびそれを用いて製造された配線板
US5922517A (en) Method of preparing a substrate surface for conformal plating
WO2005015966A1 (ja) プリント配線板およびその製造方法
JPH09307216A (ja) 配線基板の製造方法及び配線基板
JP3390791B2 (ja) 多層プリント配線板とその製造方法および多層プリント配線板の製造に用いる転写用原版とその製造方法
JPH0469838B2 (ja)
JPH02188989A (ja) プリント配線板の電気めっき方法
JPH06216200A (ja) 2 層 t a b テ ー プ の 製 造 方 法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050524

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080527

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080728

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090113

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090121

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120130

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120130

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130130

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130130

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140130

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees