JP4248619B2 - モータ駆動回路 - Google Patents

モータ駆動回路 Download PDF

Info

Publication number
JP4248619B2
JP4248619B2 JP13213298A JP13213298A JP4248619B2 JP 4248619 B2 JP4248619 B2 JP 4248619B2 JP 13213298 A JP13213298 A JP 13213298A JP 13213298 A JP13213298 A JP 13213298A JP 4248619 B2 JP4248619 B2 JP 4248619B2
Authority
JP
Japan
Prior art keywords
wave
signal
motor
rotation
drive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP13213298A
Other languages
English (en)
Other versions
JPH11332276A (ja
Inventor
憲明 岡田
亮 鈴木
智 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Victor Company of Japan Ltd
Original Assignee
Sanyo Electric Co Ltd
Victor Company of Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd, Victor Company of Japan Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP13213298A priority Critical patent/JP4248619B2/ja
Publication of JPH11332276A publication Critical patent/JPH11332276A/ja
Application granted granted Critical
Publication of JP4248619B2 publication Critical patent/JP4248619B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
本発明は、低速回転時に全波駆動、高速回転時に半波駆動のモータ駆動電流を出力するモータ駆動回路、特に半波駆動の際におけるモータ駆動電流の出力禁止制御に関する。
【0002】
【従来の技術】
従来より、モータの駆動電流を制御するICが各種利用されている。このICでは、複数のスイッチングトランジスタを有し、このオンオフによって所定の駆動電流をモータに供給してモータを駆動する。例えば、駆動するモータが三相のモータであれば、駆動回路は、電源とアース間に直列接続された2つのスイッチングトランジスタ(ソース側及びシンク側のスイッチングトランジスタ)からなるアームを3つ有し、各アームの中間点をモータの各相モータコイルに接続する。そして、異なるアームにおけるソース側スイッチングトランジスタとシンク側トランジスタを順次オンすることによって、各相のモータコイルに順次駆動電流を流し、モータを回転させる。このような駆動方法を全波駆動という。
【0003】
ここで、この方式では、モータの最大回転数は、モータで発生する逆起電力と駆動回路の電源電圧とで決定される。すなわち、逆起電力が電源電圧に等しくなるとそれ以上の電流がモータコイルに供給できなくなり、この回転数が最大回転数になる。
【0004】
一方、電源電圧をそのままとして、モータの最大回転数を上昇させる方法として半波駆動がある。この半波駆動では、モータコイルの中点を電源に接続する。そして、ソース側のスイッチングトランジスタを常時オフとし、シンク側のスイッチングトランジスタのみ順次オンする。これによって、モータコイルの中点からモータコイルの半分に電流が順次流れる。従って、モータコイルの各端部に発生する逆起電力は、電源電圧を中心として0〜電源電圧の2倍の電圧の間でふれることになり、理論的に最大回転数が2倍になる。
【0005】
【発明が解決しようとする課題】
このように、半波駆動を利用することによって、電源電圧を低くしたまま、モータの最大回転数を上昇することができる。しかし、半波駆動では、出力トルクが小さい。そこで、回転数に応じて、低速において全波、高速において半波というように、全波半波を切り替えることになる。ところが、このような全波半波の切替を行うと、モータの駆動形式が異なるため、モータの回路にキックバックなどが生じるという問題点があった。
【0006】
本発明は、上記課題に鑑みなされたものであり、全波半波の切替に関連する問題点を解決できるモータ駆動回路を提供することを目的とする。
【0007】
【課題を解決するための手段】
本発明は、モータ回転数を検出し、回転数が所定値より低い低速回転時に全波駆動、回転数が所定値より高い高速回転時に半波駆動のモータ駆動電流を出力するモータ駆動回路であって、モータの回転を検出し、モータの回転に同期してHレベルとLレベルを繰り返す回転信号を検出する回転検出手段と、得られた回転信号からモータの回転数が所定値以上であるか否かを示すスピード検出信号を発生するスピード検出回路と、前記回転信号に同期して前記スピード検出信号を取り入れる第1フリップフロップと、この第1フリップフロップの出力を前記回転信号に同期して取り入れる第2フリップフロップと、第1および第2フリップフロップの出力が異なる期間のみに駆動オフ信号を出力する排他的論理和回路と、前記第1フリップフロップの出力を前記回転信号の反転信号に同期して取り入れ、全波半波切替信号を出力する第3フリップフロップと、を含み、前記排他的論理和回路から駆動オフ信号が出力されている期間に、前記第3フリップフロップから全波半波切替信号を出力することによって、半波駆動と全波駆動の切替時において、モータ駆動電流の出力を前記駆動オフ信号に基づき一定期間禁止することを特徴とする。このように、全波駆動と半波駆動の切替時において、駆動電流の出力を禁止することで、モータ駆動電流の突然の変化を防止することができる。
【0008】
また、本発明は、低速回転時に全波駆動、高速回転時に半波駆動のモータ駆動電流を出力し、モータの正転逆転を切り換えるときには、全波駆動にするモータ駆動回路であって、半波駆動時において、モータの正転、逆転の別を指示するFR信号が切り替わったとき、全波駆動に切り替わるまでの期間、モータ駆動電流の出力を禁止し、全波駆動時において、モータの正転、逆転の別を指示するFR信号が切り替わったときは、モータ駆動電流の出力を禁止しないとともに、半波駆動時におけるFR信号を遅延する遅延回路を有し、半波駆動時にFR信号を遅延させて出力することで、半波駆動時において、モータ駆動電流の出力が禁止される前にFR信号の切り替わりが出力されることを防止することを特徴とする。
【0009】
このように、高速回転する半波駆動時おける正転逆転の切り替わりを禁止することで、FR切替時のキックバックの発生を有効に防止できる。また、半波駆動時において、モータ駆動電流の出力が禁止される前にFR信号の切り替わりが出力されることを防止する
【0010】
【発明の実施の形態】
以下、本発明の実施の形態(以下実施形態という)について、図面に基づいて説明する。
【0011】
「第1実施形態」
図1は、第1実施形態のモータ駆動回路の全体構成を示す図であり、モータのロータ回転を検出するホール素子からの出力であるホール波形信号がホールコンパレータ10に入力される。ホールコンパレータ10は、ホール波形信号を所定のしきい値と比較し、ロータの回転を示すHとLを繰り返すホールFG信号(回転信号)を出力する。例えば、3ポールのモータであれば、1回転について、Hの期間が3回ある信号を出力する。なお、ホール波形信号は、1相のみの信号であっても複数相の信号であってもよい。ホールコンパレータ10の出力は、スピード検出回路12に入力される。このスピード検出回路12は、ホールFG信号の立ち上がりをカウントすることなどによって、モータ回転数信号を得る。そして、得られた回転数に基づいて回転数が所定値以上であるか否かを示すスピード検出信号を得、これを全波半波切替回路14に入力する。全波半波切替回路14は、供給されるスピード検出信号に基づいて、回転数が低い場合には全波を指令し、回転数が所定以上の場合に半波を指令する全波半波切替信号を生成し、これを出力段に供給する。
【0012】
ここで、この全波半波切替回路14には、ホールコンパレータ10からのホールFG信号も供給される。そして、この全波半波切替回路14は、回転数に従って全波半波切替信号を発生すると共に、その切替の際のモータ駆動電流のオフを指示する駆動オフ信号を出力する。出力段16は、全波半波切替信号に基づき、回路を全波駆動か半波駆動かを切り替え、また駆動オフ信号によって駆動電流の出力をオフする。
【0013】
ここで、出力段16は、全波駆動の場合には、スイッチングトランジスタのソース側の1つ及びシンク側の1つを順次オンすることで、モータコイルに順次電流を供給する。一方、半波駆動の場合には、モータコイルの中点を電源を接続すると共に、ソース側のスイッチングトランジスタを全てオフする。また、駆動オフの場合には、スイッチングトランジスタを全てオフする。そして、この状態で、シンク側のスイッチングトランジスタを順次オンしてモータを駆動する。
【0014】
このため、全波半波切替信号に応じて、このような出力段16における切替が行われる。ところが、この切替を実際にモータに電流を供給している状態で行うと、電流をモータコイルに流している最中に、その電流が停止したり、電流の流れが変わったりする。そこで、モータの回路にキックバックが生じる。
【0015】
本実施形態では、スピード検出信号に基づき全波半波の切替時期に至ったことを認識したときには、まずホールFG信号に同期してモータ駆動電流をオフする。これは、通常の駆動において、モータ駆動電流をオフするのと同じタイミングである。そして、ホールFG信号に同期して、モータ駆動電流の供給を再開する。このタイミングも通常のモータ駆動電流の供給と同じタイミングである。従って、モータスピードが全波半波の切替タイミングに至っても、実際に全波半波が切り替わるのは、モータの回転に同期して行われる。そこで、モータ駆動におけるキックバックを有効に防止することができる。
【0016】
図2に、全波半波切替回路14の構成を示す。スピード検出回路12からのスピード検出信号がフリップフロップ20のD入力端に入力される。このスピード検出信号は、モータの回転数が所定値以上となった場合にHとなる信号である。このフリップフロップ20のCL入力端にはモータの回転を示すホールFG信号が入力されている。従って、フリップフロップ20は、スピード検出信号の状態をホールFG信号の立ち上がりで取り込む。このフリップフロップ20の出力は、2つのフリップフロップ22、24のD入力端に入力されている。フリップフロップ22のCL入力端には、ホールFG信号が入力されており、フリップフロップ22は、フリップフロップ20の出力をホールFG信号の立ち上がりで取り込む。
【0017】
フリップフロップ20の出力とフリップフロップ22の出力は、排他的オアゲート28に入力される。従って、排他的オアゲート28は、フリップフロップ20の出力と、フリップフロップ22の出力が異なる期間だけHとなる駆動オフ信号を出力する。
【0018】
また、フリップフロップ24のCL入力端には、インバータ26により反転されたホールFG信号が入力されている。従って、フリップフロップ24は、ホールFG信号の立ち下がりでフリップフロップ20の出力を取り込む。そして、このフリップフロップ24からスピード検出信号がホールFG信号のパルス幅だけ遅延した信号が得られ、これが全波半波切替信号として出力される。この全波半波切替信号は全波時にL、半波時にHである。
【0019】
図3に、波形図を示す。モータ回転数が上昇すると、スピード検出信号が立ち上がる。これをホールFG信号の立ち上がりでフリップフロップ20が取り込む。このときフリップフロップ22は、まだLのままであり、駆動オフ信号が立ち上がる。一方、次のホールFG信号の立ち下がりで、フリップフロップ24がフリップフロップ20の出力のHを取り込み、全波半波切替信号が立ち上がる。次に、ホールFG信号が立ち上がるとフリップフロップ22がフリップフロップ20の出力のHを取り込み、その出力がHになる。これによって、排他的オアゲート28の2入力がHとなり、駆動オフ信号がLになる。
【0020】
このようにして、スピード検出信号が立ち上がったときには、まず駆動オフ信号が立ち上がり、次に全波半波切替信号が立ち上がり、次に駆動オフ信号が立ち下がる。この駆動オフ信号はモータの駆動電流をオフする信号であり、全波半波の切替はモータ駆動電流をオフした状態で行われる。
【0021】
また、スピード検出信号が立ち下がった場合には、同様にしてまず駆動オフ信号が立ち下がり、次に全波半波切替信号が立ち下がり、次に駆動オフ信号が立ちあがる。これによって、半波から全波への切替はモータ駆動電流をオフした状態で行われる。
【0022】
「第2実施形態」
図4に第2実施形態の構成を示す。この回路は、I2L素子を利用している。正転逆転を示す信号FRINは、インバータ30、32、34、36を介して、信号FROUTとして出力される。
【0023】
FRINは、インバータ38を介し、D入力端オープンのフリップフロップ40のCL入力端に入力される。また、インバータ38の出力はインバータ42を介しD入力端オープンのフリップフロップ44のCL入力端に入力される。そして、フリップフロップ40、44の反転出力端Qバーの出力は、接続された後インバータ46を介し、駆動オフ信号として出力される。従って、FRINの立ち上がりでフリップフロップ40がセットされ反転出力QバーがLになり、FRINの立ち下がりでフリップフロップ44がセットされ反転出力QバーがLになる。なお、FRINは、正転Fの時L、逆転Rの時Hである。
【0024】
また、全波半波切替信号は、インバータ48、50、52を介し、フリップフロップ40、44のリセット端Rに入力されている。この全波半波切替信号は、全波の時L、半波の時Hである。従って、フリップフロップ40、44は、全波の時、リセットされる。従って、駆動オフ信号は全波の時常にLであり、半波の時FRINの立ち上がりまたは立ち下がりに応じて、Hに立ち上がる。そして、全波になるまで、Hを維持する。
【0025】
また、インバータ30の出力は、フリップフロップ54のD入力端に入力され、このフリップフロップ54のQ出力は、フリップフロップ56のD入力端に入力される。また、これらフリップフロップ54、56のクロック入力端には、ホールFG信号がインバータ58を介し、入力されている。従って、FRINの変化をホールFG信号の次の立ち下がりで、フリップフロップ54が取り込み、その次のホールFG信号の立ち下がりでフリップフロップ56が取り込む。そして、フリップフロップ56の出力は、インバータ60を介し、インバータ34の入力側に接続されている。従って、フリップフロップ54、56からは、FRINの変化が、次の次のホールFG信号の立ち下がりで伝達され、インバータ34に供給される。
【0026】
ここで、インバータ48の出力は、インバータ32の入力側に接続されている。従って、半波時において、インバータ32の入力はLに固定され、インバータ30の出力はインバータ32に伝達されなくなる。また、インバータ50の出力がインバータ60の入力側に接続されている。従って、全波時において、インバータ60の入力はLに固定され、フリップフロップ56の出力はインバータ60に伝達されない。
【0027】
そこで、全波駆動時には、インバータ48からインバータ32の入力側に供給される信号はHとなり、またインバータ60を介しインバータ34の入力側に供給される信号もHとなり、これら信号はFROUTに対して影響がない。従って、FRINは、インバータ30、32、34、36を介し、そのまま出力される。
【0028】
一方、半波時には、インバータ48からの信号によりインバータ32からの出力はHに固定される。そこで、FRINが、インバータ30、フリップフロップ54、56、インバータ60、インバータ34、36を介しFROUTとして出力される。そこで、FRINがホールFG信号の1クロック以上遅延されてFROUTとして出力される。
【0029】
この回路によれば、図5に示すように、全波時には駆動オフ信号は、常にLであり、モータの駆動をオフしない。一方、半波時には、FRINの変化があった場合に、駆動オフ信号がHになり、全波駆動になるまでHを継続する。また、全波時には、FRINは、そのままFROUTとして出力され、半波時には、FRINがホールFG信号の1クロックほど遅延されて出力される。
【0030】
そこで、全波時にFRの切替の指令があった場合には、この切替信号に基づいて、FRの切替が行われるが、半波時にFR切替の指令があった場合には、モータの駆動をオフし、モータ回転数が低下して全波駆動になったときに、初めてFRの切替が行われる。なお、半波駆動時にFROUTにFRを切り替える信号が出力されても、モータ駆動がオフされているため、モータの駆動に対する影響はない。
【0031】
また、半波時におけるFROUTの変化は遅延して出力されるため、モータ駆動をオフするFROUTが立ち上がり、駆動がオフされる前にFRが切り替わってしまうことを確実に防止することができる。
【0032】
このように、半波駆動時において、FR切替を行わないことで、大きな逆起電力によるスイッチングトランジスタの破壊を防止し、また高速回転時のFR切替によるキックバックの発生を防止することができる。
【0033】
ここで、図6に第2実施形態のFR切替回路70を図1の回路に組み合わせた構成を示す。このように、全波半波切替回路14からの全波半波切替信号は、出力段16に入力されると共にFR切替回路70に入力される。また、このFR切替回路70には、ホールFG信号及びFRINが供給される。FR切替回路70はFROUTを出力段16に供給する。
【0034】
そして、第2実施形態のFR切替回路70のインバータ46の出力である駆動オフ信号と、上述の第1実施形態の全波半波切替回路14の排他的オアゲート28の出力である駆動オフ信号が1つのオアゲート72に入力され、いずれかの駆動オフ信号がHになれば、モータ駆動をオフするように構成してある。これによって、全波半波の切替の際のキックバックの発生とFR切替の際のキックバックの発生の両方を防止することができる。
【0035】
【発明の効果】
以上説明したように、本発明によれば、全波半波の切替時や、半波時におけるFR切替時にモータ駆動電流をオフすることで、キックバックの発生を有効に防止することができる。
【図面の簡単な説明】
【図1】 第1実施形態の全体構成を示す図である。
【図2】 第1実施形態の要部構成を示す図である。
【図3】 第1実施形態の動作を示すタイミングチャートである。
【図4】 第2実施形態の構成を示す図である。
【図5】 第2実施形態の動作を示すタイミングチャートである。
【図6】 第1実施形態と第2実施形態を組み合わせた構成を示す図である。
【符号の説明】
10 ホールコンパレータ、12 スピード検出回路、14 全波半波切替回路、16 出力段。

Claims (2)

  1. モータ回転数を検出し、回転数が所定値より低い低速回転時に全波駆動、回転数が所定値より高い高速回転時に半波駆動のモータ駆動電流を出力するモータ駆動回路であって、
    モータの回転を検出し、モータの回転に同期してHレベルとLレベルを繰り返す回転信号を検出する回転検出手段と、
    得られた回転信号からモータの回転数が所定値以上であるか否かを示すスピード検出信号を発生するスピード検出回路と、
    前記回転信号に同期して前記スピード検出信号を取り入れる第1フリップフロップと、
    この第1フリップフロップの出力を前記回転信号に同期して取り入れる第2フリップフロップと、
    第1および第2フリップフロップの出力が異なる期間のみに駆動オフ信号を出力する排他的論理和回路と、
    前記第1フリップフロップの出力を前記回転信号の反転信号に同期して取り入れ、全波半波切替信号を出力する第3フリップフロップと、
    を含み、
    前記排他的論理和回路から駆動オフ信号が出力されている期間に、前記第3フリップフロップから全波半波切替信号を出力することによって、半波駆動と全波駆動の切替時において、モータ駆動電流の出力を前記駆動オフ信号に基づき一定期間禁止することを特徴とするモータ駆動回路。
  2. 低速回転時に全波駆動、高速回転時に半波駆動のモータ駆動電流を出力し、モータの正転逆転を切り換えるときには、全波駆動にするモータ駆動回路であって、
    半波駆動時において、モータの正転、逆転の別を指示するFR信号が切り替わったとき、全波駆動に切り替わるまでの期間、モータ駆動電流の出力を禁止し、
    全波駆動時において、モータの正転、逆転の別を指示するFR信号が切り替わったときは、モータ駆動電流の出力を禁止しないとともに、
    半波駆動時におけるFR信号を遅延する遅延回路を有し、
    半波駆動時にFR信号を遅延させて出力することで、半波駆動時において、モータ駆動電流の出力が禁止される前にFR信号の切り替わりが出力されることを防止することを特徴とするモータ駆動回路。
JP13213298A 1998-05-14 1998-05-14 モータ駆動回路 Expired - Fee Related JP4248619B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13213298A JP4248619B2 (ja) 1998-05-14 1998-05-14 モータ駆動回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13213298A JP4248619B2 (ja) 1998-05-14 1998-05-14 モータ駆動回路

Publications (2)

Publication Number Publication Date
JPH11332276A JPH11332276A (ja) 1999-11-30
JP4248619B2 true JP4248619B2 (ja) 2009-04-02

Family

ID=15074140

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13213298A Expired - Fee Related JP4248619B2 (ja) 1998-05-14 1998-05-14 モータ駆動回路

Country Status (1)

Country Link
JP (1) JP4248619B2 (ja)

Also Published As

Publication number Publication date
JPH11332276A (ja) 1999-11-30

Similar Documents

Publication Publication Date Title
US6215261B1 (en) Application specific integrated circuit for controlling power devices for commutating a motor based on the back emf of motor
US7402975B2 (en) Motor drive device and drive method
US5451832A (en) Method and circuitry for drag braking a polyphase DC motor
JP3600894B2 (ja) モールススタート回路およびその制御方法
US7622873B2 (en) Motor drive device and drive method
US6922032B2 (en) Electric motor control device
JP3711102B2 (ja) 単相モータ駆動装置、単相モータ駆動方法、および集積回路
US6806663B2 (en) Motor driving circuit
US20120181959A1 (en) Driving apparatus of sensorless brushless motor
US9985560B2 (en) Motor controller and method for controlling motor
JP2002119081A (ja) ブラシレスモータ駆動回路
TWI661674B (zh) 負載之驅動電路、及使用其之系統
JPH11502700A (ja) 複数巻線の多相直流モータに駆動信号を供給するための装置、駆動システム及びディスクドライブ
JP2000236684A (ja) モータ駆動回路
JP2004312855A (ja) モータ及びディスク装置
JP4248619B2 (ja) モータ駆動回路
JP2000287479A (ja) ブラシレスモータの制御装置
US6710569B2 (en) Motor driving device and motor driving method
US8274250B2 (en) Method for controlling a direct current brushless motor, and control circuit
JP2006166587A (ja) モータ駆動装置、それを用いたファンモータ、それを用いた送風ファンおよびそれを用いた電子機器
CN112400274B (zh) 控制无刷永磁电机的方法
JP2738110B2 (ja) ブラシレスモータの運転装置
JPH06253584A (ja) センサレスブラシレスモータの駆動装置
JP2001157490A (ja) Pwmインバータの電流制御方法およびその装置
US20050127858A1 (en) PWM motor control in the current mode with positive disconnection

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040803

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20040803

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070206

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070406

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071016

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071214

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080401

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20080401

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080411

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080606

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20080910

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20080910

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081216

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090114

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120123

Year of fee payment: 3

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees