JP4243900B2 - プラズマディスプレイパネル - Google Patents
プラズマディスプレイパネル Download PDFInfo
- Publication number
- JP4243900B2 JP4243900B2 JP31256899A JP31256899A JP4243900B2 JP 4243900 B2 JP4243900 B2 JP 4243900B2 JP 31256899 A JP31256899 A JP 31256899A JP 31256899 A JP31256899 A JP 31256899A JP 4243900 B2 JP4243900 B2 JP 4243900B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- discharge
- branch
- electrodes
- display panel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
- H01J2211/20—Constructional details
- H01J2211/22—Electrodes
- H01J2211/24—Sustain electrodes or scan electrodes
- H01J2211/245—Shape, e.g. cross section or pattern
Description
【０００１】
【発明の属する技術分野】
本発明は、プラズマディスプレイパネル（ＰＤＰ）に関し、さらに詳しくは、パネルを構成する一対の基板の一方の内側面に面放電発生用の複数の電極を備えたＰＤＰに関する。
【０００２】
【従来の技術】
ＰＤＰは、一対の基板（通常はガラス基板）を微少な間隔を設けて対向配置し、周囲を封止することによって内部に放電空間を形成した自己発光型の表示パネルである。
【０００３】
図１９は従来のＰＤＰの構成を示す斜視図であり、従来のＰＤＰとしてＡＣ駆動方式の３電極面放電型のＰＤＰを例に挙げて説明する。
【０００４】
図において、１０はＰＤＰであり、ガラスからなる前面側の基板１１と背面側の基板２１とから構成されている。
【０００５】
前面側の基板１１の内側面上には、表示ラインＬ毎に面放電発生用の一対の主電極（表示用の維持放電を発生するのでサスティン電極とも呼ばれる）Ｘ，Ｙが水平方向にほぼ平行に配置され、その上に誘電体層１７、及びＭｇＯからなる保護膜１８が形成されている。サスティン電極Ｘ，Ｙは、前面側の基板に設けられるため、ＩＴＯからなる透明電極１２とＣｒ／Ｃｕ／Ｃｒからなる金属電極（バス電極）１３とで形成されている。
【０００６】
背面側の基板２１の内側面上には、下地層２２、アドレス放電発生用の複数のアドレス電極（データ電極）Ａ、及び誘電体層２４が順次形成され、その上にアドレス電極Ａを挟むように放電を物理的に区分するための高さ１００〜２００μｍ程度のストライプ状の多数の隔壁（リブ）２９が垂直方向（サスティン電極と交差する方向）にほぼ平行に設けられており、隔壁間の細長い溝内には蛍光体層２８Ｒ，２８Ｇ，２８Ｂが形成されている。３色の配置パターンは、１列のセルの発光色が同一でかつ隣接する列どうしの発光色が異なるストライプパターンである。
【０００７】
放電空間３０には主成分のネオンにキセノンを混合した放電ガスが充填されており（封入圧力は約５００Ｔｏｒｒ）、蛍光体層２８Ｒ，２８Ｇ，２８Ｂは放電時にキセノンが放つ紫外線によって局部的に励起されて発光する。
【０００８】
図２０はＰＤＰ１０の平面図である。この図に示すように、面放電の際に対となるサスティン電極Ｘとサスティン電極Ｙは、それぞれ放電ギャップＧを介して配置されている。また、サスティン電極Ｘ，Ｙとサスティン電極Ｘ，Ｙとの間には、放電ギャップＧよりも間隔の広いギャップ（一般に「逆スリット」と呼ばれる）Ｆが設けられ、この間での放電を防止するようにしている。表示の１セルＣは図中斜線で示す領域となる。サスティン電極Ｙは点灯セルを選択する際のスキャン電極として用いられる。
【０００９】
表示は、アドレス電極Ａとサスティン電極（スキャン電極）Ｙとの間で点灯セルを選択するための放電（一般にアドレス放電と呼ばれる）が発生された後、その残留壁電荷を利用して、サスティン電極Ｙからサスティン電極Ｘに向けて表示放電（サスティン放電とも呼ばれる）が発生された後、次にサスティン電極Ｘからサスティン電極Ｙに向けて表示放電が発生され、これが各セルの輝度に応じた回数だけ繰り返されて表示が行われる。
【００１０】
【発明が解決しようとする課題】
上記したようなサスティン電極Ｘ，Ｙ間で面放電を発生させるタイプのＰＤＰでは、面放電発生の際、セル内の放電の発光は、放電ギャップの放電部分で大きく、そこから離れるにしたがって急激に弱くなっていく。
【００１１】
したがって、放電の発光効率を高めるには、放電ギャップに対して電極面積を小さくする、あるいは放電の移動を妨げるための障壁を設ける等の、放電の発光部分の移動が少ない構造が有効であると考えられる。
【００１２】
本発明は、このような事情を考慮してなされたもので、金属電極による遮光をおさえつつ、放電ギャップに対する電極面積小さくするとともに、電極の少なくとも２方向から放電を発生させる構造とすることで、放電の発光効率を向上させて、消費電力を低減するようにしたプラズマディスプレイパネルを提供するものである。
【００１３】
【課題を解決するための手段】
本発明は、放電空間を介して対向する一対の基板の一方の基板上に面放電発生用の複数の電極を備え、他方の基板上にセルの領域を画定するための隔壁を備えたプラズマディスプレイパネルであって、前記面放電発生用の各電極を、水平方向に配置された直線状の主電極と、主電極から延出された第１枝電極と、互いに隣接する各第１枝電極から互いに入り込むように交互に延出された複数の第２枝電極とから構成することにより、１つのセル内において隣接する複数の第２枝電極間で複数の放電ギャップを設け、前記面放電発生用の一方側の電極の第２枝電極とそれに対向する他方側の電極の第１枝電極との間の放電を抑制する障壁を前記一方の基板または他方の基板上に設けたことを特徴とするプラズマディスプレイパネルである。
この電極構成により、放電ギャップに対する電極面積を小さくして、放電の広がりを抑制することができる。
【００１４】
【発明の実施の形態】
本発明のプラズマディスプレイパネルの電極構造は、電極間で面放電を発生させるタイプのＰＤＰであれば、どのようなＰＤＰであっても適用可能である。
【００１５】
本発明において、一対の基板としては、ガラス、石英、シリコン等の基板や、これらの基板上に、電極、絶縁膜、誘電体層、保護膜等の所望の構成物を形成した基板が含まれる。
【００１６】
面放電用の複数の電極は、各電極が、水平方向に配置された直線状の主電極と、主電極から延出された第１枝電極と、互いに隣接する各第１枝電極から互いに入り込むように交互に延出された複数の第２枝電極から構成される。
【００１７】
第１枝電極は主電極から延出されるが、この電極の延出は、放電ギャップに対して電極面積を小さくするためのものであり、この作用が満足されれは、必ずしも直角方向に延出される必要はなく、いづれの方向に延出されてもよい。第２枝電極は、互いに隣接する各第１枝電極から互いに入り込むように交互に延出されるが、これも必ずしも直角方向に延出される必要はなく、いづれの方向に延出されてもよい。
【００１８】
主電極は、配線抵抗を低下させる意味あいからは金属電極で構成することが望ましい。第１枝電極は、金属電極と透明電極とのいずれで形成してもよく、また、金属電極と透明電極を重ねて形成してもよいが、隔壁と重なる位置に設けるのであれば金属電極で構成することが望ましく、放電領域に設けるのであれば透明電極で構成することが望ましい。
【００１９】
隔壁は必ずしも設ける必要はないが、一対の基板の他方側の内側面に、主電極と交差する方向にストライプ状の複数の隔壁を設け、この隔壁でセルの領域を画定するようにしてもよい。
【００２０】
その場合、放電による発光の遮光を防止する意味では、その隔壁と平面的に重なるように第１枝電極を設けることが望ましい。
【００２１】
本発明においては、電極面積に対して放電領域を広くして、発光の効率を向上させるために、１つのセル内において隣接する複数の第２枝電極間で複数の放電ギャップを設けることが望ましい。
【００２２】
以下、図面に示す実施例に基づいて本発明を詳述する。なお、これによって本発明が限定されるものではない。
【００２３】
図１９および図２０で説明したように、サスティン電極Ｘ，Ｙ間で面放電を発生させるタイプのＰＤＰでは、面放電発生の際、セル内の放電の発光は、放電ギャップの放電部分で大きく、そこから離れるにしたがって急激に弱くなっていく。
【００２４】
このような放電発光過程を詳細に観察すると、一つの放電による発光は、まず、放電ギャップ部分で強く起こり、その後、陰極上を放電部分から遠ざかるように移動する。そして、表示放電はサスティン電極Ｘ，Ｙ間で交互に行われるので、この放電の発光が、陰極、陽極のそれぞれの位置関係が入れ替わりながら繰り返され、これにより発光が維持される。
【００２５】
このように、陰極上を発光部が移動して発光が弱くなるために、長時間の観察では、放電の位置で発光が強く、放電の位置から離れると発光が弱くなる。このことから、放電の発光効率を高めるには、放電ギャップに対して電極面積を小さくする、あるいは放電の移動を妨げるための障壁を設ける等の、放電の発光部分の移動が少ない構造が有効であると考えられる。その事を確認するために、以下のようにして放電の発光状態を調べた。
【００２６】
まず、図１に示すような電極構造のＰＤＰを用意した。図では前面側の基板１１と背面側の基板２１は省略し、前面側の基板１１に設けたサスティン電極Ｘ，Ｙと、背面側の基板２１に設けた隔壁２９との平面的な位置関係だけを示している。
【００２７】
このＰＤＰは、サスティン電極Ｘとサスティン電極Ｙが、ともに透明電極１２の中央に金属電極１３が設けられた構造であり、サスティン電極Ｘとサスティン電極Ｙは、すべて等間隔で配置されている。
【００２８】
このような構造のＰＤＰを用いて、図２と図３に示す状態で放電を発生させて発光効率を測定した。すなわち、図２に示すように、隣り合うサスティン電極Ｘ，Ｙどうしを同じ電位で駆動した場合（以下駆動Ａ）と、図３に示すように、それぞれサスティン電極Ｘ，Ｙとして駆動した場合（以下駆動Ｂ）とで、発光効率を測定した。
【００２９】
駆動Ａの場合は、電極Ｓ１，電極Ｓ２間（放電ギャップＧ１）および電極Ｓ３，電極Ｓ４間（放電ギャップＧ３）では電位差がなく、電極Ｓ２，電極Ｓ３間（放電ギャップＧ２）に電位差が生じ、この間で放電が発生される。放電は放電ギャップＧ２を中心におこり、図中斜線で示す放電領域Ｈが発光する。つまり駆動Ａの場合、Ｓ２全体がＸ電極、Ｓ３全体がＹ電極となり、Ｇ２を放電ギャップとするような１セルが構成されることになる。
【００３０】
駆動Ｂの場合、Ｓ１ｂをＸ電極、Ｓ２ａをＹ電極とし、Ｇ１を放電ギャップとするような放電領域Ｈができ、同様にＧ２を放電ギャップとし、Ｇ３を放電ギャップとするような放電領域ができる。放電は図中、放電ギャップＧ１，Ｇ２，Ｇ３の３箇所でおこり、図中斜線で示す放電領域Ｈが発光する。
【００３１】
駆動Ａと駆動Ｂを比べると、放電に関与する電極の面積と、発光領域の面積はほぼ等しく、ギャップの幅も等しい。しかし、１つの放電スリットに対する電極の面積は駆動Ａの方が倍近く大きい。そのため放電による発光は長距離を移動することになる。
【００３２】
さらに、駆動Ｂでは電極を共通とする異なる２つの放電があり、壁電荷は電極の２つの方向から形成され、双方向から進展する放電によってそれぞれの放電の広がりが抑制される。
【００３３】
この発光効率の測定結果を図４および図５に示す。図４はサステイン電圧−消費電力の関係を示したグラフであり、図５はサステイン電圧−効率の関係を示したグラフである。
【００３４】
駆動Ａと駆動Ｂとを、図４に示した消費電力のサステイン電圧依存性について比較すると、駆動Ｂのほうが１０％程度少ないが、同じサステイン電圧依存性を示している。このことより、サステイン電圧によって放電に関与する電極の面積が変化することはないものと思われる。
【００３５】
駆動Ａと駆動Ｂとを、図５で示す効率のサステイン電圧依存性について比較すると、サステイン電圧１７０Ｖ〜２００Ｖ付近では駆動Ｂの効率は駆動Ａよりも低くなっているが、２２０Ｖ程度のサステイン電圧においては、駆動Ｂの効率は駆動Ａのどの状態よりも高くなっている。前述の消費電力の結果より、この効率の改善は輝度の向上によるものと考えらえる。駆動Ｂについては、低サステイン電圧で駆動させたとき、たとえば放電ギャップＧ１，Ｇ３の部分は発光しているが、放電ギャップＧ２の部分は発光していないといった現象が観測される。この現象を放電干渉という。
【００３６】
この駆動Ｂにおける低サステイン電圧駆動時に放電干渉が起こる要因について考慮した場合、このような状態になるサステイン電圧は駆動電圧のマージン内にある。よって、各電極ギャップ放電開始電圧のばらつきによる非点灯ではなく、電極を共通とする異なるギャップでの放電、つまり非点灯部分が放電ギャップＧ２であれば、電極Ｓ２を共通としている放電ギャップＧ１での放電が影響していることになる。
【００３７】
各電極ギャップでのばらつきには、他に放電遅れがあり、これを考えあわせて、図６に示す各電極の電位の模式図を用いて説明する。
たとえば、放電ギャップＧ２の部分が放電ギャップＧ１，Ｇ３に比べて遅れが大きいとする。この場合、▲１▼サステイン電圧が印加されると、▲２▼放電ギャップＧ１，Ｇ３の部分で放電が始まり、▲３▼少し遅れて放電ギャップＧ２で放電が起きることになる。
【００３８】
▲２▼において、○印の部分は、電極上の電荷の移動、放電の広がりなどによって壁電荷が形成されたために、放電ギャップＧ２にかかる実効的な電位差が減少すると予想できる。印加電圧が十分に高い場合は、放電ギャップＧ２での放電が起きるが、低いと、▲２▼の時点での電位差の減少によって、放電ギャップＧ２での放電が起きず、放電ギャップＧ１，Ｇ３での放電のみとなる。
【００３９】
このような観点から、駆動Ｂのような電極構成で駆動を行うと、高サステイン電圧において効率が向上することがわかる。ただし、低サステイン電圧において、電荷のリーク、放電の広がりのため、放電干渉がおこる可能性がある。したがって、放電の広がりを抑え、放電干渉を抑制するセル構造が望ましい。
以上より、電極面積に対して放電ギャップを多くとる、もしくは放電の進展距離を小さくすることが、高効率化の有効な手段であることが確認できた。
【００４０】
図７は１つの放電ギャップを有するサスティン電極と複数の放電ギャップを有するサスティン電極との比較を示す説明図である。
ＰＤＰにおいて、１つのセルの大きさは画素数と画面の大きさによって決定される要素である。したがって、放電ギャップに対する電極面積を小さくするには、図７（ａ）で示すような、１つのセルＣ中に１つの放電ギャップＧ１が形成され従来タイプのサスティン電極Ｘ，Ｙを、図７（ｂ）で示すような、１つのセルＣ中に３つの放電ギャップＧ１，Ｇ２，Ｇ３が形成されたサスティン電極Ｘ，Ｙに変更することが考えられる。つまり図２で示した電極群を縦方向に縮小し、１つのセル内に複数の電極対が存在するような形状にすることが考えられる。なお、このような電極形状は特開平５−２６６８００号公報に示されている。
【００４１】
しかし、図７（ｂ）で示すような電極構成にすると、セルＣの中央部に金属電極１３が位置することになるため、放電によって得られた発光が金属電極１３によって遮られ、発光の強い部分が無駄になってしまう。これを解決するため、本発明においては、以下の実施例で示すような、金属電極で発光を遮らず、かつ放電ギャップに対する電極面積の小さい構成のプラズマディスプレイパネルとする。
【００４２】
［実施例１］
図８は本発明のプラズマディスプレイパネルの電極構成の実施例１を示す平面図である。
本例においては、サスティン電極Ｘ，Ｙを、Ｃｒ／Ｃｕ／Ｃｒからなる金属電極（バス電極）１３とＩＴＯからなる透明電極１２とで構成する。金属電極１３は直線的な帯状のものを、画面に対して水平方向に平行に配列する。
【００４３】
そして、透明電極１２を、金属電極１３から直角方向に延出された第１枝電極１２ａと、第１枝電極１２ａから直角方向に延出された第２枝電極１２ｂとで構成する。第１枝電極１２ａは平面的にみた場合、隔壁２９と重なる位置に配置される。
【００４４】
サスティン電極Ｘ，Ｙ以外の構成は、図１９で示した従来の３電極面放電型のＰＤＰと同じである。
【００４５】
１つのセルＣ内では、サスティン電極Ｘとサスティン電極Ｙ間で５つの放電ギャップＧ１，Ｇ２，Ｇ３，Ｇ４、Ｇ５が形成されるので、この５箇所の放電ギャップで放電が発生される。
【００４６】
このような電極構成にすると、セルＣ内の中央部に金属電極がないので発光が遮られず、かつ１セルＣ内の放電ギャップの総面積を増やすことができるので、発光効率を向上させることができる。
【００４７】
［実施例２］
図９は本発明のプラズマディスプレイパネルの電極構成の実施例２を示す平面図である。
本例の電極構成は、基本的には実施例１と同じであるが、異なるのは第１枝電極１２ａを金属電極で形成している点である。実施例１で示した構成では、第１枝電極１２ａが細いので配線抵抗が問題となるが、本実施例のように、第１枝電極１２ａを金属電極にすることで、配線抵抗を下げることができる。この第１枝電極１２ａは隔壁２９上に重ねて配置されているので、第１枝電極１２ａを金属電極にしても放電時の発光は遮られず、非常に有効である。第１枝電極１２ａは透明電極と金属電極とを重ねて形成してもよい。
【００４８】
［実施例３］
図１１は本発明のプラズマディスプレイパネルの電極構成の実施例３を示す平面図である。図は１セルだけを拡大して示しており、５箇所の放電ギャップＧ１，Ｇ２，Ｇ３，Ｇ４，Ｇ５の位置は先の実施例と同様である。
【００４９】
実施例１および２で示した電極構造では、放電ギャップはＸ電極とＹ電極の第２枝電極１２ｂどうしの間に形成される。この放電面積を広くするには、図１０に間隔Ｋ（横線の○印）で示すように、サスティン電極Ｘ（またはサスティン電極Ｙ）側の電極の第２枝電極１２ｂの先端部と、その先端部に対向するサスティン電極Ｙ（またはサスティン電極Ｘ）側の電極の第１枝電極１２ａとの間隔Ｋを狭くする必要がある。また、この部分における放電の特性が変化するために、動作マージンが悪くなることがある。したがって、この間隔Ｋにおける放電の抑制のために、本実施例のように、第２枝電極１２ｂの先端部と第１枝電極１２ａとの間に放電抑制用の隔壁２９ａを設ける。この放電抑制用の隔壁２９ａは前面側の基板と背面側の基板のどちらに設けてもよい。
【００５０】
［実施例４］
図１２は本発明のプラズマディスプレイパネルの電極構成の実施例４を示す平面図である。
本実施例においては、放電干渉を抑制するために、各放電ギャップＧ１，Ｇ２，Ｇ３，Ｇ４，Ｇ５を区画するように、第２枝電極１２ｂの中央に放電区画用の隔壁２９ｂを設けた構造となっている。第２枝電極１２ｂの中央に隔壁２９ｂを配置することによって、放電を分離することができ、放電干渉を緩和することができる。この放電区画用の隔壁２９ｂは、前面側の基板と背面側の基板のどちらに設けてもよく、両方に設けてもよい。
【００５１】
［実施例５］
図１３は本発明のプラズマディスプレイパネルの電極構成の実施例５を示す平面図である。
本実施例においては、実施例３と実施例４の両方の作用を満足させる。つまり、一方の電極の第２枝電極１２ｂの先端部と、他方の電極の第１枝電極１２ａとの間における放電を抑制し、かつ第２枝電極１２ｂにおける放電の干渉を抑制する。
【００５２】
この双方を満足させるために、本実施例においては、一方の電極の第２枝電極１２ｂの先端部と他方の電極の第１枝電極１２ａとの間に放電抑制用の隔壁２９ａを設けるとともに、一方の電極の第２枝電極１２ｂの中央に放電区画用の隔壁２９ｂを設けた構造としている。
これにより、第２枝電極１２ｂの先端部と第１枝電極１２ａとの間の放電と、第２枝電極１２ｂにおける放電干渉との双方を抑制することができる。
【００５３】
［実施例６］
図１４は本発明のプラズマディスプレイパネルの電極構成の実施例６を示す平面図である。
本実施例においては、実施例４と同様の目的のために、実施例４の放電区画用の隔壁２９ｂに代えて、第２枝電極１２ｂの中央に空孔２９ｃを設けた電極構造となっている。この空孔２９ｃの部分は透明電極が取り除かれた構造となっている。この空孔部分のために、放電が分離でき、また電荷の移動が緩和できる。このことによって、放電干渉を緩和することができる。
【００５４】
［実施例７］
図１５は本発明のプラズマディスプレイパネルの電極構成の実施例７を示す平面図である。
本実施例においては、実施例３と実施例６の両方の作用を満足させる。つまり、一方の電極の第２枝電極１２ｂの先端部と、他方の電極の第１枝電極１２ａとの間の放電を抑制し、かつ第２枝電極１２ｂにおける放電干渉を抑制する。
【００５５】
この双方を満足させるために、一方の電極の第２枝電極１２ｂの中央に空孔２９ｃを設けるとともに、一方の電極の第２枝電極１２ｂの先端部と他方の電極の第１枝電極１２ａとの間に放電抑制用の隔壁２９ａを設けた構造としている。
これにより、第２枝電極１２ｂの先端部と第１枝電極１２ａとの間の放電と、第２枝電極１２ｂにおける放電干渉との双方を抑制することができる。
【００５６】
［実施例８］
図１６は本発明のプラズマディスプレイパネルの電極構成の実施例８を示す平面図である。
本実施例においては、一方の電極の第２枝電極１２ｂと他方の電極の第１枝電極１２ａとの間の放電を有効利用しつつ、放電ギャップの面積を増加させるため、一方の電極の第２枝電極１２ｂと他方の電極の第１枝電極１２ａとの間に透明電極で第３電極部１４を形成した構成となっている。
【００５７】
この第３電極部１４を形成した構造にすることにより、一方の電極の第２枝電極１２ｂと他方の電極の第１枝電極１２ａとの間における放電を利用することができ、発光効率を向上させることができる。
【００５８】
［実施例９］
図１７は本発明のプラズマディスプレイパネルの電極構成の実施例９を示す平面図である。
本実施例においては、実施例８の構成に加えて、第２枝電極１２ｂの中央に放電区画用の隔壁２９ｂを設けた構造としている。これにより、第２枝電極１２ｂにおける放電の干渉を抑制する。
この放電区画用の隔壁２９ｂは、前面側の基板と背面側の基板のどちらに設けてもよく、両方に設けてもよい。
【００５９】
［実施例１０］
図１８は本発明のプラズマディスプレイパネルの電極構成の実施例１０を示す平面図である。
本実施例においては、第２枝電極１２ｂから、さらに第３枝電極１２ｃと第４枝電極１２ｄが延出された構成となっている。第３枝電極１２ｃと第４枝電極１２ｄは透明電極で形成されている。
【００６０】
このような、枝電極どうしが一定の放電ギャップを保ちつつ、複雑に絡み合う電極構成にすることにより、一層放電ギャップに対する電極面積を小さくすることができ、発光効率を向上させることができる。
【００６１】
このようにして、金属電極による発光の遮光をおさえつつ、放電ギャップに対する電極面積を小さくするとともに、電極の少なくとも２方向から放電を発生させる電極構造とすることにより、放電ギャップに対する電極面積を小さくして、放電の広がりを抑制することができるので、放電の発光効率を向上させて、消費電力を低減することができる。
【００６２】
【発明の効果】
本発明によれば、面放電発生用の各電極を、水平方向に配置された直線状の主電極と、主電極から延出された第１枝電極と、互いに隣接する各第１枝電極から互いに入り込むように交互に延出された複数の第２枝電極で構成したので、放電ギャップに対する電極面積を小さくして、放電の広がりを抑制することができ、これにより放電の発光効率を向上させて、消費電力を低減することができる。
【図面の簡単な説明】
【図１】本発明における放電の発光効率を調べるためのＰＤＰの電極構造を示す平面図である。
【図２】本発明における放電の発光効率を調べるための駆動Ａを示す説明図である。
【図３】本発明における放電の発光効率を調べるための駆動Ｂを示す説明図である。
【図４】駆動Ａと駆動Ｂにおけるサステイン電圧−消費電力の関係を示したグラフである。
【図５】駆動Ａと駆動Ｂにおけるサステイン電圧−効率の関係を示したグラフである。
【図６】駆動Ｂにおける各電極の電位を示す模式図である。
【図７】１つの放電ギャップを有するサスティン電極と複数の放電ギャップを有するサスティン電極との比較を示す説明図である。
【図８】本発明のプラズマディスプレイパネルの電極構成の実施例１を示す平面図である。
【図９】本発明のプラズマディスプレイパネルの電極構成の実施例２を示す平面図である。
【図１０】実施例２の放電の抑制部分を示す説明図である。
【図１１】本発明のプラズマディスプレイパネルの電極構成の実施例３を示す平面図である。
【図１２】本発明のプラズマディスプレイパネルの電極構成の実施例４を示す平面図である。
【図１３】本発明のプラズマディスプレイパネルの電極構成の実施例５を示す平面図である。
【図１４】本発明のプラズマディスプレイパネルの電極構成の実施例６を示す平面図である。
【図１５】本発明のプラズマディスプレイパネルの電極構成の実施例７を示す平面図である。
【図１６】本発明のプラズマディスプレイパネルの電極構成の実施例８を示す平面図である。
【図１７】本発明のプラズマディスプレイパネルの電極構成の実施例９を示す平面図である。
【図１８】本発明のプラズマディスプレイパネルの電極構成の実施例１０を示す平面図である。
【図１９】従来のＰＤＰの構成を示す斜視図である。
【図２０】従来のＰＤＰの平面図である。
【符号の説明】
１０ ＡＣ駆動方式の３電極面放電型のＰＤＰ
１１ 前面側の基板
１２ 透明電極
１２ａ 第１枝電極
１２ｂ 第２枝電極
１２ｃ 第３枝電極
１２ｄ 第４枝電極
１３ 金属電極（バス電極）
１４ 第３電極部
１７ 誘電体層
１８ 保護膜
２１ 背面側の基板
２２ 下地層
２４ 誘電体層
２８Ｒ，２８Ｇ，２８Ｂ 蛍光体層
２９ 隔壁
２９ａ 放電抑制用の隔壁
２９ｂ 放電区画用の隔壁
２９ｃ 空孔
３０ 放電空間
Ａ アドレス電極
Ｃ セル
Ｇ１，Ｇ２，Ｇ３，Ｇ４、Ｇ５ 放電ギャップ
Ｈ 放電領域
Ｌ 表示ライン
Ｘ，Ｙ サスティン電極
【発明の属する技術分野】
本発明は、プラズマディスプレイパネル（ＰＤＰ）に関し、さらに詳しくは、パネルを構成する一対の基板の一方の内側面に面放電発生用の複数の電極を備えたＰＤＰに関する。
【０００２】
【従来の技術】
ＰＤＰは、一対の基板（通常はガラス基板）を微少な間隔を設けて対向配置し、周囲を封止することによって内部に放電空間を形成した自己発光型の表示パネルである。
【０００３】
図１９は従来のＰＤＰの構成を示す斜視図であり、従来のＰＤＰとしてＡＣ駆動方式の３電極面放電型のＰＤＰを例に挙げて説明する。
【０００４】
図において、１０はＰＤＰであり、ガラスからなる前面側の基板１１と背面側の基板２１とから構成されている。
【０００５】
前面側の基板１１の内側面上には、表示ラインＬ毎に面放電発生用の一対の主電極（表示用の維持放電を発生するのでサスティン電極とも呼ばれる）Ｘ，Ｙが水平方向にほぼ平行に配置され、その上に誘電体層１７、及びＭｇＯからなる保護膜１８が形成されている。サスティン電極Ｘ，Ｙは、前面側の基板に設けられるため、ＩＴＯからなる透明電極１２とＣｒ／Ｃｕ／Ｃｒからなる金属電極（バス電極）１３とで形成されている。
【０００６】
背面側の基板２１の内側面上には、下地層２２、アドレス放電発生用の複数のアドレス電極（データ電極）Ａ、及び誘電体層２４が順次形成され、その上にアドレス電極Ａを挟むように放電を物理的に区分するための高さ１００〜２００μｍ程度のストライプ状の多数の隔壁（リブ）２９が垂直方向（サスティン電極と交差する方向）にほぼ平行に設けられており、隔壁間の細長い溝内には蛍光体層２８Ｒ，２８Ｇ，２８Ｂが形成されている。３色の配置パターンは、１列のセルの発光色が同一でかつ隣接する列どうしの発光色が異なるストライプパターンである。
【０００７】
放電空間３０には主成分のネオンにキセノンを混合した放電ガスが充填されており（封入圧力は約５００Ｔｏｒｒ）、蛍光体層２８Ｒ，２８Ｇ，２８Ｂは放電時にキセノンが放つ紫外線によって局部的に励起されて発光する。
【０００８】
図２０はＰＤＰ１０の平面図である。この図に示すように、面放電の際に対となるサスティン電極Ｘとサスティン電極Ｙは、それぞれ放電ギャップＧを介して配置されている。また、サスティン電極Ｘ，Ｙとサスティン電極Ｘ，Ｙとの間には、放電ギャップＧよりも間隔の広いギャップ（一般に「逆スリット」と呼ばれる）Ｆが設けられ、この間での放電を防止するようにしている。表示の１セルＣは図中斜線で示す領域となる。サスティン電極Ｙは点灯セルを選択する際のスキャン電極として用いられる。
【０００９】
表示は、アドレス電極Ａとサスティン電極（スキャン電極）Ｙとの間で点灯セルを選択するための放電（一般にアドレス放電と呼ばれる）が発生された後、その残留壁電荷を利用して、サスティン電極Ｙからサスティン電極Ｘに向けて表示放電（サスティン放電とも呼ばれる）が発生された後、次にサスティン電極Ｘからサスティン電極Ｙに向けて表示放電が発生され、これが各セルの輝度に応じた回数だけ繰り返されて表示が行われる。
【００１０】
【発明が解決しようとする課題】
上記したようなサスティン電極Ｘ，Ｙ間で面放電を発生させるタイプのＰＤＰでは、面放電発生の際、セル内の放電の発光は、放電ギャップの放電部分で大きく、そこから離れるにしたがって急激に弱くなっていく。
【００１１】
したがって、放電の発光効率を高めるには、放電ギャップに対して電極面積を小さくする、あるいは放電の移動を妨げるための障壁を設ける等の、放電の発光部分の移動が少ない構造が有効であると考えられる。
【００１２】
本発明は、このような事情を考慮してなされたもので、金属電極による遮光をおさえつつ、放電ギャップに対する電極面積小さくするとともに、電極の少なくとも２方向から放電を発生させる構造とすることで、放電の発光効率を向上させて、消費電力を低減するようにしたプラズマディスプレイパネルを提供するものである。
【００１３】
【課題を解決するための手段】
本発明は、放電空間を介して対向する一対の基板の一方の基板上に面放電発生用の複数の電極を備え、他方の基板上にセルの領域を画定するための隔壁を備えたプラズマディスプレイパネルであって、前記面放電発生用の各電極を、水平方向に配置された直線状の主電極と、主電極から延出された第１枝電極と、互いに隣接する各第１枝電極から互いに入り込むように交互に延出された複数の第２枝電極とから構成することにより、１つのセル内において隣接する複数の第２枝電極間で複数の放電ギャップを設け、前記面放電発生用の一方側の電極の第２枝電極とそれに対向する他方側の電極の第１枝電極との間の放電を抑制する障壁を前記一方の基板または他方の基板上に設けたことを特徴とするプラズマディスプレイパネルである。
この電極構成により、放電ギャップに対する電極面積を小さくして、放電の広がりを抑制することができる。
【００１４】
【発明の実施の形態】
本発明のプラズマディスプレイパネルの電極構造は、電極間で面放電を発生させるタイプのＰＤＰであれば、どのようなＰＤＰであっても適用可能である。
【００１５】
本発明において、一対の基板としては、ガラス、石英、シリコン等の基板や、これらの基板上に、電極、絶縁膜、誘電体層、保護膜等の所望の構成物を形成した基板が含まれる。
【００１６】
面放電用の複数の電極は、各電極が、水平方向に配置された直線状の主電極と、主電極から延出された第１枝電極と、互いに隣接する各第１枝電極から互いに入り込むように交互に延出された複数の第２枝電極から構成される。
【００１７】
第１枝電極は主電極から延出されるが、この電極の延出は、放電ギャップに対して電極面積を小さくするためのものであり、この作用が満足されれは、必ずしも直角方向に延出される必要はなく、いづれの方向に延出されてもよい。第２枝電極は、互いに隣接する各第１枝電極から互いに入り込むように交互に延出されるが、これも必ずしも直角方向に延出される必要はなく、いづれの方向に延出されてもよい。
【００１８】
主電極は、配線抵抗を低下させる意味あいからは金属電極で構成することが望ましい。第１枝電極は、金属電極と透明電極とのいずれで形成してもよく、また、金属電極と透明電極を重ねて形成してもよいが、隔壁と重なる位置に設けるのであれば金属電極で構成することが望ましく、放電領域に設けるのであれば透明電極で構成することが望ましい。
【００１９】
隔壁は必ずしも設ける必要はないが、一対の基板の他方側の内側面に、主電極と交差する方向にストライプ状の複数の隔壁を設け、この隔壁でセルの領域を画定するようにしてもよい。
【００２０】
その場合、放電による発光の遮光を防止する意味では、その隔壁と平面的に重なるように第１枝電極を設けることが望ましい。
【００２１】
本発明においては、電極面積に対して放電領域を広くして、発光の効率を向上させるために、１つのセル内において隣接する複数の第２枝電極間で複数の放電ギャップを設けることが望ましい。
【００２２】
以下、図面に示す実施例に基づいて本発明を詳述する。なお、これによって本発明が限定されるものではない。
【００２３】
図１９および図２０で説明したように、サスティン電極Ｘ，Ｙ間で面放電を発生させるタイプのＰＤＰでは、面放電発生の際、セル内の放電の発光は、放電ギャップの放電部分で大きく、そこから離れるにしたがって急激に弱くなっていく。
【００２４】
このような放電発光過程を詳細に観察すると、一つの放電による発光は、まず、放電ギャップ部分で強く起こり、その後、陰極上を放電部分から遠ざかるように移動する。そして、表示放電はサスティン電極Ｘ，Ｙ間で交互に行われるので、この放電の発光が、陰極、陽極のそれぞれの位置関係が入れ替わりながら繰り返され、これにより発光が維持される。
【００２５】
このように、陰極上を発光部が移動して発光が弱くなるために、長時間の観察では、放電の位置で発光が強く、放電の位置から離れると発光が弱くなる。このことから、放電の発光効率を高めるには、放電ギャップに対して電極面積を小さくする、あるいは放電の移動を妨げるための障壁を設ける等の、放電の発光部分の移動が少ない構造が有効であると考えられる。その事を確認するために、以下のようにして放電の発光状態を調べた。
【００２６】
まず、図１に示すような電極構造のＰＤＰを用意した。図では前面側の基板１１と背面側の基板２１は省略し、前面側の基板１１に設けたサスティン電極Ｘ，Ｙと、背面側の基板２１に設けた隔壁２９との平面的な位置関係だけを示している。
【００２７】
このＰＤＰは、サスティン電極Ｘとサスティン電極Ｙが、ともに透明電極１２の中央に金属電極１３が設けられた構造であり、サスティン電極Ｘとサスティン電極Ｙは、すべて等間隔で配置されている。
【００２８】
このような構造のＰＤＰを用いて、図２と図３に示す状態で放電を発生させて発光効率を測定した。すなわち、図２に示すように、隣り合うサスティン電極Ｘ，Ｙどうしを同じ電位で駆動した場合（以下駆動Ａ）と、図３に示すように、それぞれサスティン電極Ｘ，Ｙとして駆動した場合（以下駆動Ｂ）とで、発光効率を測定した。
【００２９】
駆動Ａの場合は、電極Ｓ１，電極Ｓ２間（放電ギャップＧ１）および電極Ｓ３，電極Ｓ４間（放電ギャップＧ３）では電位差がなく、電極Ｓ２，電極Ｓ３間（放電ギャップＧ２）に電位差が生じ、この間で放電が発生される。放電は放電ギャップＧ２を中心におこり、図中斜線で示す放電領域Ｈが発光する。つまり駆動Ａの場合、Ｓ２全体がＸ電極、Ｓ３全体がＹ電極となり、Ｇ２を放電ギャップとするような１セルが構成されることになる。
【００３０】
駆動Ｂの場合、Ｓ１ｂをＸ電極、Ｓ２ａをＹ電極とし、Ｇ１を放電ギャップとするような放電領域Ｈができ、同様にＧ２を放電ギャップとし、Ｇ３を放電ギャップとするような放電領域ができる。放電は図中、放電ギャップＧ１，Ｇ２，Ｇ３の３箇所でおこり、図中斜線で示す放電領域Ｈが発光する。
【００３１】
駆動Ａと駆動Ｂを比べると、放電に関与する電極の面積と、発光領域の面積はほぼ等しく、ギャップの幅も等しい。しかし、１つの放電スリットに対する電極の面積は駆動Ａの方が倍近く大きい。そのため放電による発光は長距離を移動することになる。
【００３２】
さらに、駆動Ｂでは電極を共通とする異なる２つの放電があり、壁電荷は電極の２つの方向から形成され、双方向から進展する放電によってそれぞれの放電の広がりが抑制される。
【００３３】
この発光効率の測定結果を図４および図５に示す。図４はサステイン電圧−消費電力の関係を示したグラフであり、図５はサステイン電圧−効率の関係を示したグラフである。
【００３４】
駆動Ａと駆動Ｂとを、図４に示した消費電力のサステイン電圧依存性について比較すると、駆動Ｂのほうが１０％程度少ないが、同じサステイン電圧依存性を示している。このことより、サステイン電圧によって放電に関与する電極の面積が変化することはないものと思われる。
【００３５】
駆動Ａと駆動Ｂとを、図５で示す効率のサステイン電圧依存性について比較すると、サステイン電圧１７０Ｖ〜２００Ｖ付近では駆動Ｂの効率は駆動Ａよりも低くなっているが、２２０Ｖ程度のサステイン電圧においては、駆動Ｂの効率は駆動Ａのどの状態よりも高くなっている。前述の消費電力の結果より、この効率の改善は輝度の向上によるものと考えらえる。駆動Ｂについては、低サステイン電圧で駆動させたとき、たとえば放電ギャップＧ１，Ｇ３の部分は発光しているが、放電ギャップＧ２の部分は発光していないといった現象が観測される。この現象を放電干渉という。
【００３６】
この駆動Ｂにおける低サステイン電圧駆動時に放電干渉が起こる要因について考慮した場合、このような状態になるサステイン電圧は駆動電圧のマージン内にある。よって、各電極ギャップ放電開始電圧のばらつきによる非点灯ではなく、電極を共通とする異なるギャップでの放電、つまり非点灯部分が放電ギャップＧ２であれば、電極Ｓ２を共通としている放電ギャップＧ１での放電が影響していることになる。
【００３７】
各電極ギャップでのばらつきには、他に放電遅れがあり、これを考えあわせて、図６に示す各電極の電位の模式図を用いて説明する。
たとえば、放電ギャップＧ２の部分が放電ギャップＧ１，Ｇ３に比べて遅れが大きいとする。この場合、▲１▼サステイン電圧が印加されると、▲２▼放電ギャップＧ１，Ｇ３の部分で放電が始まり、▲３▼少し遅れて放電ギャップＧ２で放電が起きることになる。
【００３８】
▲２▼において、○印の部分は、電極上の電荷の移動、放電の広がりなどによって壁電荷が形成されたために、放電ギャップＧ２にかかる実効的な電位差が減少すると予想できる。印加電圧が十分に高い場合は、放電ギャップＧ２での放電が起きるが、低いと、▲２▼の時点での電位差の減少によって、放電ギャップＧ２での放電が起きず、放電ギャップＧ１，Ｇ３での放電のみとなる。
【００３９】
このような観点から、駆動Ｂのような電極構成で駆動を行うと、高サステイン電圧において効率が向上することがわかる。ただし、低サステイン電圧において、電荷のリーク、放電の広がりのため、放電干渉がおこる可能性がある。したがって、放電の広がりを抑え、放電干渉を抑制するセル構造が望ましい。
以上より、電極面積に対して放電ギャップを多くとる、もしくは放電の進展距離を小さくすることが、高効率化の有効な手段であることが確認できた。
【００４０】
図７は１つの放電ギャップを有するサスティン電極と複数の放電ギャップを有するサスティン電極との比較を示す説明図である。
ＰＤＰにおいて、１つのセルの大きさは画素数と画面の大きさによって決定される要素である。したがって、放電ギャップに対する電極面積を小さくするには、図７（ａ）で示すような、１つのセルＣ中に１つの放電ギャップＧ１が形成され従来タイプのサスティン電極Ｘ，Ｙを、図７（ｂ）で示すような、１つのセルＣ中に３つの放電ギャップＧ１，Ｇ２，Ｇ３が形成されたサスティン電極Ｘ，Ｙに変更することが考えられる。つまり図２で示した電極群を縦方向に縮小し、１つのセル内に複数の電極対が存在するような形状にすることが考えられる。なお、このような電極形状は特開平５−２６６８００号公報に示されている。
【００４１】
しかし、図７（ｂ）で示すような電極構成にすると、セルＣの中央部に金属電極１３が位置することになるため、放電によって得られた発光が金属電極１３によって遮られ、発光の強い部分が無駄になってしまう。これを解決するため、本発明においては、以下の実施例で示すような、金属電極で発光を遮らず、かつ放電ギャップに対する電極面積の小さい構成のプラズマディスプレイパネルとする。
【００４２】
［実施例１］
図８は本発明のプラズマディスプレイパネルの電極構成の実施例１を示す平面図である。
本例においては、サスティン電極Ｘ，Ｙを、Ｃｒ／Ｃｕ／Ｃｒからなる金属電極（バス電極）１３とＩＴＯからなる透明電極１２とで構成する。金属電極１３は直線的な帯状のものを、画面に対して水平方向に平行に配列する。
【００４３】
そして、透明電極１２を、金属電極１３から直角方向に延出された第１枝電極１２ａと、第１枝電極１２ａから直角方向に延出された第２枝電極１２ｂとで構成する。第１枝電極１２ａは平面的にみた場合、隔壁２９と重なる位置に配置される。
【００４４】
サスティン電極Ｘ，Ｙ以外の構成は、図１９で示した従来の３電極面放電型のＰＤＰと同じである。
【００４５】
１つのセルＣ内では、サスティン電極Ｘとサスティン電極Ｙ間で５つの放電ギャップＧ１，Ｇ２，Ｇ３，Ｇ４、Ｇ５が形成されるので、この５箇所の放電ギャップで放電が発生される。
【００４６】
このような電極構成にすると、セルＣ内の中央部に金属電極がないので発光が遮られず、かつ１セルＣ内の放電ギャップの総面積を増やすことができるので、発光効率を向上させることができる。
【００４７】
［実施例２］
図９は本発明のプラズマディスプレイパネルの電極構成の実施例２を示す平面図である。
本例の電極構成は、基本的には実施例１と同じであるが、異なるのは第１枝電極１２ａを金属電極で形成している点である。実施例１で示した構成では、第１枝電極１２ａが細いので配線抵抗が問題となるが、本実施例のように、第１枝電極１２ａを金属電極にすることで、配線抵抗を下げることができる。この第１枝電極１２ａは隔壁２９上に重ねて配置されているので、第１枝電極１２ａを金属電極にしても放電時の発光は遮られず、非常に有効である。第１枝電極１２ａは透明電極と金属電極とを重ねて形成してもよい。
【００４８】
［実施例３］
図１１は本発明のプラズマディスプレイパネルの電極構成の実施例３を示す平面図である。図は１セルだけを拡大して示しており、５箇所の放電ギャップＧ１，Ｇ２，Ｇ３，Ｇ４，Ｇ５の位置は先の実施例と同様である。
【００４９】
実施例１および２で示した電極構造では、放電ギャップはＸ電極とＹ電極の第２枝電極１２ｂどうしの間に形成される。この放電面積を広くするには、図１０に間隔Ｋ（横線の○印）で示すように、サスティン電極Ｘ（またはサスティン電極Ｙ）側の電極の第２枝電極１２ｂの先端部と、その先端部に対向するサスティン電極Ｙ（またはサスティン電極Ｘ）側の電極の第１枝電極１２ａとの間隔Ｋを狭くする必要がある。また、この部分における放電の特性が変化するために、動作マージンが悪くなることがある。したがって、この間隔Ｋにおける放電の抑制のために、本実施例のように、第２枝電極１２ｂの先端部と第１枝電極１２ａとの間に放電抑制用の隔壁２９ａを設ける。この放電抑制用の隔壁２９ａは前面側の基板と背面側の基板のどちらに設けてもよい。
【００５０】
［実施例４］
図１２は本発明のプラズマディスプレイパネルの電極構成の実施例４を示す平面図である。
本実施例においては、放電干渉を抑制するために、各放電ギャップＧ１，Ｇ２，Ｇ３，Ｇ４，Ｇ５を区画するように、第２枝電極１２ｂの中央に放電区画用の隔壁２９ｂを設けた構造となっている。第２枝電極１２ｂの中央に隔壁２９ｂを配置することによって、放電を分離することができ、放電干渉を緩和することができる。この放電区画用の隔壁２９ｂは、前面側の基板と背面側の基板のどちらに設けてもよく、両方に設けてもよい。
【００５１】
［実施例５］
図１３は本発明のプラズマディスプレイパネルの電極構成の実施例５を示す平面図である。
本実施例においては、実施例３と実施例４の両方の作用を満足させる。つまり、一方の電極の第２枝電極１２ｂの先端部と、他方の電極の第１枝電極１２ａとの間における放電を抑制し、かつ第２枝電極１２ｂにおける放電の干渉を抑制する。
【００５２】
この双方を満足させるために、本実施例においては、一方の電極の第２枝電極１２ｂの先端部と他方の電極の第１枝電極１２ａとの間に放電抑制用の隔壁２９ａを設けるとともに、一方の電極の第２枝電極１２ｂの中央に放電区画用の隔壁２９ｂを設けた構造としている。
これにより、第２枝電極１２ｂの先端部と第１枝電極１２ａとの間の放電と、第２枝電極１２ｂにおける放電干渉との双方を抑制することができる。
【００５３】
［実施例６］
図１４は本発明のプラズマディスプレイパネルの電極構成の実施例６を示す平面図である。
本実施例においては、実施例４と同様の目的のために、実施例４の放電区画用の隔壁２９ｂに代えて、第２枝電極１２ｂの中央に空孔２９ｃを設けた電極構造となっている。この空孔２９ｃの部分は透明電極が取り除かれた構造となっている。この空孔部分のために、放電が分離でき、また電荷の移動が緩和できる。このことによって、放電干渉を緩和することができる。
【００５４】
［実施例７］
図１５は本発明のプラズマディスプレイパネルの電極構成の実施例７を示す平面図である。
本実施例においては、実施例３と実施例６の両方の作用を満足させる。つまり、一方の電極の第２枝電極１２ｂの先端部と、他方の電極の第１枝電極１２ａとの間の放電を抑制し、かつ第２枝電極１２ｂにおける放電干渉を抑制する。
【００５５】
この双方を満足させるために、一方の電極の第２枝電極１２ｂの中央に空孔２９ｃを設けるとともに、一方の電極の第２枝電極１２ｂの先端部と他方の電極の第１枝電極１２ａとの間に放電抑制用の隔壁２９ａを設けた構造としている。
これにより、第２枝電極１２ｂの先端部と第１枝電極１２ａとの間の放電と、第２枝電極１２ｂにおける放電干渉との双方を抑制することができる。
【００５６】
［実施例８］
図１６は本発明のプラズマディスプレイパネルの電極構成の実施例８を示す平面図である。
本実施例においては、一方の電極の第２枝電極１２ｂと他方の電極の第１枝電極１２ａとの間の放電を有効利用しつつ、放電ギャップの面積を増加させるため、一方の電極の第２枝電極１２ｂと他方の電極の第１枝電極１２ａとの間に透明電極で第３電極部１４を形成した構成となっている。
【００５７】
この第３電極部１４を形成した構造にすることにより、一方の電極の第２枝電極１２ｂと他方の電極の第１枝電極１２ａとの間における放電を利用することができ、発光効率を向上させることができる。
【００５８】
［実施例９］
図１７は本発明のプラズマディスプレイパネルの電極構成の実施例９を示す平面図である。
本実施例においては、実施例８の構成に加えて、第２枝電極１２ｂの中央に放電区画用の隔壁２９ｂを設けた構造としている。これにより、第２枝電極１２ｂにおける放電の干渉を抑制する。
この放電区画用の隔壁２９ｂは、前面側の基板と背面側の基板のどちらに設けてもよく、両方に設けてもよい。
【００５９】
［実施例１０］
図１８は本発明のプラズマディスプレイパネルの電極構成の実施例１０を示す平面図である。
本実施例においては、第２枝電極１２ｂから、さらに第３枝電極１２ｃと第４枝電極１２ｄが延出された構成となっている。第３枝電極１２ｃと第４枝電極１２ｄは透明電極で形成されている。
【００６０】
このような、枝電極どうしが一定の放電ギャップを保ちつつ、複雑に絡み合う電極構成にすることにより、一層放電ギャップに対する電極面積を小さくすることができ、発光効率を向上させることができる。
【００６１】
このようにして、金属電極による発光の遮光をおさえつつ、放電ギャップに対する電極面積を小さくするとともに、電極の少なくとも２方向から放電を発生させる電極構造とすることにより、放電ギャップに対する電極面積を小さくして、放電の広がりを抑制することができるので、放電の発光効率を向上させて、消費電力を低減することができる。
【００６２】
【発明の効果】
本発明によれば、面放電発生用の各電極を、水平方向に配置された直線状の主電極と、主電極から延出された第１枝電極と、互いに隣接する各第１枝電極から互いに入り込むように交互に延出された複数の第２枝電極で構成したので、放電ギャップに対する電極面積を小さくして、放電の広がりを抑制することができ、これにより放電の発光効率を向上させて、消費電力を低減することができる。
【図面の簡単な説明】
【図１】本発明における放電の発光効率を調べるためのＰＤＰの電極構造を示す平面図である。
【図２】本発明における放電の発光効率を調べるための駆動Ａを示す説明図である。
【図３】本発明における放電の発光効率を調べるための駆動Ｂを示す説明図である。
【図４】駆動Ａと駆動Ｂにおけるサステイン電圧−消費電力の関係を示したグラフである。
【図５】駆動Ａと駆動Ｂにおけるサステイン電圧−効率の関係を示したグラフである。
【図６】駆動Ｂにおける各電極の電位を示す模式図である。
【図７】１つの放電ギャップを有するサスティン電極と複数の放電ギャップを有するサスティン電極との比較を示す説明図である。
【図８】本発明のプラズマディスプレイパネルの電極構成の実施例１を示す平面図である。
【図９】本発明のプラズマディスプレイパネルの電極構成の実施例２を示す平面図である。
【図１０】実施例２の放電の抑制部分を示す説明図である。
【図１１】本発明のプラズマディスプレイパネルの電極構成の実施例３を示す平面図である。
【図１２】本発明のプラズマディスプレイパネルの電極構成の実施例４を示す平面図である。
【図１３】本発明のプラズマディスプレイパネルの電極構成の実施例５を示す平面図である。
【図１４】本発明のプラズマディスプレイパネルの電極構成の実施例６を示す平面図である。
【図１５】本発明のプラズマディスプレイパネルの電極構成の実施例７を示す平面図である。
【図１６】本発明のプラズマディスプレイパネルの電極構成の実施例８を示す平面図である。
【図１７】本発明のプラズマディスプレイパネルの電極構成の実施例９を示す平面図である。
【図１８】本発明のプラズマディスプレイパネルの電極構成の実施例１０を示す平面図である。
【図１９】従来のＰＤＰの構成を示す斜視図である。
【図２０】従来のＰＤＰの平面図である。
【符号の説明】
１０ ＡＣ駆動方式の３電極面放電型のＰＤＰ
１１ 前面側の基板
１２ 透明電極
１２ａ 第１枝電極
１２ｂ 第２枝電極
１２ｃ 第３枝電極
１２ｄ 第４枝電極
１３ 金属電極（バス電極）
１４ 第３電極部
１７ 誘電体層
１８ 保護膜
２１ 背面側の基板
２２ 下地層
２４ 誘電体層
２８Ｒ，２８Ｇ，２８Ｂ 蛍光体層
２９ 隔壁
２９ａ 放電抑制用の隔壁
２９ｂ 放電区画用の隔壁
２９ｃ 空孔
３０ 放電空間
Ａ アドレス電極
Ｃ セル
Ｇ１，Ｇ２，Ｇ３，Ｇ４、Ｇ５ 放電ギャップ
Ｈ 放電領域
Ｌ 表示ライン
Ｘ，Ｙ サスティン電極
Claims (4)
- 放電空間を介して対向する一対の基板の一方の基板上に面放電発生用の複数の電極を備え、他方の基板上にセルの領域を画定するための隔壁を備えたプラズマディスプレイパネルであって、
前記面放電発生用の各電極を、水平方向に配置された直線状の主電極と、主電極から延出された第１枝電極と、互いに隣接する各第１枝電極から互いに入り込むように交互に延出された複数の第２枝電極とから構成することにより、１つのセル内において隣接する複数の第２枝電極間で複数の放電ギャップを設け、
前記面放電発生用の一方側の電極の第２枝電極とそれに対向する他方側の電極の第１枝電極との間の放電を抑制する障壁を前記一方の基板または他方の基板上に設けた
ことを特徴とするプラズマディスプレイパネル。 - 放電空間を介して対向する一対の基板の一方の基板上に面放電発生用の複数の電極を備え、他方の基板上にセルの領域を画定するための隔壁を備えたプラズマディスプレイパネルであって、
前記面放電発生用の各電極を、水平方向に配置された直線状の主電極と、主電極から延出された第１枝電極と、互いに隣接する各第１枝電極から互いに入り込むように交互に延出された複数の第２枝電極とから構成することにより、１つのセル内において隣接する複数の第２枝電極間で複数の放電ギャップを設け、
前記一方の基板または他方の基板上における前記第２枝電極と対向する位置に、当該第２枝電極上を移動する放電を抑制する障壁を設けた
ことを特徴とするプラズマディスプレイパネル。 - 放電空間を介して対向する一対の基板の一方の基板上に面放電発生用の複数の電極を備え、他方の基板上にセルの領域を画定するための隔壁を備えたプラズマディスプレイパネルであって、
前記面放電発生用の各電極を、水平方向に配置された直線状の主電極と、主電極から延出された第１枝電極と、互いに隣接する各第１枝電極から互いに入り込むように交互に延出された複数の第２枝電極とから構成することにより、１つのセル内において隣接する複数の第２枝電極間で複数の放電ギャップを設け、
前記第２枝電極に、その電極上を移動する放電を抑制する空孔を設けた
ことを特徴とするプラズマディスプレイパネル。 - 前記第１枝電極が前記主電極と交差する方向に延びる前記隔壁と重なるように設けられていることを特徴とする請求項１ないし３のいずれかに記載のプラズマディスプレイパネル。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31256899A JP4243900B2 (ja) | 1999-11-02 | 1999-11-02 | プラズマディスプレイパネル |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31256899A JP4243900B2 (ja) | 1999-11-02 | 1999-11-02 | プラズマディスプレイパネル |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001135243A JP2001135243A (ja) | 2001-05-18 |
| JP4243900B2 true JP4243900B2 (ja) | 2009-03-25 |
Family
ID=18030795
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31256899A Expired - Fee Related JP4243900B2 (ja) | 1999-11-02 | 1999-11-02 | プラズマディスプレイパネル |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4243900B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109036145A (zh) * | 2018-08-31 | 2018-12-18 | 上海天马微电子有限公司 | 一种可拉伸显示面板和柔性显示装置 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20060100407A (ko) * | 2003-10-30 | 2006-09-20 | 마츠시타 덴끼 산교 가부시키가이샤 | 플라스마 디스플레이 패널 |
| KR100590054B1 (ko) | 2004-05-19 | 2006-06-14 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널 |
-
1999
- 1999-11-02 JP JP31256899A patent/JP4243900B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109036145A (zh) * | 2018-08-31 | 2018-12-18 | 上海天马微电子有限公司 | 一种可拉伸显示面板和柔性显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001135243A (ja) | 2001-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3688213B2 (ja) | プラズマディスプレイパネルの電極構造 | |
| US6714175B1 (en) | Plasma display panel and method for driving the panel | |
| KR100599678B1 (ko) | 플라즈마 디스플레이 패널 | |
| JP2004006392A (ja) | プラズマディスプレイパネル | |
| JP5007036B2 (ja) | プラズマディスプレイパネル | |
| KR100515362B1 (ko) | 플라즈마 디스플레이 패널 | |
| JP2000357463A (ja) | 交流型プラズマディスプレイパネル，プラズマディスプレイ装置及び交流型プラズマディスプレイパネルの駆動方法 | |
| JP4243900B2 (ja) | プラズマディスプレイパネル | |
| KR100761137B1 (ko) | 플라즈마 디스플레이 패널 | |
| JP2003288844A (ja) | プラズマディスプレイパネル | |
| JP2006114496A (ja) | プラズマディスプレイパネル及びプラズマディスプレイ装置 | |
| JP2006310312A (ja) | プラズマディスプレイパネル | |
| KR100404841B1 (ko) | 플라즈마 디스플레이 패널 | |
| KR100502915B1 (ko) | 플라즈마 디스플레이 패널 | |
| JP2003123653A (ja) | プラズマディスプレイパネル | |
| KR100784561B1 (ko) | 플라즈마 디스플레이 패널 | |
| KR100612395B1 (ko) | 플라즈마 디스플레이 패널 | |
| KR100681186B1 (ko) | 플라즈마 디스플레이 패널 | |
| KR100681185B1 (ko) | 플라즈마 디스플레이 패널 | |
| KR100570646B1 (ko) | 플라즈마 디스플레이 패널 | |
| KR100820667B1 (ko) | 플라즈마 디스플레이 패널 | |
| KR100683667B1 (ko) | 플라즈마 디스플레이 패널 | |
| KR100521478B1 (ko) | 플라즈마 디스플레이 패널 | |
| KR100726658B1 (ko) | 플라즈마 디스플레이 패널 | |
| JP2009004317A (ja) | プラズマディスプレイパネル |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050720 |
|
| RD01 | Notification of change of attorney |
Effective date: 20050720 Free format text: JAPANESE INTERMEDIATE CODE: A7421 |
|
| A711 | Notification of change in applicant |
Effective date: 20050915 Free format text: JAPANESE INTERMEDIATE CODE: A711 |
|
| A521 | Written amendment |
Effective date: 20051206 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20051207 |
|
| A621 | Written request for application examination |
Effective date: 20061030 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A977 | Report on retrieval |
Effective date: 20080815 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080916 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081113 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081209 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Effective date: 20081224 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R154 | Certificate of patent or utility model (reissue) |
Free format text: JAPANESE INTERMEDIATE CODE: R154 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120116 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |