JP4242550B2 - 位相ゆらぎ検出装置 - Google Patents
位相ゆらぎ検出装置 Download PDFInfo
- Publication number
- JP4242550B2 JP4242550B2 JP2000322371A JP2000322371A JP4242550B2 JP 4242550 B2 JP4242550 B2 JP 4242550B2 JP 2000322371 A JP2000322371 A JP 2000322371A JP 2000322371 A JP2000322371 A JP 2000322371A JP 4242550 B2 JP4242550 B2 JP 4242550B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- output
- frequency
- signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Measuring Phase Differences (AREA)
- Dc Digital Transmission (AREA)
Description
【発明が属する技術の分野】
本発明は、デジタル伝送装置において生じる、時間的にゆっくり変動する位相ゆらぎを測定する位相ゆらぎ検出装置に関する。
【0002】
デジタル伝送装置において、デジタル信号の伝送媒体である光ファイバおよびメタルの物理長は、季節および昼夜の温度変動により変化する。この伝送媒体の物理長の変化により、信号にワンダ(Wander)と呼ばれる時間的にゆっくりとした位相変動が生じる。ここでワンダとは、一般に10Hz以下の位相変動をいう。デジタル信号を取り扱う各種の回路や装置では、かかる位相ゆらぎがあると、一定のタイミングで伝送されるデータにスリップを起こし、回路や装置が正常に動作しなくなる場合がある。このため、デジタル伝送装置で発生するゆらぎ量、またはデジタル信号を扱う回路や装置が正常に動作できる最大のゆらぎ量等を測定する必要がある。本発明は、デジタル信号に含まれる位相ゆらぎ成分のなかから帯域制限して、上記のようなワンダと呼ばれる位相ゆらぎを検出するものである。
【0003】
【従来の技術】
従来、このワンダを測定する位相ゆらぎ測定器としては、図10に示すように構成されていた。すなわち、入力信号(周波数Fin)を受けて周波数変換する第1の周波数変換回路10と、基準信号(周波数Fr )を受けて周波数変換する第2の周波数変換回路11とを有し、それぞれの周波数変換回路からの信号を受けて位相差を検出する位相検出器3と、位相検出器3からの信号のうち10Hz以下の位相変化成分を平均化して通過させる10Hz ローパスフィルタ12(以下、LPFと略称する。)とを備えている。
【0004】
10Hz LPF12からの平均化された信号の大きさ(電圧)をアナログ・デジタル変換器(以下、ADCと略称する。)5でデジタル信号に変換し、さらにCPU6で所望のデータ形式に変更して表示器等(図示せず)に出力していた。
【0005】
ここで、位相検出器3は、一般に2つの入力信号の位相差の変化をレベルの変化に変換するものが使用される。例えば、図12(a)に位相検出器3としてのセットリセットタイプの位相検出器3aとその位相検出特性を示してあるが、セットリセットタイプの位相検出器3aは、セット端子(S)とリセット端子(R)を有するD形フリップフロップ(以下、S−R付きD−FFと略称する。)で構成される。そしてセット端子(S)とリセット端子(R)に入る2つの入力信号の立ち上がりエッジでセット・リセットすることにより、D−FFの出力側には、基準信号と入力信号との二つの入力信号の位相差に比例したデュティを持った出力波形が得られる。そして、この出力波形の大きさ(振幅)の平均値が位相検出量になる。
【0006】
このタイプの位相検出器の位相検出範囲は、入力信号の1周期分(2π)である。明細書の図12(b)の位相検出特性からも分かるように、このタイプの位相検出器は、2信号の位相差が180°ずれた状態で、出力波形のdutyは50%になる。そのため、通常、入力信号の位相差を180°ずらしたときの位相検出器の出力(位相)を基準として使用する。
【0007】
上記従来の回路における10HzLPF12は、位相検出器3から出力された入力信号成分中の高い周波数成分及び10Hz以上の位相変化成分を除去するとともに、10Hz未満の位相変化成分を平均したうえで通過させる。このようにして、位相ゆらぎ測定器は、このカットオフ周波数(10Hz)fcまでの位相変化成分を測定することになる。
【0008】
ところが、入力される入力信号の周波数Finと基準信号の周波数Fr とは必ずしも同じ周波数とは限らない。基準信号と入力信号の各周波数に差がある場合は図11に示すように、位相検出器3の出力する位相差は、時間に比例して単一増加傾向を示す。この場合であっても、基準信号の周波数Fr 、入力信号の周波数Finの差が10Hz以下であれば、10HzLPF12の帯域内であるため位相のゆらぎを検出することができる。
【0009】
しかし、基準信号の周波数Fr と入力信号の周波数Finとの差が10Hz以上の場合は、位相検出器3の出力が10HzLPF12によって制限されて減衰するため、位相のゆらぎを検出できない。すなわち、本来、位相のゆらぎ量として測定されるべき量にもかかわらず、位相検出器3の出力側にワンダ成分を求めるために設けた10HzLPF12によって制限されることによって、検出感度が下がったり、あるいは測定されなかった。
【0010】
このように、入力信号の周波数Finと基準信号の周波数Fr との差が10Hz以上ある場合、検出レベルが落ちてしまうのを防ぐ方法として、第1の周波数変換回路10及び第2の周波数変換回路11の変換比を大きくすることにより、位相検出器3の検出する繰り返し周期を長くし、10HzのLPF12を通過させても減衰されないようにする方法もある。
【0011】
その方法としては、第1の周波数変換回路10および第2の周波数変換回路11に入力される信号と出力される信号との比を2対1にし、10Hzで3dBダウンの10HzLPF12を使用した場合の例がある。
【0012】
例えば、第1の周波数変換回路10および第2の周波数変換回路11に入力される、入力信号の周波数Finを2,048,000Hz とし、基準信号の周波数Fr を2,048,010Hz とした場合の例で説明する。第1の周波数変換回路10からの出力信号の周波数は1.024000Hzとなり、第2の周波数変換回路11からの出力信号の周波数は1,024,005Hz となり、周波数差は、5Hzとなる。
【0013】
この場合、10Hzで3dBダウンの10HzLPF12を使用したときでも、周波数差が5Hzであるので、10HzLPF12のフィルタ特性が原因でレベルダウンすることはない。このように入力する周波数の変換比を調整することで、位相検出器3の入力端での基準信号と入力信号との周波数差を小さくすることは可能である。
【0018】
【発明が解決しようとする課題】
図14に示す構成は、入力信号の周波数Finと基準信号の周波数Fr の周波数差が大きい場合でも測れるようにしたものもある。つまり、位相検出器3の入力信号において、基準信号の周波数Fr から生成したカウンタのタイムベースで入力信号の周波数Finの周波数を測定することにより測るものである。
【0019】
図14の構成はおよそ次ぎのように動作する。
基準信号の周波数Frをタイムベース生成回路13で1/L分周して、タイムベース信号を作っている。例えば、基準信号を2,048,000 Hzとし、L=2,048,00とすると、基準信号から1Hzのタイムベース信号ができあがる。このタイムベース信号は、図15(a)に示すようにデュティ50%の信号で、Aカウンタ14,Bカウンタ15の二つのカウンタを使って交互にイネーブルにしてクロック数をカウントする。つまり、Aカウンタ14でカウントしている間(500ms)に、その以前にBカウンタ15がカウントした値を読み出し、次にBカウンタ15がカウント状態になったときは、逆に、Aカウンタ14が前の500msの間でカウントした値を読み出す。このようにして、2つのカウンタを使って交互にカウントすることにより、図15(b)に示すように休止時間のないカウントが可能となる。
【0020】
この時、図16にあるように、測定開始後、1秒後のカウント数の差が+1カウントであった場合、1UI(1UIはクロックの一周期)の位相差があったことになる。また次の一秒後に+1カウントの差があった場合、測定開始から2秒後の2信号の位相差は、+1+1=2UI(2π)となる。このように、2信号の周波数差を累積していくことにより、分解能1UIの位相検出を実現している。図16(a)は累積値、(b)は経過値(変動分)を示す。
【0021】
この方法の場合、周波数により位相差を求めているため、入力信号の周波数Finと基準信号の周波数Fr との周波数差が大きい場合でも測定できる。ただし、この方法では分解能が1UIと粗いという欠点がある。
それを補うため、位相差が少ない場合は図14の位相検出器3側で測定し、位相差が大きい場合は、図14のAカウンタ14及びBカウンタ15側で測定するよう、それぞれ切り換える構成としている。以下、その動作を説明する。
【0022】
位相検出器3側のダイナミックレンジは、第1の周波数変換回路10及び第2周波数変換回路11を分周器で構成した場合、その分周比と、位相検出器3のダイナミックレンジで決まる。位相検出器3にPFD(Frequency Phase Detector) を使用した場合、PFD自身のダイナミックレンジは、±2πで、分周比をMとすると、トータルのダイナミックレンジは、±2Mπとなる。例えば、M=10とし、PFD(位相検出器3)側のダイナミックレンジが、±10UIを超えた場合、周波数より測定するAカウンタ14及びBカウンタ15を切り換えて測定する。この場合、PFD側で測定中にも、同時に周波数を測定することにより、二つの入力信号の位相差が大きい場合でも測定ミスを起こすことなく測定できる。
【0023】
以上の説明からも理解できるように、位相差が大きい場合は、Aカウンタ14及びBカウンタ15側で測定せざるを得ないから、その場合の分解能は、相変わらず1UI(π)であるという欠点がある。
【0024】
本発明は、入力信号Fと基準信号との周波数差が所定周波数帯域(DC−10Hz)より大きく、かつ位相変化が時間経過に対して単一増加または単一減少の場合であっても、位相ゆらぎ量として測定できるとともに、精度よく測定できるようにした位相ゆらぎ測定装置を提供することを目的とする
【0025】
【解決するための手段】
この課題を解決するため、本発明では、以下の手段を備えた装置を提供する。以下、構成の番号は、実施の態様の説明で使用するものである。
【0031】
請求項1に係る発明は、入力信号と制御信号を受けて、制御信号に応じて入力信号の位相を同相のまま出力又は位相を反転して出力する反転回路(71)と、
該反転回路からの出力信号と基準信号とを受けて、それらの位相差を0から2πの範囲にわたって検出可能な位相検出器(3)と、
前記入力信号のキャリア周波数と前記基準信号のキャリア周波数との差の周波数よりも高高く、かつワンダ成分の周波数よりも高い遮断周波数を有しており、該位相検出器の出力を受けて、前記反転回路からの出力信号のキャリア周波数成分および前記基準信号のキャリア周波数成分を除去するローパスフィルタ(4)と、
該ローパスフィルタの出力を受けて、デジタル信号に変換して出力するアナログデジタル変換器(5)と、
前記反転回路からの出力信号と前記基準信号を受けて、それらの位相差を検出してその位相差が、前記位相検出器の検出可能な0から2πの中で直線領域となる所定範囲(0<所定範囲<2π)を越えたことを検出して出力するとともに、前記所定範囲を越えたときに前記反転回路に対して入力信号を反転するよう命令する前記制御信号を出力する反転指示回路(72、73)と、
前記位相検出器の出力を受けて、前記反転回路からの出力信号と前記基準信号との位相差が、前記所定範囲の2π側の+方向へ越えたか0側の−方向へ越えたか、その方向を検知する方向検知器(74)と、
前記反転指示回路からの出力と前記方向検知器の出力を受けて、方向を加味して前記反転回路の反転数を求めて出力するカウンタ(75)と、
前記アナログデジタル変換器の出力と前記カウンタの出力とを受けて、前記入力信号と前記基準信号の位相差を求めて出力する演算器(8)と、
該演算器が出力する位相差を受けて、前記ローパスフィルタの遮断周波数より低いワンダ成分を通過させる所望のカットオフ周波数を有するデジタルフィルタ(9)とを備えたことを特徴とする位相ゆらぎ検出装置である。
【0032】
具体的には次のような構成とした。反転回路が制御信号を受けて、制御信号に応じて入力信号の位相を同相のまま出力又は位相を反転して出力する。位相検出器は、その反転回路からの出力信号と基準信号を受けて、それらの位相差を2πの範囲にわたって検出可能である。
【0033】
LPFは、位相検出器の出力を受けて、位相反転回路からの出力信号のキャリア周波数成分およびと基準信号の周波数成分を除去して出力する。そのLPFの出力はアナログデジタル変換器でデジタル信号に変換されて出力される。
【0034】
一方、反転指示回路は、反転回路からの出力信号と基準信号を受けて、それらの位相差を検出してその位相差は所定範囲(例えば、+π/2〜+3π/2)を越えたことを検出して出力するとともに、所定範囲を越えたときに前記反転回路に対して入力信号を反転するよう命令する。
【0035】
方向検知手段は、位相検出手段の出力を受けて、位相反転回路からの出力信号と基準信号との位相差が所定範囲の+方向(+3π/2)へ越えたか−方向(+π/2)へ越えたか、その方向を検知する。
【0036】
カウンタは、反転指示回路からの出力と前記方向検知器の出力を受けて、方向を加味して反転回路の反転数を求めて出力する。
【0037】
演算器は、ADCの出力とカウンタが出力とを受けて、入力信号と基準信号の位相差として算出する。
その位相差を受けて、LPFより低い所望のカットオフ周波数を有するデジタルフィルタで帯域制限して必要な位相ゆらぎを求める。
【0038】
この発明では、位相検出器3は0から+2πの範囲(2π)で測定可能であるが、0又は2π近くの大きな位相を検出するときに、歪みが発生しやすい。そこで位相検出器3の直線性のよい領域を所定の範囲、例えば+π/2〜+3π/2(範囲π)までの範囲で常に動作するよう、反転回路で追い込むようにした。したがって、精度よく測れるとともに、反転回路の反転数をカウントして位相変化に反映させているため、広い位相変化であっても精度よく測定できる。
【0039】
【発明の実施の形態】
本発明の実施例、応用例である図5、図9を説明する前に、図1〜図3を用いて、周波数変換回路としてのPLL回路、10kHzLPF4について説明する。図1において、従来の技術である図10で使用する符号と同一符号を付した要部の機能も同一である。本発明の構成としては、位相検出器3の出力におけるLPFとして、図2に示すようなカットオフ周波数10kHzの10kHzLPF4を使用し、第1の周波数変換回路1としては、図3に示すように10Hzの帯域を持つ第1のPLL回路1を、第2の周波数変換回路2としては第2のPLL回路2で構成される周波数変換回路を使用している。
【0040】
10kHzLPF4は、測定対象のワンダ成分である10Hz以下の成分を通過させ(あるいは平均化)るとともに、位相検出器3に入る第1のPLL回路1及び第2のPLL回路2の出力の搬送周波数成分(キャリア周波数:Fpd)をカットする条件を満たすものであれば、10kHzでない他のカットオフ周波数に設定されていてもよい。ただし、10kHzLPF4の出力に残留のキャリア成分があると測定誤差になるので、図2に示すキャリア周波数FpdをLPFの帯域外特性で十分に減衰させて、必要なダイナミックレンジを確保するようにしなければならない。
【0041】
第1のPLL回路1及び第2のPLL回路2は、図3のように構成できる。この動作は、例えば、入力信号の周波数Finを分周器1a でFin/Nに分周する。一方、電圧で周波数制御可能な水晶発振器(以下、VCXOという。)1eの出力の周波数Fout を分周器1bでFout /Mに分周する。
【0042】
Fin/N及びFout /Mに分周された各信号を受けて、周波数位相検出器(以下、これをPFDという。)1cがそれらの位相差を検出してフィルタ1dでFin/N及びFout /Mの各周波数成分を取り除いた上、VCXO1eの入力に印可される。
【0043】
このような構成では、Fin/NとFout /Mの周波数が等しくなるように動作するため、Fout =Fin×M/Nで表せる。
図3における第1のPLL回路1及び第2のPLL回路2のオープンループ特性は、図4(a)のような特性を有し、クローズドループ特性は、図4(b)のようにほぼ10Hzまでフラットな特性を持つように設計されている。
【0044】
したがって、入力信号のキャリアの10Hz近傍にある位相ゆらぎ成分はそのままVCXO1eへ伝達され、10Hz以上の成分は、クローズドループ特性に応じて減衰するので、伝達されない。
【0045】
上記図3のPLL回路の動作は、基準信号に対しても同じである。
【0046】
なお、これらの構成で、VCXO1eは、必ずしも、電圧可変形の水晶発振器である必要はない。つまり、高Q特性の共振特性を有しフリー(PLLをかけていない状態)の発振状態で安定で質がよいものであればよい。要は、この発振器自身による位相ゆらぎがあれば、測定の雑音となるためそれを防止しなければならない。
【0053】
以下で、本発明の実施例、応用例を、図9、図5を用いて説明する。位相検出器3を図5のように位相検出装置7に変更したものである。また、図1における位相検出器3はそのまま図5の位相検出装置7に組み込まれている。
【0054】
図1における位相検出器3の入力の位相対出力特性は図12(b)に示すような特性をしているが、次のような欠点を無くそうというものである。
(1)位相検出器3の特性は、現実には図6のような歪みがみられる(図12(b)は理想的な表現)。入力の位相が0又は+2πのときに出力電圧変化量が最大となる。したがって、この辺の領域では、どうしても非線型となる。
(2)0から+2πまで測定が可能な範囲であって、0以下又は+2π以上になると同一の繰り返し特性を示すため、入力信号と基準信号との周波数差が大きいと、位相の回転(2πの繰り返し)を知らないと正確な測定ができない。
【0055】
そのために本発明では、図5の構成の位相検出器3では、例えば、図8(a)に示す+π/2〜+3π/2の直線領域を測定領域として使用し、位相変化がこの範囲を超える場合は、EX−OR(エクスクルーシブオワ)論理で動作する反転回路71で入力信号の位相を反転させて+π/2〜+3π/2の測定範囲に追い込んで測定し、その値と反転の回数をカウンタ75でカウントした値と回転方向(極性)とから、位相変化を求めるようにしたものである。
【0056】
次に、図5の具体動作を説明する。位相検出器3と並列にEX−OR(エクスクルーシブ)型の位相検出器72により位相を検出する。
【0057】
EX−OR型の位相検出器72と第1のコンパレータ73は、位相検出器3への入力位相差が+π/2〜+3π/2の測定領域を越えたかどうかを検知し、越えたときは反転回路71に入力の位相差を反転せしめるための反転指示回路を構成している。
【0058】
このEX−OR型の位相検出器72の出力はエクスクルーシブの論理をもつ位相検出器であるため、入力信号と基準信号間の位相差の大、中、小により、図7のようなデュティを有するパルス波形となり、これを積分すると図7の中の一点鎖線で示される平均電圧になる。デュティ50%のときに、最大の平均電圧になる。図7の縦軸は電圧で示され、Voh、Volは、位相検出器3が出力できる最大の電圧と最小の電圧である。したがって、EX−OR型の位相検出器72は、図8(b)に示す検出特性を有する。なお、図8(a)は、位相検出器3の検出特性である。図8(b)から、位相検出器3の測定領域でもある直線領域(+π/2〜+3π/2)は、EX−OR型の位相検出器72の出力が(Voh−Vol)/2以上の電圧となるところである。
【0059】
そのため、第1のコンパレータ73は、EX−OR型の位相検出器72の平均出力が(Voh−Vol)/2を下回ったことを検出したとき、反転回路71に対して入力信号の極性を反転させて出力させるよう指令する。さらに、指令をカウンタ75へ出力して反転回数をカウントさせる。
【0060】
第2のコンパレータ74は、上記EX−OR型の位相検出器72が検出する直線領域(+π/2〜+3π/2を越えたときの方向を検知する方向検知器として機能する。この第2のコンパレータ74は、位相検出器3の出力平均電圧が、図8(a)に示す+Vref を越えた場合は+の符号をカウンタに送る。このとき反転回数が1であれば、カウンタ75は+1として記憶する。一方、位相検出器3の出力平均電圧が、図8(a)に示す−Vref より下がった場合は−の符号をカウンタ75に送る。このとき反転回数が1であれば、カウンタ75は−1として記憶する。カウンタ75はアップダウンカウンタで構成される。
【0061】
CPU6は、ADC5の出力及びカウンタ75の出力を受けて、下記計算して出力する。
【0062】
位相差y(t)={カウント値/(2×Fpd)}+(ADC出力の位 (1)
相差)
【0063】
ここで、Fpdは、入力信号がf変換器1で変換された周波数(位相検出器3の入力周波数)である。
{カウント値/(2×Fpd)}の項は、カウンタ値を位相に換算した値である。
【0064】
上記式(1)から、本構成は、入力信号の周波数Finと基準信号の周波数Fr の周波数差が大であっても、また位相差が大であっても、位相差が小さいときと同様の精度で測定できることが言える。
【0065】
図9は本発明の実施例であり、PLL回路を使用せず、PLL回路で帯域制限していたの上記位相差y(t)を求めた後に10Hzをカットとするデジタルフィルタ9で帯域制限するものである。この構成で、本発明の応用例である図5でCPU6が式1を求めていたが、この実施例では、演算器8が行い、その出力をデジタルフィルタ9が受けて、10Hzの帯域制限して必要なワンダ量を出力している。
【0066】
なお、上記各例における位相検出器3は、図12(a)のようなS−R付きD−FFの限らず、図12(b)に示すような特性を示すものであれば使用できる。例えば、入力信号を基準信号でアンプリングする方式のもの、ミキシングする方式のもの、或いは相関とる方式等、従来から多くの方式がある。
【0069】
【発明の効果】
位相検出器に入力される出力信号と基準信号位相差が直線性の良い所定範囲(例えば、+π/2〜+3π/2)を越えたことを検出して、所定範囲を越えたときに反転回路で位相検出器入る入力信号を反転するようにして、位相検出器を常に直線領域で使用するとともに、その反転回数その方向、及び位相検出器の出力から、総合の位相差を演算するよう構成したことから、歪みの発生が少ない直線性のよい領域で測定できるとともに、入力信号の周波数F in と基準信号の周波数F r との周波数差が広い位相変化(例えば、ワンダ成分10 Hz 以上)であっても精度よく測定できる。
【図面の簡単な説明】
【図1】本発明の実施例及び応用例の構成要素の一部を説明するための図
【図2】10KHzLPFの特性を示す図
【図3】PLL回路(第1のPLL回路および第2のPLL回路)の構成を示す図
【図4】PLL回路の特性を示す図
【図5】本発明の応用例の構成を示す図
【図6】位相検出器の歪み特性説明するための図
【図7】EX−OR形位相検出器の出力波形を示す図
【図8】EX−OR形位相検出器の特性を示す図
【図9】本発明の実施例の構成を示す図
【図10】従来技術の構成を示す図
【図11】入力の信号間に周波数差がある場合の位相差の変化を示す図
【図12】SーR付D−FFを用いた位相検出器の一般的な特性を示す図
【図13】位相検出器の位相検出感度を説明するための図
【図14】タイムベースで位相検出を行った他の従来技術としての位相ゆらぎ測定装置
【図15】周波数カウンタの動作を説明する図
【図16】周波数カウンタのカウントする値を説明する図
Claims (1)
- 入力信号と制御信号を受けて、制御信号に応じて入力信号の位相を同相のまま出力又は位相を反転して出力する反転回路(71)と、
該反転回路からの出力信号と基準信号とを受けて、それらの位相差を0から2πの範囲にわたって検出可能な位相検出器(3)と、
前記入力信号のキャリア周波数と前記基準信号のキャリア周波数との差の周波数よりも高く、かつワンダ成分の周波数よりも高い遮断周波数を有しており、該位相検出器の出力を受けて、前記反転回路からの出力信号のキャリア周波数成分および前記基準信号のキャリア周波数成分を除去するローパスフィルタ(4)と、
該ローパスフィルタの出力を受けて、デジタル信号に変換して出力するアナログデジタル変換器(5)と、
前記反転回路からの出力信号と前記基準信号を受けて、それらの位相差を検出してその位相差が、前記位相検出器の検出可能な0から2πの中で直線領域となる所定範囲(0<所定範囲<2π)を越えたことを検出して出力するとともに、前記所定範囲を越えたときに前記反転回路に対して入力信号を反転するよう命令する前記制御信号を出力する反転指示回路(72、73)と、
前記位相検出器の出力を受けて、前記反転回路からの出力信号と前記基準信号との位相差が、前記所定範囲の2π側の+方向へ越えたか0側の−方向へ越えたか、その方向を検知する方向検知器(74)と、
前記反転指示回路からの出力と前記方向検知器の出力を受けて、方向を加味して前記反転回路の反転数を求めて出力するカウンタ(75)と、
前記アナログデジタル変換器の出力と前記カウンタの出力とを受けて、前記入力信号と前記基準信号の位相差を求めて出力する演算器(8)と、
該演算器が出力する位相差を受けて、前記ローパスフィルタの遮断周波数より低いワンダ成分を通過させる所望のカットオフ周波数を有するデジタルフィルタ(9)とを備えたことを特徴とする位相ゆらぎ検出装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000322371A JP4242550B2 (ja) | 2000-10-23 | 2000-10-23 | 位相ゆらぎ検出装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000322371A JP4242550B2 (ja) | 2000-10-23 | 2000-10-23 | 位相ゆらぎ検出装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9086061A Division JPH10260208A (ja) | 1997-03-19 | 1997-03-19 | 位相ゆらぎ検出装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001165968A JP2001165968A (ja) | 2001-06-22 |
JP4242550B2 true JP4242550B2 (ja) | 2009-03-25 |
Family
ID=18800263
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000322371A Expired - Fee Related JP4242550B2 (ja) | 2000-10-23 | 2000-10-23 | 位相ゆらぎ検出装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4242550B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FI118674B (fi) | 2005-11-22 | 2008-02-15 | Planmeca Oy | Laitteisto hammashoitoympäristössä ja menetelmä laitteistoon kuuluvan laitteen ohjaamiseksi |
CN106814339B (zh) * | 2015-11-27 | 2019-11-12 | 西门子(深圳)磁共振有限公司 | 相位信息获取方法、系统及磁共振成像系统 |
CN115825560B (zh) * | 2023-02-17 | 2023-05-23 | 青岛鼎信通讯股份有限公司 | 一种基于频率跟踪技术的低压电网智能核相方法 |
-
2000
- 2000-10-23 JP JP2000322371A patent/JP4242550B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001165968A (ja) | 2001-06-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8284886B2 (en) | Radio frequency built-in self test for quality monitoring of local oscillator and transmitter | |
JP5682812B2 (ja) | 周波数差分出力装置、周波数測定装置、電子機器、及び周波数測定方法 | |
US5367200A (en) | Method and apparatus for measuring the duty cycle of a digital signal | |
EP2831603B1 (en) | On-die all-digital delay measurement circuit | |
TW200826503A (en) | All digital pulse-width control apparatus | |
US11764913B2 (en) | Jitter self-test using timestamps | |
JP4242550B2 (ja) | 位相ゆらぎ検出装置 | |
US5818881A (en) | Digital frequency demodulator | |
JP2003060720A (ja) | ジッタ測定装置 | |
JP5718529B2 (ja) | 電気信号のレベルの持続時間を測定するための装置 | |
JPH10260208A (ja) | 位相ゆらぎ検出装置 | |
SE502901C2 (sv) | Digital faskomparator | |
JPH02124637A (ja) | 同期検出回路 | |
GB2368651A (en) | Method and means of measuring jitter in a digital signal | |
EP0434293A2 (en) | Method and device for the detection of an FM or PM modulated signal | |
JPH0225181Y2 (ja) | ||
US7468601B2 (en) | Direct phase and frequency demodulation | |
JP2524617B2 (ja) | 周波数測定装置 | |
JP2545108B2 (ja) | 回線モニタ回路 | |
KR940000929B1 (ko) | 디지틀 주파수 편이 키잉 복조회로 | |
US20100295608A1 (en) | Demodulation method utilizing delayed-self-sampling technique | |
JP3341544B2 (ja) | 信号周期計測装置 | |
JP2885494B2 (ja) | クロックパルス発生回路 | |
JPH0455274B2 (ja) | ||
JPH04357468A (ja) | 差動psk信号周波数測定装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061107 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070731 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071001 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080212 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080404 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080414 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081209 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081225 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130109 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |