JP4237467B2 - マイクロ波・ミリ波回路 - Google Patents
マイクロ波・ミリ波回路 Download PDFInfo
- Publication number
- JP4237467B2 JP4237467B2 JP2002306995A JP2002306995A JP4237467B2 JP 4237467 B2 JP4237467 B2 JP 4237467B2 JP 2002306995 A JP2002306995 A JP 2002306995A JP 2002306995 A JP2002306995 A JP 2002306995A JP 4237467 B2 JP4237467 B2 JP 4237467B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- input
- transistor
- transmission line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Microwave Amplifiers (AREA)
- Amplifiers (AREA)
Description
【発明の属する技術分野】
この発明は、マイクロ波・ミリ波回路に関する。
【0002】
【従来の技術】
従来、例えば、マイクロ波・ミリ波帯電力増幅器として、入力整合回路とトランジスタと出力整合回路とを有する増幅回路を並列接続して動作させ、各増幅回路からの出力信号を合成して出力する電力増幅器が知られている(例えば、非特許文献1参照)。
【0003】
図15は、非特許文献1に開示された従来の電力増幅器の構成を示すブロック図である。この電力増幅器は、第1増幅回路を、オープンスタブ1を有する入力整合回路と、電界効果トランジスタ2と、一端が容量素子3を介して接地されたショートスタブ4を有する出力整合回路を備えて構成している。また、第2増幅回路を、オープンスタブ1'を有する入力整合回路と、電界効果トランジスタ2'と、一端が容量素子3'を介して接地されたショートスタブ4'を有する出力整合回路を備えて構成している。そして、上記第1増幅回路と第2増幅回路とは並列に接続されている。
【0004】
入力端子5から入力された高周波信号は2分配され、上記第1増幅回路と第2増幅回路とに入力される。そして、各第1増幅回路と第2増幅回路とによって増幅された高周波信号は2合成されて、出力端子6から出力される。
【0005】
また、上記電界効果トランジスタ2および電界効果トランジスタ2'のゲート直流バイアス(入力側直流バイアス)は、端子11から、抵抗7を有して先端が容量素子8を介して接地されたショートスタブ9と抵抗10とを経由して、2分配位置の前段に供給される。また、電界効果トランジスタ2および電界効果トランジスタ2'のドレイン直流バイアス(出力側直流バイアス)は、端子12から、電界効果トランジスタ2'の出力側に設けられると共に、容量素子3'を介して先端が接地されたショートスタブ4'を経由して供給される。
【0006】
また、奇モード発振を抑制するために、2つの電界効果トランジスタ2,2'の間には、抵抗13と抵抗14とが挿入されている。尚、上記奇モード発振は、同相分配された信号が夫々増幅回路によって増幅された後に同相合成される構成によってできる閉ループでの発振であり、並列接続された上記第1,第2増幅回路を構成する夫々のトランジスタ2,2'の特性がばらついていたり、各増幅回路を構成する整合回路の特性が異なっている場合に、奇モード電力が発生し、発振に成長して行くものと考えられる。そのために、上記閉ループの対向する位置に発生した奇モード電力を吸収する抵抗を設けることによって、奇モード発振を抑制することができるのである。
【0007】
【非特許文献1】
1999年電子情報通信学会春季全国大会論文集C‐2‐58
【0008】
【発明が解決しようとする課題】
しかしながら、上記従来の非特許文献1に開示された電力増幅器は、以下のような問題がある。
【0009】
すなわち、上記電界効果トランジスタ2'の出力側に設けられて2合成位置の前段に位置するショートスタブ4'の接地点から、ショートスタブ4'を介して、電界効果トランジスタ2'と電界効果トランジスタ2とのドレイン直流バイアスを供給する構成においては、電界効果トランジスタ2'には経路Aによってドレイン直流バイアスが供給される一方、電界効果トランジスタ2には経路Bによって2合成位置を経由してドレイン直流バイアスが供給されることになる。したがって、経路Bの配線抵抗によって、2つの電界効果トランジスタ2,2'に共通のドレイン直流バイアスを供給することが困難になり、2つの電界効果トランジスタ2,2'を同一動作させることができない。したがって、飽和出力電力や付加電力効率が低下したり、奇モード発振が起こり易くなるという問題がある。
【0010】
さらに、上記第1,第2増幅回路の安定性を向上させる等の目的で、抵抗素子や抵抗素子と容量素子との並列回路等の抵抗成分を含む回路素子を各増幅回路の電界効果トランジスタ2,2'の後段に設けようとした場合、上記回路素子を経路Aと経路Bとに同様に配置することが必要となり、回路構成の自由度が低下してしまうという問題がある。例えば、ショートスタブ4およびショートスタブ4'の後段に抵抗成分を含む回路を設ける場合には、経路Bに抵抗成分を含む回路が2つ配置されることになり、上記抵抗成分によってトランジスタ2'のドレイン直流バイアスのみが低下されしまうという問題がある。
【0011】
また、上記並列接続された第1,第2増幅回路の一方の出力整合回路を構成するショートスタブ4'の容量素子3'を介して接地された点からドレイン直流バイアスを供給する構成を成しているため、容量素子3'によって接地となる動作帯域の外では、端子12に接続される外部直流バイアス回路15の特性が出力整合回路の特性に影響してしまう。そのために、上記動作帯域の外ではショートスタブ4'とショートスタブ4との特性は異なったものとなる。
【0012】
すなわち、上記動作帯域外では、夫々の増幅回路が有する出力整合回路の特性が異なったものとなってしまい、奇モード発振が起こる原因となる。その場合、発生した奇モード電力を一部消費するための抵抗13および抵抗14が設けられてはいるものの、発振を防止するための最適な抵抗値を決定することは困難であり、十分な効果が得られない場合が生ずると共に、これらの抵抗に基づいて不要な消費電力が生じてしまうのである。
【0013】
さらに、本従来の電力増幅器においては、コプレーナ線路を用いて形成されており、フリップチップ接続による実装を考慮している。しかしながら、フリップチップ接続においては接続部分でのインピーダンス不整合は小さいものの、周波数が高くなるに連れて無視できなくなる。また、上記フリップチップ接続においては、実装時に歩留まりが低下してしまうことがあり、ワイヤボンディング等のより簡易で高歩留まりな接続手段による接続が好ましい。しかしながら、本従来の電力増幅器においては、ワイヤボンディング接続による実装を行うと、ボンディングワイヤの寄生インピーダンスのためにインピーダンス不整合が起り、十分な特性が得られないことがある。
【0014】
通常、高周波回路の入力端子あるいは出力端子から高周波回路を見たインピーダンスは、Z0(例えば、50Ω)となるよう設計される。そのため、これらの高周波回路間を接続した場合でも、インピーダンス整合が実現できる。さらに、例えば、電力増幅器では、そのように設計された高周波回路に接続されることを前提として、利得,低雑音特性,飽和出力電力あるいは付加電力効率が向上するような入力整合回路や出力整合回路等の設計が可能になる。
【0015】
しかしながら、ミリ波帯(30GHz〜300GHz)では、上述のように設計された高周波回路の入出力端子間をボンディングワイヤやビアホール等の接続手段によって接続した場合、これらの接続手段が有するインピーダンスによってインピーダンス不整合が起こり、十分な性能が得られないことになる。例えば、電力増幅器の出力端子と他の高周波回路の入力端子とをワイヤボンディングやビアホール等の接続手段によって接続した場合、これらの接続手段の寄生インピーダンスによるインピーダンス不整合が起こり、電力増幅器の利得が低下したり、雑音特性や飽和出力電力や付加電力効率が劣化してしまうのである。
【0016】
図16は、電力増幅器が形成された誘電体基板21を、高周波回路が形成された誘電体基板22上に搭載した場合の端子間の接続部分を示している。この端子間の接続においては、上記電力増幅器の出力端子23と上記高周波回路の入力端子25とを、ボンディングワイヤ24によって接続している。また、図17は図16に示す接続部分を等価回路で表したものであり、ボンディングワイヤ24はその主なインピーダンス成分であるインダクタンスとして表現されている。そして、入力端子25から誘電体基板22上に形成された高周波回路を見たインピーダンスZ2は50Ωになるよう設計されており、図18に示すスミスチャート上においては中心に位置している。
【0017】
ここで、上記ボンディングワイヤ24の主なインピーダンス成分としてインダクタンスを考慮すると、上記電力増幅器の出力端子23から高周波回路の入力端子25側を見たインピーダンスはZ1となり、図18に示すようにスミスチャートの中心からずれてしまい、インピーダンス不整合が起こることになる。そのために、上記電力増幅器の利得や飽和出力電力が低下してしまうことになる。尚、上述においては、電力増幅器の出力端子23と高周波回路の入力端子25とを接続した場合の端子間の接続部分を示したが、上記電力増幅器の入力側、つまり上記電力増幅器の入力端子と高周波回路の出力端子とを接続する場合にも、同様の問題が起こるのである。
【0018】
ところで、ワイヤボンディング実装においては、接地面が基板裏面となるマイクロストリップ線路で構成することが好ましく、このマイクロストリップ線路を用いてマイクロ波・ミリ波回路を構成する場合には、基板表面の接地パターンはビアホールによって基板裏面の接地面と接続されることになる。ここで、例えば電力増幅器を構成する場合には、トランジスタの接地すべき端子をビアホールによって接地することになる。ところが、その場合には、上記ビアホールの寄生インダクタンスのためにトランジスタの利得が低下してしまい、十分な飽和出力電力が得られない場合がある。また、アイソレーション特性が低下してしまって、奇モード発振が起こり易くなるという問題も生ずる。
【0019】
そこで、この発明の目的は、ボンディングワイヤやビアホール等の接続手段による接続の際に生じるインピーダンス不整合を防止すると共に、複数の単位回路に共通の直流バイアスを供給することができるマイクロ波・ミリ波回路を提供することにある。
【0020】
【課題を解決するための手段】
上記目的を達成するため、この発明のマイクロ波・ミリ波回路は、
トランジスタと、上記トランジスタの入力端に接続された入力整合回路および上記トランジスタの出力端に接続された出力整合回路のうちの少なくとも一方と、を有する単位回路と、
上記単位回路の入力端に接続されると共に、先端が容量素子を介して接地されたショートスタブを有する入力回路、及び、上記単位回路の出力端に接続されると共に、先端が容量素子を介して接地されたショートスタブを有する出力回路、のうちの少なくとも一方と、
上記入力回路のショートスタブを介して上記トランジスタの入力端に直流バイアスを供給するための入力側直流バイアス供給端子、及び、上記出力回路のショートスタブを介して上記トランジスタの出力端に直流バイアスを供給するための出力側直流バイアス供給端子、のうちの少なくとも一方
を備えたマイクロ波・ミリ波回路において、
上記出力回路に設けられたショートスタブは、当該出力回路の前段に位置する回路の出力端に一端が接続された伝送線路の他端に、接続されており、
上記伝送線路およびショートスタブの合計の長さは、λを基本波の波長とした場合に略λ/4である
ことを特徴としている。
【0021】
上記構成によれば、上記入力側直流バイアス供給端子から、上記入力回路のショートスタブを利用して、上記トランジスタの入力端に直流バイアスが供給される。あるいは、上記出力側直流バイアス供給端子から、上記出力回路のショートスタブを利用して、上記トランジスタの出力端に直流バイアスが供給される。したがって、上記入力回路側や出力回路側に、別途直流バイアス供給用の回路を設ける必要がなくなる。さらに、上記ショートスタブの長さをλ/4(λ:基本波の波長)未満とすることによって、上記ショートスタブをインピーダンス変換回路(以下、ワイヤ補償回路と言う)の構成要素として利用することが可能になる。
【0022】
さらに、例えば、本マイクロ波・ミリ波回路が上記単位回路が増幅回路である電力増幅器の場合には、上記ショートスタブは当該出力回路の前段に位置する回路に接続された伝送線路に接続されており、上記伝送線路およびショートスタブの合計の長さが略λ/4になっているため、例えば、上記ショートスタブの後段に位置する回路を2倍波に対して高インピーダンスとなるよう設計することによって、当該出力回路の前段に位置する回路の出力端、すなわち上記合成回路の出力端あるいは上記増幅回路の出力端は、2倍波に対してして略短絡となる。したがって、上記トランジスタの出力端において2倍波に対して略短絡あるいは開放とすることが容易になり、本電力増幅器の付加電力効率を向上させることが可能となる。例えば、上記合成回路の出力端から各トランジスタの出力端までの出力整合回路部分における位相変化を略n・λ/4(nは整数)とすれば、上記トランジスタの出力端において2倍波に対して略短絡あるいは開放とすることができる。
【0023】
また、この発明のマイクロ波・ミリ波回路は、
トランジスタと、上記トランジスタの入力端に接続された入力整合回路および上記トランジスタの出力端に接続された出力整合回路のうちの少なくとも一方とを有すると共に、並列に接続された複数の単位回路と、
上記各単位回路の入力端に接続されると共に、入力された信号を上記各単位回路に分配する分配回路と、
上記各単位回路の出力端に接続されると共に、上記各単位回路から出力された信号を合成する合成回路と、
上記分配回路の入力端に接続されると共に、先端が容量素子を介して接地されたショートスタブを有する入力回路、及び、上記合成回路の出力端に接続されると共に、先端が容量素子を介して接地されたショートスタブを有する出力回路、のうちの少なくとも一方と、
上記入力回路のショートスタブを介して上記各トランジスタの入力端に直流バイアスを供給するための入力側直流バイアス供給端子、及び、上記出力回路のショートスタブを介して上記各トランジスタの出力端に直流バイアスを供給するための出力側直流バイアス供給端子、のうちの少なくとも一方
を備えたマイクロ波・ミリ波回路において、
上記出力回路に設けられたショートスタブは、当該出力回路の前段に位置する回路の出力端に一端が接続された伝送線路の他端に、接続されており、
上記伝送線路およびショートスタブの合計の長さは、λを基本波の波長とした場合に略λ/4である
ことを特徴としている。
【0024】
上記構成によれば、上記入力側直流バイアス供給端子から、上記入力回路のショートスタブを利用して、上記分配回路を介して各トランジスタの入力端に直流バイアスが供給される。または、上記出力側直流バイアス供給端子から、上記出力回路のショートスタブを利用して、上記合成回路を介して各トランジスタの出力端に直流バイアスが供給される。したがって、上記入力回路側あるいは出力回路側に、別途直流バイアス供給用の回路を設ける必要がなくなる。さらに、上記ショートスタブの長さをλ/4未満とすることによって、ワイヤ補償回路の構成要素として利用することが可能になる。こうして、上記入力回路や出力回路のショートスタブは、ワイヤ補償回路の構成要素としてのみならず、直流バイアス供給用のショートスタブとしても利用される。
【0025】
その際に、上記分配回路あるいは合成回路を介して上記各単位回路のトランジスタに直流バイアスが供給されるために、各トランジスタには、略同じ経路を辿って直流バイアスが供給されることになる。したがって、配線抵抗等の影響がなく、各単位回路における抵抗成分を有する回路を同じ様に配置すれば、各トランジスタに共通の直流バイアスが印加される。
【0026】
さらに、例えば、上記各単位回路が増幅回路である場合には、一つの増幅回路の出力整合回路におけるショートスタブのみを介して出力側直流バイアスが供給されることがない。したがって、外部のバイアス供給回路の影響がなく、各増幅回路が全周波数帯域において略同一な特性になり、各増幅回路を均一動作させることが容易になる。その結果、奇モード電力の発生が抑止され、閉ループ発振が防止されるという効果も奏される。
【0027】
さらに、例えば、本マイクロ波・ミリ波回路が上記単位回路が増幅回路である電力増幅器の場合には、上記ショートスタブは当該出力回路の前段に位置する回路に接続された伝送線路に接続されており、上記伝送線路およびショートスタブの合計の長さが略λ/4になっているため、例えば、上記ショートスタブの後段に位置する回路を2倍波に対して高インピーダンスとなるよう設計することによって、当該出力回路の前段に位置する回路の出力端、すなわち上記合成回路の出力端あるいは上記増幅回路の出力端は、2倍波に対してして略短絡となる。したがって、上記トランジスタの出力端において2倍波に対して略短絡あるいは開放とすることが容易になり、本電力増幅器の付加電力効率を向上させることが可能となる。例えば、上記合成回路の出力端から各トランジスタの出力端までの出力整合回路部分における位相変化を略n・λ/4(nは整数)とすれば、上記トランジスタの出力端において2倍波に対して略短絡あるいは開放とすることができる。
【0028】
また、この発明のマイクロ波・ミリ波回路は、
トランジスタと、上記トランジスタの入力端に接続された入力整合回路および上記トランジスタの出力端に接続された出力整合回路のうちの少なくとも一方と、を有する単位回路と、
上記単位回路の入力端に接続されると共に、先端が容量素子を介して接地されたショートスタブを有する入力回路、及び、上記単位回路の出力端に接続されると共に、先端が容量素子を介して接地されたショートスタブを有する出力回路、のうちの少なくとも一方と、
上記入力回路のショートスタブを介して上記トランジスタの入力端に直流バイアスを供給するための入力側直流バイアス供給端子、及び、上記出力回路のショートスタブを介して上記トランジスタの出力端に直流バイアスを供給するための出力側直流バイアス供給端子、のうちの少なくとも一方
を備えたマイクロ波・ミリ波回路において、
上記出力回路は、
当該出力回路の前段に位置する回路の出力端に一端が接続された第1の伝送線路と、
上記第1の伝送線路の他端に夫々の一端が接続されたショートスタブおよび第2の伝送線路と、
上記第2の伝送線路の他端に夫々の一端が接続されたオープンスタブおよび第3の伝送線路
を備えると共に、上記第3の伝送線路の他端は容量素子を介して出力端子に接続されている
ことを特徴としている。
【0029】
上記構成によれば、上記ショートスタブを用いてワイヤ補償回路を実現することが可能になる。したがって、ボンディングワイヤ等による実装後において、上記第1の伝送線路のショートスタブ接続点から本マイクロ波・ミリ波回路の出力端子側を見たインピーダンスを略50Ωに整合させることが可能になる。さらに、上記ショートスタブを、上述した出力側直流バイヤス供給の際に利用されるショートスタブとすることができる。
【0030】
また、この発明のマイクロ波・ミリ波回路は、
トランジスタと、上記トランジスタの入力端に接続された入力整合回路および上記トランジスタの出力端に接続された出力整合回路のうちの少なくとも一方とを有すると共に、並列に接続された複数の単位回路と、
上記各単位回路の入力端に接続されると共に、入力された信号を上記各単位回路に分配する分配回路と、
上記各単位回路の出力端に接続されると共に、上記各単位回路から出力された信号を合成する合成回路と、
上記分配回路の入力端に接続されると共に、先端が容量素子を介して接地されたショートスタブを有する入力回路、及び、上記合成回路の出力端に接続されると共に、先端が容量素子を介して接地されたショートスタブを有する出力回路、のうちの少なくとも一方と、
上記入力回路のショートスタブを介して上記各トランジスタの入力端に直流バイアスを供給するための入力側直流バイアス供給端子、及び、上記出力回路のショートスタブを介して上記各トランジスタの出力端に直流バイアスを供給するための出力側直流バイアス供給端子、のうちの少なくとも一方
を備えたマイクロ波・ミリ波回路において、
上記出力回路は、
当該出力回路の前段に位置する回路の出力端に一端が接続された第1の伝送線路と、
上記第1の伝送線路の他端に夫々の一端が接続されたショートスタブおよび第2の伝送線路と、
上記第2の伝送線路の他端に夫々の一端が接続されたオープンスタブおよび第3の伝送線路
を備えると共に、上記第3の伝送線路の他端は容量素子を介して出力端子に接続されている
ことを特徴としている。
【0031】
上記構成によれば、上記ショートスタブを用いてワイヤ補償回路を実現することが可能になる。したがって、ボンディングワイヤ等による実装後において、上記第1の伝送線路のショートスタブ接続点から本マイクロ波・ミリ波回路の出力端子側を見たインピーダンスを略50Ωに整合させることが可能になる。さらに、上記ショートスタブを、上述した出力側直流バイヤス供給の際に利用されるショートスタブとすることができる。
【0032】
また、1実施例のマイクロ波・ミリ波回路では、
上記第2の伝送線路およびオープンスタブの合計の長さは、λを基本波の波長とした場合に略λ/4である。
【0033】
例えば、本マイクロ波・ミリ波回路が電力増幅器である場合には、オープンスタブに一端が接続された第3の伝送線路の他端は容量素子を介して本電力増幅器の出力端子に接続され、上記出力端子は他の基板上に形成された高周波回路の入力端子に、主に寄生インピーダンスとしてインダクタンス成分を有するボンディングワイヤ等によって接続される。そして、ミリ波帯で動作する電力増幅器においては、その2倍波は非常に高い周波数となり、上記インダクタンスは高いインピーダンスとなる。そのために、上記オープンスタブ接続点から電力増幅器の出力端子側を見たインピーダンスは、開放に近くなる。
【0034】
この実施例によれば、上記第2の伝送線路およびオープンスタブの合計の長さを略λ/4にしている。したがって、例えば、上記オープンスタブの長さを略λ/8とすれば、上記オープンスタブ接続点は2倍波に対して略短絡となり、上記第2の伝送線路の長さを略λ/8とすれば、ショートスタブ接続点から電力増幅器の出力側を見たインピーダンスを略開放とすることができる。このようにすれば、例えば、上記第1の伝送線路およびショートスタブの合計の長さを略λ/4とすることによって、合成回路の出力端あるいは増幅回路の出力端を2倍波に対して短絡とすることができる。そのために、ワイヤ補償回路を構成しつつ2倍波処理を行うことが容易になり、実装時におけるインピーダンス不整合の抑制と2倍波処理による高効率動作とが同時に実現される。
【0035】
また、この発明のマイクロ波・ミリ波回路は、
トランジスタと、上記トランジスタの入力端に接続された入力整合回路および上記トランジスタの出力端に接続された出力整合回路のうちの少なくとも一方と、を有する単位回路と、
上記単位回路の入力端に接続されると共に、先端が容量素子を介して接地されたショートスタブを有する入力回路、及び、上記単位回路の出力端に接続されると共に、先端が容量素子を介して接地されたショートスタブを有する出力回路、のうちの少なくとも一方と、
上記入力回路のショートスタブを介して上記トランジスタの入力端に直流バイアスを供給するための入力側直流バイアス供給端子、及び、上記出力回路のショートスタブを介して上記トランジスタの出力端に直流バイアスを供給するための出力側直流バイアス供給端子、のうちの少なくとも一方
を備えたマイクロ波・ミリ波回路において、
上記出力回路は、
当該出力回路の前段に位置する回路の出力端に一端が接続された第1の伝送線路と、
上記第1の伝送線路の他端に夫々の一端が接続されたショートスタブおよび第2の伝送線路
を備えると共に、上記第2の伝送線路の他端は容量素子を介して出力端子に接続されている
ことを特徴としている。
【0036】
上記構成によれば、上記ショートスタブを用いてワイヤ補償回路を実現することが可能になる。したがって、ワイヤボンディング等による実装後において、上記第1の伝送線路のショートスタブ接続点から本マイクロ波・ミリ波回路の出力端子側を見たインピーダンスを略50Ωとすることが可能になる。さらに、上記ショートスタブを、上述した出力側直流バイアス供給の際に利用されるショートスタブとすることができる。
【0037】
また、この発明のマイクロ波・ミリ波回路は、
トランジスタと、上記トランジスタの入力端に接続された入力整合回路および上記トランジスタの出力端に接続された出力整合回路のうちの少なくとも一方とを有すると共に、並列に接続された複数の単位回路と、
上記各単位回路の入力端に接続されると共に、入力された信号を上記各単位回路に分配する分配回路と、
上記各単位回路の出力端に接続されると共に、上記各単位回路から出力された信号を合成する合成回路と、
上記分配回路の入力端に接続されると共に、先端が容量素子を介して接地されたショートスタブを有する入力回路、及び、上記合成回路の出力端に接続されると共に、先端が容量素子を介して接地されたショートスタブを有する出力回路、のうちの少なくとも一方と、
上記入力回路のショートスタブを介して上記各トランジスタの入力端に直流バイアスを供給するための入力側直流バイアス供給端子、及び、上記出力回路のショートスタブを介して上記各トランジスタの出力端に直流バイアスを供給するための出力側直流バイアス供給端子、のうちの少なくとも一方
を備えたマイクロ波・ミリ波回路において、
上記出力回路は、
当該出力回路の前段に位置する回路の出力端に一端が接続された第1の伝送線路と、
上記第1の伝送線路の他端に夫々の一端が接続されたショートスタブおよび第2の伝送線路
を備えると共に、上記第2の伝送線路の他端は容量素子を介して出力端子に接続されている
ことを特徴としている。
【0038】
上記構成によれば、上記ショートスタブを用いてワイヤ補償回路を実現することが可能になる。したがって、ワイヤボンディング等による実装後において、上記第1の伝送線路のショートスタブ接続点から本マイクロ波・ミリ波回路の出力端子側を見たインピーダンスを略50Ωとすることが可能になる。さらに、上記ショートスタブを、上述した出力側直流バイアス供給の際に利用されるショートスタブとすることができる。
【0039】
また、1実施例のマイクロ波・ミリ波回路では、
上記第2の伝送線路の長さは、λを基本波の波長とした場合に略λ/4である。
【0040】
この実施例によれば、上記第2の伝送線路の長さを略λ/4にしている。したがって、例えば、本マイクロ波・ミリ波回路が電力増幅器である場合には、ワイヤボンディング等による実装後、本電力増幅器の出力端に接続された上記ボンディングワイヤ等が有するインダクタンス成分のインピーダンスは、2倍波に対して高インピーダンスとなる。そのために、2倍波に対しては、上記ショートスタブ接続点から本電力増幅器の出力端子側を見たインピーダンスが略開放となる。したがって、例えば、上記第1の伝送線路およびショートスタブの合計の長さを略λ/4と設定することによって、ワイヤ補償回路を構成しつつ、2倍波処理を容易に行うことが可能になる。
【0041】
【発明の実施の形態】
以下、この発明を図示の実施の形態により詳細に説明する。
【0042】
・第1実施の形態
図1は、本実施の形態のマイクロ波・ミリ波回路におけるブロック図である。ここで、本実施の形態におけるマイクロ波・ミリ波回路は、単位回路38を増幅回路とする電力増幅器であるとして説明する。
【0043】
本電力増幅器は、入力整合回路32とトランジスタ33と出力整合回路34を含む増幅回路38の前段に入力回路31を配置し、出力整合回路34の後段に出力回路35を配置して構成されている。そして、入力回路31に設けられた入力側直流バイアス供給端子39からトランジスタ33の入力側直流バイアスが供給される一方、出力回路35に設けられた出力側直流バイアス供給端子40からトランジスタ33の出力側直流バイアスが供給される。尚、36は入力端子、37は出力端子である。
【0044】
ここで、上記入力整合回路32は、50Ωからトランジスタ33の信号源インピーダンスへのインピーダンス変換を行う。一方、出力整合回路34は、トランジスタ33の負荷インピーダンスから50Ωへのインピーダンス変換を行う。また、入力回路31および出力回路35は、ワイヤボンディング等による実装時に生じるインピーダンス不整合を緩和するためのワイヤ補償回路によって構成されている。
【0045】
このように、上記出力回路35を、ショートスタブを用いたワイヤ補償回路で構成することによって、出力側直流バイアスの供給を行うと共に、実装時における入出力端子間の接続手段によるインピーダンス不整合による本電力増幅器の利得や飽和出力電力の低下を防止することができる。そのため、別途、出力側に直流バイアス供給用の回路を設ける必要がなくなるのである。また、特に、入力回路31を、上記ショートスタブを用いたワイヤ補償回路によって構成することによって、実装時における入出力端子間の接続手段によるインピーダンス不整合を低減することができると共に、トランジスタ33に対する所望の信号源インピーダンスを得ることが可能になり、低雑音特性を実現することができるのである。
【0046】
尚、本実施の形態においては、上記単位回路38を増幅回路であるとしているが、増幅回路のみならず、周波数マルチプライア、発振器や周波数ミキサなどのマイクロ波・ミリ波回路、等であっても差し支えない。
【0047】
・第2実施の形態
図2は、本実施の形態のマイクロ波・ミリ波回路におけるブロック図である。ここで、本実施の形態におけるマイクロ波・ミリ波回路は、単位回路50および単位回路50'を増幅回路とする電力増幅器であるとして説明する。
【0048】
本電力増幅器は、入力整合回路43とトランジスタ44と出力整合回路45を含む増幅回路50と、入力整合回路43'とトランジスタ44'と出力整合回路45'を含む増幅回路50'とを、分配回路42と合成回路46とに並列接続している。さらに、分配回路42の前段には入力回路41を配置し、合成回路46の後段には出力回路47を配置して構成されている。そして、入力回路41に設けられた入力側直流バイアス供給端子51から各増幅回路50,50'のトランジスタ44,44'の入力側直流バイアスが供給される一方、出力回路47に設けられた出力側直流バイアス供給端子52から各増幅回路50,50'のトランジスタ44,44'の出力側直流バイアスが供給される。尚、48は入力端子であり、49は出力端子である。
【0049】
その場合、上記入力された入力側直流バイアスは、分配回路42を介して夫々の増幅回路50,50'を構成している各トランジスタ44,44'に供給される。一方、上記入力された出力側直流バイアスは、合成回路46を介して夫々のトランジスタ44,44'に供給される。そのために、増幅回路50と増幅回路50'とを同様な構成にすることができ、夫々のトランジスタ44,44'へのバイアス供給経路を等しくして均一動作させることができる。したがって、増幅回路部分の設計自由度が向上すると共に、奇モード発振を防止する効果を奏することができるのである。
【0050】
さらに、上記入力回路41および出力回路47を、ワイヤボンディング等による実装時に生ずるインピーダンス不整合を緩和するために、以下のようなワイヤ補償回路によって構成している。
【0051】
図3は、上記出力回路47におけるワイヤ補償回路の一つの構成例を示す。このワイヤ補償回路においては、合成回路46の出力端に第1伝送線路61の一端が接続されている。そして、第1伝送線路61の他端にはλ/4未満の長さを有するショートスタブ62が接続され、ショートスタブ62の先端は容量素子63を介して接地されている。さらに、第1伝送線路61の他端には第2伝送線路64の一端が接続され、第2伝送線路64の他端にはオープンスタブ65と第3伝送線路66の一端とが接続されている。さらに、第3伝送線路66の他端は、容量素子67を介して本電力増幅器の出力端子49に接続されている。
【0052】
そして、他の基板上に形成された高周波回路68の入力端子69と、例えばボンディングワイヤによって接続される。ここでは、上記ボンディングワイヤを、その主なインピーダンス成分であるインダクタンス70によって示している。
【0053】
ここで、上記入力端子69から高周波回路68を見たインピーダンスZ2は、例えば50Ωになるよう設計されており、図4に示すスミスチャート上においては中心に位置している。ここで、ボンディングワイヤが有するインダクタンス70を考慮すると、本電力増幅器の出力端子49から高周波回路68側を見たインピーダンスはZ1となり、図4におけるスミスチャートの中心からずれてしまってインピーダンス不整合が起こることになる。
【0054】
しかしながら、本ワイヤ補償回路においては、上記出力端子49に、容量素子67および第3伝送線路66が接続され(第3伝送線路66はごく短いものとして無視する)、さらにオープンスタブ65が接続されることによって、オープンスタブ65の接続点から高周波回路68側を見込んだインピーダンスは、図4に示すように、スミスチャート上においてZ1からZAに移動する。次に、オープンスタブ65の接続点に第2伝送線路64が接続されることによって、第2伝送線路64の先端から第2伝送線路64を含んで高周波回路68側を見込んだインピーダンスは、図4に示すように、スミスチャート上においてZAからZBに移動する。さらに、第2伝送線路64にショートスタブ62を接続することによって、ショートスタブ62の接続点から高周波回路68側を見込んだインピーダンスは、図4に示すように、スミスチャート上においてZBからZC(=Z2)に移動する。その結果、出力回路47を、上記構成を有するワイヤ補償回路とすることによって、ボンディングワイヤ接続によるインピーダンス不整合を低減することができるのである。
【0055】
ここで、本電力増幅器を、例えば60GHz帯電力増幅器とした場合における図3に示す出力回路47のワイヤ補償回路の具体的構成は、上記ボンディングワイヤのインダクタンス70を0.2nH程度とし、厚さが70μmのGaAs基板上にマイクロストリップ線路によって構成すると、次のようになる。
【0056】
上記第1伝送線路61を、線路幅略50μm,線路長略290μmで形成する。また、上記ショートスタブ62を、線路幅略30μm,線路長略150μmで形成する。そして、上記第1伝送線路61とショートスタブ62との合計の長さを略λ/4とする。さらに、第2伝送線路64を、線路幅略50μm,線路長略200μmで形成する。また、オープンスタブ65を、線路幅略30μm,線路長略220μmで形成する。そして、第2伝送線路64およびオープンスタブ65の夫々の長さを略λ/8の長さとする。また、第3伝送線路66を、線路幅略50μm,線路長30μmで形成する。
【0057】
尚、この場合における出力回路47の反射係数S11特性及び透過係数S21特性を図5に示す。また、反射係数S11の位相特性を図6に示す。図5から分るように、動作周波数である60GHz帯ではリターンロス(S11)が20dB以上となって、ボンディングワイヤによるインピーダンス不整合を防止することができる。それと同時に、2倍波である120GHz帯ではリターンロス(S11)が1dB以下となり、その反射位相角は略180度となる。したがって、出力回路47の入力端(合成回路46の出力端)で2倍波に対して略短絡状態にすることができるのである。
【0058】
尚、上記動作周波数である60GHz帯でのリターンロス(S11)は20dB以上となったが、10dB以上であればよい。
【0059】
図7は、本実施の形態における上記出力回路47の、図3とは異なるワイヤ補償回路の構成例を示す。このワイヤ補償回路においては、合成回路46の出力端に第1伝送線路71の一端が接続されている。そして、第1伝送線路71の他端にはショートスタブ72が接続され、ショートスタブ72の先端は容量素子73を介して接地されている。さらに、第1伝送線路71の他端には第2伝送線路74の一端が接続され、第2伝送線路74の他端には容量素子75を介して本電力増幅器の出力端子49が接続されている。
【0060】
そして、図3に示すワイヤ補償回路の場合と同様に、他の基板上に形成された高周波回路68の入力端子69と、例えばボンディングワイヤ(インダクタンス70によって示す)によって接続されている。
【0061】
上記ワイヤボンディング等の接続手段によるインピーダンス不整合によって、本電力増幅器の出力端子49から高周波回路68側を見たインピーダンスはZ1となり、図8に示すスミスチャートの中心(Z2)からずれてしまう。そこで、直流阻止のための容量素子75を介して上記第2伝送線路74を接続することによって、インピーダンスをZBまで移動させる。次に、ショートスタブ72を接続することによって、ショートスタブ72の接続点から高周波回路68側を見たインピーダンスを、ZBからZC(=Z2)に移動させて、ボンディングワイヤ接続によるインピーダンス不整合を低減するのである。
【0062】
以上のように、本実施の形態においては、上記出力回路47を、ショートスタブ62,72を用いたワイヤ補償回路よって構成している。したがって、実装時における入出力端子間の接続手段によるインピーダンス不整合に起因する本電力増幅器の利得や飽和出力電力の低下を防止することができる。それと同時に、上述したように、出力側直流バイアスの供給を、ショートスタブ62,72を経由して出力回路47から合成回路46を介して増幅回路50のトランジスタ44と増幅回路50'のトランジスタ44'とに行うことができる。そのために、増幅回路50と増幅回路50'とを同様な構成にして、夫々のトランジスタ44,44'へのバイアス供給経路を等しくすることができ、奇モード発振を防止することができるのである。
【0063】
さらに、上記第1伝送線路61,71とショートスタブ62,72との合計の長さを略λ/4にすることによって、合成回路46の出力端を2倍波に対して略短絡状態とすることができる。したがって、各トランジスタ44,44'の出力整合回路45,45'および合成回路46を調整することによって、本電力増幅器の付加電力効率の向上を容易に図ることができるのである。
【0064】
また、図7に示すワイヤ補償回路においては、動作周波数がミリ波帯である場合に、本電力増幅器の出力端子49から高周波回路68側を見たインピーダンスZ1は、インダクタンス70によって2倍波に対して高インピーダンスとなる。そのために、第2伝送線路74の長さを略λ/4にすることによって、第2伝送線路74の先端から第2伝送線路74を含んで高周波回路68側を見たインピーダンスZBを、2倍波に対して略開放状態にすることができる。
【0065】
尚、本実施の形態においては、本電力増幅器の出力回路47についてのみ説明したが、上記説明における出力端子49を入力端子48に置き換え、高周波回路68の入力端子69を高周波回路68の出力端子に置き換えれば、入力回路41についても同様にワイヤ補償回路を構成することができる。特に、入力回路41においては、ワイヤ補償回路を構成することによって、実装時における入出力端子間の接続手段によるインピーダンス不整合を低減することができると共に、トランジスタ44,44'に対する所望の信号源インピーダンスを得ることが可能になり、雑音特性の劣化を防止することができるのである。
【0066】
また、本実施の形態においては、上記単位回路50と単位回路50'とを増幅回路としている。しかしながら、上記増幅回路のみならず、周波数マルチプライア、発振器や周波数ミキサ等のマイクロ波・ミリ波回路、であっても一向に構わない。
【0067】
・第3実施の形態
図9は、本実施の形態のマイクロ波・ミリ波回路における具体的な構成図である。ここで、本実施の形態におけるマイクロ波・ミリ波回路は、単位回路90および単位回路90'を増幅回路とする電力増幅器であるとして説明する。
【0068】
本電力増幅器は、他の高周波回路(増幅器等)の入力側と一体に化合物半導体基板上に形成する場合を考慮したものであり、出力回路のみをワイヤ補償回路で構成している。
【0069】
本電力増幅器は、上記第2実施の形態における電力増幅器の場合と同様に、入力回路81と、分配回路82と、分配回路82に並列接続された増幅回路90,90'と、前段に増幅回路90,90'を並列接続する合成回路86と、出力回路87と、入力端子88と、出力端子89、を含んで構成されている。そして、増幅回路90,90'は、入力整合回路83,83'とトランジスタ84,84'と出力整合回路85,85'を含んで構成されている。
【0070】
上記入力回路81は、伝送線路91、先端が容量素子93によって交流的に接地されている略λ/4の長さを有するショートスタブ92、伝送線路94、を含んで構成されている。そして、入力側直流バイアス供給回路としても機能する。また、分配回路82は、伝送線路95と、伝送線路95に並列接続された伝送線路96および伝送線路96'、を含んで構成されている。
【0071】
また、上記入力整合回路83,83'は、伝送線路97,97'、オープンスタブ98,98'、伝送線路99,99'、を含んで構成されている。また、出力整合回路85,85'は、伝送線路100,100'、先端が容量素子102,102'を介して接地されたショートスタブ101,101'、伝送線路103,103'、を含んで構成されている。
【0072】
また、上記合成回路86は、出力整合回路85の伝送線路103に接続された伝送線路104、出力整合回路85'の伝送線路103'に接続された伝送線路104'、伝送線路105、を含んで構成されている。また、出力回路87は、伝送線路106、先端が容量素子108を介して接地されているショートスタブ107、伝送線路109、オープンスタブ110、伝送線路111、を含んで、ワイヤ補償回路によって構成されている。
【0073】
このように、上記出力回路87は、ワイヤ補償回路によって構成されているため、ワイヤボンディング等による実装時に生じるインピーダンス不整合を低減することができる。そのために、実装後における利得や飽和出力電力の低下を防止することができる。また、入力回路81を構成する伝送線路91および伝送線路94は略50Ωの特性インピーダンスを有しており、入力回路81の入出力インピーダンスは略50Ωである。
【0074】
また、上記トランジスタ84,84'の入出力インピーダンスは、夫々入力整合回路83,83'と出力整合回路85,85'とによって略50Ωに整合している。さらに、出力回路87の入力インピーダンスは、ワイヤ補償回路によってワイヤボンディング実装後に略50Ωとなるようにしている。そのために、分配回路82および合成回路86は、50Ωの入出力インピーダンスを有する高周波回路間の分配回路および合成回路として個別に設計することが可能になり、設計をより効率的に行うことができる。
【0075】
尚、本実施の形態においては、上記トランジスタ84,84'の入出力インピーダンスの夫々を、入力整合回路83,83'と出力整合回路85,85'とによって略50Ωに整合させているが、略50Ωに限定されるものではない。要は、分配回路82の入力端から増幅回路側を見たインピーダンスと合成回路86の出力端から増幅回路側を見たインピーダンスとの夫々が略Z0Ωになるようにし、出力回路87の入力インピーダンスがワイヤ補償回路としての機能によってワイヤボンディング実装後に略Z0Ωになるようにすれば良いのである。
【0076】
ところで、上記トランジスタ84,84'の入力側直流バイアスは、容量素子93を介して接地された略λ/4の長さを有するショートスタブ92の接地点から供給することによって、動作帯域での回路特性に影響を与えずに直流バイアスを供給することが可能である。したがって、トランジスタ84,84'の入力側直流バイアス電圧は、入力側直流バイアス供給端子112から印加される。そして、抵抗113と抵抗114とによって分圧された後に、抵抗115,ショートスタブ92および伝送線路94を介して分配回路82に入力され、分配回路82を経由して各増幅回路90,90'を構成するトランジスタ84,84'に供給される。
【0077】
また、上記出力回路87は、一端が容量素子108を介して接地されたショートスタブ107を用いてワイヤ補償回路を構成している。そのために、実装時に生じるインピーダンス不整合を緩和すると共に、ショートスタブ107の接地点から出力側直流バイアスを印加することができ、別途、出力側直流バイアス供給回路を設ける必要がなくなる。すなわち、トランジスタ84,84'の出力側直流バイアスは、出力側直流バイアス供給端子116から印加される。そして、合成回路86を経由して各増幅回路90,90'を構成するトランジスタ84,84'に供給される。
【0078】
このように、上記トランジスタ84,84'の入力側直流バイアスは分配回路82を介して供給され、トランジスタ84,84'の出力側直流バイアスは合成回路86を介して供給される。そのために、各トランジスタ84,84'へのバイアス供給経路が等しくなって、両トランジスタ84,84'を均一動作させることができる。したがって、本電力増幅器の利得や飽和出力電力の低下を防止することができるのである。
【0079】
また、上記入力整合回路83と入力整合回路83'、トランジスタ84とトランジスタ84'、出力整合回85と出力整合回路85'は、全周波数帯域において製造ばらつきを除いて特性が等しくなるよう構成されている。そのために、2つの増幅回路90,90'を全周波数帯域で均一動作させることができ、本電力増幅器の動作帯域外での奇モード電力の発生を抑制することができる。
【0080】
尚、本実施の形態においては、上記ワイヤ補償回路を構成するショートスタブ107を利用して、出力側直流バイアスを供給するようにしている。しかしながら、この構成に限定されるものではなく、伝送線路105,伝送線路106,伝送線路109,伝送線路111のうちの任意の位置に、先端が容量素子を介して接地された略λ/4の長さを有するショートスタブをさらに設け、このショートスタブの接地点から出力側直流バイアスを供給するようにしても差し支えない。
【0081】
また、本実施の形態においては、上記単位回路90と単位回路90'とを増幅回路としている。しかしながら、上記増幅回路のみならず、周波数マルチプライア、発振器や周波数ミキサ等のマイクロ波・ミリ波回路、であっても一向に構わない。
【0082】
・第4実施の形態
図10は本実施の形態のマイクロ波・ミリ波回路におけるブロック図である。ここで、本実施の形態におけるマイクロ波・ミリ波回路は、単位回路を増幅回路とする電力増幅器であるとして説明する。
【0083】
本電力増幅器は複数の増幅器を直列接続して構成された多段増幅器であり、この多段増幅器における最終段の増幅器として、上記第1実施の形態〜第3実施の形態の何れかにおける電力増幅器を用いたものである。尚、図10は3段増幅器であり、第1の増幅器121に第2の増幅器122を直列接続し、さらに、上記第1実施の形態〜第3実施の形態の何れかにおける電力増幅器123を直列接続している。
【0084】
上記構成を有する多段増幅器においては、上記第1実施の形態〜第3実施の形態の何れかにおける電力増幅器を最終段の増幅器として用いることによって、ワイヤボンディング等による実装時に生じるインピーダンス不整合を緩和することができ、多段増幅器の利得と飽和出力電力との劣化を抑制することができるのである。
【0085】
また、上記第1実施の形態〜第3実施の形態の何れかにおける電力増幅器を第1の増幅器121とした場合には、さらに、雑音特性の劣化を防止することができる。
【0086】
尚、本実施の形態における電力増幅器は、複数の増幅器を直列接続した多段増幅器で構成したが、他の高周波回路(フィルタやミキサ等)の前段あるいは後段に上記多段増幅器を更に縦続接続して構成することも可能である。
【0087】
・第5実施の形態
図11は、本実施の形態のマイクロ波・ミリ波回路におけるパターンレイアウトを示す。このパターンレイアウトは、上記第4実施の形態における多段増幅器を化合物半導体基板131上にHBT(Heterojunction Bipolar Transistor)を用いて形成した場合における上記第1実施の形態〜第3実施の形態の何れかにおける電力増幅器(つまり、図10における最終段の増幅器)に関する部分のレイアウトの一例である。尚、当該電力増幅器の単位回路は増幅回路である。
【0088】
尚、図11には、他の基板132上に形成された高周波回路(図示せず)の入力端子133と当該電力増幅器の出力端子134とをボンディングワイヤ135によって接続した状態をも示している。
【0089】
図11において、136a〜136dは抵抗であり、137a,137b,137b',137c,137d,137d',137eは2つのビアホールを有する接地パターンである。例えば、接地パターン137aは、2つのビアホール138,138'を有している。また、139a,139b,139c,139c',139d,139eは、MIM(Metal Insulator Metal)キャパシタである。
【0090】
入力回路は、伝送線路140、先端がMIMキャパシタ139aを介して接地パターン137aに接続された略λ/4の長さのショートスタブ141、伝送線路142、で形成されている。また、入力回路の入力側には直流阻止のためのMIMキャパシタ143を設け、ベース側直流バイアス供給用パターン144からはHBT145およびHBT145'にベース側直流バイアスが供給される。
【0091】
また、出力回路は、伝送線路146、先端がMIMキャパシタ139dを介して接地パターン137eに接続されたショートスタブ147、伝送線路148、オープンスタブ149、伝送線路150、で形成されたワイヤ補償回路で構成される。また、上記出力回路の出力側には直流阻止用のMIMキャパシタ151を設け、コレクタ側直流バイアス供給用パターン152からはHBT145およびHBT145'にコレクタ側直流バイアスが供給される。
【0092】
ここで、各増幅回路の入力整合回路は、HBT145およびHBT145'の近傍にオープンスタブ153およびオープンスタブ153'で形成されて、略50Ωに整合されている。また、出力整合回路は、HBT145およびHBT145'の出力端子近傍にショートスタブ154およびショートスタブ154'で形成されて、略50Ωに整合されている。
【0093】
また、各増幅回路を構成するHBT145およびHBT145'の夫々はエミッタフィンガを2つ有しており、各HBT145,145'の接地すべき端子は2つのビアホールを有する2つの接地パターン(HBT145は接地パターン137b,137c、HBT145'は接地パターン137b',137c)に接続され、且つ、1つの接地パターン137cを共有するように配置されている。尚、接地パターン137cは、ビアホール155とビアホール155'とを有している。
【0094】
本実施の形態においては、トランジスタとして電力密度の大きいHBTを用いている。こうすることによって、レイアウト面積を小さくすることができる。
【0095】
また、上記各HBT145,145'における接地すべき端子を、各HBT145,145'の両側に配置した2つのビアホールを有する接地パターンに接続している。こうすることによって、接地インダクタンスを低減することができる。特に、高出力を得るためには利得に余裕の少ない複数のエミッタフィンガを有するHBTを用いる必要があるため、接地インダクタンスを低減することによって、複数のエミッタフィンガを有するHBTの利得が向上し、より大きな出力を得ることができるのである。
【0096】
また、上記HBT145とHBT145'との間に配置された2つのビアホール155,155'を有する接地パターン137cを共有することによって、レイアウト面積を小さくしてチップコストを低減することができる。さらに、設計や回路レイアウトによってはHBT145とHBT145'との間隔が広くなってしまう場合がある。その場合でも、共有する接地パターン137cが2つのビアホール155,155'を有しているため、その接地パターン137c内において各HBTに近くなるようビアホールを配置することができる。したがって、HBT145,145'の良好な接地が可能となり、電力増幅器の利得と飽和出力電力とを向上することができる。
【0097】
また、上記ビアホールの形状は任意の形状であっても良いが、本実施の形態においては、接地パターンを略矩形とすると共に、ビアホールの形状も略矩形としている。こうすることによって、1つの接地パターン内における2つのビアホールの配置が容易になる。
【0098】
また、2つのエミッタフィンガを有するHBTを用いると共に、接地パターンを各HBTの両側に配置することによって、個々のエミッタフィンガと隣接してビアホールを設けることができる。したがって、接地インダクタンスの影響を小さくして、電力増幅器の利得と飽和出力電力とを向上することができる。
【0099】
尚、本実施の形態においては、上記単位回路を増幅回路としている。しかしながら、上記増幅回路のみならず、周波数マルチプライア、発振器や周波数ミキサ等のマイクロ波・ミリ波回路、であっても一向に構わない。
【0100】
・第6実施の形態
図12は、本実施の形態のマイクロ波・ミリ波回路における具体的構成を示す図である。ここで、本実施の形態におけるマイクロ波・ミリ波回路は、合成回路161および出力回路162以外の構成は上記第3実施の形態と同様であり、同じ素子や回路には同じ番号を付している。また、単位回路90および単位回路90'を増幅回路とする電力増幅器であるとして説明する。
【0101】
本実施の形態においては、増幅回路90および増幅回路90'の出力インピーダンスを、出力整合回路85および出力整合回路85'によって略50Ωに整合させている。
【0102】
上記出力回路162は、伝送線路163と、先端が容量素子165を介して接地された略λ/4の長さを有するショートスタブ164と、伝送線路166と、先端が容量素子168を介して接地されたλ/4未満の長さを有するショートスタブ167と、伝送線路169、から成るワイヤ補償回路によって構成されている。このように、出力回路162をワイヤ補償回路によって構成することによって、ワイヤボンディング実装後にショートスタブ167の接続点から出力端子89側を見たインピーダンスを略50Ωにすることができる。
【0103】
また、上記合成回路161は、ウイルキンソン合成器を用いている。
【0104】
上記ウイルキンソン合成器においては、伝送線路170の特性インピーダンスZに対して、吸収抵抗171の特性インピーダンスをZ×2にする必要がある。また、伝送線路172,伝送線路172'の特性インピーダンスは、長さをλ/4とすることによってZ×√2にする必要がある。本実施の形態においては、伝送線路170の特性インピーダンスは略50Ωとし、伝送線路172,172'の特性インピーダンスは略70Ωとしている。
【0105】
ここで、例えば、基板厚70μmのGaAs基板上においては、特性インピーダンス50Ωの伝送線路の配線幅は45μm程度であるのに対して、特性インピーダンス70Ωの伝送線路の配線幅は15μm程度となるため、伝送線路172,172'への配線抵抗の影響が大きくなる。そのために、図15に示す従来の電力増幅器のように、トランジスタ84への出力側直流バイアス供給経路とトランジスタ84'への出力側直流バイアス供給経路とが異なった場合は、夫々のトランジスタ84,84'における出力側直流バイアスが異なったものになってしまう。特に、ミリ波帯電力増幅器においては基板厚を更に薄くする場合があり、その場合には所望の配線幅も小さくなり配線抵抗が大きくなる。
【0106】
ところが、本実施の形態の電力増幅器においては、上記合成回路161の出力端から両トランジスタ84,84'に出力側直流バイアスを供給するため、伝送線路172および伝送線路172'の配線抵抗が無視できなくなった場合であっても、夫々のトランジスタ84,84'に共通のバイアスを供給することができるのである。
【0107】
尚、本実施の形態においては、上記トランジスタ84,84'の出力側直流バイアスを、出力側直流バイアス供給端子173よりショートスタブ164を経由して供給するように構成しているが、ワイヤ補償回路を構成するショートスタブ167の接地点から供給するように構成しても差し支えない。
【0108】
また、本実施の形態においては、上記出力回路161としてウイルキンソン合成器を用いている。しかしながら、分配回路82としてウイルキンソン分配器を用いても一向に差し支えない。
【0109】
また、本実施の形態においては、上記単位回路90,90'を増幅回路としている。しかしながら、上記増幅回路のみならず、周波数マルチプライア、発振器や周波数ミキサ等のマイクロ波・ミリ波回路、であっても一向に構わない。
【0110】
・第7実施の形態
図13は、上記第6実施の形態のマイクロ波・ミリ波回路におけるパターンレイアウトの一例を示す。上記第6実施の形態のマイクロ波・ミリ波回路に対応する部分には同じ番号を付与している。また、入力回路81の部分は、上記第5実施の形態において図11に示すパターンレイアウトと略同様であるために、省略している。尚、単位回路90,90'は増幅回路である。
【0111】
上記伝送線路170および伝送線路163の長さはごく短いものとし、合成回路161の出力端を、先端がMIMキャパシタ165を介して接地された略λ/4の長さのショートスタブ164によって、2倍波に対して略短絡としている。さらに、伝送線路169と先端がMIMキャパシタ168を介して接地された略λ/4未満の長さのショートスタブ167によってワイヤ補償回路を構成している。
【0112】
また、両増幅回路90,90'における出力整合回路85,85'として、トランジスタ84,84'の出力端近傍に設けた略λ/8の長さのショートスタブ101,101'を用いているため、2倍波に対しては影響を及ぼすことはない。そのため、トランジスタ84,84'の出力端は2倍波に対して略短絡となり、電力増幅器の付加電力効率を向上させることができる。
【0113】
・第8実施の形態
本実施の形態は、上記各実施の形態におけるマイクロ波・ミリ波回路を用いた上記ミリ波帯通信システムとしての高周波無線通信装置に関する。図14は、本高周波無線通信装置の一例を示すブロック図である。
【0114】
本高周波無線通信装置は、送信機181と受信機182とを有している。そして、上記送信機181は、変調信号源183,ミキサ184,局部発振器185,帯域通過フィルタ186,増幅器187およびアンテナ188を含んで構成されている。また、受信機182は、アンテナ189,増幅器190,帯域通過フィルタ191,ミキサ192,局部発振器193およびチューナ194を含んで構成されている。
【0115】
上記送信機181の変調信号源183によって生成された中間周波信号が、ミキサ184の中間周波信号用端子に入力される一方、局部発振器185から出力された局部発振信号が、ミキサ184の局部発振信号用端子に入力される。そして、ミキサ184によって、入力された中間周波信号が、局部発振信号によって上昇変換(アップコンバート)される。次に、ミキサ184によって発生した信号うちの所望の高周波信号のみが帯域通過フィルタ186を通過し、増幅器187によって増幅され、アンテナ188から高周波電波195として放射される。
【0116】
こうして放射された高周波電波195は、受信機182のアンテナ189によって受信され、増幅器190で増幅される。さらに、所望の高周波信号のみが帯域通過フィルタ191を通過して、ミキサ192の高周波信号用端子に入力される。一方、局部発振器193から出力された局部発振信号は、ミキサ192の局部発振信号用端子に入力される。そして、ミキサ192の内部で上記入力された高周波信号と局部発振信号とが混合され、再び、中間周波信号に下降変換(ダウンコンバート)される。次に、ミキサ192からの中間周波信号は、チューナ194に入力されて所望の情報に変換される。
【0117】
ここで、上記送信機181のミキサ184,局部発振器185および増幅器187は、上記各実施の形態のうちの何れかにおけるマイクロ波・ミリ波回路によって構成されている。したがって、低コストで特性の優れた送信機181を実現することができる。また、ミリ波帯においても高い出力電力を得ることができ、線形性が重要となるミリ波帯通信システムを容易に実現することができる。
【0118】
同様に、上記受信機182の増幅器190,ミキサ192および局部発振器193は、上記各実施の形態のうちの何れかにおけるマイクロ波・ミリ波回路によって構成されている。したがって、低コストで特性の優れた受信機182を実現することができる。また、ミリ波帯においても高い利得と低雑音特性とを実現することができ、高い利得と低雑音特性を必要とするミリ波帯通信システムを容易に実現することができるのである。
【0119】
尚、上記各実施の形態においては、上記各単位回路38,50,50',90,90'には入力整合回路32,43,43',83,83'と出力整合回路34,45,45',85,85'との両方を搭載するようにしている。しかしながら、何れか一方の整合回路のみを搭載している場合でも、この発明を適用することができる。
【0120】
また、上記各実施の形態においては、上記入力回路31,41,81と出力回路35,47,87,162との両方に、容量素子93,108,165を介して接地されたショートスタブ92,107,164を設けているが、入力回路と出力回路との何れか一方のみに容量素子を介して接地されたショートスタブを設けても差し支えない。
【0121】
また、上記各実施の形態においては、上記分配回路42,82と合成回路46,86,161との両方を搭載するようにしている。しかしながら、何れか一方の回路のみを搭載している場合でも、この発明を適用することができる。
【0122】
【発明の効果】
以上より明らかなように、この発明のマイクロ波・ミリ波回路は、入力側直流バイアス供給端子から、入力回路のショートスタブを介して単位回路のトランジスタにおける入力端に直流バイアスを供給し、あるいは、出力側直流バイアス供給端子から、出力回路のショートスタブを介して単位回路のトランジスタにおける出力端に直流バイアスを供給するので、上記入力回路側や出力回路側に、別途直流バイアス供給用の回路を設ける必要がなくなる。
【0123】
さらに、上記ショートスタブの長さをλ/4(λ:基本波の波長)未満にするので、ワイヤ補償回路の構成要素として利用することが可能になる。したがって、ワイヤボンディング等による実装時に生じるインピーダンス不整合を緩和することができる。
【0124】
さらに、例えば、本マイクロ波・ミリ波回路が上記単位回路が増幅回路である電力増幅器の場合には、上記ショートスタブは当該出力回路の前段に位置する回路に接続された伝送線路に接続されており、上記伝送線路およびショートスタブの合計の長さが略λ/4になっているので、例えば、上記ショートスタブの後段に位置する回路を2倍波に対して高インピーダンスとなるよう設計することによって、当該出力回路の前段に位置する回路の出力端、すなわち上記合成回路の出力端あるいは上記増幅回路の出力端は、2倍波に対してして略短絡となる。したがって、上記トランジスタの出力端において2倍波に対して略短絡あるいは開放とすることが容易になり、本電力増幅器の付加電力効率を向上させることが可能となる。例えば、上記合成回路の出力端から各トランジスタの出力端までの出力整合回路部分における位相変化を略n・λ/4(nは整数)とすれば、上記トランジスタの出力端において2倍波に対して略短絡あるいは開放とすることができる。
【0125】
また、この発明のマイクロ波・ミリ波回路は、入力側直流バイアス供給端子から、入力回路のショートスタブを介して分配回路から並列に接続された各単位回路のトランジスタにおける入力端に直流バイアスを供給し、あるいは、出力側直流バイアス供給端子から、出力回路のショートスタブを介して合成回路から並列に接続された各単位回路のトランジスタにおける出力端に直流バイアスを供給するので、上記入力回路側や出力回路側に、別途直流バイアス供給用の回路を設ける必要がない。さらに、上記ショートスタブの長さをλ/4未満にするので、ワイヤ補償回路の構成要素として利用することができる。したがって、ワイヤボンディング等による実装時に生じるインピーダンス不整合を緩和することができるのである。
【0126】
また、上述したように、上記分配回路あるいは合成回路を介して上記各トランジスタに直流バイアスを供給するので、各トランジスタには、略同じ経路を辿って直流バイアスを供給することができる。したがって、配線抵抗等の影響をなくし、各単位回路における抵抗成分を有する回路を同じ様に配置すれば、各トランジスタに共通の直流バイアスを印加することができる。
【0127】
さらに、上記出力側直流バイアスは、一つの単位回路の出力整合回路におけるショートスタブのみを介して供給されることはない。したがって、外部のバイアス供給回路の影響がなく、各単位回路を全周波数帯域において略同一な特性にすることができ、各単位回路を容易に均一動作させることができる。その結果、奇モード電力の発生を抑止し、閉ループ発振を防止することができる。
【0128】
さらに、例えば、本マイクロ波・ミリ波回路が上記単位回路が増幅回路である電力増幅器の場合には、上記ショートスタブは当該出力回路の前段に位置する回路に接続された伝送線路に接続されており、上記伝送線路およびショートスタブの合計の長さが略λ/4になっているので、例えば、上記ショートスタブの後段に位置する回路を2倍波に対して高インピーダンスとなるよう設計することによって、当該出力回路の前段に位置する回路の出力端、すなわち上記合成回路の出力端あるいは上記増幅回路の出力端は、2倍波に対してして略短絡となる。したがって、上記トランジスタの出力端において2倍波に対して略短絡あるいは開放とすることが容易になり、本電力増幅器の付加電力効率を向上させることが可能となる。例えば、上記合成回路の出力端から各トランジスタの出力端までの出力整合回路部分における位相変化を略n・λ/4(nは整数)とすれば、上記トランジスタの出力端において2倍波に対して略短絡あるいは開放とすることができる。
【図面の簡単な説明】
【図1】 この発明のマイクロ波・ミリ波回路におけるブロック図である。
【図2】 図1とは異なるマイクロ波・ミリ波回路のブロック図である。
【図3】 図2における出力回路の構成を示す図である。
【図4】 図2における出力回路の図3に示す構成に関するスミスチャートである。
【図5】 図2における出力回路の反射係数特性および透過係数特性を示す図である。
【図6】 図2における出力回路の反射係数の位相特性を示す図である。
【図7】 図2における出力回路の図3とは異なる構成を示す図である。
【図8】 図2における出力回路の図7に示す構成に関するスミスチャートである。
【図9】 図1および図2とは異なるマイクロ波・ミリ波回路の構成を示す図である。
【図10】 図1,図2および図9とは異なるマイクロ波・ミリ波回路(多段増幅器)のブロック図である。
【図11】 図1,図2または図9に示すマイクロ波・ミリ波回路のパターンレイアウト例を示す図である。
【図12】 図1,図2,図9および図10とは異なるマイクロ波・ミリ波回路の構成を示す図である。
【図13】 図12に示すマイクロ波・ミリ波回路のパターンレイアウト例を示す図である。
【図14】 この発明のミリ波帯通信システムとしての高周波無線通信装置のブロック図である。
【図15】 従来の電力増幅器の構成示す図である。
【図16】 電力増幅器と他の高周波回路との接続部分を示す図である。
【図17】 図16に示す接続部分の等価回路図である。
【図18】 図16に示す接続部分に関するスミスチャートである。
【符号の説明】
31,41,81…入力回路、
32,43,43',83,83'…入力整合回路、
33,44,44',84,84'…トランジスタ、
34,45,45',85,85'…出力整合回路、
35,47,87,162…出力回路、
36,48,69,88…入力端子、
37,49,89…出力端子、
38,50,50',90,90'…増幅回路(単位回路)、
39,51,112…入力側直流バイアス供給端子、
40,52,116,173…出力側直流バイアス供給端子、
42,82…分配回路、
46,86,161…合成回路、
61,71…第1伝送線路、
62,72,92,101,101',107,141,147,154,154',
164,167…ショートスタブ、
63,67,73,75,93,102,102',108,165,168…容量素子、
64,74…第2伝送線路、
65,98,98',110,149,153,153'…オープンスタブ、
66…第3伝送線路、
68…高周波回路、
70…インダクタンス、
121,122,123,187,190…増幅器、
131,132…基板、
135…ボンディングワイヤ、
136a〜136d…抵抗、
137a,137b,137b',137c,137d,137d',
137e…接地パターン、
138,138',155,155'…ビアホール、
139a,139b,139c,139c',139d,139e,
143,151…MIMキャパシタ、
144…ベース側直流バイアス供給用パターン、
145,145'…HBT、
152…コレクタ側直流バイアス供給用パターン、
171…吸収抵抗、
181…送信機、
182…受信機、
183…変調信号源、
184,192…ミキサ、
185,193…局部発振器、
186,191…帯域通過フィルタ、
188,189…アンテナ、
194…チューナ、
195…高周波電波。
Claims (8)
- トランジスタと、上記トランジスタの入力端に接続された入力整合回路および上記トランジスタの出力端に接続された出力整合回路のうちの少なくとも一方と、を有する単位回路と、
上記単位回路の入力端に接続されると共に、先端が容量素子を介して接地されたショートスタブを有する入力回路、及び、上記単位回路の出力端に接続されると共に、先端が容量素子を介して接地されたショートスタブを有する出力回路、のうちの少なくとも一方と、
上記入力回路のショートスタブを介して上記トランジスタの入力端に直流バイアスを供給するための入力側直流バイアス供給端子、及び、上記出力回路のショートスタブを介して上記トランジスタの出力端に直流バイアスを供給するための出力側直流バイアス供給端子、のうちの少なくとも一方
を備えたマイクロ波・ミリ波回路において、
上記出力回路に設けられたショートスタブは、当該出力回路の前段に位置する回路の出力端に一端が接続された伝送線路の他端に、接続されており、
上記伝送線路およびショートスタブの合計の長さは、λを基本波の波長とした場合に略λ/4である
ことを特徴とするマイクロ波・ミリ波回路。 - トランジスタと、上記トランジスタの入力端に接続された入力整合回路および上記トランジスタの出力端に接続された出力整合回路のうちの少なくとも一方とを有すると共に、並列に接続された複数の単位回路と、
上記各単位回路の入力端に接続されると共に、入力された信号を上記各単位回路に分配する分配回路と、
上記各単位回路の出力端に接続されると共に、上記各単位回路から出力された信号を合成する合成回路と、
上記分配回路の入力端に接続されると共に、先端が容量素子を介して接地されたショートスタブを有する入力回路、及び、上記合成回路の出力端に接続されると共に、先端が容量素子を介して接地されたショートスタブを有する出力回路、のうちの少なくとも一方と、
上記入力回路のショートスタブを介して上記各トランジスタの入力端に直流バイアスを供給するための入力側直流バイアス供給端子、及び、上記出力回路のショートスタブを介して上記各トランジスタの出力端に直流バイアスを供給するための出力側直流バイアス供給端子、のうちの少なくとも一方
を備えたマイクロ波・ミリ波回路において、
上記出力回路に設けられたショートスタブは、当該出力回路の前段に位置する回路の出力端に一端が接続された伝送線路の他端に、接続されており、
上記伝送線路およびショートスタブの合計の長さは、λを基本波の波長とした場合に略λ/4である
ことを特徴とするマイクロ波・ミリ波回路。 - トランジスタと、上記トランジスタの入力端に接続された入力整合回路および上記トランジスタの出力端に接続された出力整合回路のうちの少なくとも一方と、を有する単位回路と、
上記単位回路の入力端に接続されると共に、先端が容量素子を介して接地されたショートスタブを有する入力回路、及び、上記単位回路の出力端に接続されると共に、先端が容量素子を介して接地されたショートスタブを有する出力回路、のうちの少なくとも一方と、
上記入力回路のショートスタブを介して上記トランジスタの入力端に直流バイアスを供給するための入力側直流バイアス供給端子、及び、上記出力回路のショートスタブを介して上記トランジスタの出力端に直流バイアスを供給するための出力側直流バイアス供給端子、のうちの少なくとも一方
を備えたマイクロ波・ミリ波回路において、
上記出力回路は、
当該出力回路の前段に位置する回路の出力端に一端が接続された第1の伝送線路と、
上記第1の伝送線路の他端に夫々の一端が接続されたショートスタブおよび第2の伝送線路と、
上記第2の伝送線路の他端に夫々の一端が接続されたオープンスタブおよび第3の伝送線路
を備えると共に、上記第3の伝送線路の他端は容量素子を介して出力端子に接続されている
ことを特徴とするマイクロ波・ミリ波回路。 - トランジスタと、上記トランジスタの入力端に接続された入力整合回路および上記トランジスタの出力端に接続された出力整合回路のうちの少なくとも一方とを有すると共に、並列に接続された複数の単位回路と、
上記各単位回路の入力端に接続されると共に、入力された信号を上記各単位回路に分配する分配回路と、
上記各単位回路の出力端に接続されると共に、上記各単位回路から出力された信号を合成する合成回路と、
上記分配回路の入力端に接続されると共に、先端が容量素子を介して接地されたショートスタブを有する入力回路、及び、上記合成回路の出力端に接続されると共に、先端が容量素子を介して接地されたショートスタブを有する出力回路、のうちの少なくとも一方と、
上記入力回路のショートスタブを介して上記各トランジスタの入力端に直流バイアスを供給するための入力側直流バイアス供給端子、及び、上記出力回路のショートスタブを介して上記各トランジスタの出力端に直流バイアスを供給するための出力側直流バイアス供給端子、のうちの少なくとも一方
を備えたマイクロ波・ミリ波回路において、
上記出力回路は、
当該出力回路の前段に位置する回路の出力端に一端が接続された第1の伝送線路と、
上記第1の伝送線路の他端に夫々の一端が接続されたショートスタブおよび第2の伝送線路と、
上記第2の伝送線路の他端に夫々の一端が接続されたオープンスタブおよび第3の伝送線路
を備えると共に、上記第3の伝送線路の他端は容量素子を介して出力端子に接続されている
ことを特徴とするマイクロ波・ミリ波回路。 - 請求項3あるいは請求項4に記載のマイクロ波・ミリ波回路において、
上記第2の伝送線路およびオープンスタブの合計の長さは、λを基本波の波長とした場合に略λ/4であることを特徴とするマイクロ波・ミリ波回路。 - トランジスタと、上記トランジスタの入力端に接続された入力整合回路および上記トランジスタの出力端に接続された出力整合回路のうちの少なくとも一方と、を有する単位回路と、
上記単位回路の入力端に接続されると共に、先端が容量素子を介して接地されたショートスタブを有する入力回路、及び、上記単位回路の出力端に接続されると共に、先端が容量素子を介して接地されたショートスタブを有する出力回路、のうちの少なくとも一方と、
上記入力回路のショートスタブを介して上記トランジスタの入力端に直流バイアスを供給するための入力側直流バイアス供給端子、及び、上記出力回路のショートスタブを介して上記トランジスタの出力端に直流バイアスを供給するための出力側直流バイアス供給端子、のうちの少なくとも一方
を備えたマイクロ波・ミリ波回路において、
上記出力回路は、
当該出力回路の前段に位置する回路の出力端に一端が接続された第1の伝送線路と、
上記第1の伝送線路の他端に夫々の一端が接続されたショートスタブおよび第2の伝送線路
を備えると共に、上記第2の伝送線路の他端は容量素子を介して出力端子に接続されている
ことを特徴とするマイクロ波・ミリ波回路。 - トランジスタと、上記トランジスタの入力端に接続された入力整合回路および上記トランジスタの出力端に接続された出力整合回路のうちの少なくとも一方とを有すると共に、並列に接続された複数の単位回路と、
上記各単位回路の入力端に接続されると共に、入力された信号を上記各単位回路に分配する分配回路と、
上記各単位回路の出力端に接続されると共に、上記各単位回路から出力された信号を合成する合成回路と、
上記分配回路の入力端に接続されると共に、先端が容量素子を介して接地されたショートスタブを有する入力回路、及び、上記合成回路の出力端に接続されると共に、先端が容量素子を介して接地されたショートスタブを有する出力回路、のうちの少なくとも一方と、
上記入力回路のショートスタブを介して上記各トランジスタの入力端に直流バイアスを供給するための入力側直流バイアス供給端子、及び、上記出力回路のショートスタブを介して上記各トランジスタの出力端に直流バイアスを供給するための出力側直流バイアス供給端子、のうちの少なくとも一方
を備えたマイクロ波・ミリ波回路において、
上記出力回路は、
当該出力回路の前段に位置する回路の出力端に一端が接続された第1の伝送線路と、
上記第1の伝送線路の他端に夫々の一端が接続されたショートスタブおよび第2の伝送線路
を備えると共に、上記第2の伝送線路の他端は容量素子を介して出力端子に接続されている
ことを特徴とするマイクロ波・ミリ波回路。 - 請求項6あるいは請求項7に記載のマイクロ波・ミリ波回路において、
上記第2の伝送線路の長さは、λを基本波の波長とした場合に略λ/4であることを特徴とするマイクロ波・ミリ波回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002306995A JP4237467B2 (ja) | 2002-10-22 | 2002-10-22 | マイクロ波・ミリ波回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002306995A JP4237467B2 (ja) | 2002-10-22 | 2002-10-22 | マイクロ波・ミリ波回路 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2004146919A JP2004146919A (ja) | 2004-05-20 |
JP2004146919A5 JP2004146919A5 (ja) | 2005-12-02 |
JP4237467B2 true JP4237467B2 (ja) | 2009-03-11 |
Family
ID=32453595
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002306995A Expired - Fee Related JP4237467B2 (ja) | 2002-10-22 | 2002-10-22 | マイクロ波・ミリ波回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4237467B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10297893B2 (en) | 2017-03-02 | 2019-05-21 | Toshiba Memory Corporation | High frequency transmission line with an open-ended stub |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5479282B2 (ja) * | 2010-09-15 | 2014-04-23 | 株式会社東芝 | ドハティ増幅器 |
JP5606371B2 (ja) * | 2011-03-24 | 2014-10-15 | 株式会社東芝 | ドハティ増幅器 |
CN102290628A (zh) * | 2011-06-14 | 2011-12-21 | 中国工程物理研究院电子工程研究所 | 一种紧凑型四路功率分配合成结构 |
CN113114130A (zh) * | 2021-03-09 | 2021-07-13 | 中电国基南方集团有限公司 | 一种毫米波宽带分布式匹配电路及其功率放大电路 |
-
2002
- 2002-10-22 JP JP2002306995A patent/JP4237467B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10297893B2 (en) | 2017-03-02 | 2019-05-21 | Toshiba Memory Corporation | High frequency transmission line with an open-ended stub |
Also Published As
Publication number | Publication date |
---|---|
JP2004146919A (ja) | 2004-05-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3458835B2 (ja) | 二重通過帯域増幅回路及び無線周波受信ヘッド | |
TWI637590B (zh) | 功率放大模組 | |
JP2020184749A (ja) | 集積ドハティ増幅器 | |
US20090111394A1 (en) | Monolithic integrated transceiver | |
JPH08130419A (ja) | 増幅器並びにこれを有する受信機及び通信機 | |
JP2002335136A (ja) | 高周波半導体装置 | |
US5528769A (en) | High electron mobility transistor monolithic integrated circuit receiver | |
US20220021343A1 (en) | Integrally-formed splitter for multiple-path power amplifiers and methods of manufacture thereof | |
CN113938102A (zh) | 一种宽带高效率的功率放大器及实现方法 | |
JP2001111364A (ja) | マイクロ波増幅器 | |
CN117546407A (zh) | 结合内部连接的输出集成晶体管放大器器件封装 | |
US20020063596A1 (en) | Radio frequency amplifying circuit | |
JP4237467B2 (ja) | マイクロ波・ミリ波回路 | |
CN117155316B (zh) | 用于氮化镓材料制作的单片微波集成电路中的功率放大器 | |
TW201947887A (zh) | 適用於毫米波第五代通訊的射頻前端電路 | |
CN1316672C (zh) | 高频电路 | |
CN111510087B (zh) | 一种具有多端口分频输出功能的共时多频功率放大器电路 | |
CN112865720A (zh) | X波段宽脉冲大功率内匹配功率放大器 | |
US8421537B2 (en) | Electronic circuit | |
US20220045654A1 (en) | Power amplifier | |
Yishay et al. | High power SiGe E-band transmitter for broadband communication | |
KR20030009352A (ko) | 다기능의 고주파 집적 회로 구조물 | |
Imbornone et al. | Fully differential dual-band image reject receiver in SiGe BiCMOS | |
JP4754129B2 (ja) | 半導体装置 | |
CN114725668A (zh) | 一种有源集成的cpw馈电的宽带圆极化天线 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051018 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051018 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080701 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080829 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080924 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081118 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081209 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081218 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4237467 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111226 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111226 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121226 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121226 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |