JP4232502B2 - 強誘電体メモリ装置の製造方法 - Google Patents
強誘電体メモリ装置の製造方法 Download PDFInfo
- Publication number
- JP4232502B2 JP4232502B2 JP2003086303A JP2003086303A JP4232502B2 JP 4232502 B2 JP4232502 B2 JP 4232502B2 JP 2003086303 A JP2003086303 A JP 2003086303A JP 2003086303 A JP2003086303 A JP 2003086303A JP 4232502 B2 JP4232502 B2 JP 4232502B2
- Authority
- JP
- Japan
- Prior art keywords
- ferroelectric
- film
- cell array
- memory cell
- hydrogen barrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は強誘電体メモリ装置に関し、特に、水素バリア特性に優れた強誘電体メモリ装置の製造技術に関する。
【０００２】
【従来の技術】
強誘電体キャパシタは還元雰囲気に曝されると特性が劣化するため、従来では強誘電体キャパシタを水素バリア膜で被覆する等して特性の劣化を防いでいる。強誘電体メモリ装置の製造工程の中でも特に還元雰囲気になる工程としては、例えば、強誘電体キャパシタと配線層を隔てるための層間絶縁膜成膜工程、エッチング工程、パッシベーション膜成膜工程などがある。この中でも特に水素濃度の高くなるパッシベーション膜成膜工程における強誘電体キャパシタの還元劣化を防ぐために、層間絶縁膜上に配線されたアルミニウム配線層を被覆するように水素バリア膜を成膜し、その上にパッシベーション膜を成膜していた。
【０００３】
【発明が解決しようとする課題】
しかし、アルミニウム配線は微細に切り立っているため、アルミニウム配線上における水素バリア膜の被覆性は乏しく、パッシベーション膜成膜時の水素侵入を十分に抑止することができない。アルミニウム配線と水素バリア膜の隙間からの水素侵入を抑止するために水素バリア膜を多層化すると、製造工程が追加される分、スループットが低下する。
【０００４】
そこで、本発明は上記の問題を解決し、強誘電体キャパシタの還元劣化を防ぐための構造を備えた強誘電体メモリ装置を提案することを課題とする。また、本発明はスループットを低下させることなく、良好な水素バリア特性を有する強誘電体メモリ装置の製造方法を提案することを課題とする。
【０００５】
【課題を解決するための手段】
上記の課題を解決するため、本発明の強誘電体メモリ装置は、ストライプ状の上部電極と下部電極が互いに交差する方向に形成され、少なくとも前記上部電極と前記下部電極とが交差する領域において強誘電体膜が介在して成る強誘電体キャパシタがマトリクス状に配列するメモリセルアレイと、前記強誘電体キャパシタの上層に成膜された水素バリア膜とを備える。
【０００６】
メモリセルアレイの上層に水素バリア膜を成膜することで、パッシベーション膜等の成膜工程における還元雰囲気から強誘電体キャパシタの還元劣化を防ぐことができる。ここで、メモリセルアレイの「上層」とは、メモリセルアレイの上部に直接積層される層に限らず、一又は複数の層間絶縁層を介して積層される層を含むものとする。
【０００７】
ここで、水素バリア膜は前記メモリセルアレイ全域を被覆するように成膜されていることが好ましい。メモリセルアレイ全域を被覆するように水素バリア膜を成膜することで、パッシベーション膜の成膜工程等の還元雰囲気から強誘電体キャパシタを保護できる。また、メモリセルアレイにはトランジスタなどの能動素子は形成されず、強誘電体キャパシタがマトリクス状に配列されるので、メモリセルアレイ全域を被覆するように水素バリア膜を成膜することが可能となる。
【０００８】
また、上述の構成において、強誘電体キャパシタへのデータの書き込み又は読み出しを行うための周辺回路と、前記強誘電体キャパシタと前記周辺回路を接続する配線層をさらに含み、前記配線層と前記水素バリア膜は同一レイヤに成膜されていることが好ましい。かかる構成により、配線層と水素バリア膜を同一工程で成膜することが可能となり、製造上のスループットが向上する。
【０００９】
また、前記配線層と前記水素バリア膜は電気的に導通しないように分離されていることが好ましい。配線層と水素バリア膜を分離することで、配線層が水素バリア膜を通じて他の配線層と導通するなどの不具合を解消できる。
【００１０】
また、配線層と水素バリア膜は同一工程で成膜された金属膜であることが好ましい。かかる構成により、製造工程を簡略化することができる。
【００１１】
また、水素バリア膜の表面は金属酸化物又は金属窒化物が形成されていることが好ましい。かかる構成により、水素バリア膜の水素吸蔵性能を高めることができる。
【００１２】
本発明の強誘電体メモリ装置の製造方法は、ストライプ状の上部電極と下部電極が互いに交差する方向に形成され、少なくとも前記上部電極と前記下部電極とが交差する領域において強誘電体膜が介在して成る強誘電体キャパシタがマトリクス状に配列するメモリセルアレイを備える強誘電体メモリ装置の製造方法であって、前記メモリセルアレイを形成する工程と、前記メモリセルアレイを被覆する層間絶縁膜を成膜する工程と、前記強誘電体キャパシタと周辺回路との接続を行うためのコンタクトホールを前記層間絶縁膜に開口する工程と、少なくとも前記コンタクトホールを被覆するように、前記層間絶縁膜上の所望の領域に金属層を成膜する工程を含む。
【００１３】
層間絶縁膜上に成膜された金属膜は配線層として機能させることが可能となる上に、メモリセルアレイ上に成膜された金属膜は水素バリア膜として機能させることができるため、製造工程を簡略化することが可能となる。
【００１４】
また、金属層を成膜する工程において、前記金属層は少なくとも前記メモリセルアレイ全域を被覆するように成膜することが好ましい。メモリセルアレイ全域を被覆するように金属膜を成膜することで、パッシベーション膜の成膜工程等の還元雰囲気から強誘電体キャパシタを保護できる
また、層間絶縁膜上に成膜された前記金属層をパターニングすることによって、前記金属層の一部を、前記強誘電体キャパシタと前記周辺回路を接続する配線層とし、残存する金属層の一部を、前記メモリセルアレイ全域を被覆する水素バリア膜とする工程をさらに含むことが好ましい。
【００１５】
かかる製造工程により、配線層と水素バリア膜を同一工程で製造できるため、製造工程を簡略化し、スループットを向上させることができる。また、メモリセルアレイにはトランジスタなどの能動素子は形成されず、強誘電体キャパシタがマトリクス状に配列されるので、メモリセルアレイの全域を被覆するように金属膜を成膜することが可能となる。
【００１６】
さらに、水素バリア膜の表面を酸化処理又は窒化処理する工程を含めることによって、水素バリア膜の水素吸蔵性能を高めることができる。
【００１７】
【発明の実施の形態】
以下、各図を参照して本発明の好適な実施形態について説明する。
【００１８】
図３は強誘電体メモリ装置１００の平面構成図を示している。強誘電体メモリ装置１００は、メモリセルアレイ１０１、ビット線ドライバ２１、及びワード線ドライバ２２を備えて構成されている。メモリセルアレイ１０１には、行方向に配列するストライプ状の下部電極（ワード線）１１と、列方向に配列するストライプ状の上部電極（ビット線）１３が各々直交するように形成されている。下部電極１１と上部電極１３との間には強誘電体膜（図示せず）が成膜されており、下部電極１１と上部電極１３が交差する点において強誘電体キャパシタを形成している。
【００１９】
同図において、Ａ１は上述のメモリセルアレイ１０１が形成される領域を示しており、Ａ２は上述のビット線ドライバ２１及びワード線ドライバ２２から成る周辺回路が形成される領域を示している。領域Ａ１には強誘電体キャパシタがマトリクス状に配列しており、領域Ａ２にはＹゲート、センスアンプ、入出力バッファ、Ｘアドレスデコーダ、Ｙアドレスデコーダ、アドレスバッファなどを構成するトランジスタ等の論理素子が多数形成されている。領域Ａ１には従来の１Ｔ１Ｃ型のメモリ素子のようにトランジスタが配置されないため、強誘電体キャパシタの集積度を高めることができる。周辺回路が形成される領域Ａ２は強誘電体メモリ装置群が形成される領域Ａ１の外周近辺に配置されている。
【００２０】
尚、同図に示す強誘電体メモリ装置はメモリセルアレイ１０１、ビット線ドライバ２１、及びワード線ドライバ２２が形成された段階の構成を示しており、後述する配線工程、パッシベーション膜成膜工程等を経て強誘電体メモリ装置１００が完成する。
【００２１】
図１（Ａ）は図３のＡ−Ａ線断面図を示している。シリコン基板３１上にはＬＯＣＯＳ選択酸化によって素子分離絶縁層３２が形成され、素子分離された領域にはゲート絶縁膜３４、ゲート酸化膜３５、ドレイン領域３６、及びソース領域３７から成るＭＯＳトランジスタ３８が形成されている。ＭＯＳトランジスタ３８は領域Ａ２に形成されており、ワード線ドライバ２２の論理素子を構成している。ＭＯＳトランジスタ３８及び素子分離層３２は層間絶縁膜３３によってその表面が被覆されている。
【００２２】
層間絶縁膜３３上の領域Ａ１においては、下部電極１１、強誘電体膜１２、及び上部電極１３から成る強誘電体キャパシタ１０が形成されている。下部電極１１と上部電極１３は、白金（Ｐｔ）又はイリジウム（Ｉｒ）などの貴金属やその酸化物（ＩｒＯx）などをスパッタで形成し、ストライプ状にパターニングすることにより得られる。強誘電体膜１２としては、特に限定されるものではないが、ＰＺＴ（Lead Zirconate Titanate）、ＳＢＴ（Strontium Bismus Tantalates）、ＢＳＴ（Barium Strontium Titanate）などが好適であり、ゾルゲル法、ＭＯＤ法、スパッタ法、ＣＶＤ法などで成膜できる。
【００２３】
このように、領域Ａ１に形成される強誘電体キャパシタ１０と、領域Ａ２に形成されるＭＯＳトランジスタ６８を異なるレイヤに形成することで、強誘電体キャパシタ１０の製造プロセスとＭＯＳトランジスタ６８の製造プロセスを分離することが可能である。領域Ａ１、Ａ２のほぼ全面には、強誘電体キャパシタ１０を被覆するように層間絶縁膜４１が成膜されている。層間絶縁膜４１はＴＥＯＳを原料ガスとしてプラズマＣＶＤにより成膜された酸化シリコン膜である。層間絶縁膜４１には後工程で配線層を成膜するためのコンタクトホールｈ１、ｈ２が開口されている。コンタクトホールｈ１は下部電極１１に通じており、コンタクトホールｈ２はＭＯＳトランジスタ３８に通じている。
【００２４】
図４は配線工程終了後の強誘電体メモリ装置１００の平面構成図を示しており、図１（Ｂ）は図４のＢ−Ｂ線断面図に相当する。配線工程においては領域Ａ１、Ａ２を含む層間絶縁膜４１のほぼ全域に金属層（配線材料層）を成膜し、さらに、金属層を所定の形状にパターニングすることにより、配線層５１と水素バリア膜５２を形成する。配線層５１は図１（Ｂ）及び図４に示すように、コンタクトホールｈ１、ｈ２を介して下部電極１１とワード線ドライバ２２（より詳細には、ＭＯＳトランジスタ３８などの論理素子）と接続するようにライン状にパターニングされる。本工程においては、図４に示すように、上部電極１３とビット線ドライバ２１も配線層５１によって接続される。
【００２５】
水素バリア膜５２は少なくともメモリセルアレイ１０１が形成される領域を被覆するように領域Ａ１のほぼ全域にわたってパターニングされる。このように、配線工程において領域Ａ１上に成膜された金属層を全て除去せずに、少なくともその一部を残存させておくことによって、残存金属層を水素バリア膜５２として機能させることができる。一般に、金属層は水素バリア膜５２として機能し得るため、その材料は特に限定されるものではないが、製造プロセスの都合上、アルミニウム（Ａｌ）が好適である。アルミニウム膜の成膜には一般的にスパッタ法が用いられる。もとより、上述の例では、メモリセルアレイ１０１が形成される領域を被覆するように領域Ａ１のほぼ全域にわたって水素バリア膜５２を形成していたが、本発明はこれに限られるものではなく、上部電極１３又は下部電極１１のラインに沿ってストライプ状に水素バリア膜５２を形成してもよく、また、上部電極１３と下部電極１１が交差するポイント毎に水素バリア膜５２を点在させてもよい。
【００２６】
尚、上述の構成において、水素バリア膜５２は、配線層５１、上部電極１３、及び下部電極１１の何れとも電気的に導通しないように分離形成されており、電気的にはフローティング状態にある。但し、本発明において、水素バリア膜５２と配線層５１は必ずしも分離する必要はなく、図２（Ｆ）に示すように、領域Ａ１、Ａ２を含む層間絶縁膜４１のほぼ全域に金属層５０を成膜し、上述の配線層５１と水素バリア膜５２を一体化させた構成としてもよい。
【００２７】
さて、層間絶縁膜４１上に配線層５１と水素バリア膜５２を形成したならば、図１（Ｃ）に示すように、配線層５２と水素バリア膜５２を酸素雰囲気或いは窒素雰囲気の環境下において短時間熱処理を施すことにより、又は酸素プラズマ或いは窒素プラズマへ暴露することにより、その表面（より詳細には、上面部分及び側壁部分）にアルミナ層（Ａｌ2Ｏ3）又は窒化アルミニウム層（ＡｌＮ）から成る酸化物層又は窒化物層５１ａ，５２ａを形成する。水素バリア膜５２の上層を酸化物層又は窒化物層５２ａとすることにより、良好な水素バリア特性が得られる。
【００２８】
但し、水素バリア膜５２とともに配線層５１の上層も同時に酸化処理又は窒化処理する場合には、配線層５１の全てが酸化或いは窒化されて絶縁膜とならないように、表面の上層のみが酸化或いは窒化されるように上述の熱処理時間或いはプラズマへの暴露時間を調整する。もとより、本発明において、配線層５１は水素バリア膜５２とともに必ずしも酸化処理或いは窒化処理される必要はなく、図２（Ｅ）に示すように、配線層５１を被覆するマスク７０を形成し、配線層５１の表面が酸化処理又は窒化処理されないようにして、水素バリア膜５２の表面を酸化処理又は窒化処理して酸化物層又は窒化物層５２ａを形成してもよい。
【００２９】
また、水素バリア膜５２をＡｌ／Ａｌ2Ｏ3又はＡｌ／ＡｌＮの二層構造とする場合には、上述したようにアルミニウム層を成膜してからこれを酸化処理又は窒化処理する場合の他に、アルミニウム層を成膜する段階で上記の二層構造を実現してもよい。例えば、アルミニウムをターゲットとして純粋のＡｌをスパッタ成膜し、Ａｌ膜の成膜の途中で酸素ガス又は窒素ガスを導入することで、その上層にＡｌ2Ｏ3又はＡｌＮを積層していく手法が考えられる。
【００３０】
尚、水素バリア膜５２としては、上述の他に、チタン酸化物、チタン窒化物、イリジウム酸化物などの各種金属酸化物又は金属窒化物を用いることが可能である。また、図１及び図２には図示してないが、上記の構成に加えて、個々の強誘電体キャパシタ１０を被覆するように水素バリア膜を成膜してもよい。以上の工程を経て、層間絶縁膜４１上の配線層５１及び水素バリア膜５２を成膜したならば、図２（Ｄ）に示すように、領域Ａ１、Ａ２を含む全域にパッシベーション膜６０を成膜することで、強誘電体メモリ装置１００が完成する。パッシベーション膜６０としては、ＳｉＮなどが好適である。
【００３１】
以上、説明したように、本実施形態の強誘電体メモリ装置の構造によれば、強誘電体キャパシタ１０をマトリクス状に配列したメモリセルアレイ１０１の周囲にトランジスタ等から成る周辺回路（ビット線ドライバ２１、ワード線ドライバ２２）が形成されるため、配線工程の際にメモリセルアレイ上に金属層を成膜することができ、しかもその金属層を除去することなく残存させておくことによって、水素バリア膜として機能させることが可能となる。つまり、配線層と水素バリア膜の成膜工程を別工程で行う必要はなく、同一工程で一括処理できるため、スループットの大幅向上を実現できる。
【００３２】
また、メモリセルアレイ１０１上に成膜された水素バリア膜５２はその表面を酸化処理又は窒化処理することで、水素吸蔵能力を高めることができるため、良好な水素バリア膜として機能させることが可能となる。
【図面の簡単な説明】
【図１】 強誘電体メモリ装置の製造工程断面図である。
【図２】 強誘電体メモリ装置の製造工程断面図である。
【図３】 強誘電体メモリ装置の平面構成図である。
【図４】 強誘電体メモリ装置の平面構成図である。
【符号の説明】
１００…強誘電体メモリ装置 １０１…メモリセルアレイ ２１…ビット線ドライバ ２２…ワード線ドライバ １０…強誘電体キャパシタ １１…下部電極 １２…強誘電体膜 １３…上部電極 ４１…層間絶縁膜 ５１…配線層 ５２…水素バリア膜 ５１ａ,５２ａ…酸化物層又は窒化物層
【発明の属する技術分野】
本発明は強誘電体メモリ装置に関し、特に、水素バリア特性に優れた強誘電体メモリ装置の製造技術に関する。
【０００２】
【従来の技術】
強誘電体キャパシタは還元雰囲気に曝されると特性が劣化するため、従来では強誘電体キャパシタを水素バリア膜で被覆する等して特性の劣化を防いでいる。強誘電体メモリ装置の製造工程の中でも特に還元雰囲気になる工程としては、例えば、強誘電体キャパシタと配線層を隔てるための層間絶縁膜成膜工程、エッチング工程、パッシベーション膜成膜工程などがある。この中でも特に水素濃度の高くなるパッシベーション膜成膜工程における強誘電体キャパシタの還元劣化を防ぐために、層間絶縁膜上に配線されたアルミニウム配線層を被覆するように水素バリア膜を成膜し、その上にパッシベーション膜を成膜していた。
【０００３】
【発明が解決しようとする課題】
しかし、アルミニウム配線は微細に切り立っているため、アルミニウム配線上における水素バリア膜の被覆性は乏しく、パッシベーション膜成膜時の水素侵入を十分に抑止することができない。アルミニウム配線と水素バリア膜の隙間からの水素侵入を抑止するために水素バリア膜を多層化すると、製造工程が追加される分、スループットが低下する。
【０００４】
そこで、本発明は上記の問題を解決し、強誘電体キャパシタの還元劣化を防ぐための構造を備えた強誘電体メモリ装置を提案することを課題とする。また、本発明はスループットを低下させることなく、良好な水素バリア特性を有する強誘電体メモリ装置の製造方法を提案することを課題とする。
【０００５】
【課題を解決するための手段】
上記の課題を解決するため、本発明の強誘電体メモリ装置は、ストライプ状の上部電極と下部電極が互いに交差する方向に形成され、少なくとも前記上部電極と前記下部電極とが交差する領域において強誘電体膜が介在して成る強誘電体キャパシタがマトリクス状に配列するメモリセルアレイと、前記強誘電体キャパシタの上層に成膜された水素バリア膜とを備える。
【０００６】
メモリセルアレイの上層に水素バリア膜を成膜することで、パッシベーション膜等の成膜工程における還元雰囲気から強誘電体キャパシタの還元劣化を防ぐことができる。ここで、メモリセルアレイの「上層」とは、メモリセルアレイの上部に直接積層される層に限らず、一又は複数の層間絶縁層を介して積層される層を含むものとする。
【０００７】
ここで、水素バリア膜は前記メモリセルアレイ全域を被覆するように成膜されていることが好ましい。メモリセルアレイ全域を被覆するように水素バリア膜を成膜することで、パッシベーション膜の成膜工程等の還元雰囲気から強誘電体キャパシタを保護できる。また、メモリセルアレイにはトランジスタなどの能動素子は形成されず、強誘電体キャパシタがマトリクス状に配列されるので、メモリセルアレイ全域を被覆するように水素バリア膜を成膜することが可能となる。
【０００８】
また、上述の構成において、強誘電体キャパシタへのデータの書き込み又は読み出しを行うための周辺回路と、前記強誘電体キャパシタと前記周辺回路を接続する配線層をさらに含み、前記配線層と前記水素バリア膜は同一レイヤに成膜されていることが好ましい。かかる構成により、配線層と水素バリア膜を同一工程で成膜することが可能となり、製造上のスループットが向上する。
【０００９】
また、前記配線層と前記水素バリア膜は電気的に導通しないように分離されていることが好ましい。配線層と水素バリア膜を分離することで、配線層が水素バリア膜を通じて他の配線層と導通するなどの不具合を解消できる。
【００１０】
また、配線層と水素バリア膜は同一工程で成膜された金属膜であることが好ましい。かかる構成により、製造工程を簡略化することができる。
【００１１】
また、水素バリア膜の表面は金属酸化物又は金属窒化物が形成されていることが好ましい。かかる構成により、水素バリア膜の水素吸蔵性能を高めることができる。
【００１２】
本発明の強誘電体メモリ装置の製造方法は、ストライプ状の上部電極と下部電極が互いに交差する方向に形成され、少なくとも前記上部電極と前記下部電極とが交差する領域において強誘電体膜が介在して成る強誘電体キャパシタがマトリクス状に配列するメモリセルアレイを備える強誘電体メモリ装置の製造方法であって、前記メモリセルアレイを形成する工程と、前記メモリセルアレイを被覆する層間絶縁膜を成膜する工程と、前記強誘電体キャパシタと周辺回路との接続を行うためのコンタクトホールを前記層間絶縁膜に開口する工程と、少なくとも前記コンタクトホールを被覆するように、前記層間絶縁膜上の所望の領域に金属層を成膜する工程を含む。
【００１３】
層間絶縁膜上に成膜された金属膜は配線層として機能させることが可能となる上に、メモリセルアレイ上に成膜された金属膜は水素バリア膜として機能させることができるため、製造工程を簡略化することが可能となる。
【００１４】
また、金属層を成膜する工程において、前記金属層は少なくとも前記メモリセルアレイ全域を被覆するように成膜することが好ましい。メモリセルアレイ全域を被覆するように金属膜を成膜することで、パッシベーション膜の成膜工程等の還元雰囲気から強誘電体キャパシタを保護できる
また、層間絶縁膜上に成膜された前記金属層をパターニングすることによって、前記金属層の一部を、前記強誘電体キャパシタと前記周辺回路を接続する配線層とし、残存する金属層の一部を、前記メモリセルアレイ全域を被覆する水素バリア膜とする工程をさらに含むことが好ましい。
【００１５】
かかる製造工程により、配線層と水素バリア膜を同一工程で製造できるため、製造工程を簡略化し、スループットを向上させることができる。また、メモリセルアレイにはトランジスタなどの能動素子は形成されず、強誘電体キャパシタがマトリクス状に配列されるので、メモリセルアレイの全域を被覆するように金属膜を成膜することが可能となる。
【００１６】
さらに、水素バリア膜の表面を酸化処理又は窒化処理する工程を含めることによって、水素バリア膜の水素吸蔵性能を高めることができる。
【００１７】
【発明の実施の形態】
以下、各図を参照して本発明の好適な実施形態について説明する。
【００１８】
図３は強誘電体メモリ装置１００の平面構成図を示している。強誘電体メモリ装置１００は、メモリセルアレイ１０１、ビット線ドライバ２１、及びワード線ドライバ２２を備えて構成されている。メモリセルアレイ１０１には、行方向に配列するストライプ状の下部電極（ワード線）１１と、列方向に配列するストライプ状の上部電極（ビット線）１３が各々直交するように形成されている。下部電極１１と上部電極１３との間には強誘電体膜（図示せず）が成膜されており、下部電極１１と上部電極１３が交差する点において強誘電体キャパシタを形成している。
【００１９】
同図において、Ａ１は上述のメモリセルアレイ１０１が形成される領域を示しており、Ａ２は上述のビット線ドライバ２１及びワード線ドライバ２２から成る周辺回路が形成される領域を示している。領域Ａ１には強誘電体キャパシタがマトリクス状に配列しており、領域Ａ２にはＹゲート、センスアンプ、入出力バッファ、Ｘアドレスデコーダ、Ｙアドレスデコーダ、アドレスバッファなどを構成するトランジスタ等の論理素子が多数形成されている。領域Ａ１には従来の１Ｔ１Ｃ型のメモリ素子のようにトランジスタが配置されないため、強誘電体キャパシタの集積度を高めることができる。周辺回路が形成される領域Ａ２は強誘電体メモリ装置群が形成される領域Ａ１の外周近辺に配置されている。
【００２０】
尚、同図に示す強誘電体メモリ装置はメモリセルアレイ１０１、ビット線ドライバ２１、及びワード線ドライバ２２が形成された段階の構成を示しており、後述する配線工程、パッシベーション膜成膜工程等を経て強誘電体メモリ装置１００が完成する。
【００２１】
図１（Ａ）は図３のＡ−Ａ線断面図を示している。シリコン基板３１上にはＬＯＣＯＳ選択酸化によって素子分離絶縁層３２が形成され、素子分離された領域にはゲート絶縁膜３４、ゲート酸化膜３５、ドレイン領域３６、及びソース領域３７から成るＭＯＳトランジスタ３８が形成されている。ＭＯＳトランジスタ３８は領域Ａ２に形成されており、ワード線ドライバ２２の論理素子を構成している。ＭＯＳトランジスタ３８及び素子分離層３２は層間絶縁膜３３によってその表面が被覆されている。
【００２２】
層間絶縁膜３３上の領域Ａ１においては、下部電極１１、強誘電体膜１２、及び上部電極１３から成る強誘電体キャパシタ１０が形成されている。下部電極１１と上部電極１３は、白金（Ｐｔ）又はイリジウム（Ｉｒ）などの貴金属やその酸化物（ＩｒＯx）などをスパッタで形成し、ストライプ状にパターニングすることにより得られる。強誘電体膜１２としては、特に限定されるものではないが、ＰＺＴ（Lead Zirconate Titanate）、ＳＢＴ（Strontium Bismus Tantalates）、ＢＳＴ（Barium Strontium Titanate）などが好適であり、ゾルゲル法、ＭＯＤ法、スパッタ法、ＣＶＤ法などで成膜できる。
【００２３】
このように、領域Ａ１に形成される強誘電体キャパシタ１０と、領域Ａ２に形成されるＭＯＳトランジスタ６８を異なるレイヤに形成することで、強誘電体キャパシタ１０の製造プロセスとＭＯＳトランジスタ６８の製造プロセスを分離することが可能である。領域Ａ１、Ａ２のほぼ全面には、強誘電体キャパシタ１０を被覆するように層間絶縁膜４１が成膜されている。層間絶縁膜４１はＴＥＯＳを原料ガスとしてプラズマＣＶＤにより成膜された酸化シリコン膜である。層間絶縁膜４１には後工程で配線層を成膜するためのコンタクトホールｈ１、ｈ２が開口されている。コンタクトホールｈ１は下部電極１１に通じており、コンタクトホールｈ２はＭＯＳトランジスタ３８に通じている。
【００２４】
図４は配線工程終了後の強誘電体メモリ装置１００の平面構成図を示しており、図１（Ｂ）は図４のＢ−Ｂ線断面図に相当する。配線工程においては領域Ａ１、Ａ２を含む層間絶縁膜４１のほぼ全域に金属層（配線材料層）を成膜し、さらに、金属層を所定の形状にパターニングすることにより、配線層５１と水素バリア膜５２を形成する。配線層５１は図１（Ｂ）及び図４に示すように、コンタクトホールｈ１、ｈ２を介して下部電極１１とワード線ドライバ２２（より詳細には、ＭＯＳトランジスタ３８などの論理素子）と接続するようにライン状にパターニングされる。本工程においては、図４に示すように、上部電極１３とビット線ドライバ２１も配線層５１によって接続される。
【００２５】
水素バリア膜５２は少なくともメモリセルアレイ１０１が形成される領域を被覆するように領域Ａ１のほぼ全域にわたってパターニングされる。このように、配線工程において領域Ａ１上に成膜された金属層を全て除去せずに、少なくともその一部を残存させておくことによって、残存金属層を水素バリア膜５２として機能させることができる。一般に、金属層は水素バリア膜５２として機能し得るため、その材料は特に限定されるものではないが、製造プロセスの都合上、アルミニウム（Ａｌ）が好適である。アルミニウム膜の成膜には一般的にスパッタ法が用いられる。もとより、上述の例では、メモリセルアレイ１０１が形成される領域を被覆するように領域Ａ１のほぼ全域にわたって水素バリア膜５２を形成していたが、本発明はこれに限られるものではなく、上部電極１３又は下部電極１１のラインに沿ってストライプ状に水素バリア膜５２を形成してもよく、また、上部電極１３と下部電極１１が交差するポイント毎に水素バリア膜５２を点在させてもよい。
【００２６】
尚、上述の構成において、水素バリア膜５２は、配線層５１、上部電極１３、及び下部電極１１の何れとも電気的に導通しないように分離形成されており、電気的にはフローティング状態にある。但し、本発明において、水素バリア膜５２と配線層５１は必ずしも分離する必要はなく、図２（Ｆ）に示すように、領域Ａ１、Ａ２を含む層間絶縁膜４１のほぼ全域に金属層５０を成膜し、上述の配線層５１と水素バリア膜５２を一体化させた構成としてもよい。
【００２７】
さて、層間絶縁膜４１上に配線層５１と水素バリア膜５２を形成したならば、図１（Ｃ）に示すように、配線層５２と水素バリア膜５２を酸素雰囲気或いは窒素雰囲気の環境下において短時間熱処理を施すことにより、又は酸素プラズマ或いは窒素プラズマへ暴露することにより、その表面（より詳細には、上面部分及び側壁部分）にアルミナ層（Ａｌ2Ｏ3）又は窒化アルミニウム層（ＡｌＮ）から成る酸化物層又は窒化物層５１ａ，５２ａを形成する。水素バリア膜５２の上層を酸化物層又は窒化物層５２ａとすることにより、良好な水素バリア特性が得られる。
【００２８】
但し、水素バリア膜５２とともに配線層５１の上層も同時に酸化処理又は窒化処理する場合には、配線層５１の全てが酸化或いは窒化されて絶縁膜とならないように、表面の上層のみが酸化或いは窒化されるように上述の熱処理時間或いはプラズマへの暴露時間を調整する。もとより、本発明において、配線層５１は水素バリア膜５２とともに必ずしも酸化処理或いは窒化処理される必要はなく、図２（Ｅ）に示すように、配線層５１を被覆するマスク７０を形成し、配線層５１の表面が酸化処理又は窒化処理されないようにして、水素バリア膜５２の表面を酸化処理又は窒化処理して酸化物層又は窒化物層５２ａを形成してもよい。
【００２９】
また、水素バリア膜５２をＡｌ／Ａｌ2Ｏ3又はＡｌ／ＡｌＮの二層構造とする場合には、上述したようにアルミニウム層を成膜してからこれを酸化処理又は窒化処理する場合の他に、アルミニウム層を成膜する段階で上記の二層構造を実現してもよい。例えば、アルミニウムをターゲットとして純粋のＡｌをスパッタ成膜し、Ａｌ膜の成膜の途中で酸素ガス又は窒素ガスを導入することで、その上層にＡｌ2Ｏ3又はＡｌＮを積層していく手法が考えられる。
【００３０】
尚、水素バリア膜５２としては、上述の他に、チタン酸化物、チタン窒化物、イリジウム酸化物などの各種金属酸化物又は金属窒化物を用いることが可能である。また、図１及び図２には図示してないが、上記の構成に加えて、個々の強誘電体キャパシタ１０を被覆するように水素バリア膜を成膜してもよい。以上の工程を経て、層間絶縁膜４１上の配線層５１及び水素バリア膜５２を成膜したならば、図２（Ｄ）に示すように、領域Ａ１、Ａ２を含む全域にパッシベーション膜６０を成膜することで、強誘電体メモリ装置１００が完成する。パッシベーション膜６０としては、ＳｉＮなどが好適である。
【００３１】
以上、説明したように、本実施形態の強誘電体メモリ装置の構造によれば、強誘電体キャパシタ１０をマトリクス状に配列したメモリセルアレイ１０１の周囲にトランジスタ等から成る周辺回路（ビット線ドライバ２１、ワード線ドライバ２２）が形成されるため、配線工程の際にメモリセルアレイ上に金属層を成膜することができ、しかもその金属層を除去することなく残存させておくことによって、水素バリア膜として機能させることが可能となる。つまり、配線層と水素バリア膜の成膜工程を別工程で行う必要はなく、同一工程で一括処理できるため、スループットの大幅向上を実現できる。
【００３２】
また、メモリセルアレイ１０１上に成膜された水素バリア膜５２はその表面を酸化処理又は窒化処理することで、水素吸蔵能力を高めることができるため、良好な水素バリア膜として機能させることが可能となる。
【図面の簡単な説明】
【図１】 強誘電体メモリ装置の製造工程断面図である。
【図２】 強誘電体メモリ装置の製造工程断面図である。
【図３】 強誘電体メモリ装置の平面構成図である。
【図４】 強誘電体メモリ装置の平面構成図である。
【符号の説明】
１００…強誘電体メモリ装置 １０１…メモリセルアレイ ２１…ビット線ドライバ ２２…ワード線ドライバ １０…強誘電体キャパシタ １１…下部電極 １２…強誘電体膜 １３…上部電極 ４１…層間絶縁膜 ５１…配線層 ５２…水素バリア膜 ５１ａ,５２ａ…酸化物層又は窒化物層
Claims (2)
- ストライプ状の上部電極と下部電極が互いに交差する方向に形成され、少なくとも前記上部電極と前記下部電極とが交差する領域において強誘電体膜が介在して成る強誘電体キャパシタがマトリクス状に配列するメモリセルアレイを備える強誘電体メモリ装置の製造方法であって、
前記メモリセルアレイを形成する工程と、
前記メモリセルアレイを被覆する層間絶縁膜を成膜する工程と、
前記強誘電体キャパシタと周辺回路との接続を行うためのコンタクトホールを前記層間絶縁膜に開口する工程と、
少なくとも前記コンタクトホールを被覆し、前記層間絶縁膜上の少なくとも前記メモリセルアレイ全域を被覆するように金属層を成膜し、
前記金属層をパターニングすることによって、前記金属層の一部を、前記強誘電体キャパシタと前記周辺回路を接続する配線層とし、残存する金属層の一部を、前記メモリセルアレイ全域を被覆する水素バリア膜とする工程とを含む、
強誘電体メモリ装置の製造方法。 - 前記水素バリア膜の表面を酸化処理又は窒化処理する工程をさらに含む、請求項１に記載の強誘電体メモリ装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003086303A JP4232502B2 (ja) | 2003-03-26 | 2003-03-26 | 強誘電体メモリ装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003086303A JP4232502B2 (ja) | 2003-03-26 | 2003-03-26 | 強誘電体メモリ装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004296732A JP2004296732A (ja) | 2004-10-21 |
| JP4232502B2 true JP4232502B2 (ja) | 2009-03-04 |
Family
ID=33400998
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003086303A Expired - Fee Related JP4232502B2 (ja) | 2003-03-26 | 2003-03-26 | 強誘電体メモリ装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4232502B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101496173B (zh) | 2006-07-27 | 2010-12-22 | 松下电器产业株式会社 | 非易失性半导体存储装置及其制造方法 |
| JP5504993B2 (ja) * | 2010-03-15 | 2014-05-28 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
-
2003
- 2003-03-26 JP JP2003086303A patent/JP4232502B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004296732A (ja) | 2004-10-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100522211B1 (ko) | 반도체장치 및 그 제조방법 | |
| JP4025829B2 (ja) | 半導体装置及びその製造方法 | |
| JP5251129B2 (ja) | 半導体装置及びその製造方法 | |
| JP3847645B2 (ja) | 半導体装置及びその製造方法 | |
| US6717198B2 (en) | Ferroelectric memory | |
| JP4930371B2 (ja) | 半導体装置及びその製造方法 | |
| JP3657925B2 (ja) | 半導体装置及びその製造方法 | |
| JP2002280523A (ja) | 半導体記憶装置とその製造方法 | |
| JP4280006B2 (ja) | 半導体装置 | |
| US8004030B2 (en) | Semiconductor device and method for manufacturing the same | |
| JP4450222B2 (ja) | 強誘電体メモリ及びその製造方法 | |
| JP3962296B2 (ja) | 強誘電体メモリ装置及びその製造方法 | |
| JP4893304B2 (ja) | 半導体装置及びその製造方法 | |
| JP2003086771A (ja) | 容量素子、半導体記憶装置及びその製造方法 | |
| US6700147B1 (en) | Semiconductor device and method of manufacturing the same | |
| US20090256259A1 (en) | Semiconductor device and method for manufacturing the same | |
| JP4232502B2 (ja) | 強誘電体メモリ装置の製造方法 | |
| US20040099894A1 (en) | Semiconductor device having ferroelectric film and manufacturing method thereof | |
| JPH1197647A (ja) | 容量及びその製造方法 | |
| JP4351990B2 (ja) | 強誘電体メモリ装置及びその製造方法 | |
| KR100867363B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JPWO2006100737A1 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060324 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080807 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080901 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081028 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081118 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081201 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111219 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111219 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121219 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |