JP4232053B2 - Atm通信におけるデータ転送方法およびその方式 - Google Patents

Atm通信におけるデータ転送方法およびその方式 Download PDF

Info

Publication number
JP4232053B2
JP4232053B2 JP2006514153A JP2006514153A JP4232053B2 JP 4232053 B2 JP4232053 B2 JP 4232053B2 JP 2006514153 A JP2006514153 A JP 2006514153A JP 2006514153 A JP2006514153 A JP 2006514153A JP 4232053 B2 JP4232053 B2 JP 4232053B2
Authority
JP
Japan
Prior art keywords
cell
atm
processing unit
transmission
layer processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006514153A
Other languages
English (en)
Other versions
JPWO2005119987A1 (ja
Inventor
充高 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of JPWO2005119987A1 publication Critical patent/JPWO2005119987A1/ja
Application granted granted Critical
Publication of JP4232053B2 publication Critical patent/JP4232053B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • H04L2012/5603Access techniques
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • H04L2012/5614User Network Interface
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • H04L2012/5638Services, e.g. multimedia, GOS, QOS
    • H04L2012/5665Interaction of ATM with other protocols

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Description

本発明は、ATM(Asynchronous Transfer Mode:非同期転送モード)通信におけるデータ転送方法およびその方式に関し、特に、ATMセルを使用し、シェルフ間でデータ転送をするATM通信におけるデータ転送方法およびその方式に関するものである。
ATMセルの多重・分離を行うATM装置において、UTOPIA(Universal Test and Operation PHY(Physical Layer Protocol)Interface for ATM)と名づけられたデバイス間の標準化されたインタフェースがあ。る。これは、ATMフォーラム(The ATM Forum)によって提唱されている。
UTOPIAのインタフェースにはいくつかのレベルがある。そのうちのUTOPIAレベル2では、主に、一つのATMレイヤ処理部と複数の物理(PHY)レイヤ処理部との間のインタフェースが定義されている。
ところで、ATMレイヤまでのインタフェースは標準化されているが物理レイヤ処理部ではいろいろな伝送媒体が使用される。そのため、拡張性の高いUTOPIAのインタフェースが多様な物理レイヤ処理部に対応している。すなわち、UTOPIAのインタフェースを用いてATMレイヤ処理部と物理レイヤ処理部との境界を明確にすることが、拡張性を一層高めている。
また、転送先シェルフのシェルフ番号とそのシェルフ内モデムのUTOPIAアドレスとで送信先処理デバイスを識別することにより、複数シェルフ構成をとったシェルフ間の相互通信が可能となる。
以降の説明では、一つのATMレイヤ処理部をUTOPIAマスタ部と称し、このマスタ部に従属する複数の物理レイヤ処理部をUTOPIAスレーブ部と称する。
一つのシェルフは、例えば、図1に示されるように、UTOPIAマスタ部(以後、マスタ部と略称する)101と、二つのUTOPIAスレーブ部(以後、スレーブ部と略称する)102とを有する。シェルフ内での各機能部はUTOPIAバス103で接続されている。スレーブ部102はシェルフ間の通信のため、シリアル変換機能を有している。図1のシェルフ内接続部分はマスタ部101の受信側のみを示す。
すなわち、図1は、スレーブ部102で受けたATMセルによるデータをマスタ部101で受ける部分の主要回路を示す。図2は、二つのスレーブ部102がアドレスA,Bそれぞれを付与されている場合の動作を説明する図である。
図示される「RxData」は、マスタ部101がスレーブ部102から受信するATMセルの受信データ信号である。「RxAddr」は、マスタ部101が受信するATMセルの送信元スレーブ部102を選択する受信アドレス信号で、マスタ部101からスレーブ部102に送出される。二つのスレーブ部102それぞれにはアドレスA,Bのそれぞれが付与されている。「RxClav」は、スレーブ部102のセル格納バッファの状態を示す信号である。従って、セル格納バッファにATMセルが保有されている、すなわち、マスタ部101に受信させたいATMセルを保有している状態で、スレーブ部102からマスタ部101に「RxClav」信号として「OK」が送出される。
ここで、図1および図2を参照して受信手順を説明する。
まず、マスタ部101は、スレーブ部(A)102とスレーブ部(B)102とに、「RxAddr」の(A)信号または(B)信号により交互にポーリング処理を実行して、マスタ部101へのATMセルを有するか否かを確認する。最初の「RxAddr」信号Aの確認ではスレーブ部(A)102に送信セルがなかったので「RxClav」信号として「NG」が出力されている。従って、マスタ部101は次の確認に進む。次の「RxAddr」信号Bの確認ではスレーブ部(B)102が「RxClav」信号として「OK」を出力していた。従って、マスタ部101は、スレーブ部(B)102にアドレス設定して「RxData」によりATMセルを受付けする。
このようなATM通信におけるデータ転送方式では、物理的に分離したシェルフ構成である場合、スレーブ部102は、他のシェルフから受付けたATMセルをバッファに順次格納する。例えば、特定のシェルフ間で、または通信システム全体として、多量のデータ転送がある場合、シェルフ間通信のデータ転送のために伝送帯域を増加させる必要がある。このような状態では、一方のシェルフから他方のシェルフにデータ転送を行う場合、例えば二つのUTOPIAスレーブ部を一方から他方にそれぞれ並列に接続することにより帯域の2倍を確保することが可能である。
しかし、このATM通信は、非同期転送であり、情報を周期的ではなくランダムに転送する。このため、UTOPIAスレーブ部の受信状態等によってATMセルの順序が送信側出力の時点と受信側入力の時点とで変わってしまう可能性がある。
上述したように、受信されるATMセルは、転送先シェルフのシェルフ番号とそのシェルフ内のモデムのUTOPIAアドレスとでのみ識別されている。従って、このような方式では、同一シェルフから送信された受信セルが一つのシェルフ内の異なるスレーブ部で受信される場合がある。この場合、相違するスレーブ部それぞれ内に格納されているATMセルの送信側での送信順序が判定できない。すなわち、各スレーブ部を順次ポーリングするので、送信側の順序と相違する順序でマスタ部に格納される機会が避けられないという欠点がある。
解決しようとする課題は、UTOPIAのインタフェースを用いたATMレイヤ処理部と物理レイヤ処理部とで一つのシェルフを形成し、複数のシェルフ間で相互に通信する場合、二つのシェルフ間で複数の伝送帯域を形成する構成では、受信側が送信側での送信順序を確認できないことである。
本発明によるデータ転送方法は、UTOPIAレベル2で接続されるATMレイヤ処理部(セル処理部)と物理レイヤ処理部(伝送処理部)とが搭載されるシェルフ間で複数の経路を用いてATMセルに形成されたデータを転送する方法である。
本発明の主要な特徴は、シェルフ間で複数の伝送帯域を形成する場合、受信側が送信側での送信順序を確認するため、前記伝送帯域対応の物理レイヤ処理部それぞれに対応して転送されるATMセルのセル順序信号が送信側シェルフから受信側シェルフへ送られているということである。そして、受信側シェルフでは、受信したATMセルが、前記セル順序信号に従って順次選択される物理レイヤ処理部から前記ATMレイヤ処理部へ転送されている。
この構成により、受信側シェルフでは、セル順序信号により送信側での物理レイヤ処理部に対応する送信順序が確認できるので、複数の物理レイヤ処理部からATMセルを順次正確に選択して受け取ることができる。すなわち、ATMセルは、受信側シェルフのシェルフ番号とそのシェルフ内の物理レイヤ処理部のUTOPIAアドレスとで宛先の物理レイヤ処理部を識別できる。従って、上記セル順序信号を、転送されるATMセルに含まれる物理レイヤ処理部のアドレスにすることができる。すなわち、同一アドレスの物理レイヤ処理部へ転送されるATMセルの転送順序は変更されていない。従って、受信側で、物理レイヤ処理部のアドレスにより、正確な送信順序でATMセルを順次受けることが可能となる。この結果、セル順序信号の生成とその処理とが単純化される。
また、アドレスによるセル順序信号は、受信側シェルフで、セル順序信号のアドレスで物理レイヤ処理部を指定できる。このため、指定された物理レイヤ処理部を除く物理レイヤ処理部のATMセル出力をマスクにより閉鎖することができる。ATMレイヤ処理部は、受付け対象の物理レイヤ処理部が保持する最初の順序のATMセルを取出しする。この結果、受信側シェルフは、セル順序信号を受け、受けたセル順序信号に基づく物理レイヤ処理部のみのATMセル出力に対するマスクをATMレイヤ処理部に対して解除している。従って、図1及び図2に示されたシェルフ内におけるATMレイヤ処理部のハードウェア構成およびソフトウェア手順を変更する必要がない。
順序を設定する具体的な構成では、送信側シェルフにアドレス監視部が設けられる。アドレス監視部は、ATMレイヤ処理部から送出されるATMセルを監視してそのアドレスを取り込む。次いで、アドレス監視部は、このアドレスをセル順序信号として送出先シェルフに順次送信する。受信側シェルフには、セル出力切替部が設けられる。セル出力切替部は、前記セル順序信号を受付けし、転送対象となるATMセルを保持する物理レイヤ処理部のみのATMセル出力に対するマスクをATMレイヤ処理部に解除する。従って、ATMレイヤ処理部は、転送すべきATMセルを保持する物理レイヤ処理部から対象のATMセルを正確な順序で読出しできる。
物理レイヤ処理部のみのマスク解除の際には、転送対象のATMセルを保持する物理レイヤ処理部を除く残りの全ての物理レイヤ処理部をマスクすることが容易である。この結果、図1の構成を大幅に変更することなく、少量の変更で新規機能を追加できるので好ましい。しかし、物理レイヤ処理部がATMセルを保有した際にはその出力をマスクし、転送対象に指定された際にそのマスクを解除する方法でもよい。
本発明のATM通信におけるデータ転送方法およびその方式は、受信側で、送信側から送信順序を受付けしATMレイヤ処理部がその送信順序に基づいて物理レイヤ処理部で受付けしたATMセルを読出しする構成を有している。従って、ATMレイヤ処理部はATMセルを送信側と同一の順序で確実に受け取ることができるという利点がある。
また、送信順序の信号として物理レイヤ処理部のアドレスを用い、更に受信側でこのアドレスに対応する物理レイヤ処理部を除く物理レイヤ処理部のATMセル出力をマスクしている。この構成により、図1の構成を大幅に変更することなく、少量の変更で新規機能を追加することができる。
図1は本発明の関連技術を説明するシェルフ内の受信側におけるUTOPIAのインタフェースでマスタ部およびスレーブ部の主要接続回路の一例を示したブロック図である。
図2は図1でマスタ部のポーリングにおける動作手順の一例を示した説明図である。
図3は本発明におけるATM通信におけるデータ転送方式に用いられるブロック構成の実施の一形態を示した説明図である。
図4は図3のセル出力切替部における主要動作手順の実施の一形態を示したフローチャートである。
図5Aは図3のシェルフ1内で、三つの転送データの発生時点における状態の実施の一形態を示した説明図である。
図5Bは図5Aに続く状態の実施の一形態を示した説明図である。
図5Cは図5Bに続く状態の実施の一形態を示した説明図である。
図5Dは図5Cに続く状態の実施の一形態を示した説明図である。
図5Eは図5Dに続く三つ目のデータの送信時点における状態の実施の一形態を示した説明図である。
図6A図3のシェルフ2で、転送データが入力する状態の実施の一形態を示した説明図である。
図6Bは図6Aに続く状態の実施の一形態を示した説明図である。
図6Cは図6Bに続く状態の実施の一形態を示した説明図である。
図6Dは図6Cに続く状態の実施の一形態を示した説明図である。
図6Eは図6Dに続く状態の実施の一形態を示した説明図である。
図6Fは図6Eに続く三つ目のデータがマスタ部に格納された時点における状態の実施の一形態を示した説明図である。
図7は図3のシェルフ2でマスタ部のポーリングにおける動作手順の実施の一形態を示した説明図である。
本発明は、UTOPIAのインタフェースを用いたATMレイヤ処理部(セル処理部)と物理レイヤ処理部(伝送処理部)とで一つのシェルフを形成し、シェルフ間を複数の経路で通信する方式に関する。その目的は、二つのシェルフ間で複数の伝送帯域を形成する際、受信側が送信側での送信順序を確認することにある。すなわち、シェルフ間の複数の伝送帯域それぞれは物理レイヤ処理部により伝送処理され、送信側ATMレイヤ処理部で順序付けられて処理されるATMセルが複数の物理レイヤ処理部に配分され、再度、受信側ATMレイヤ処理部で順序付けられて処理される方式が対象である。
その目的を達成するため、転送されるATMセルのセル順序信号が送信側シェルフから受信側シェルフへ送られている。送られるセル順序信号は、前記伝送帯域対応の物理レイヤ処理部それぞれに対応するアドレスである。従って、この受信側シェルフでは、物理レイヤ処理部が前記セル順序信号に従って順次選択される。このため、選択される物理レイヤ処理部の受けたATMセルが前記ATMレイヤ処理部へ順序よく転送されている。このような構成により、図1のハードウェアおよび図2を実行するソフトウェアにおける構成の大幅な変更を伴わずに上記目的が実現された。
実施例1
本発明の実施例1について図3を参照して説明する。
図3は、本発明によるATM通信でのデータ転送方式におけるブロック構成の実施の一態様を示す説明図である。図3では、送信側シェルフ1と受信側シェルフ2との間が複数の伝送帯域で接続されている。
送信側のシェルフ1は一つのATMレイヤ処理部であるUTOPIAマスタ部(以後、マスタ部と略称する)11と複数の物理レイヤ処理部であるUTOPIAスレーブ部(以後、スレーブ部と略称する)12A,12B,〜とUTOPIAバス13とアドレス監視部14とを備えている。マスタ部11とスレーブ部12A,12B,〜とはUTOPIAバス13で接続されている。アドレス監視部14は、UTOPIAバス13に接続してUTOPIAバス13上に順次転送されるATMセルを監視し、宛先アドレスを順次読み出す。宛先アドレスは、例えばスレーブ部12Aまたはスレーブ部12Bのアドレスであり、セル順序信号として受信側シェルフ2へ通知される。
受信側のシェルフ2は一つのUTOPIAマスタ部21と複数のUTOPIAスレーブ部22A,22B,〜とUTOPIAバス23とセル出力切替部24とを備えている。マスタ部21とスレーブ部22A,22B,〜とはUTOPIAバス23で接続されている。セル出力切替部24は、送信側のシェルフ1からセル順序信号を受け、スレーブ部22A,22B,〜と接続してセル切替信号を送る。
シェルフ1では、マスタ部11が、UTOPIAバス13を介してATMセルを送出する。マスタ部11は、ATMセルのヘッダ情報に含まれる宛先アドレスに対応するそれぞれのスレーブ部12A,12B,〜にATMセルを入力させ保持させる。例えばスレーブ部12Aは、アドレスAを有するATMセルを受付けしてUTOPIA信号からシリアル信号に変換し、一つの伝送帯域を介してシェルフ2へ送出する。アドレス監視部14は、UTOPIAバス13上のATMセルを監視する。アドレス監視部14は、転送されるATMセルのアドレス値を順次読み出して記憶し、読出した順序でセル出力切替部24へ通知する。
シェルフ2では、例えばスレーブ部22Aが、アドレスAを付与されたATMセルを、シェルフ1のスレーブ部12Aから伝送帯域を介してシリアル信号により受付けする。スレーブ部22Aは、RxClav信号のマスク解除で、シリアル信号をUTOPIA信号に変換しアドレスAを付与されたままUTOPIAバス23に送出する。他方、アドレスBが付与されているATMセルは、スレーブ部12Bからシリアル信号で送出され、スレーブ部22Bで受付けされる。セル出力切替部24は、アドレス監視部14から受けたセル順列信号に基づき、スレーブ部22A,22B,〜のうちの対応する一つのマスクを解除するように、セル切替信号を制御する。すなわち、セル切替信号は、マスタ部21に転送されるATMセルの転送順序を設定する。
例えばスレーブ部22AがATMセルを出力する場合、出力切替部24のセル切替信号はスレーブ部22AのアドレスAに対応するRxClav信号のマスクを解除する。セル切替信号は、必要に応じてそれ以外のアドレスのRxClav信号をマスクする。この状態で、マスクを解除されたスレーブ部22Aはマスタ部21へATMセルを送出する。このようにRxClav信号のマスク状態は、受付けしたアドレスの順序に基づいて設定される。この結果、ATMセルは、転送順序を正しく保持したまま、マスタ部21へ入力される。
次に、図3に図4のフローチヤートを併せ参照してセル出力切替部24の主要動作手順について説明する。
セル出力切替部24は、初期状態として、全てのスレーブ部22A,22B,〜のRxClav信号をマスク(手順S1)する。その理由は、未だ送出順序に達していないATMセルを保持するスレーブ部にマスタ部21が誤ってアクセスすることを防止するためである。セル出力切替部24は、セル順序信号としてアドレス情報を順次受付け(手順S2)する。セル出力切替部24は、最初の受付けアドレス対応のスレーブ部マスクを解除(手順S3)する。次いで、セル出力切替部24は、UTOPIAバス23上に転送されるATMセルを監視(手順S4)してアドレスを入手し、この入手したアドレスと、セル順序信号として受けたアドレスとを照合(手順S5)する。
一方、マスタ部21は、図1と同様に、スレーブ部22A,22B,〜に対してポーリングを行う。すなわち、マスタ部21は「RxAddr」信号によりATMセルを有するか否かを順次確認する。最初の「RxAddr」信号Aの確認で、スレーブ部22Aに送信セルがない場合にはマスクの出力閉鎖により「RxClav」信号に「NG」が表示されている。従って、マスタ部21は次のスレーブ部22Bの確認に進む。次の「RxAddr」信号Bの確認でスレーブ部22Bがマスクの解除により「RxClav」信号に「OK」を出力している場合、マスタ部21はスレーブ部22Bにアドレス設定して「RxData」信号としてATMセルを送出させている。
例えば、セル出力切替部24が上記手順S2で最初のセル順序信号としてスレーブ部22Bのアドレス情報を受付けする。この場合、セル出力切替部24はスレーブ部22Bのマスクを解除するので、スレーブ部22Bのアドレス情報を有するATMセルが転送される。
従って、セル出力切替部24は、上記手順S5の照合でアドレスの一致(手順S6のYES)を判定する。次いで、セル出力切替部24は、全てのスレーブ部22A,22B,〜の「RxClav」信号をマスク(手順S7)してセル順序信号の次のアドレス情報を調査(手順S8)する。次のアドレス情報の受付けあり(手順S9のYES)の場合には、手順はこの受付けアドレス対応のスレーブ部のマスクを解除する上記手順S3に戻る。すなわち、順次受付けするセル順序信号に基づいてマスクの解除が実行される。上記手順S6が「NO」の場合は異常状態であり、所定の異常に関する表示および通知の手順S10が実行される。
上記説明では、セル出力切替部24は、初期状態として全てのスレーブ部22A,22B,〜の「RxClav」信号をマスクするとした。そして、マスタ部21との連携により、セル順序信号によりスレーブ部のアドレスを受付けした際に、受付けしたアドレスに対応するスレーブ部の「RxClav」信号マスクが解除されている。しかし、この際に、それ以外のアドレスに対応するスレーブ部の「RxClav」信号をマスクするとしてもよい。
このように「RxClav」信号をアドレス順序でマスクすることにより、ATMセルの順序を正しく保持したまま、マスタ部21へATMセルが入力される。
次に、図面を参照してシェルフ1のマスタ部11からシェルフ2のマスタ部21へと、ATMセルに形成されて転送されるデータの流れについて具体例を挙げて説明する。ここで、シェルフ1とシェルフ2との間は二つの伝送帯域で二重化されている。スレーブ部12Aおよびスレーブ部22AはアドレスAを付与されている。スレーブ部12Bおよびスレーブ部22BはアドレスBを付与されている。また、それぞれ対応するアドレスのスレーブ部はシリアル信号で伝送される媒体により接続されている。また、転送されるATMセルは、アドレスBを有するデータ1、アドレスBを有するデータ2、およびアドレスAを有するデータ3の三つである。これら三つのデータがこの順序でマスタ部11から送出されるものとする。
まず、図5Aから図5Eまでに図3を併せ参照して、送信側シェルフ1内における上記データ1〜3の動きについて説明する。
図5Aでは、ATMセルに形成されたデータ1からデータ3までがマスタ部11に保持されている。この状態で、最初のデータ1がマスタ部11からUTOPIAバス13に送出される。
図5Bでは、送出されたデータ1が保有するアドレスBによりスレーブ部12Bで受付けされる。一方、次のデータ2がマスタ部11から送出される。この際、データ1のアドレスBはアドレス監視部14に読み取られデータ送出先のシェルフ2のセル出力切替部24に送出される。
図5Cでは、スレーブ部12Bで受付けされたデータ1がシェルフ2へ送出される。マスタ部11から送出されたデータ2は、保有するアドレスBによりスレーブ部12Bで受付けされる。この際、データ2のアドレスBは、アドレス監視部14に読み取られデータ送出先のシェルフ2のセル出力切替部24に送出される。また、次のデータ3がマスタ部11から送出される。
図5Dでは、スレーブ部12Bで受付けされたデータ2がシェルフ2へ送出される。マスタ部11から送出されたデータ3は、保有するアドレスAによりスレーブ部12Aで受付けされる。この際、データ3のアドレスAは、アドレス監視部14に読み取られデータ送出先のシェルフ2のセル出力切替部24に送出される。
図5Eでは、スレーブ部12Aで受付けされたデータ3がシェルフ2へ送出される。
次に、図6Aから図6Fまでに図3を併せ参照して、受信側シェルフ2内における上記データ1〜3の動きについて説明する。
まず、図6Aでは、アドレスAを有するデータ3がスレーブ22Aで受付けされる。更にアドレスBを有するデータ1はスレーブ部22Bで受付けされる。
従って、図6Bでは、アドレスAを有するデータ3がスレーブ22Aに格納されており、更に、アドレスBを有するデータ1はスレーブ部22Bに格納されている。一方、セル出力切替部24が、シェルフ1のアドレス監視部14から最初のセル順序信号をアドレスBにより受けている。従って、セル出力切替部24は、スレーブ部22Bの「RxClav」信号のマスクを解除し、スレーブ部22Aの「RxClav」信号をマスクする。このため、スレーブ部22Bのデータ1がマスタ部21により読み出される。次いで、アドレスBを有するデータ2がスレーブ部22Bで受付けされる。
図6Cでは、新たにデータ2がスレーブ部22Bに格納されている。先のデータ1は、UTOPIAバスにあり、セル出力切替部24によりそのアドレスが確認される。一方で、セル出力切替部24が、シェルフ1のアドレス監視部14から次のセル順序信号をアドレスBにより受けている。従って、セル出力切替部24は、スレーブ部22Bの「RxClav」信号のマスクを解除し、スレーブ部22Aの「RxClav」信号をマスクする。このため、スレーブ部22Bのデータ2がマスタ部21により読み出される。
図6Dでは、データ1がUTOPIAバスからマスタ21に格納されている。データ2は、UTOPIAバスにあり、セル出力切替部24によりそのアドレスが確認される。一方で、セル出力切替部24が、シェルフ1のアドレス監視部14から次のセル順序信号をアドレスAにより受けている。従って、セル出力切替部24は、スレーブ部22Aの「RxClav」信号のマスクを解除し、スレーブ部22Bの「RxClav」信号をマスクする。このため、スレーブ部22Aのデータ3がマスタ部21により読み出される。
図6Eでは、データ2がUTOPIAバスからマスタ21に格納されている。データ3は、UTOPIAバスにあり、セル出力切替部24によりそのアドレスが確認される。
図6Fでは、データ3がUTOPIAバスからマスタ21に格納されている。
上述した手順により、シェルフ2では、受信側のマスタ部21がデータ1からデータ3までを送信側のマスタ11における送信順序で受取り可能である。
ここで、図7に図3を併せ参照して受信側シェルフ2のマスタ部21におけるATMセルの受信動作について説明する。
マスタ部21は、ATMセルを受ける際に、ATMセルを保持しているかどうかを、「RxAddr」信号を通じて例えばスレーブ部22Bに対して問い合わせする。それに対してスレーブ部22Bは、ATMセルを保持している場合、「RxClav」信号により「OK」を返す。マスタ部21は、その問い合わせに対しスレーブ部22Bから「OK」を返された場合、次のクロックでその「OK」を返したスレーブ部22BのアドレスBをセットしてスレーブ部22BからATMセルを受け取る。
また、例えば、スレーブ部22AがATMセルを保持していない場合、「RxClav」信号により「NG」を返す。マスタ部21は、その問い合わせに対しスレーブ部22Aから「NG」を返された場合、次のクロックで次のスレーブ部22Bに対して、ATMセルを保持しているかどうか、「RxAddr」信号を通じて問い合わせする。
このように、マスタ部21はスレーブ部22A,22B,〜に対して、いわゆるポーリング処理を実行する。この際、上述したように、ATMセルを保持していても、セル出力切替部24の制御でマスクされた際には、「RxClav」信号による「NG」が返される。このように、マスタ部21は、「NG」が返された場合、ATMセルを保持していないと判断して、「NG」を返したアドレスのスレーブ部を呼び出すことはない。この手順は、上記図2と同様のポーリング処理である。この結果、マスタ部21は、その順序が来てマスクが解除された際にのみ、「OK」を返してそのATMセルを受け取ることができる。
このように、二つのシェルフ間で複数のスレーブ部を対応させる伝送帯域多重化構成を採用した場合、この対応する複数のスレーブ部の組それぞれに対して送信側にアドレス監視部、また受信側にセル出力切替部、それぞれが備えられる。そして、アドレス監視部が送信側の順序をアドレスで受信側に通知し、セル出力切替部が受信側でアドレスに適合するスレーブ部のみのマスクを順次解除する。この構成により、先に示された構成を大幅に変更することなく、受信側のスレーブ部で受けたATMセルを、送信側の順序で受信側のマスタ部に正確に受付けさせることができる。
その他の実施例
上記実施例1を示す図3では、シェルフ1がシェルフ2に対してのみ接続しているように示されているが、送信側のシェルフ1はシェルフ2以外の受信側シェルフにもATMセルを送出する。従って、アドレス監視部は受信側シェルフ対応にセル順序信号をまとめて順次送出している。すなわち、アドレス監視部は受信側シェルフに対応するアドレスが同一のアドレスを一つのセル順序信号として対応シェルフのセル出力切替部に順次送出する。
また、別のアドレス監視部は、相手先シェルフ毎の単機能タイプとすることができる。この場合、接続先シェルフと多重化伝送帯域を有する場合のみ、アドレス監視部はその受信側シェルフ毎に備えられる。
図3に示される受信側のシェルフ2もシェルフ1以外の発信側シェルフからATMセルを受け取る。そこに伝送帯域の多重化接続があれば、セル出力切替部はそのシェルフのアドレス監視部からもセル順序信号を受け取る。セル出力切替部は、受けたアドレスによりスレーブ部を判定できるので、対応するスレーブ部のマスクを解除して、格納されているATMセルをマスタ部に読み出すことができる。
このような構成に対して、マスタ部のポーリング処理を支援確立する必要がある。このため、受信側シェルフにおいて、伝送帯域が多重化接続されているスレーブ部はATMセルを格納しても「RxClav」信号により「NG」を返すように準備される。この「NG」はセル出力切替部からの指示によってのみ解除される。一方では、伝送帯域が多重化接続されていないスレーブ部は特別な処理を必要としない。
二つのデバイス間で複数の伝送帯域を並列に備えて多重化する場合、送信側におけるデータの送信順序が伝送帯域情報により受信側に通知される。また、受信側では、その伝送帯域情報を用いて容易に送信順序を復元することができる。このような構成の発明は、非同期のデータ伝送で、背景技術で説明した構成を大幅に変更することなく、伝送容量を増大化することが必要かつデータの転送順序の確保が不可欠な用途に適用できる。

Claims (9)

  1. 各々が伝送帯域に対応する伝送処理部と転送されるATMセルを処理するセル処理部とを備える二つのシェルフ間でATMセルの伝送容量拡大を図るため複数の伝送帯域を並列形成してデータを転送する方法において、前記複数の伝送帯域対応の伝送処理部それぞれに対応して転送されるATMセルのアドレスをセル順序信号として送信側シェルフから受信側シェルフへ順次送り、受信側シェルフで、前記セル順序信号を順次受付けし、当該セル順序信号のアドレスに基づく転送対象のATMセルを受付け保持する伝送処理部のみのATMセル出力を順次選択してセル処理部へ転送することを特徴とするATM通信におけるデータ転送方法。
  2. 請求項1に記載のATM通信におけるデータ転送方法において、前記伝送処理部が物理レイヤ処理部、前記セル処理部がATMレイヤ処理部で、両者がUTOPIAレベル2で接続されることを特徴とするATM通信におけるデータ転送方法。
  3. 二つのシェルフ間でATMセルの伝送容量拡大を図るため複数の伝送帯域を並列形成してデータを転送する方法において、前記複数の伝送帯域対応の伝送処理部それぞれに対応して転送されるATMセルのセル順序信号を送信側シェルフから受信側シェルフへ送り、受信側シェルフで、受信したATMセルを前記伝送処理部に対応させた上、前記セル順序信号に従った伝送処理部を順次選択してセル処理部へ転送するATM通信におけるデータ転送方法であって、
    前記伝送処理部が物理レイヤ処理部、前記セル処理部がATMレイヤ処理部で、両者がUTOPIAレベル2で接続され、
    前記セル順序信号に、転送されるATMセルに含まれる物理レイヤ処理部のアドレスを用いることを特徴とするATM通信におけるデータ転送方法。
  4. 請求項3に記載のATM通信におけるデータ転送方法において、受信側シェルフでは、ATMレイヤ処理部に対して、前記セル順序信号のアドレスで指定された物理レイヤ処理部のみのATMセル出力に対しマスクを解除することを特徴とするATM通信におけるデータ転送方法。
  5. 請求項3に記載のATM通信におけるデータ転送方法において、受信側シェルフでは、ATMレイヤ処理部に対して、前記セル順序信号のアドレスで指定された物理レイヤ処理部を除く物理レイヤ処理部のATMセル出力をマスクにより閉鎖することを特徴とするATM通信におけるデータ転送方法。
  6. 伝送帯域に対応する伝送処理部と転送されるATMセルを処理するセル処理部とを備えるシェルフ間で、ATMセルの伝送容量拡大を図るため、複数の伝送帯域を並列形成してデータを転送する方式において、
    送信側シェルフにあり、前記複数の伝送帯域それぞれに対応する伝送処理部に順次送出されるATMセルを監視してそのアドレスを取り込み、このアドレスをセル順序信号として受信側シェルフに順次送信するアドレス監視部と、
    受信側シェルフにあり、前記セル順序信号を順次受付けし、当該セル順序信号のアドレスに基づく転送対象のATMセルを受付け保持する伝送処理部のみのATMセル出力に対するマスクを、前記セル処理部に対し順次切り替えて解除するセル出力切替部と
    を備えることを特徴とするATM通信におけるデータ転送方式。
  7. 請求項6に記載のATM通信におけるデータ転送方式において、前記伝送処理部が物理レイヤ処理部、前記セル処理部がATMレイヤ処理部で、両者がUTOPIAレベル2で接続されることを特徴とするATM通信におけるデータ転送方式。
  8. 請求項7に記載のATM通信におけるデータ転送方式において、前記セル出力切替部は、前記複数の伝送帯域を形成する物理レイヤ処理部のATMセル出力をマスクにより閉鎖し、そのマスクを転送対象の物理レイヤ処理部のみに順次切り替えて解除することを特徴とするATM通信におけるデータ転送方式。
  9. UTOPIAレベル2で接続されるATMレイヤ処理部と複数の物理レイヤ処理部とが搭載されるシェルフ間でATMセルに形成されたデータを複数の伝送帯域により転送する方式において、
    送信側シェルフにあり、ATMレイヤ処理部から送出されるATMセルを監視してそのアドレスを取り込み、このアドレスをセル順序信号として受信側シェルフに順次送信するアドレス監視部と、
    受信側シェルフにあり、前記セル順序信号を受付けし、当該セル順序信号のアドレスに基づき転送対象となるATMセルを保持する物理レイヤ処理部をATMレイヤ処理部に通知するセル出力切替部とを備え、
    受信側シェルフにある前記ATMレイヤ処理部は、前記セル出力切替部から物理レイヤ処理部の通知を受け、通知を受けた物理レイヤ処理部からその物理レイヤ処理部が保持するATMセルを読み出して処理することを特徴とするATM通信におけるデータ転送方式。
JP2006514153A 2004-06-01 2005-06-01 Atm通信におけるデータ転送方法およびその方式 Expired - Fee Related JP4232053B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004162748 2004-06-01
JP2004162748 2004-06-01
PCT/JP2005/010454 WO2005119987A1 (ja) 2004-06-01 2005-06-01 Atm通信におけるデータ転送方法およびその方式

Publications (2)

Publication Number Publication Date
JPWO2005119987A1 JPWO2005119987A1 (ja) 2008-04-03
JP4232053B2 true JP4232053B2 (ja) 2009-03-04

Family

ID=35463184

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006514153A Expired - Fee Related JP4232053B2 (ja) 2004-06-01 2005-06-01 Atm通信におけるデータ転送方法およびその方式

Country Status (5)

Country Link
US (1) US20070280250A1 (ja)
EP (1) EP1758315A1 (ja)
JP (1) JP4232053B2 (ja)
CN (1) CN1993943A (ja)
WO (1) WO2005119987A1 (ja)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6394741A (ja) * 1986-10-09 1988-04-25 Nippon Telegr & Teleph Corp <Ntt> パケツト通信方法
JP3158230B2 (ja) * 1993-03-23 2001-04-23 富士通株式会社 非同期情報通信制御方法
EP0700229B1 (en) * 1994-08-22 2006-06-28 Fujitsu Limited Connectionless communications system, test method, and intra-station control system
US5764961A (en) * 1996-04-03 1998-06-09 Ncr Corporation Predictable diverse data delivery enablement method and apparatus for ATM based computer system
JP2972659B2 (ja) * 1997-07-01 1999-11-08 日本電気株式会社 Utopiaレベル2ポーリング制御方式
CN1246012A (zh) * 1999-07-14 2000-03-01 邮电部武汉邮电科学研究院 一种用于英特网与同步数字体系融合的适配方法
KR100428762B1 (ko) * 2001-11-29 2004-04-28 삼성전자주식회사 링 구조의 비동기전송모드 전송시스템에서의 보호절체방법
JP2004023301A (ja) * 2002-06-13 2004-01-22 Nec Commun Syst Ltd Utopiaレベル2優先制御方式、その優先制御方法および優先制御プログラム
JP3799313B2 (ja) * 2002-09-26 2006-07-19 埼玉日本電気株式会社 Atmスイッチ装置の無瞬断切替方式と方法

Also Published As

Publication number Publication date
EP1758315A1 (en) 2007-02-28
WO2005119987A1 (ja) 2005-12-15
CN1993943A (zh) 2007-07-04
JPWO2005119987A1 (ja) 2008-04-03
US20070280250A1 (en) 2007-12-06

Similar Documents

Publication Publication Date Title
US11251898B2 (en) Device and method for the unidirectional transmission of data
EP1231541A2 (en) Computer system and method of communication between modules within computer system
CN102055794A (zh) 飞行器通信系统及飞行器
CN104253880A (zh) 对现场总线安全用户的地址分配
JP2009049635A (ja) ネットワークシステム、ネットワーク装置及び中継装置
EP0186320A1 (en) Local area communication network
JP3437435B2 (ja) 光監視伝送信号の制御装置
US20090144445A1 (en) Method for transmitting messages
JP5029612B2 (ja) パケットリングネットワークシステム、パケット転送方法およびインタリンクノード
JP4199278B2 (ja) パケット中継システムおよびパケット中継装置
JP4232053B2 (ja) Atm通信におけるデータ転送方法およびその方式
CN1321512C (zh) 管理包括多于两个无线设备的无线链路的通信网络的方法
JPH03504912A (ja) 通信システム及び通信システムに使用されるスイッチング素子
JPH04278751A (ja) 通信制御方式
WO2011062216A1 (ja) 中継装置、中継方法及びプログラム
KR100861956B1 (ko) Atm 통신에서의 데이터 전송방법 및 그 방식
KR100285953B1 (ko) 패킷버스및이를이용하여패킷데이터를전송하는장치및방법
JP7089211B2 (ja) 配線情報作成システム及び配線情報作成方法
US20140105261A1 (en) METHOD AND DATA TRANSMISSION DEVICE FOR DATA TRANSMISSION WITHIN AN xDSL DATA TRANSMISSION SYSTEM CONNECTING AT LEAST TWO ETHERNET NETWORKS VIA xDSL LINKS
EP1324521B1 (en) Data communication apparatus with distributed traffic protection switching system
JP2013088826A (ja) 冗長系システムにおけるデータ入力方式
JPS6347023B2 (ja)
US20220200698A1 (en) Failure determination system and failure determination method
KR100413520B1 (ko) 비동기 전송 모드 셀 다중링크 제어장치 및 그 제어방법
JPS60190050A (ja) 伝送方式

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080827

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081021

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081112

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081125

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111219

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111219

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121219

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121219

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131219

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees