JP4228761B2 - ソリッドステートコンタクタ - Google Patents
ソリッドステートコンタクタ Download PDFInfo
- Publication number
- JP4228761B2 JP4228761B2 JP2003114177A JP2003114177A JP4228761B2 JP 4228761 B2 JP4228761 B2 JP 4228761B2 JP 2003114177 A JP2003114177 A JP 2003114177A JP 2003114177 A JP2003114177 A JP 2003114177A JP 4228761 B2 JP4228761 B2 JP 4228761B2
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- series
- solid state
- circuit
- state contactor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Power Conversion In General (AREA)
- Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
- Control Of Electrical Variables (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、モータの制御回路およびヒータ負荷の制御回路などに使用され、交流電源をモータおよびヒータ負荷に供給するソリッドステートコンタクタ（以下、ＳＳＣと記す）に関するものである。
【０００２】
【従来の技術】
例えば、モータの制御回路に使用されて、交流電源に同期した入力信号により交流を位相制御する固体リレー回路において、電圧の高い交流電源の場合でも、入力信号の印加によって確実に交流電力の位相制御ができることを目的としたものとして、特許文献１（特開昭５７−８１７２６号公報）に開示された固体リレー回路がある。
【０００３】
特許文献１における固体リレー回路は、入力信号回路（１１）から電気的に絶縁された状態で入力信号を受ける受信用のスイッチング素子であるホトトランジスタＱ２は、サイリスタＣＲのゲート・アノード極間に介挿されており、ホトトランジスタＱ２のコレクタとサイリスタＣＲのカソード間に、すなわちスイッチング素子Ｑ２に並列に、電圧抑制用のダイオードＤ２、Ｄ３が接続されている。
【０００４】
特許文献１における固体リレー回路において、交流電源の電圧が高い場合には、抵抗体Ｒ６を通してホトトランジスタＱ２にかなり多くの電流が流れようとする。しかし、ダイオードＤ２、Ｄ３がホトトランジスタＱ２に並列に接続されているので、ホトトランジスタＱ２のコレクタ電位が、２つのダイオードＤ２、Ｄ３の順電圧降下以上に上昇しようとすると、抵抗体Ｒ６を通して流れてくる電流は、すべてダイオードＤ２、Ｄ３によりバイパスされる。従って、ホトトランジスタＱ２には通電能力以上の電流が流れ込むことはなく、耐電圧の低いホトトランジスタＱ２が保護される。
【０００５】
【特許文献１】
特開昭５７−８１７２６号公報（第２頁右下欄第６行〜第３頁左上欄
第１９行、図２）
【０００６】
【発明が解決しようとする課題】
特許文献１における固体リレー回路において、入力信号受信用のスイッチング素子をサイリスタのゲート・アノード極間に介挿し、かつ、電圧制御用のダイオードを上記スイッチング素子に並列に接続したから、電源電圧の高さに関係なく位相制御回路が正常に動作し、しかも耐電圧の低い上記受信用のスイッチング素子が保護される。
国内の電源電圧はＡＣ４４０Ｖであり、上記特許文献１における固体リレー回路で対応可能であった。しかしながら、海外においては欧州でＡＣ４６０Ｖ、北米でＡＣ４８０Ｖのため、駆動用サイリスタの高耐圧化が必要となり、このため駆動用サイリスタのゲートトリガ電圧（ＶＧＴ：動作時にゲート・カソード間に印加する最低電圧）が上昇することになるが、上記スイッチング素子に並列に接続した電圧制御用のダイオードでは、オン電圧が低いという問題点があった。
また、ホトトランジスタにサージ電圧の進入などにより逆電圧が印加された時には保護できないため、別途保護手段が必要になるという問題点もあった。
【０００７】
この発明は、上述のような課題を解決するためになされたもので、光結合素子に高電圧が印加された時に電圧を抑制し、光結合素子を保護できるとともに、光結合素子に逆電圧が印加された場合であっても、光結合素子を保護できるソリッドステートコンタクタを得ることを目的とする。
【０００８】
【課題を解決するための手段】
この発明のソリッドステートコンタクタは、交流電源に接続される整流回路と、この整流回路の導通、非導通に応じてオン、オフ制御される負荷電流制御用スイッチング手段と、整流回路の直流出力端子間に接続されて、この整流回路の導通、非導通を制御する駆動用サイリスタと、入力信号回路と、駆動用サイリスタのゲート・アノード極間に介挿され、入力信号回路から電気的に絶縁された状態で入力信号を受けてオン、オフすることにより駆動用サイリスタの導通を制御する受信用のスイッチング素子と、このスイッチング素子に並列に接続されたツェナダイオードと、を備えたものである。
【０００９】
また、スイッチング素子と直列に接続されたツェナダイオードに、直列に抵抗を接続したものである。
【００１０】
また、スイッチング素子と直列に金属系抵抗を接続したものである。
【００１１】
また、スイッチング素子と直列にインダクタンスを接続したものである。
【００１２】
また、スイッチング素子と直列にトランジスタをダーリントン接続したものである。
【００１３】
また、スイッチング素子のゲート・エミッタ間にコンデンサを接続したものである。
【００１４】
また、スイッチング素子と直列に接続されたツェナダイオードと並列にコンデンサと抵抗を接続したものである。
【００１５】
【発明の実施の形態】
実施の形態１．
図１はこの発明の実施の形態１に係るソリッドステートコンタクタの回路構成を示す図である。図において、主回路端子１、２は、交流電源３と負荷４とが接続される端子である。サイリスタが逆並列に接続されている主回路サイリスタＳＣＲ１、ＳＣＲ２は、主回路の電流をオン、オフする負荷電流制御用スイッチング手段として、交流電源３と負荷４とに直列接続され、交流電源３を開閉する。また、抵抗Ｒ１とコンデンサＣ１との直列接続は、主回路サイリスタＳＣＲ１、ＳＣＲ２に印加されるサージ電圧を吸収するアブソーバである。
【００１６】
また、主回路サイリスタＳＣＲ１のゲート・アノード極間に、ダイオードＤ１と抵抗Ｒ２との並列接続を接続し、また、主回路サイリスタＳＣＲ２のゲート・アノード極間に、ダイオードＤ２と抵抗Ｒ３との並列接続を接続する。また、主回路サイリスタＳＣＲ１、ＳＣＲ２のアノード・カソード極間に、バリスターＶＡＲ１を接続する。また、主回路サイリスタＳＣＲ１のゲートと整流回路５との間に抵抗Ｒ４を接続する。
【００１７】
また、整流回路５はダイオードＤ３、Ｄ４、Ｄ５、Ｄ６からなるダイオードブリッジで、交流電源３の交流電圧を全波整流する。
整流回路５の出力側に接続された駆動用サイリスタＳＣＲ３は、整流回路５の導通、非導通を制御して、主回路サイリスタＳＣＲ１、ＳＣＲ２をトリガする。
また、駆動用サイリスタＳＣＲ３のゲート・アノード極間に抵抗Ｒ５が接続され、ゲート・カソード極間に抵抗Ｒ６が接続される。抵抗Ｒ５および抵抗Ｒ６は、光結合素子がオンする時に駆動用サイリスタＳＣＲ３のゲート電流を決める抵抗である。
【００１８】
駆動用サイリスタＳＣＲ３のゲート・アノード極間に、入力信号回路１１から電気的に絶縁された状態で入力信号を受ける受信用のスイッチング素子であるホトトランジスタＱ１０が介挿され、ホトトランジスタＱ１０のコレクタと駆動用サイリスタＳＣＲ３のカソード間に、ホトトランジスタＱ１０に並列にツェナダイオードＺＤ１が接続されている。光結合素子ＯＩ１は、発光ダイオードＤ１０とホトトランジスタＱ１０とから構成され、入力端子６、７から入力信号回路１１に印加された入力信号を電気的に絶縁して次段のホトトランジスタＱ１０に伝達し、ホトトランジスタＱ１０はサイリスタＳＣＲ３のゲートを制御する。
【００１９】
入力信号回路１１において、入力端子６と発光ダイオードＤ１０との間に抵抗Ｒ７を接続する。
【００２０】
次に、動作について説明する。
入力信号が入力端子６、７間に印加されない場合、光結合素子ＯＩ１を構成する発光ダイオードＤ１０には電流が流れないので発光せず、ホトトランジスタＱ１０はオンしない。従って、ホトトランジスタＱ１０を通してサイリスタＳＣＲ３のゲートにはゲート電流が流れず、サイリスタＳＣＲ３はオンしない。従って、主回路サイリスタＳＣＲ１、ＳＣＲ２もトリガされない。入力端子６、７間に入力信号が印加されると発光ダイオードＤ１０が発光して、ホトトランジスタＱ１０がオンし、主回路サイリスタＳＣＲ１、ＳＣＲ２がトリガされ、交流電源３より負荷４に電力が供給される。
【００２１】
交流電源３の電圧が高い場合には、抵抗Ｒ５を通じてホトトランジスタＱ１０にかなり多くの電流が流れようとするが、ホトトランジスタＱ１０に並列に接続されているツェナダイオードＺＤ１によりバイパスされるので、ホトトランジスタＱ１０には通電能力以上の電流が流れ込むことはなく、耐電圧の低いホトトランジスタＱ１０を保護することができる。
【００２２】
実施の形態１に係るソリッドステートコンタクタにおいて、光結合素子ＯＩ１を構成するスイッチング素子であるホトトランジスタＱ１０と並列に接続するツェナダイオードＺＤ１は、光結合素子ＯＩ１に高電圧が印加された時に電圧を抑制し、光結合素子ＯＩ１を保護することができる。従って、耐電圧が低い光結合素子ＯＩ１に高電圧が印加された時でも、駆動用サイリスタＳＣＲ３を正常に動作することができる。また、光結合素子ＯＩ１にサージ電圧の逆電圧が印加された場合にも、ホトトランジスタＱ１０と並列に接続されたツェナダイオードＺＤ１により、光結合素子ＯＩ１を保護することができる。
【００２３】
一般にＳＳＣは、ヒータ負荷、モータ負荷、照明負荷などの汎用の用途に使用され、制御盤、機械装置など様々な設置環境で使用されるため、周囲温度も広範囲になる。また、ホトカプラは高温になると、耐圧、ｄｖ／ｄｔ特性が下がるため、高温時の電圧印加時においてはブレークダウンやｄｖ／ｄｔによる誤動作が懸念され、高温時の電圧印加時となる場合には、別途冷却手段が必要になる。
しかしながら、光結合素子ＯＩ１を構成するスイッチング素子であるホトトランジスタＱ１０に直列に接続される抵抗Ｒ５、抵抗Ｒ６の内の少なくとも一方を金属系抵抗とすることにより、周囲温度が上がった時には金属系抵抗の抵抗値が上がり、光結合素子ＯＩ１に印加される電圧を抑制することができるため、光結合素子ＯＩ１の漏れ電流を抑えることができ、耐圧の低い光結合素子ＯＩ１が使用できる。
【００２４】
実施の形態２．
図２はこの発明の実施の形態２に係るソリッドステートコンタクタの回路構成を示す図である。図において、１〜７、ＶＡＲ１、Ｒ１〜Ｒ７、Ｃ１、Ｄ１〜Ｄ６、ＳＣＲ１、ＳＣＲ２、ＳＣＲ３、ＯＩ１、Ｄ１０、Ｑ１０は図１と同様であり、その説明を省略する。また、光結合素子ＯＩ１を構成するスイッチング素子であるホトトランジスタＱ１０と並列に接続したツェナダイオードＺＤ１に直列に抵抗Ｒ８を接続する。
【００２５】
光結合素子がオンする時に駆動用サイリスタＳＣＲ３のゲート電流を決める抵抗Ｒ５、抵抗Ｒ６は、ツェナダイオードＺＤ１の負荷抵抗となるが、任意に調整することができなかった。
【００２６】
実施の形態２においては、ツェナダイオードＺＤ１に直列に抵抗Ｒ８を接続することにより、負荷抵抗を調整することができ、ツェナダイオードＺＤ１の負荷抵抗を安定することができツェナ電圧を一定にできるため、印加電圧が変化しても光結合素子を保護することができる。
【００２７】
実施の形態３．
図３はこの発明の実施の形態３に係るソリッドステートコンタクタの回路構成を示す図である。図において、１〜７、ＶＡＲ１、Ｒ１〜Ｒ７、Ｃ１、Ｄ１〜Ｄ６、ＳＣＲ１、ＳＣＲ２、ＳＣＲ３、ＯＩ１、Ｄ１０、Ｑ１０は図１と同様であり、その説明を省略する。また、光結合素子ＯＩ１を構成するスイッチング素子であるホトトランジスタＱ１０と直列にインダクタンスＬ１を接続する。
【００２８】
実施の形態３に係るソリッドステートコンタクタにおいては、サージ電圧が印加された時に、インデクタンスＬ１により急峻な電圧立ち上がりを抑えることができ、光結合素子を保護することができる。
【００２９】
実施の形態４．
図４はこの発明の実施の形態４に係るソリッドステートコンタクタの回路構成を示す図である。図において、１〜７、ＶＡＲ１、Ｒ１〜Ｒ７、Ｃ１、Ｄ１〜Ｄ６、ＳＣＲ１、ＳＣＲ２、ＳＣＲ３、ＯＩ１、Ｄ１０、Ｑ１０は図１と同様であり、その説明を省略する。また、光結合素子ＯＩ１を構成するスイッチング素子であるホトトランジスタＱ１０に直列にトランジスタＱ１１をダーリントン接続し、耐電圧を上げるようにしたものである。
【００３０】
実施の形態４に係るソリッドステートコンタクタにおいては、光結合素子ＯＩ１に高電圧が印加されても、光結合素子ＯＩ１に直列にダーリントン接続したトランジスタＱ１１が動作することができるため、光結合素子ＯＩ１のブレークダウンを防止することができ、低電圧の光結合素子を使用することができる。
【００３１】
実施の形態５．
図５はこの発明の実施の形態５に係るソリッドステートコンタクタの回路構成を示す図である。図において、１〜７、ＶＡＲ１、Ｒ１〜Ｒ７、Ｃ１、Ｄ１〜Ｄ６、ＳＣＲ１、ＳＣＲ２、ＳＣＲ３、ＯＩ１、Ｄ１０、Ｑ１０は図１と同様であり、その説明を省略する。また、光結合素子ＯＩ１を構成するスイッチング素子であるホトトランジスタＱ１０のゲート・エミッタ間にコンデンサＣ２を接続する。
【００３２】
実施の形態５に係るソリッドステートコンタクタにおいては、光結合素子に進入した電流をコンデンサＣ２に流すように作用するため、光結合素子のｄｖ／ｄｔを上げることでき、急峻なノイズが進入してきた時でも安定した動作をすることができる。
【００３３】
実施の形態６．
図６はこの発明の実施の形態６に係るソリッドステートコンタクタの回路構成を示す図である。図において、１〜７、ＶＡＲ１、Ｒ１〜Ｒ７、Ｃ１、Ｄ１〜Ｄ６、ＳＣＲ１、ＳＣＲ２、ＳＣＲ３、ＯＩ１、Ｄ１０、Ｑ１０は図１と同様であり、その説明を省略する。また、光結合素子ＯＩ１を構成するスイッチング素子であるホトトランジスタＱ１０と並列に抵抗Ｒ９とコンデンサＣ３の直列回路を接続する。
【００３４】
実施の形態６に係るソリッドステートコンタクタにおいては、光結合素子ＯＩ１に急峻なノイズが進入した場合には、光結合素子ＯＩ１を構成するスイッチング素子であるホトトランジスタＱ１０と並列に接続された抵抗Ｒ９とコンデンサＣ３の直列回路に流すように作用するため、光結合素子のｄｖ／ｄｔを上げることでき、急峻なノイズが進入してきた時でも安定した動作をすることができる。
【００３５】
【発明の効果】
この発明は、以上説明したように構成されているので、以下に示すような効果を奏する。
【００３６】
この発明のソリッドステートコンタクタは、交流電源に接続される整流回路と、この整流回路の導通、非導通に応じてオン、オフ制御される負荷電流制御用スイッチング手段と、整流回路の直流出力端子間に接続されて、この整流回路の導通、非導通を制御する駆動用サイリスタと、入力信号回路と、駆動用サイリスタのゲート・アノード極間に介挿され、入力信号回路から電気的に絶縁された状態で入力信号を受けてオン、オフすることにより駆動用サイリスタの導通を制御する受信用のスイッチング素子と、このスイッチング素子に並列に接続されたツェナダイオードと、を備えたので、
スイッチング素子に高電圧が印加された時でも、駆動用サイリスタを正常に動作することができる。また、スイッチング素子にサージ電圧の逆電圧が印加された場合にも、スイッチング素子と並列に接続されたツェナダイオードにより、スイッチング素子を保護することができる。
【００３７】
また、スイッチング素子と直列に接続されたツェナダイオードに、直列に抵抗を接続したので、
ツェナダイオードに直列に抵抗を接続することにより、負荷抵抗を調整することができ、ツェナダイオードの負荷抵抗を安定することができツェナ電圧を一定にできるため、印加電圧が変化しても光結合素子を保護することができる。
【００３８】
また、スイッチング素子と直列に金属系抵抗を接続したので、
周囲温度が上がった時には金属系抵抗の抵抗値が上がり、スイッチング素子に印加される電圧を抑制することができるため、スイッチング素子の漏れ電流を抑えることができ、耐圧の低いスイッチング素子が使用できる。
【００３９】
また、スイッチング素子と直列にインダクタンスを接続したので、
サージ電圧が印加された時に、インデクタンスにより急峻な電圧立ち上がりを抑えることができ、スイッチング素子を保護することができる。
【００４０】
また、スイッチング素子と直列にトランジスタをダーリントン接続したので、
スイッチング素子に高電圧が印加されても、スイッチング素子に直列にダーリントン接続したトランジスタが動作することができるため、スイッチング素子のブレークダウンを防止することができ、低電圧のスイッチング素子を使用することができる。
【００４１】
また、スイッチング素子のゲート・エミッタ間にコンデンサを接続したので、
スイッチング素子進入した電流をコンデンサに流すように作用するため、スイッチング素子のｄｖ／ｄｔを上げることでき、急峻なノイズが進入してきた時でも安定した動作をすることができる。
【００４２】
また、スイッチング素子と直列に接続されたツェナダイオードと並列にコンデンサと抵抗を接続したので、
スイッチング素子に急峻なノイズが進入した場合には、スイッチング素子と並列に接続された抵抗とコンデンサの直列回路に流すように作用するため、スイッチング素子のｄｖ／ｄｔを上げることでき、急峻なノイズが進入してきた時でも安定した動作をすることができる。
【図面の簡単な説明】
【図１】 この発明の実施の形態１に係るソリッドステートコンタクタの回路構成を示す図である。
【図２】 この発明の実施の形態２に係るソリッドステートコンタクタの回路構成を示す図である。
【図３】 この発明の実施の形態３に係るソリッドステートコンタクタの回路構成を示す図である。
【図４】 この発明の実施の形態４に係るソリッドステートコンタクタの回路構成を示す図である。
【図５】 この発明の実施の形態５に係るソリッドステートコンタクタの回路構成を示す図である。
【図６】 この発明の実施の形態６に係るソリッドステートコンタクタの回路構成を示す図である。
【符号の説明】
１ 主回路端子、 ２ 主回路端子、 ３ 交流電源、 ４ 負荷、 ５ 整流回路、 ６ 入力端子、 ７ 入力端子、 １０ 、 １１ 入力信号回路、
ＳＣＲ１ 主回路サイリスタ、 ＳＣＲ２ 主回路サイリスタ、 ＳＣＲ３ 駆動用サイリスタ、 Ｒ１〜Ｒ９ 抵抗、 Ｄ１〜Ｄ６ ダイオード、 Ｃ１〜Ｃ３ コンデンサ、 ＶＡＲ１ バリスター、 ＯＩ１ 光結合素子、 Ｑ１０ ホトトランジスタ、 Ｑ１１ トランジスタ、 ＺＤ１ ツェナダイオード、 Ｌ１ インダクタンス。
【発明の属する技術分野】
この発明は、モータの制御回路およびヒータ負荷の制御回路などに使用され、交流電源をモータおよびヒータ負荷に供給するソリッドステートコンタクタ（以下、ＳＳＣと記す）に関するものである。
【０００２】
【従来の技術】
例えば、モータの制御回路に使用されて、交流電源に同期した入力信号により交流を位相制御する固体リレー回路において、電圧の高い交流電源の場合でも、入力信号の印加によって確実に交流電力の位相制御ができることを目的としたものとして、特許文献１（特開昭５７−８１７２６号公報）に開示された固体リレー回路がある。
【０００３】
特許文献１における固体リレー回路は、入力信号回路（１１）から電気的に絶縁された状態で入力信号を受ける受信用のスイッチング素子であるホトトランジスタＱ２は、サイリスタＣＲのゲート・アノード極間に介挿されており、ホトトランジスタＱ２のコレクタとサイリスタＣＲのカソード間に、すなわちスイッチング素子Ｑ２に並列に、電圧抑制用のダイオードＤ２、Ｄ３が接続されている。
【０００４】
特許文献１における固体リレー回路において、交流電源の電圧が高い場合には、抵抗体Ｒ６を通してホトトランジスタＱ２にかなり多くの電流が流れようとする。しかし、ダイオードＤ２、Ｄ３がホトトランジスタＱ２に並列に接続されているので、ホトトランジスタＱ２のコレクタ電位が、２つのダイオードＤ２、Ｄ３の順電圧降下以上に上昇しようとすると、抵抗体Ｒ６を通して流れてくる電流は、すべてダイオードＤ２、Ｄ３によりバイパスされる。従って、ホトトランジスタＱ２には通電能力以上の電流が流れ込むことはなく、耐電圧の低いホトトランジスタＱ２が保護される。
【０００５】
【特許文献１】
特開昭５７−８１７２６号公報（第２頁右下欄第６行〜第３頁左上欄
第１９行、図２）
【０００６】
【発明が解決しようとする課題】
特許文献１における固体リレー回路において、入力信号受信用のスイッチング素子をサイリスタのゲート・アノード極間に介挿し、かつ、電圧制御用のダイオードを上記スイッチング素子に並列に接続したから、電源電圧の高さに関係なく位相制御回路が正常に動作し、しかも耐電圧の低い上記受信用のスイッチング素子が保護される。
国内の電源電圧はＡＣ４４０Ｖであり、上記特許文献１における固体リレー回路で対応可能であった。しかしながら、海外においては欧州でＡＣ４６０Ｖ、北米でＡＣ４８０Ｖのため、駆動用サイリスタの高耐圧化が必要となり、このため駆動用サイリスタのゲートトリガ電圧（ＶＧＴ：動作時にゲート・カソード間に印加する最低電圧）が上昇することになるが、上記スイッチング素子に並列に接続した電圧制御用のダイオードでは、オン電圧が低いという問題点があった。
また、ホトトランジスタにサージ電圧の進入などにより逆電圧が印加された時には保護できないため、別途保護手段が必要になるという問題点もあった。
【０００７】
この発明は、上述のような課題を解決するためになされたもので、光結合素子に高電圧が印加された時に電圧を抑制し、光結合素子を保護できるとともに、光結合素子に逆電圧が印加された場合であっても、光結合素子を保護できるソリッドステートコンタクタを得ることを目的とする。
【０００８】
【課題を解決するための手段】
この発明のソリッドステートコンタクタは、交流電源に接続される整流回路と、この整流回路の導通、非導通に応じてオン、オフ制御される負荷電流制御用スイッチング手段と、整流回路の直流出力端子間に接続されて、この整流回路の導通、非導通を制御する駆動用サイリスタと、入力信号回路と、駆動用サイリスタのゲート・アノード極間に介挿され、入力信号回路から電気的に絶縁された状態で入力信号を受けてオン、オフすることにより駆動用サイリスタの導通を制御する受信用のスイッチング素子と、このスイッチング素子に並列に接続されたツェナダイオードと、を備えたものである。
【０００９】
また、スイッチング素子と直列に接続されたツェナダイオードに、直列に抵抗を接続したものである。
【００１０】
また、スイッチング素子と直列に金属系抵抗を接続したものである。
【００１１】
また、スイッチング素子と直列にインダクタンスを接続したものである。
【００１２】
また、スイッチング素子と直列にトランジスタをダーリントン接続したものである。
【００１３】
また、スイッチング素子のゲート・エミッタ間にコンデンサを接続したものである。
【００１４】
また、スイッチング素子と直列に接続されたツェナダイオードと並列にコンデンサと抵抗を接続したものである。
【００１５】
【発明の実施の形態】
実施の形態１．
図１はこの発明の実施の形態１に係るソリッドステートコンタクタの回路構成を示す図である。図において、主回路端子１、２は、交流電源３と負荷４とが接続される端子である。サイリスタが逆並列に接続されている主回路サイリスタＳＣＲ１、ＳＣＲ２は、主回路の電流をオン、オフする負荷電流制御用スイッチング手段として、交流電源３と負荷４とに直列接続され、交流電源３を開閉する。また、抵抗Ｒ１とコンデンサＣ１との直列接続は、主回路サイリスタＳＣＲ１、ＳＣＲ２に印加されるサージ電圧を吸収するアブソーバである。
【００１６】
また、主回路サイリスタＳＣＲ１のゲート・アノード極間に、ダイオードＤ１と抵抗Ｒ２との並列接続を接続し、また、主回路サイリスタＳＣＲ２のゲート・アノード極間に、ダイオードＤ２と抵抗Ｒ３との並列接続を接続する。また、主回路サイリスタＳＣＲ１、ＳＣＲ２のアノード・カソード極間に、バリスターＶＡＲ１を接続する。また、主回路サイリスタＳＣＲ１のゲートと整流回路５との間に抵抗Ｒ４を接続する。
【００１７】
また、整流回路５はダイオードＤ３、Ｄ４、Ｄ５、Ｄ６からなるダイオードブリッジで、交流電源３の交流電圧を全波整流する。
整流回路５の出力側に接続された駆動用サイリスタＳＣＲ３は、整流回路５の導通、非導通を制御して、主回路サイリスタＳＣＲ１、ＳＣＲ２をトリガする。
また、駆動用サイリスタＳＣＲ３のゲート・アノード極間に抵抗Ｒ５が接続され、ゲート・カソード極間に抵抗Ｒ６が接続される。抵抗Ｒ５および抵抗Ｒ６は、光結合素子がオンする時に駆動用サイリスタＳＣＲ３のゲート電流を決める抵抗である。
【００１８】
駆動用サイリスタＳＣＲ３のゲート・アノード極間に、入力信号回路１１から電気的に絶縁された状態で入力信号を受ける受信用のスイッチング素子であるホトトランジスタＱ１０が介挿され、ホトトランジスタＱ１０のコレクタと駆動用サイリスタＳＣＲ３のカソード間に、ホトトランジスタＱ１０に並列にツェナダイオードＺＤ１が接続されている。光結合素子ＯＩ１は、発光ダイオードＤ１０とホトトランジスタＱ１０とから構成され、入力端子６、７から入力信号回路１１に印加された入力信号を電気的に絶縁して次段のホトトランジスタＱ１０に伝達し、ホトトランジスタＱ１０はサイリスタＳＣＲ３のゲートを制御する。
【００１９】
入力信号回路１１において、入力端子６と発光ダイオードＤ１０との間に抵抗Ｒ７を接続する。
【００２０】
次に、動作について説明する。
入力信号が入力端子６、７間に印加されない場合、光結合素子ＯＩ１を構成する発光ダイオードＤ１０には電流が流れないので発光せず、ホトトランジスタＱ１０はオンしない。従って、ホトトランジスタＱ１０を通してサイリスタＳＣＲ３のゲートにはゲート電流が流れず、サイリスタＳＣＲ３はオンしない。従って、主回路サイリスタＳＣＲ１、ＳＣＲ２もトリガされない。入力端子６、７間に入力信号が印加されると発光ダイオードＤ１０が発光して、ホトトランジスタＱ１０がオンし、主回路サイリスタＳＣＲ１、ＳＣＲ２がトリガされ、交流電源３より負荷４に電力が供給される。
【００２１】
交流電源３の電圧が高い場合には、抵抗Ｒ５を通じてホトトランジスタＱ１０にかなり多くの電流が流れようとするが、ホトトランジスタＱ１０に並列に接続されているツェナダイオードＺＤ１によりバイパスされるので、ホトトランジスタＱ１０には通電能力以上の電流が流れ込むことはなく、耐電圧の低いホトトランジスタＱ１０を保護することができる。
【００２２】
実施の形態１に係るソリッドステートコンタクタにおいて、光結合素子ＯＩ１を構成するスイッチング素子であるホトトランジスタＱ１０と並列に接続するツェナダイオードＺＤ１は、光結合素子ＯＩ１に高電圧が印加された時に電圧を抑制し、光結合素子ＯＩ１を保護することができる。従って、耐電圧が低い光結合素子ＯＩ１に高電圧が印加された時でも、駆動用サイリスタＳＣＲ３を正常に動作することができる。また、光結合素子ＯＩ１にサージ電圧の逆電圧が印加された場合にも、ホトトランジスタＱ１０と並列に接続されたツェナダイオードＺＤ１により、光結合素子ＯＩ１を保護することができる。
【００２３】
一般にＳＳＣは、ヒータ負荷、モータ負荷、照明負荷などの汎用の用途に使用され、制御盤、機械装置など様々な設置環境で使用されるため、周囲温度も広範囲になる。また、ホトカプラは高温になると、耐圧、ｄｖ／ｄｔ特性が下がるため、高温時の電圧印加時においてはブレークダウンやｄｖ／ｄｔによる誤動作が懸念され、高温時の電圧印加時となる場合には、別途冷却手段が必要になる。
しかしながら、光結合素子ＯＩ１を構成するスイッチング素子であるホトトランジスタＱ１０に直列に接続される抵抗Ｒ５、抵抗Ｒ６の内の少なくとも一方を金属系抵抗とすることにより、周囲温度が上がった時には金属系抵抗の抵抗値が上がり、光結合素子ＯＩ１に印加される電圧を抑制することができるため、光結合素子ＯＩ１の漏れ電流を抑えることができ、耐圧の低い光結合素子ＯＩ１が使用できる。
【００２４】
実施の形態２．
図２はこの発明の実施の形態２に係るソリッドステートコンタクタの回路構成を示す図である。図において、１〜７、ＶＡＲ１、Ｒ１〜Ｒ７、Ｃ１、Ｄ１〜Ｄ６、ＳＣＲ１、ＳＣＲ２、ＳＣＲ３、ＯＩ１、Ｄ１０、Ｑ１０は図１と同様であり、その説明を省略する。また、光結合素子ＯＩ１を構成するスイッチング素子であるホトトランジスタＱ１０と並列に接続したツェナダイオードＺＤ１に直列に抵抗Ｒ８を接続する。
【００２５】
光結合素子がオンする時に駆動用サイリスタＳＣＲ３のゲート電流を決める抵抗Ｒ５、抵抗Ｒ６は、ツェナダイオードＺＤ１の負荷抵抗となるが、任意に調整することができなかった。
【００２６】
実施の形態２においては、ツェナダイオードＺＤ１に直列に抵抗Ｒ８を接続することにより、負荷抵抗を調整することができ、ツェナダイオードＺＤ１の負荷抵抗を安定することができツェナ電圧を一定にできるため、印加電圧が変化しても光結合素子を保護することができる。
【００２７】
実施の形態３．
図３はこの発明の実施の形態３に係るソリッドステートコンタクタの回路構成を示す図である。図において、１〜７、ＶＡＲ１、Ｒ１〜Ｒ７、Ｃ１、Ｄ１〜Ｄ６、ＳＣＲ１、ＳＣＲ２、ＳＣＲ３、ＯＩ１、Ｄ１０、Ｑ１０は図１と同様であり、その説明を省略する。また、光結合素子ＯＩ１を構成するスイッチング素子であるホトトランジスタＱ１０と直列にインダクタンスＬ１を接続する。
【００２８】
実施の形態３に係るソリッドステートコンタクタにおいては、サージ電圧が印加された時に、インデクタンスＬ１により急峻な電圧立ち上がりを抑えることができ、光結合素子を保護することができる。
【００２９】
実施の形態４．
図４はこの発明の実施の形態４に係るソリッドステートコンタクタの回路構成を示す図である。図において、１〜７、ＶＡＲ１、Ｒ１〜Ｒ７、Ｃ１、Ｄ１〜Ｄ６、ＳＣＲ１、ＳＣＲ２、ＳＣＲ３、ＯＩ１、Ｄ１０、Ｑ１０は図１と同様であり、その説明を省略する。また、光結合素子ＯＩ１を構成するスイッチング素子であるホトトランジスタＱ１０に直列にトランジスタＱ１１をダーリントン接続し、耐電圧を上げるようにしたものである。
【００３０】
実施の形態４に係るソリッドステートコンタクタにおいては、光結合素子ＯＩ１に高電圧が印加されても、光結合素子ＯＩ１に直列にダーリントン接続したトランジスタＱ１１が動作することができるため、光結合素子ＯＩ１のブレークダウンを防止することができ、低電圧の光結合素子を使用することができる。
【００３１】
実施の形態５．
図５はこの発明の実施の形態５に係るソリッドステートコンタクタの回路構成を示す図である。図において、１〜７、ＶＡＲ１、Ｒ１〜Ｒ７、Ｃ１、Ｄ１〜Ｄ６、ＳＣＲ１、ＳＣＲ２、ＳＣＲ３、ＯＩ１、Ｄ１０、Ｑ１０は図１と同様であり、その説明を省略する。また、光結合素子ＯＩ１を構成するスイッチング素子であるホトトランジスタＱ１０のゲート・エミッタ間にコンデンサＣ２を接続する。
【００３２】
実施の形態５に係るソリッドステートコンタクタにおいては、光結合素子に進入した電流をコンデンサＣ２に流すように作用するため、光結合素子のｄｖ／ｄｔを上げることでき、急峻なノイズが進入してきた時でも安定した動作をすることができる。
【００３３】
実施の形態６．
図６はこの発明の実施の形態６に係るソリッドステートコンタクタの回路構成を示す図である。図において、１〜７、ＶＡＲ１、Ｒ１〜Ｒ７、Ｃ１、Ｄ１〜Ｄ６、ＳＣＲ１、ＳＣＲ２、ＳＣＲ３、ＯＩ１、Ｄ１０、Ｑ１０は図１と同様であり、その説明を省略する。また、光結合素子ＯＩ１を構成するスイッチング素子であるホトトランジスタＱ１０と並列に抵抗Ｒ９とコンデンサＣ３の直列回路を接続する。
【００３４】
実施の形態６に係るソリッドステートコンタクタにおいては、光結合素子ＯＩ１に急峻なノイズが進入した場合には、光結合素子ＯＩ１を構成するスイッチング素子であるホトトランジスタＱ１０と並列に接続された抵抗Ｒ９とコンデンサＣ３の直列回路に流すように作用するため、光結合素子のｄｖ／ｄｔを上げることでき、急峻なノイズが進入してきた時でも安定した動作をすることができる。
【００３５】
【発明の効果】
この発明は、以上説明したように構成されているので、以下に示すような効果を奏する。
【００３６】
この発明のソリッドステートコンタクタは、交流電源に接続される整流回路と、この整流回路の導通、非導通に応じてオン、オフ制御される負荷電流制御用スイッチング手段と、整流回路の直流出力端子間に接続されて、この整流回路の導通、非導通を制御する駆動用サイリスタと、入力信号回路と、駆動用サイリスタのゲート・アノード極間に介挿され、入力信号回路から電気的に絶縁された状態で入力信号を受けてオン、オフすることにより駆動用サイリスタの導通を制御する受信用のスイッチング素子と、このスイッチング素子に並列に接続されたツェナダイオードと、を備えたので、
スイッチング素子に高電圧が印加された時でも、駆動用サイリスタを正常に動作することができる。また、スイッチング素子にサージ電圧の逆電圧が印加された場合にも、スイッチング素子と並列に接続されたツェナダイオードにより、スイッチング素子を保護することができる。
【００３７】
また、スイッチング素子と直列に接続されたツェナダイオードに、直列に抵抗を接続したので、
ツェナダイオードに直列に抵抗を接続することにより、負荷抵抗を調整することができ、ツェナダイオードの負荷抵抗を安定することができツェナ電圧を一定にできるため、印加電圧が変化しても光結合素子を保護することができる。
【００３８】
また、スイッチング素子と直列に金属系抵抗を接続したので、
周囲温度が上がった時には金属系抵抗の抵抗値が上がり、スイッチング素子に印加される電圧を抑制することができるため、スイッチング素子の漏れ電流を抑えることができ、耐圧の低いスイッチング素子が使用できる。
【００３９】
また、スイッチング素子と直列にインダクタンスを接続したので、
サージ電圧が印加された時に、インデクタンスにより急峻な電圧立ち上がりを抑えることができ、スイッチング素子を保護することができる。
【００４０】
また、スイッチング素子と直列にトランジスタをダーリントン接続したので、
スイッチング素子に高電圧が印加されても、スイッチング素子に直列にダーリントン接続したトランジスタが動作することができるため、スイッチング素子のブレークダウンを防止することができ、低電圧のスイッチング素子を使用することができる。
【００４１】
また、スイッチング素子のゲート・エミッタ間にコンデンサを接続したので、
スイッチング素子進入した電流をコンデンサに流すように作用するため、スイッチング素子のｄｖ／ｄｔを上げることでき、急峻なノイズが進入してきた時でも安定した動作をすることができる。
【００４２】
また、スイッチング素子と直列に接続されたツェナダイオードと並列にコンデンサと抵抗を接続したので、
スイッチング素子に急峻なノイズが進入した場合には、スイッチング素子と並列に接続された抵抗とコンデンサの直列回路に流すように作用するため、スイッチング素子のｄｖ／ｄｔを上げることでき、急峻なノイズが進入してきた時でも安定した動作をすることができる。
【図面の簡単な説明】
【図１】 この発明の実施の形態１に係るソリッドステートコンタクタの回路構成を示す図である。
【図２】 この発明の実施の形態２に係るソリッドステートコンタクタの回路構成を示す図である。
【図３】 この発明の実施の形態３に係るソリッドステートコンタクタの回路構成を示す図である。
【図４】 この発明の実施の形態４に係るソリッドステートコンタクタの回路構成を示す図である。
【図５】 この発明の実施の形態５に係るソリッドステートコンタクタの回路構成を示す図である。
【図６】 この発明の実施の形態６に係るソリッドステートコンタクタの回路構成を示す図である。
【符号の説明】
１ 主回路端子、 ２ 主回路端子、 ３ 交流電源、 ４ 負荷、 ５ 整流回路、 ６ 入力端子、 ７ 入力端子、 １０ 、 １１ 入力信号回路、
ＳＣＲ１ 主回路サイリスタ、 ＳＣＲ２ 主回路サイリスタ、 ＳＣＲ３ 駆動用サイリスタ、 Ｒ１〜Ｒ９ 抵抗、 Ｄ１〜Ｄ６ ダイオード、 Ｃ１〜Ｃ３ コンデンサ、 ＶＡＲ１ バリスター、 ＯＩ１ 光結合素子、 Ｑ１０ ホトトランジスタ、 Ｑ１１ トランジスタ、 ＺＤ１ ツェナダイオード、 Ｌ１ インダクタンス。
Claims (7)
- 交流電源に接続される整流回路と、
この整流回路の導通、非導通に応じてオン、オフ制御される負荷電流制御用スイッチング手段と、
前記整流回路の直流出力端子間に接続されて、この整流回路の導通、非導通を制御する駆動用サイリスタと、
入力信号回路と、
前記駆動用サイリスタのゲート・アノード極間に介挿され、前記入力信号回路から電気的に絶縁された状態で入力信号を受けてオン、オフすることにより前記駆動用サイリスタの導通を制御する受信用のスイッチング素子と、
このスイッチング素子に並列に接続されたツェナダイオードと、
を備えたソリッドステートコンタクタ。 - 前記スイッチング素子と直列に接続されたツェナダイオードに、直列に抵抗を接続したことを特徴とする請求項１記載のソリッドステートコンタクタ。
- 前記スイッチング素子と直列に金属系抵抗を接続したことを特徴とする請求項１または請求項２に記載のソリッドステートコンタクタ。
- 前記スイッチング素子と直列にインダクタンスを接続したことを特徴とする請求項１ないし請求項３のいずれかに記載のソリッドステートコンタクタ。
- 前記スイッチング素子と直列にトランジスタをダーリントン接続したことを特徴とする請求項１ないし請求項４のいずれかに記載のソリッドステートコンタクタ。
- 前記スイッチング素子のゲート・エミッタ間にコンデンサを接続したことを特徴とする請求項１ないし請求項４のいずれかに記載のソリッドステートコンタクタ。
- 前記スイッチング素子と直列に接続されたツェナダイオードと並列にコンデンサと抵抗を接続したことを特徴とする請求項１ないし請求項６のいずれかに記載のソリッドステートコンタクタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003114177A JP4228761B2 (ja) | 2003-04-18 | 2003-04-18 | ソリッドステートコンタクタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003114177A JP4228761B2 (ja) | 2003-04-18 | 2003-04-18 | ソリッドステートコンタクタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004318669A JP2004318669A (ja) | 2004-11-11 |
| JP4228761B2 true JP4228761B2 (ja) | 2009-02-25 |
Family
ID=33473849
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003114177A Expired - Fee Related JP4228761B2 (ja) | 2003-04-18 | 2003-04-18 | ソリッドステートコンタクタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4228761B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7679223B2 (en) * | 2005-05-13 | 2010-03-16 | Cree, Inc. | Optically triggered wide bandgap bipolar power switching devices and circuits |
-
2003
- 2003-04-18 JP JP2003114177A patent/JP4228761B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004318669A (ja) | 2004-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9894730B2 (en) | Apparatus and system for providing power to solid state lighting | |
| US7974057B2 (en) | Inrush current limiter device and power factor control (PFC) circuit having an improved inrush current limiter device | |
| JPH07297358A (ja) | 半導体パワーモジュールおよび電力変換装置 | |
| US10236879B2 (en) | Thyristor driving apparatus | |
| US7315439B2 (en) | Method and circuit arrangement for limiting an overvoltage | |
| JP4369392B2 (ja) | 充放電制御装置 | |
| WO2016016797A2 (en) | Phase cut dimming control and protection | |
| WO2013051351A1 (ja) | 保護機能付きスイッチング電源回路 | |
| US10219334B2 (en) | Circuit arrangement for operating semiconductor light sources | |
| US8670253B2 (en) | Converter protecting components against overvoltages | |
| CA3053432A1 (en) | Method and voltage multiplier for converting an input voltage and disconnector | |
| US20030031037A1 (en) | Converter for converting an AC power main voltage to a voltage suitable for driving a lamp | |
| JPS60236498A (ja) | スイツチング回路配置 | |
| JP4228761B2 (ja) | ソリッドステートコンタクタ | |
| CN105723805A (zh) | 用于驱动led的驱动器模块 | |
| US8085519B2 (en) | Circuit arrangement for providing a DC operating voltage | |
| KR900001809B1 (ko) | 트랜지스터의 베이스구동회로 | |
| JP3604694B2 (ja) | 制御された立上り及び立下り特性を有するスイッチ | |
| WO2015098688A1 (ja) | 過電圧保護回路、及びそれを備えた電力変換装置 | |
| CA1132656A (en) | Circuit for protecting anti-parallel-connected switches against overvoltages | |
| JP2603970B2 (ja) | スイッチング電源回路 | |
| SU864474A1 (ru) | Устройство дл управлени электродвигателем посто нного тока | |
| GB2593859A (en) | Self supplied gate driver | |
| JPH05260736A (ja) | スイッチングレギュレータ | |
| SU1072234A1 (ru) | Устройство дл управлени коммутатором трехфазной нагрузки |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060123 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081111 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081124 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4228761 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111212 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111212 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121212 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121212 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131212 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |