JP4216088B2 - 回路基板のインピーダンスを計算する装置および方法 - Google Patents
回路基板のインピーダンスを計算する装置および方法 Download PDFInfo
- Publication number
- JP4216088B2 JP4216088B2 JP2003034243A JP2003034243A JP4216088B2 JP 4216088 B2 JP4216088 B2 JP 4216088B2 JP 2003034243 A JP2003034243 A JP 2003034243A JP 2003034243 A JP2003034243 A JP 2003034243A JP 4216088 B2 JP4216088 B2 JP 4216088B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- power supply
- information
- layer
- passive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、能動素子のようなノイズ源と受動素子とが実装された回路基板のインピーダンスを計算する装置および方法に関する。
【０００２】
【従来の技術】
プリント回路基板上に実装されている素子（部品）を駆動したとき、基板の電源層−ＧＮＤ（グランド）層間に電流が流れる。この電流が他の素子に流れ込むとき、基板のインピーダンスに比例した電圧ノイズが発生し、他の素子の誤動作の原因となる。基板の設計段階でこのノイズを正確に計算するには、コンデンサ等の受動素子が実装された基板のインピーダンスを正確に把握する必要がある。
【０００３】
従来より基板のモデル化に使用されている方法としては、メッシュ分割法や有限要素法がある。また、能動素子から見たデカップリングコンデンサを含む簡易インピーダンスモデルを元に、インピーダンス特性を計算する手法もある（例えば、特許文献１参照）。
【０００４】
【特許文献１】
特開２００２−４１５９４号公報
【０００５】
【発明が解決しようとする課題】
しかしながら、上述した従来のインピーダンス計算手法には、次のような問題がある。
【０００６】
メッシュ分割法や有限要素法は、正確な計算を目指すほどモデル形状が複雑になり、計算に膨大な時間を要するという欠点がある。また、現在使用されている素子の中には数１００ＭＨｚで動作するものが増えてきており、このような周波数領域では能動素子からコンデンサ等の受動素子までの実装距離により、基板全体の共振点（共振周波数）が大きく変化する。しかし、特許文献１の計算法では、実装距離に対する等価回路インピーダンスの変化を等式化するという手法は用いていない。
【０００７】
したがって、数１００ＭＨｚ以上の周波数で動作する素子を含む回路基板において、受動素子の実装距離に対するインピーダンスの変化を高速かつ正確に計算する手法は知られていない。
【０００８】
本発明の課題は、能動素子のようなノイズ源と受動素子とが実装された回路基板において、ノイズ源と受動素子の間の実装距離に対するインピーダンスを高速かつ正確に計算する装置および方法を提供することである。
【０００９】
【課題を解決するための手段】
図１は、本発明のインピーダンス計算装置の原理図である。図１のインピーダンス計算装置は、入力手段１１、解析手段１２、および出力手段１３を備え、ノイズ源と受動素子が実装された回路基板のインピーダンスを計算する。
【００１０】
入力手段１１は、回路基板上におけるノイズ源と受動素子の間の実装距離を入力する。解析手段１２は、入力された実装距離をパラメータとして、ノイズ源と受動素子が実装された回路基板のモデルのインピーダンスを計算し、計算されたインピーダンスを用いて回路解析を行う。そして、出力手段１３は、回路解析の結果を出力する。
【００１１】
ノイズ源と受動素子が実装された回路基板のモデルとしては、例えば、回路基板および受動素子をそれぞれＲＬＣの直列回路とみなし、回路基板の回路と受動素子の回路を直並列回路とみなした簡易モデルが用いられる。このような簡単なモデルを用いて実装距離に対するインピーダンスの変化を等式化することで、ノイズ源と受動素子が実装された回路基板のインピーダンスを高速かつ正確に計算することができる。
【００１２】
また、計算されたインピーダンスによりモデルを特定して回路解析を行えば、受動素子の実装距離に対する電源ノイズの変化等を効率よく解析することができる。
【００１３】
図１の入力手段１１は、例えば、後述する図６の入力装置４１に対応し、図１の解析手段１２は、例えば、図６のデータ処理装置４２に対応し、図１の出力手段１３は、例えば、図６の出力装置４４に対応する。
別のインピーダンス計算装置は、入力手段、受動素子インダクタンス値決定手段、回路基板インダクタンス値決定手段、回路基板静電容量決定手段、モデル化手段、および回路インピーダンス計算手段を備え、誘電体を挟む電源層およびグランド層を有する回軽基板に能動素子と１以上の受動素子とが接続された回路のインピーダンスを計算する。
入力手段には、電源層およびグランド層に接続した受動素子の個数情報と、受動素子のそれぞれの寄生誘導値情報と、能動素子とそれぞれの受動素子との間の距離情報と、回路基板の電源層とグランド層との間の誘電体の誘電率情報と、それぞれの受動素子の容量値情報が入力される。
受動素子インダクタンス値決定手段は、入力手段に入力された回路基板の電源層とグランド層との間の誘電体の誘電率情報と、受動素子の個数情報と、受動素子の寄生誘導値情報と、能動素子と受動素子の間の距離情報とからそれぞれの受動素子のインダクタンス値を決定する。
回路基板インダクタンス値決定手段は、受動素子インダクタンス値決定手段により決定されたそれぞれの受動素子のインダクタンス値と、入力手段に入力された電源層およびグランド層に接続した受動素子の個数情報、受動素子のそれぞれの寄生誘導値情報、能動素子とそれぞれの受動素子間の距離情報、および、回路基板の電源層とグランド層との間の誘電体の誘電率情報とから回路基板の電源層およびグランド層のインダクタンス値を決定する。
回路基板静電容量決定手段は、回路基板インダクタンス値決定手段により決定された回路基板の電源層およびグランド層のインダクタンス値と、入力手段に入力された電源層およびグランド層に接続した受動素子の個数情報、受動素子のそれぞれの寄生誘導値情報、能動素子とそれぞれの受動素子間の距離情報、および、回路基板の電源層とグランド層との間の誘電体の誘電率情報とから回路基板の電源層とグランド層との間の静電容量値を決定する。
モデル化手段は、受動素子インダクタンス値決定手段にて決定された各受動素子のインダクタンス値、入力手段に入力された各受動素子の容量値情報が示す静電容量値、回路基板インダクタンス値決定手段により決定された回路基板の電源層およびグランド層のインダクタンス値、および、回路基板静電容量決定手段にて決定された回路基板の電源層とグランド層との間の静電容量値を、それぞれそのインダクタンス値もしくは静電容量値を有するインダクタ、コンデンサとした直並列回路としてモデル化する。
回路インピーダンス計算手段は、モデル化した直並列回路から回路のインピーダンスを計算する。
【００１４】
【発明の実施の形態】
以下、図面を参照しながら、本発明の実施の形態を詳細に説明する。
本実施形態では、受動素子実装時の回路基板の周波数特性に注目し、これを簡単な直並列回路で表現することにより基板をモデル化する。このようなモデルを使用することで、実装基板のインピーダンスや基板に発生する電源ノイズを高速かつ正確に計算することが可能となる。
【００１５】
まず、図２から図５までを参照しながら、基板のモデル化の方法について説明する。
図２は、プリント回路基板にパスコン（バイパスコンデンサ）を含む部品（素子）を実装した様子を示している。一般に、パスコンは、回路上のノイズを除去するために用いられる。
【００１６】
ＤＤ（direct current-direct current ）コンバータ２１は、電圧値および電源の供給源であり、低周波パスコン２２は、低周波領域（１ＭＨｚ以下）で効果のあるバイパスコンデンサである。また、ＬＳＩ（large-scale integration）２３は、負荷となる能動素子であり、駆動されることによりノイズを発生する。高周波パスコン２４は、高周波領域（１ＭＨｚ以上）で効果のあるバイパスコンデンサである。
【００１７】
図３は、プリント回路基板上に実装されている能動素子とパスコンの距離（実装距離）を変化させたときの、素子から見た基板インピーダンスの変化の様子を示している。図３の横軸および縦軸は、それぞれ周波数および基板インピーダンスを表し、曲線３１、３２、および３３は、それぞれ異なる実装距離に対応するインピーダンス特性を表している。このように、パスコンの実装距離、実装数等の実装条件の変化により、基板インピーダンスの特性が変化する。
【００１８】
図３を見ると、曲線３１、３２、および３３のいずれにおいても３つの共振点（ｆ１、ｆ２、ｆ３）が確認できる。このような特性は、プリント回路基板およびパスコンをＲＬＣの直列回路とみなしたときのプリント回路基板の回路とパスコン回路の直並列共振特性とみなすことができる。したがって、プリント回路基板上に、電源、低周波パスコン、高周波パスコン、および素子（負荷ＬＳＩ）が実装されたビヘイビアモデル（簡易モデル）は、図４のように表現することができる。図４のモデルにおける各構成要素の意味は以下の通りである。
▲１▼電源
電圧値および電源の供給源であるＤＤコンバータの等価インピーダンスモデル。
▲２▼パスコン（低周波）
低周波パスコンの等価インピーダンスモデル。パスコンが複数のときは、それらが並列接続されているものとしてパラメータ（容量値、抵抗値、インダクタンス値）を算出する。
▲３▼パスコン（高周波）
高周波パスコンの等価インピーダンスモデル。パスコンが等距離に複数実装されているときは、容量値および抵抗値を並列接続として算出する。インダクタンス値は素子からの実装距離によって変化する。
▲４▼ＰＣＢ
プリント回路基板の等価インピーダンスモデル。抵抗値以外は素子の電源端子（電源／ＧＮＤピン）と高周波パスコンの距離によって変化する。
▲５▼負荷ＬＳＩ
ＬＳＩ素子におけるＶｄｄ端子とＧＮＤ端子の間の等価インピーダンスモデル。
【００１９】
ここで、▲３▼の高周波パスコンと▲４▼のＰＣＢの等価インピーダンスモデルのパラメータは、パスコンの実装数および高周波パスコンから▲５▼の素子の電源／ＧＮＤピンまでの距離によって変化する。この変化量を定式化することで、パスコン実装条件に応じて図４のモデルパラメータを決定することができる。したがって、解析時間が速く、かつ精度の高い図４のモデルで、パスコン実装条件の変化に対するパラメータの変化を検証することができ、より速く正確にパスコンの最適解を得ることが可能となる。
【００２０】
図３の３つの共振点の周波数を、低い方から順にｆ１、ｆ２、ｆ３とする。電源および低周波パスコンのインピーダンスによる共振点は、高周波パスコンおよびプリント回路基板による共振点に比べて十分に小さい。したがって、これらはプリント回路基板のどの位置に実装されていても、プリント回路基板の共振点に対する影響は小さい。しかしながら、高周波パスコンの共振点とプリント回路基板の共振点は近いため、高周波パスコンの実装条件により、図３の共振点の位置が変化する。
【００２１】
また、抵抗値は共振周波数には影響を与えないので、容量値およびインダクタンス値のみを用いて、プリント回路基板と高周波パスコンの並列回路を図５のように表現し、これらのパラメータの算出方法を説明する。図５において、高周波パスコンの容量値およびインダクタンス値を、それぞれＣ１およびＬ１とし、プリント回路基板の容量値およびインダクタンス値を、それぞれＣ２およびＬ２とする。
【００２２】
図５の４つのパラメータのうち、高周波パスコンの容量値Ｃ１のみが、パスコンの実装距離を変えても変化しない。また、図３の第１周波数ｆ１は、Ｃ１およびＬ１により決定されるから、Ｃ１およびｆ１よりＬ１を求めることができる。パスコンの実装数、実装距離、およびパスコン１つ当りの寄生誘導値等を変化させることにより、素子の電源／ＧＮＤピンから高周波パスコンまでの実装距離ｄとＬ１との間の関係をグラフ化し、これを近似式で表現すると、次のようになる。
Ｌ１＝ａＬ１ｌｏｇ１０ｄ＋ｂＬ１ （１）
また、ａＬ１およびｂＬ１は、グラフより次のような近似式で表現できる。
ａＬ１＝ａ１ｎｂ１
ｂＬ１＝ｂ２Ｌａ＋ｂ３
ここで、ｎはパスコン実装数、Ｌａはパスコン１つ当りの寄生誘導値であり、ａ１およびｂ１は、基板の電源層−ＧＮＤ層間の誘電体の誘電率により一意的に決まる値である。（１）式を用いてＬ１を計算する場合、あらかじめ誘電率毎のａ１およびｂ１を計算し、データベースとして保存しておくと、処理を高速化することができる。また、ｂ２およびｂ３は、グラフより次のような近似式で表現できる。
ｂ２＝ｍ１ｎｍ２
ｂ３＝ｍ３ｎｍ４
ｍ１、ｍ２、ｍ３、およびｍ４は、基板の電源層−ＧＮＤ層間の、誘電体の誘電率により一意的に決まる値であり、あらかじめ誘電率毎のｍ１、ｍ２、ｍ３、およびｍ４を計算し、データベースとして保存しておくと、処理を高速化することができる。
【００２３】
以上の定式化により、実装距離ｄ、パスコン実装数ｎ、パスコン１つ当りの寄生誘導値Ｌａ、および誘電率が決まれば、（１）式からＬ１を求めることができる。
【００２４】
次に、図５のＣ２およびＬ２は、ｆ２およびｆ３より一意的に決められる。Ｃ２およびＬ２とｆ２およびｆ３の関係は、図５より次のように表される。
【００２５】
【数１】
【００２６】
したがって、ｆ２およびｆ３が決まれば、Ｌ１と（２）および（３）式よりＬ２およびＣ２を求めることができる。実装距離ｄに対するｆ２の変化をグラフ化すると、次のような曲線で近似することができる。
ｆ２＝ａｆ２ｄ＋ｂｆ２ （４）
したがって、ｆ２は（４）式より求められる。ここで、ａｆ２およびｂｆ２はグラフからの近似により、次式のようになる。
ａｆ２＝ａ５Ｌａ＋ａ６
ｂｆ２＝ａ７Ｌａ＋ａ８
ここで、ａ５、ａ６、ａ７、およびａ８のパスコン実装数ｎに対する変化をグラフ化すると、次のような曲線で近似することができる。
ａｉ＝ｋｉｎ＋ｍｉ （ｉ＝５，６，７，８） （５）
したがって、ａ５、ａ６、ａ７、およびａ８は（５）式より求められる。ここで、ｋｉおよびｍｉは基板の電源層−ＧＮＤ層間の誘電体の誘電率により一意的に決まる値であり、あらかじめ誘電率毎のｋｉおよびｍｉを計算し、データベースとして保存しておくと、処理を高速化することができる。
【００２７】
以上の定式化により、実装距離ｄ、パスコン実装数ｎ、パスコン１つ当りの寄生誘導値Ｌａ、および誘電率が決まれば、（４）式からｆ２を求めることができる。
【００２８】
また、実装距離ｄに対するｆ３の変化をグラフ化すると、次のような曲線で近似することができる。
ｆ３＝ａｆ３ｄ＋ｂｆ３ （６）
したがって、ｆ２は（４）式より求められる。ここで、ａｆ３およびｂｆ３は次式のようになる。
ａｆ３＝ａ９Ｌａ＋ａ１０
ｂｆ３＝ｂ４Ｌａ ｂ５
ここで、ａ９およびａ１０のＬａに対する変化をグラフ化すると、次のような曲線で近似することができる。
ａｉ＝ｋｉｎ＋ｍｉ （ｉ＝９，１０） （７）
したがって、ａ９およびａ１０は（７）式より求められる。ここで、ｋｉ、ｍｉ、ｂ４、およびｂ５は、基板の電源層−ＧＮＤ層間の誘電体の誘電率により一意的に決まる値であり、あらかじめ誘電率毎のｋｉ、ｍｉ、ｂ４、およびｂ５を計算し、データベースとして保存しておくと、処理を高速化することができる。
【００２９】
以上の定式化により、実装距離ｄ、パスコン実装数ｎ、パスコン１つ当りの寄生誘導値Ｌａ、および誘電率が決まれば、（６）式からｆ３を求めることができる。こうして得られたｆ２およびｆ３を用いれば、（２）および（３）式よりＬ２およびＣ２を求めることができ、得られたパラメータを用いて図５の回路を解くことにより、高い精度を保ったまま、高速にパスコンの効果（例えば、図３のようなインピーダンス特性）を計算することができる。
【００３０】
ところで、上述した数式は、基板の電源−ＧＮＤ間の誘電体の厚みおよび基板の面積を一定と仮定した場合の数式である。Ｌ２は基板の誘電体の厚みに比例するので、例えば、図４の各パラメータを求めるときの基板厚を１００μｍとし、実際は２００μｍの基板に対するパラメータを取得したい場合は、得られたＬ２を２倍すればよい。また、基板の面積については、実装距離ｄを一定としたときの基板面積Ｓに対するｆ２およびｆ３をグラフ化し、それを近似式により近似すると、次のようになる。
【００３１】
【数２】
【００３２】
（８）式において、ａｓｉは、実装距離ｄによって変化するパラメータであり、ｂｓおよびｃは定数である。実装距離ｄに対するａｓｉの変化をグラフ化した曲線を近似すると、ｆ２とｆ３に応じてそれぞれ次のような近似式となる。
ａｓ２＝ａｆ２ｄ＋ｂｆ２
ａｓ３＝ａｆ３ｌｎｄ＋ｂｆ３
ここで、ｌｎは自然対数であり、ａｆ２、ｂｆ２、ａｆ３、およびｂｆ３は定数である。（８）式を用いてｆ２およびｆ３の変化量を求め、（２）および（３）式を計算するときに、この変化量を考慮したｆ２およびｆ３の値を使用すれば、基板面積が変化しても図２の各パラメータを求めることが可能となる。
【００３３】
また、以上の定式化では受動素子の一例としてコンデンサを用いて説明したが、インダクタおよび抵抗のような受動素子の場合でも、コンデンサの場合と同様に上記の操作を行うことで、対応する近似式を導くことができる。
【００３４】
次に、図６から図８までを参照しながら、上述した近似式により図４の各パラメータを求める装置および処理について説明する。
図６は、本実施形態のインピーダンス計算装置の構成図である。図６のインピーダンス計算装置は、例えば、コンピュータを用いて構成され、入力装置４１、データ処理装置４２、記憶装置４３、および出力装置４４を備える。データ処理装置４２は、データ処理部４５および演算処理部４６を含む。
【００３５】
記憶装置４３は、あらかじめ計算しておいたパラメータ（ａ１、ｂ１、ｂ４、ｂ５、ｍ１〜ｍ１０、ｋ５〜ｋ１０等）をデータベース（パラメータテーブル４７）として記憶している。入力装置４１は、プリント回路基板の物性情報および各素子の実装条件に関する情報を、解析条件として入力する。プリント回路基板の物性情報としては、基板の形状（電源層−ＧＮＤ層間の距離、基板面積等）や基板の誘電体の誘電率が入力される。
【００３６】
データ処理装置４２のデータ処理部４５は、入力装置４１から入力された解析条件から、パラメータテーブル４７から取得すべきパラメータに関する条件（誘電率等）を抽出し、記憶装置４３へ渡す。演算処理部４６は、記憶装置４３からデータ処理装置４２へ渡されたテーブルデータを元に、上述した数式の演算を行い、演算結果を元にシミュレーションを実行する。そして、出力装置４４は、データ処理部４５および演算処理部４６から、それぞれ、入力された解析条件およびシミュレーション結果を受け取って出力する。
【００３７】
図７は、図６のインピーダンス計算装置によるインピーダンス計算処理のフローチャートであり、図８は、出力装置４４のインタフェース画面の例を示している。
【００３８】
まず、ユーザは、図８のインタフェース画面から基板の物性情報（ＰＣＢの条件５５）を入力し（ステップＳ１）、受動素子の実装条件（電源の出力特性５４およびパスコンの条件５６）を入力する（ステップＳ２）。ステップＳ１では、基板の幅および長さ、電源層−ＧＮＤ層間の距離等が入力され、ステップＳ２では、基板上に実装されているＤＤコンバータおよびパスコンの等価回路パラメータ、パスコンの実装数、ＬＳＩの電源／ＧＮＤピンから高周波パスコンまでの距離等が入力される。
【００３９】
次に、データ処理装置４２は、簡易等価回路を求めるのに必要なパラメータをパラメータテーブル４７から読み込み（ステップＳ３）、読み込んだパラメータを元に上述した数式の演算を行って、簡易等価回路を求める（ステップＳ４）。そして、トランジェント解析および／または周波数解析を行う。
【００４０】
トランジェント解析は、パスコン実装による効果を時間領域で確認するシミュレーションである。このトランジェント解析では、まず、ユーザが、図８のインタフェース画面から簡易素子モデルの電源電圧、立上がり時間ｔｒ／立下り時間ｔｆ、ピーク値等のパラメータ（装置の条件５３）を入力する（ステップＳ５）。この簡易素子モデルとしては、例えば、先願の特願２００１−３３５４１６号に記載されたモデルを用いることができる。
【００４１】
次に、演算処理部４６が、ＳＰＩＣＥ（simulation program with integrated circuit emphasis ）等の電気回路シミュレータにより、素子モデルを波源とした簡易等価回路の解析を行い（ステップＳ６）、解析結果である電源ノイズの時間波形のグラフ５２をインタフェース画面に表示する（ステップＳ７）。
【００４２】
周波数解析では、演算処理部４６が、簡易等価回路全体の周波数に対するインピーダンス特性を、回路理論を元に計算し（ステップＳ８）、計算したインピーダンス特性のグラフ５１をインタフェース画面に表示する（ステップＳ９）。
【００４３】
図６のインピーダンス計算装置は、例えば、図９に示すような情報処理装置（コンピュータ）を用いて構成される。図９の情報処理装置は、ＣＰＵ（中央処理装置）６１、メモリ６２、入力装置６３、出力装置６４、外部記憶装置６５、媒体駆動装置６６、およびネットワーク接続装置６７を備え、それらはバス６８により互いに接続されている。図６の入力装置４１は、記憶装置４３、および出力装置４４を備える。
【００４４】
メモリ６２は、例えば、ＲＯＭ（read only memory）、ＲＡＭ（random access memory）等を含み、処理に用いられるプログラムとデータを格納する。ＣＰＵ６１は、メモリ６２を利用してプログラムを実行することにより、必要な処理を行う。
【００４５】
図６のデータ処理装置４２は、ＣＰＵ６１およびメモリ６２に対応し、図６のデータ処理部４５および演算処理部４６は、メモリ６２に格納されたプログラムに対応する。
【００４６】
入力装置６３は、例えば、キーボード、ポインティングデバイス、タッチパネル等であり、図６の入力装置４１に対応する。入力装置６３は、ユーザからの指示や情報の入力に用いられる。
【００４７】
出力装置６４は、例えば、ディスプレイ装置およびスピーカを含み、図６の出力装置４４に対応する。出力装置６４は、ユーザへの問い合わせや処理結果の出力に用いられる。
【００４８】
外部記憶装置６５は、例えば、磁気ディスク装置、光ディスク装置、光磁気ディスク装置、テープ装置等である。情報処理装置は、この外部記憶装置６５に、上述のプログラムとデータを保存しておき、必要に応じて、それらをメモリ６２にロードして使用する。外部記憶装置６５は、図６の記憶装置４３としても用いられる。
【００４９】
媒体駆動装置６６は、可搬記録媒体６９を駆動し、その記録内容にアクセスする。可搬記録媒体６９としては、メモリカード、フレキシブルディスク、ＣＤ−ＲＯＭ（compact disk read only memory ）、光ディスク、光磁気ディスク等、任意のコンピュータ読み取り可能な記録媒体が用いられる。ユーザは、この可搬記録媒体６９に上述のプログラムとデータを格納しておき、必要に応じて、それらをメモリ６２にロードして使用する。
【００５０】
ネットワーク接続装置６７は、インターネット等の任意の通信ネットワークに接続され、通信に伴うデータ変換を行う。情報処理装置は、上述のプログラムとデータをネットワーク接続装置６７を介して他の装置から受け取り、必要に応じて、それらをメモリ６２にロードして使用する。
【００５１】
図１０は、図９の情報処理装置にプログラムとデータを供給することのできるコンピュータ読み取り可能な記録媒体を示している。可搬記録媒体６９やサーバ７０のデータベース７１に保存されたプログラムとデータは、メモリ６２にロードされる。このとき、サーバ７０は、プログラムとデータを搬送する搬送信号を生成し、ネットワーク上の任意の伝送媒体を介して情報処理装置に送信する。そして、ＣＰＵ６１は、そのデータを用いてそのプログラムを実行し、必要な処理を行う。
【００５２】
（付記１） ノイズ源と受動素子が実装された回路基板のインピーダンスを計算するインピーダンス計算装置であって、
前記回路基板上における前記ノイズ源と受動素子の間の実装距離を入力する入力手段と、
入力された実装距離をパラメータとして、前記ノイズ源と受動素子が実装された回路基板のモデルのインピーダンスを計算し、計算されたインピーダンスを用いて回路解析を行う解析手段と、
前記回路解析の結果を出力する出力手段と
を備えることを特徴とするインピーダンス計算装置。
【００５３】
（付記２） ノイズ源と受動素子が実装された回路基板のインピーダンスを計算するインピーダンス計算方法であって、
前記ノイズ源と受動素子が実装された回路基板のモデルを生成し、
前記回路基板上における前記ノイズ源と受動素子の間の実装距離をパラメータとして、前記モデルのインピーダンスを計算する
ことを特徴とするインピーダンス計算方法。
【００５４】
（付記３） ノイズ源と受動素子が実装された回路基板のインピーダンスを計算するコンピュータのためのプログラムであって、
前記回路基板上における前記ノイズ源と受動素子の間の実装距離を入力し、
入力された実装距離をパラメータとして、前記ノイズ源と受動素子が実装された回路基板のモデルのインピーダンスを計算する
処理を前記コンピュータに実行させることを特徴とするプログラム。
【００５５】
（付記４） 前記受動素子は、コンデンサ、インダクタ、および抵抗のいずれかであることを特徴とする付記３記載のプログラム。
（付記５） 前記コンピュータは、前記ノイズ源と受動素子が実装された回路基板を該回路基板と受動素子の直並列回路とみなしたモデルに基づき、前記インピーダンスを計算することを特徴とする付記３記載のプログラム。
【００５６】
（付記６） 前記プログラムは、前記回路基板の電源層とグランド層の間の誘電体の誘電率を入力する処理を前記コンピュータにさらに実行させ、前記コンピュータは、誘電率毎のパラメータ値を格納したパラメータテーブルから、入力された誘電率に応じたパラメータ値を読み出し、読み出したパラメータ値を用いて前記インピーダンスを計算することを特徴とする付記３記載のプログラム。
【００５７】
（付記７） ノイズ源と受動素子が実装された回路基板のインピーダンスを計算するコンピュータのためのプログラムを記録した記録媒体であって、該プログラムは、
前記回路基板上における前記ノイズ源と受動素子の間の実装距離を入力し、
入力された実装距離をパラメータとして、前記ノイズ源と受動素子が実装された回路基板のモデルのインピーダンスを計算する
処理を前記コンピュータに実行させることを特徴とするコンピュータ読み取り可能なプログラム記録媒体。
【００５８】
（付記８） ノイズ源と受動素子が実装された回路基板のインピーダンスを計算するコンピュータにプログラムを搬送する搬送信号であって、該プログラムは、
前記回路基板上における前記ノイズ源と受動素子の間の実装距離を入力し、
入力された実装距離をパラメータとして、前記ノイズ源と受動素子が実装された回路基板のモデルのインピーダンスを計算する
処理を前記コンピュータに実行させることを特徴とする搬送信号。
【００５９】
【発明の効果】
本発明によれば、能動素子のようなノイズ源と受動素子とが実装された回路基板において、受動素子の実装距離に対するインピーダンスを高速かつ正確に計算することができる。したがって、このような回路基板上で発生する電源ノイズの解析に寄与するところが大きい。
【図面の簡単な説明】
【図１】本発明のインピーダンス計算装置の原理図である。
【図２】プリント回路基板に部品を実装した様子を示す図である。
【図３】パスコンの実装条件による基板インピーダンスの変化を示す図である。
【図４】回路部品が実装された基板の簡易モデルを示す図である。
【図５】プリント回路基板と高周波パスコンとの並列等価回路を示す図である。
【図６】インピーダンス計算装置の構成図である。
【図７】インピーダンス計算処理のフローチャートである。
【図８】インタフェース画面を示す図である。
【図９】情報処理装置の構成図である。
【図１０】記録媒体を示す図である。
【符号の説明】
１１ 入力手段
１２ 解析手段
１３ 出力手段
２１ ＤＤコンバータ
２２ 低周波パスコン
２３ ＬＳＩ
２４ 高周波パスコン
３１、３２、３３ 曲線
４１、６３ 入力装置
４４、６４ 出力装置
４２ データ処理装置
４３ 記憶装置
４５ データ処理部
４６ 演算処理部
４７ パラメータテーブル
５１、５２ グラフ
５３ 装置の条件
５４ 電源の出力特性
５５ ＰＣＢの条件
５６ パスコンの条件
６１ ＣＰＵ
６２ メモリ
６５ 外部記憶装置
６６ 媒体駆動装置
６７ ネットワーク接続装置
６８ バス
６９ 可搬記録媒体
７０ サーバ
７１ データベース
【発明の属する技術分野】
本発明は、能動素子のようなノイズ源と受動素子とが実装された回路基板のインピーダンスを計算する装置および方法に関する。
【０００２】
【従来の技術】
プリント回路基板上に実装されている素子（部品）を駆動したとき、基板の電源層−ＧＮＤ（グランド）層間に電流が流れる。この電流が他の素子に流れ込むとき、基板のインピーダンスに比例した電圧ノイズが発生し、他の素子の誤動作の原因となる。基板の設計段階でこのノイズを正確に計算するには、コンデンサ等の受動素子が実装された基板のインピーダンスを正確に把握する必要がある。
【０００３】
従来より基板のモデル化に使用されている方法としては、メッシュ分割法や有限要素法がある。また、能動素子から見たデカップリングコンデンサを含む簡易インピーダンスモデルを元に、インピーダンス特性を計算する手法もある（例えば、特許文献１参照）。
【０００４】
【特許文献１】
特開２００２−４１５９４号公報
【０００５】
【発明が解決しようとする課題】
しかしながら、上述した従来のインピーダンス計算手法には、次のような問題がある。
【０００６】
メッシュ分割法や有限要素法は、正確な計算を目指すほどモデル形状が複雑になり、計算に膨大な時間を要するという欠点がある。また、現在使用されている素子の中には数１００ＭＨｚで動作するものが増えてきており、このような周波数領域では能動素子からコンデンサ等の受動素子までの実装距離により、基板全体の共振点（共振周波数）が大きく変化する。しかし、特許文献１の計算法では、実装距離に対する等価回路インピーダンスの変化を等式化するという手法は用いていない。
【０００７】
したがって、数１００ＭＨｚ以上の周波数で動作する素子を含む回路基板において、受動素子の実装距離に対するインピーダンスの変化を高速かつ正確に計算する手法は知られていない。
【０００８】
本発明の課題は、能動素子のようなノイズ源と受動素子とが実装された回路基板において、ノイズ源と受動素子の間の実装距離に対するインピーダンスを高速かつ正確に計算する装置および方法を提供することである。
【０００９】
【課題を解決するための手段】
図１は、本発明のインピーダンス計算装置の原理図である。図１のインピーダンス計算装置は、入力手段１１、解析手段１２、および出力手段１３を備え、ノイズ源と受動素子が実装された回路基板のインピーダンスを計算する。
【００１０】
入力手段１１は、回路基板上におけるノイズ源と受動素子の間の実装距離を入力する。解析手段１２は、入力された実装距離をパラメータとして、ノイズ源と受動素子が実装された回路基板のモデルのインピーダンスを計算し、計算されたインピーダンスを用いて回路解析を行う。そして、出力手段１３は、回路解析の結果を出力する。
【００１１】
ノイズ源と受動素子が実装された回路基板のモデルとしては、例えば、回路基板および受動素子をそれぞれＲＬＣの直列回路とみなし、回路基板の回路と受動素子の回路を直並列回路とみなした簡易モデルが用いられる。このような簡単なモデルを用いて実装距離に対するインピーダンスの変化を等式化することで、ノイズ源と受動素子が実装された回路基板のインピーダンスを高速かつ正確に計算することができる。
【００１２】
また、計算されたインピーダンスによりモデルを特定して回路解析を行えば、受動素子の実装距離に対する電源ノイズの変化等を効率よく解析することができる。
【００１３】
図１の入力手段１１は、例えば、後述する図６の入力装置４１に対応し、図１の解析手段１２は、例えば、図６のデータ処理装置４２に対応し、図１の出力手段１３は、例えば、図６の出力装置４４に対応する。
別のインピーダンス計算装置は、入力手段、受動素子インダクタンス値決定手段、回路基板インダクタンス値決定手段、回路基板静電容量決定手段、モデル化手段、および回路インピーダンス計算手段を備え、誘電体を挟む電源層およびグランド層を有する回軽基板に能動素子と１以上の受動素子とが接続された回路のインピーダンスを計算する。
入力手段には、電源層およびグランド層に接続した受動素子の個数情報と、受動素子のそれぞれの寄生誘導値情報と、能動素子とそれぞれの受動素子との間の距離情報と、回路基板の電源層とグランド層との間の誘電体の誘電率情報と、それぞれの受動素子の容量値情報が入力される。
受動素子インダクタンス値決定手段は、入力手段に入力された回路基板の電源層とグランド層との間の誘電体の誘電率情報と、受動素子の個数情報と、受動素子の寄生誘導値情報と、能動素子と受動素子の間の距離情報とからそれぞれの受動素子のインダクタンス値を決定する。
回路基板インダクタンス値決定手段は、受動素子インダクタンス値決定手段により決定されたそれぞれの受動素子のインダクタンス値と、入力手段に入力された電源層およびグランド層に接続した受動素子の個数情報、受動素子のそれぞれの寄生誘導値情報、能動素子とそれぞれの受動素子間の距離情報、および、回路基板の電源層とグランド層との間の誘電体の誘電率情報とから回路基板の電源層およびグランド層のインダクタンス値を決定する。
回路基板静電容量決定手段は、回路基板インダクタンス値決定手段により決定された回路基板の電源層およびグランド層のインダクタンス値と、入力手段に入力された電源層およびグランド層に接続した受動素子の個数情報、受動素子のそれぞれの寄生誘導値情報、能動素子とそれぞれの受動素子間の距離情報、および、回路基板の電源層とグランド層との間の誘電体の誘電率情報とから回路基板の電源層とグランド層との間の静電容量値を決定する。
モデル化手段は、受動素子インダクタンス値決定手段にて決定された各受動素子のインダクタンス値、入力手段に入力された各受動素子の容量値情報が示す静電容量値、回路基板インダクタンス値決定手段により決定された回路基板の電源層およびグランド層のインダクタンス値、および、回路基板静電容量決定手段にて決定された回路基板の電源層とグランド層との間の静電容量値を、それぞれそのインダクタンス値もしくは静電容量値を有するインダクタ、コンデンサとした直並列回路としてモデル化する。
回路インピーダンス計算手段は、モデル化した直並列回路から回路のインピーダンスを計算する。
【００１４】
【発明の実施の形態】
以下、図面を参照しながら、本発明の実施の形態を詳細に説明する。
本実施形態では、受動素子実装時の回路基板の周波数特性に注目し、これを簡単な直並列回路で表現することにより基板をモデル化する。このようなモデルを使用することで、実装基板のインピーダンスや基板に発生する電源ノイズを高速かつ正確に計算することが可能となる。
【００１５】
まず、図２から図５までを参照しながら、基板のモデル化の方法について説明する。
図２は、プリント回路基板にパスコン（バイパスコンデンサ）を含む部品（素子）を実装した様子を示している。一般に、パスコンは、回路上のノイズを除去するために用いられる。
【００１６】
ＤＤ（direct current-direct current ）コンバータ２１は、電圧値および電源の供給源であり、低周波パスコン２２は、低周波領域（１ＭＨｚ以下）で効果のあるバイパスコンデンサである。また、ＬＳＩ（large-scale integration）２３は、負荷となる能動素子であり、駆動されることによりノイズを発生する。高周波パスコン２４は、高周波領域（１ＭＨｚ以上）で効果のあるバイパスコンデンサである。
【００１７】
図３は、プリント回路基板上に実装されている能動素子とパスコンの距離（実装距離）を変化させたときの、素子から見た基板インピーダンスの変化の様子を示している。図３の横軸および縦軸は、それぞれ周波数および基板インピーダンスを表し、曲線３１、３２、および３３は、それぞれ異なる実装距離に対応するインピーダンス特性を表している。このように、パスコンの実装距離、実装数等の実装条件の変化により、基板インピーダンスの特性が変化する。
【００１８】
図３を見ると、曲線３１、３２、および３３のいずれにおいても３つの共振点（ｆ１、ｆ２、ｆ３）が確認できる。このような特性は、プリント回路基板およびパスコンをＲＬＣの直列回路とみなしたときのプリント回路基板の回路とパスコン回路の直並列共振特性とみなすことができる。したがって、プリント回路基板上に、電源、低周波パスコン、高周波パスコン、および素子（負荷ＬＳＩ）が実装されたビヘイビアモデル（簡易モデル）は、図４のように表現することができる。図４のモデルにおける各構成要素の意味は以下の通りである。
▲１▼電源
電圧値および電源の供給源であるＤＤコンバータの等価インピーダンスモデル。
▲２▼パスコン（低周波）
低周波パスコンの等価インピーダンスモデル。パスコンが複数のときは、それらが並列接続されているものとしてパラメータ（容量値、抵抗値、インダクタンス値）を算出する。
▲３▼パスコン（高周波）
高周波パスコンの等価インピーダンスモデル。パスコンが等距離に複数実装されているときは、容量値および抵抗値を並列接続として算出する。インダクタンス値は素子からの実装距離によって変化する。
▲４▼ＰＣＢ
プリント回路基板の等価インピーダンスモデル。抵抗値以外は素子の電源端子（電源／ＧＮＤピン）と高周波パスコンの距離によって変化する。
▲５▼負荷ＬＳＩ
ＬＳＩ素子におけるＶｄｄ端子とＧＮＤ端子の間の等価インピーダンスモデル。
【００１９】
ここで、▲３▼の高周波パスコンと▲４▼のＰＣＢの等価インピーダンスモデルのパラメータは、パスコンの実装数および高周波パスコンから▲５▼の素子の電源／ＧＮＤピンまでの距離によって変化する。この変化量を定式化することで、パスコン実装条件に応じて図４のモデルパラメータを決定することができる。したがって、解析時間が速く、かつ精度の高い図４のモデルで、パスコン実装条件の変化に対するパラメータの変化を検証することができ、より速く正確にパスコンの最適解を得ることが可能となる。
【００２０】
図３の３つの共振点の周波数を、低い方から順にｆ１、ｆ２、ｆ３とする。電源および低周波パスコンのインピーダンスによる共振点は、高周波パスコンおよびプリント回路基板による共振点に比べて十分に小さい。したがって、これらはプリント回路基板のどの位置に実装されていても、プリント回路基板の共振点に対する影響は小さい。しかしながら、高周波パスコンの共振点とプリント回路基板の共振点は近いため、高周波パスコンの実装条件により、図３の共振点の位置が変化する。
【００２１】
また、抵抗値は共振周波数には影響を与えないので、容量値およびインダクタンス値のみを用いて、プリント回路基板と高周波パスコンの並列回路を図５のように表現し、これらのパラメータの算出方法を説明する。図５において、高周波パスコンの容量値およびインダクタンス値を、それぞれＣ１およびＬ１とし、プリント回路基板の容量値およびインダクタンス値を、それぞれＣ２およびＬ２とする。
【００２２】
図５の４つのパラメータのうち、高周波パスコンの容量値Ｃ１のみが、パスコンの実装距離を変えても変化しない。また、図３の第１周波数ｆ１は、Ｃ１およびＬ１により決定されるから、Ｃ１およびｆ１よりＬ１を求めることができる。パスコンの実装数、実装距離、およびパスコン１つ当りの寄生誘導値等を変化させることにより、素子の電源／ＧＮＤピンから高周波パスコンまでの実装距離ｄとＬ１との間の関係をグラフ化し、これを近似式で表現すると、次のようになる。
Ｌ１＝ａＬ１ｌｏｇ１０ｄ＋ｂＬ１ （１）
また、ａＬ１およびｂＬ１は、グラフより次のような近似式で表現できる。
ａＬ１＝ａ１ｎｂ１
ｂＬ１＝ｂ２Ｌａ＋ｂ３
ここで、ｎはパスコン実装数、Ｌａはパスコン１つ当りの寄生誘導値であり、ａ１およびｂ１は、基板の電源層−ＧＮＤ層間の誘電体の誘電率により一意的に決まる値である。（１）式を用いてＬ１を計算する場合、あらかじめ誘電率毎のａ１およびｂ１を計算し、データベースとして保存しておくと、処理を高速化することができる。また、ｂ２およびｂ３は、グラフより次のような近似式で表現できる。
ｂ２＝ｍ１ｎｍ２
ｂ３＝ｍ３ｎｍ４
ｍ１、ｍ２、ｍ３、およびｍ４は、基板の電源層−ＧＮＤ層間の、誘電体の誘電率により一意的に決まる値であり、あらかじめ誘電率毎のｍ１、ｍ２、ｍ３、およびｍ４を計算し、データベースとして保存しておくと、処理を高速化することができる。
【００２３】
以上の定式化により、実装距離ｄ、パスコン実装数ｎ、パスコン１つ当りの寄生誘導値Ｌａ、および誘電率が決まれば、（１）式からＬ１を求めることができる。
【００２４】
次に、図５のＣ２およびＬ２は、ｆ２およびｆ３より一意的に決められる。Ｃ２およびＬ２とｆ２およびｆ３の関係は、図５より次のように表される。
【００２５】
【数１】
したがって、ｆ２およびｆ３が決まれば、Ｌ１と（２）および（３）式よりＬ２およびＣ２を求めることができる。実装距離ｄに対するｆ２の変化をグラフ化すると、次のような曲線で近似することができる。
ｆ２＝ａｆ２ｄ＋ｂｆ２ （４）
したがって、ｆ２は（４）式より求められる。ここで、ａｆ２およびｂｆ２はグラフからの近似により、次式のようになる。
ａｆ２＝ａ５Ｌａ＋ａ６
ｂｆ２＝ａ７Ｌａ＋ａ８
ここで、ａ５、ａ６、ａ７、およびａ８のパスコン実装数ｎに対する変化をグラフ化すると、次のような曲線で近似することができる。
ａｉ＝ｋｉｎ＋ｍｉ （ｉ＝５，６，７，８） （５）
したがって、ａ５、ａ６、ａ７、およびａ８は（５）式より求められる。ここで、ｋｉおよびｍｉは基板の電源層−ＧＮＤ層間の誘電体の誘電率により一意的に決まる値であり、あらかじめ誘電率毎のｋｉおよびｍｉを計算し、データベースとして保存しておくと、処理を高速化することができる。
【００２７】
以上の定式化により、実装距離ｄ、パスコン実装数ｎ、パスコン１つ当りの寄生誘導値Ｌａ、および誘電率が決まれば、（４）式からｆ２を求めることができる。
【００２８】
また、実装距離ｄに対するｆ３の変化をグラフ化すると、次のような曲線で近似することができる。
ｆ３＝ａｆ３ｄ＋ｂｆ３ （６）
したがって、ｆ２は（４）式より求められる。ここで、ａｆ３およびｂｆ３は次式のようになる。
ａｆ３＝ａ９Ｌａ＋ａ１０
ｂｆ３＝ｂ４Ｌａ ｂ５
ここで、ａ９およびａ１０のＬａに対する変化をグラフ化すると、次のような曲線で近似することができる。
ａｉ＝ｋｉｎ＋ｍｉ （ｉ＝９，１０） （７）
したがって、ａ９およびａ１０は（７）式より求められる。ここで、ｋｉ、ｍｉ、ｂ４、およびｂ５は、基板の電源層−ＧＮＤ層間の誘電体の誘電率により一意的に決まる値であり、あらかじめ誘電率毎のｋｉ、ｍｉ、ｂ４、およびｂ５を計算し、データベースとして保存しておくと、処理を高速化することができる。
【００２９】
以上の定式化により、実装距離ｄ、パスコン実装数ｎ、パスコン１つ当りの寄生誘導値Ｌａ、および誘電率が決まれば、（６）式からｆ３を求めることができる。こうして得られたｆ２およびｆ３を用いれば、（２）および（３）式よりＬ２およびＣ２を求めることができ、得られたパラメータを用いて図５の回路を解くことにより、高い精度を保ったまま、高速にパスコンの効果（例えば、図３のようなインピーダンス特性）を計算することができる。
【００３０】
ところで、上述した数式は、基板の電源−ＧＮＤ間の誘電体の厚みおよび基板の面積を一定と仮定した場合の数式である。Ｌ２は基板の誘電体の厚みに比例するので、例えば、図４の各パラメータを求めるときの基板厚を１００μｍとし、実際は２００μｍの基板に対するパラメータを取得したい場合は、得られたＬ２を２倍すればよい。また、基板の面積については、実装距離ｄを一定としたときの基板面積Ｓに対するｆ２およびｆ３をグラフ化し、それを近似式により近似すると、次のようになる。
【００３１】
【数２】
（８）式において、ａｓｉは、実装距離ｄによって変化するパラメータであり、ｂｓおよびｃは定数である。実装距離ｄに対するａｓｉの変化をグラフ化した曲線を近似すると、ｆ２とｆ３に応じてそれぞれ次のような近似式となる。
ａｓ２＝ａｆ２ｄ＋ｂｆ２
ａｓ３＝ａｆ３ｌｎｄ＋ｂｆ３
ここで、ｌｎは自然対数であり、ａｆ２、ｂｆ２、ａｆ３、およびｂｆ３は定数である。（８）式を用いてｆ２およびｆ３の変化量を求め、（２）および（３）式を計算するときに、この変化量を考慮したｆ２およびｆ３の値を使用すれば、基板面積が変化しても図２の各パラメータを求めることが可能となる。
【００３３】
また、以上の定式化では受動素子の一例としてコンデンサを用いて説明したが、インダクタおよび抵抗のような受動素子の場合でも、コンデンサの場合と同様に上記の操作を行うことで、対応する近似式を導くことができる。
【００３４】
次に、図６から図８までを参照しながら、上述した近似式により図４の各パラメータを求める装置および処理について説明する。
図６は、本実施形態のインピーダンス計算装置の構成図である。図６のインピーダンス計算装置は、例えば、コンピュータを用いて構成され、入力装置４１、データ処理装置４２、記憶装置４３、および出力装置４４を備える。データ処理装置４２は、データ処理部４５および演算処理部４６を含む。
【００３５】
記憶装置４３は、あらかじめ計算しておいたパラメータ（ａ１、ｂ１、ｂ４、ｂ５、ｍ１〜ｍ１０、ｋ５〜ｋ１０等）をデータベース（パラメータテーブル４７）として記憶している。入力装置４１は、プリント回路基板の物性情報および各素子の実装条件に関する情報を、解析条件として入力する。プリント回路基板の物性情報としては、基板の形状（電源層−ＧＮＤ層間の距離、基板面積等）や基板の誘電体の誘電率が入力される。
【００３６】
データ処理装置４２のデータ処理部４５は、入力装置４１から入力された解析条件から、パラメータテーブル４７から取得すべきパラメータに関する条件（誘電率等）を抽出し、記憶装置４３へ渡す。演算処理部４６は、記憶装置４３からデータ処理装置４２へ渡されたテーブルデータを元に、上述した数式の演算を行い、演算結果を元にシミュレーションを実行する。そして、出力装置４４は、データ処理部４５および演算処理部４６から、それぞれ、入力された解析条件およびシミュレーション結果を受け取って出力する。
【００３７】
図７は、図６のインピーダンス計算装置によるインピーダンス計算処理のフローチャートであり、図８は、出力装置４４のインタフェース画面の例を示している。
【００３８】
まず、ユーザは、図８のインタフェース画面から基板の物性情報（ＰＣＢの条件５５）を入力し（ステップＳ１）、受動素子の実装条件（電源の出力特性５４およびパスコンの条件５６）を入力する（ステップＳ２）。ステップＳ１では、基板の幅および長さ、電源層−ＧＮＤ層間の距離等が入力され、ステップＳ２では、基板上に実装されているＤＤコンバータおよびパスコンの等価回路パラメータ、パスコンの実装数、ＬＳＩの電源／ＧＮＤピンから高周波パスコンまでの距離等が入力される。
【００３９】
次に、データ処理装置４２は、簡易等価回路を求めるのに必要なパラメータをパラメータテーブル４７から読み込み（ステップＳ３）、読み込んだパラメータを元に上述した数式の演算を行って、簡易等価回路を求める（ステップＳ４）。そして、トランジェント解析および／または周波数解析を行う。
【００４０】
トランジェント解析は、パスコン実装による効果を時間領域で確認するシミュレーションである。このトランジェント解析では、まず、ユーザが、図８のインタフェース画面から簡易素子モデルの電源電圧、立上がり時間ｔｒ／立下り時間ｔｆ、ピーク値等のパラメータ（装置の条件５３）を入力する（ステップＳ５）。この簡易素子モデルとしては、例えば、先願の特願２００１−３３５４１６号に記載されたモデルを用いることができる。
【００４１】
次に、演算処理部４６が、ＳＰＩＣＥ（simulation program with integrated circuit emphasis ）等の電気回路シミュレータにより、素子モデルを波源とした簡易等価回路の解析を行い（ステップＳ６）、解析結果である電源ノイズの時間波形のグラフ５２をインタフェース画面に表示する（ステップＳ７）。
【００４２】
周波数解析では、演算処理部４６が、簡易等価回路全体の周波数に対するインピーダンス特性を、回路理論を元に計算し（ステップＳ８）、計算したインピーダンス特性のグラフ５１をインタフェース画面に表示する（ステップＳ９）。
【００４３】
図６のインピーダンス計算装置は、例えば、図９に示すような情報処理装置（コンピュータ）を用いて構成される。図９の情報処理装置は、ＣＰＵ（中央処理装置）６１、メモリ６２、入力装置６３、出力装置６４、外部記憶装置６５、媒体駆動装置６６、およびネットワーク接続装置６７を備え、それらはバス６８により互いに接続されている。図６の入力装置４１は、記憶装置４３、および出力装置４４を備える。
【００４４】
メモリ６２は、例えば、ＲＯＭ（read only memory）、ＲＡＭ（random access memory）等を含み、処理に用いられるプログラムとデータを格納する。ＣＰＵ６１は、メモリ６２を利用してプログラムを実行することにより、必要な処理を行う。
【００４５】
図６のデータ処理装置４２は、ＣＰＵ６１およびメモリ６２に対応し、図６のデータ処理部４５および演算処理部４６は、メモリ６２に格納されたプログラムに対応する。
【００４６】
入力装置６３は、例えば、キーボード、ポインティングデバイス、タッチパネル等であり、図６の入力装置４１に対応する。入力装置６３は、ユーザからの指示や情報の入力に用いられる。
【００４７】
出力装置６４は、例えば、ディスプレイ装置およびスピーカを含み、図６の出力装置４４に対応する。出力装置６４は、ユーザへの問い合わせや処理結果の出力に用いられる。
【００４８】
外部記憶装置６５は、例えば、磁気ディスク装置、光ディスク装置、光磁気ディスク装置、テープ装置等である。情報処理装置は、この外部記憶装置６５に、上述のプログラムとデータを保存しておき、必要に応じて、それらをメモリ６２にロードして使用する。外部記憶装置６５は、図６の記憶装置４３としても用いられる。
【００４９】
媒体駆動装置６６は、可搬記録媒体６９を駆動し、その記録内容にアクセスする。可搬記録媒体６９としては、メモリカード、フレキシブルディスク、ＣＤ−ＲＯＭ（compact disk read only memory ）、光ディスク、光磁気ディスク等、任意のコンピュータ読み取り可能な記録媒体が用いられる。ユーザは、この可搬記録媒体６９に上述のプログラムとデータを格納しておき、必要に応じて、それらをメモリ６２にロードして使用する。
【００５０】
ネットワーク接続装置６７は、インターネット等の任意の通信ネットワークに接続され、通信に伴うデータ変換を行う。情報処理装置は、上述のプログラムとデータをネットワーク接続装置６７を介して他の装置から受け取り、必要に応じて、それらをメモリ６２にロードして使用する。
【００５１】
図１０は、図９の情報処理装置にプログラムとデータを供給することのできるコンピュータ読み取り可能な記録媒体を示している。可搬記録媒体６９やサーバ７０のデータベース７１に保存されたプログラムとデータは、メモリ６２にロードされる。このとき、サーバ７０は、プログラムとデータを搬送する搬送信号を生成し、ネットワーク上の任意の伝送媒体を介して情報処理装置に送信する。そして、ＣＰＵ６１は、そのデータを用いてそのプログラムを実行し、必要な処理を行う。
【００５２】
（付記１） ノイズ源と受動素子が実装された回路基板のインピーダンスを計算するインピーダンス計算装置であって、
前記回路基板上における前記ノイズ源と受動素子の間の実装距離を入力する入力手段と、
入力された実装距離をパラメータとして、前記ノイズ源と受動素子が実装された回路基板のモデルのインピーダンスを計算し、計算されたインピーダンスを用いて回路解析を行う解析手段と、
前記回路解析の結果を出力する出力手段と
を備えることを特徴とするインピーダンス計算装置。
【００５３】
（付記２） ノイズ源と受動素子が実装された回路基板のインピーダンスを計算するインピーダンス計算方法であって、
前記ノイズ源と受動素子が実装された回路基板のモデルを生成し、
前記回路基板上における前記ノイズ源と受動素子の間の実装距離をパラメータとして、前記モデルのインピーダンスを計算する
ことを特徴とするインピーダンス計算方法。
【００５４】
（付記３） ノイズ源と受動素子が実装された回路基板のインピーダンスを計算するコンピュータのためのプログラムであって、
前記回路基板上における前記ノイズ源と受動素子の間の実装距離を入力し、
入力された実装距離をパラメータとして、前記ノイズ源と受動素子が実装された回路基板のモデルのインピーダンスを計算する
処理を前記コンピュータに実行させることを特徴とするプログラム。
【００５５】
（付記４） 前記受動素子は、コンデンサ、インダクタ、および抵抗のいずれかであることを特徴とする付記３記載のプログラム。
（付記５） 前記コンピュータは、前記ノイズ源と受動素子が実装された回路基板を該回路基板と受動素子の直並列回路とみなしたモデルに基づき、前記インピーダンスを計算することを特徴とする付記３記載のプログラム。
【００５６】
（付記６） 前記プログラムは、前記回路基板の電源層とグランド層の間の誘電体の誘電率を入力する処理を前記コンピュータにさらに実行させ、前記コンピュータは、誘電率毎のパラメータ値を格納したパラメータテーブルから、入力された誘電率に応じたパラメータ値を読み出し、読み出したパラメータ値を用いて前記インピーダンスを計算することを特徴とする付記３記載のプログラム。
【００５７】
（付記７） ノイズ源と受動素子が実装された回路基板のインピーダンスを計算するコンピュータのためのプログラムを記録した記録媒体であって、該プログラムは、
前記回路基板上における前記ノイズ源と受動素子の間の実装距離を入力し、
入力された実装距離をパラメータとして、前記ノイズ源と受動素子が実装された回路基板のモデルのインピーダンスを計算する
処理を前記コンピュータに実行させることを特徴とするコンピュータ読み取り可能なプログラム記録媒体。
【００５８】
（付記８） ノイズ源と受動素子が実装された回路基板のインピーダンスを計算するコンピュータにプログラムを搬送する搬送信号であって、該プログラムは、
前記回路基板上における前記ノイズ源と受動素子の間の実装距離を入力し、
入力された実装距離をパラメータとして、前記ノイズ源と受動素子が実装された回路基板のモデルのインピーダンスを計算する
処理を前記コンピュータに実行させることを特徴とする搬送信号。
【００５９】
【発明の効果】
本発明によれば、能動素子のようなノイズ源と受動素子とが実装された回路基板において、受動素子の実装距離に対するインピーダンスを高速かつ正確に計算することができる。したがって、このような回路基板上で発生する電源ノイズの解析に寄与するところが大きい。
【図面の簡単な説明】
【図１】本発明のインピーダンス計算装置の原理図である。
【図２】プリント回路基板に部品を実装した様子を示す図である。
【図３】パスコンの実装条件による基板インピーダンスの変化を示す図である。
【図４】回路部品が実装された基板の簡易モデルを示す図である。
【図５】プリント回路基板と高周波パスコンとの並列等価回路を示す図である。
【図６】インピーダンス計算装置の構成図である。
【図７】インピーダンス計算処理のフローチャートである。
【図８】インタフェース画面を示す図である。
【図９】情報処理装置の構成図である。
【図１０】記録媒体を示す図である。
【符号の説明】
１１ 入力手段
１２ 解析手段
１３ 出力手段
２１ ＤＤコンバータ
２２ 低周波パスコン
２３ ＬＳＩ
２４ 高周波パスコン
３１、３２、３３ 曲線
４１、６３ 入力装置
４４、６４ 出力装置
４２ データ処理装置
４３ 記憶装置
４５ データ処理部
４６ 演算処理部
４７ パラメータテーブル
５１、５２ グラフ
５３ 装置の条件
５４ 電源の出力特性
５５ ＰＣＢの条件
５６ パスコンの条件
６１ ＣＰＵ
６２ メモリ
６５ 外部記憶装置
６６ 媒体駆動装置
６７ ネットワーク接続装置
６８ バス
６９ 可搬記録媒体
７０ サーバ
７１ データベース
Claims (3)
- 誘電体を挟む電源層およびグランド層を有する回軽基板に能動素子と１以上の受動素子とが接続された回路のインピーダンスを計算するインピーダンス計算装置であって、
該電源層および該グランド層に接続した該受動素子の個数情報と、該受動素子のそれぞれの寄生誘導値情報と、該能動素子とそれぞれの該受動素子との間の距離情報と、該回路基板の該電源層と該グランド層との間の誘電体の誘電率情報と、該それぞれの該受動素子の容量値情報が入力される入力手段と、
該入力手段に入力された該回路基板の該電源層と該グランド層との間の該誘電体の該誘電率情報と、該受動素子の該個数情報と、該受動素子の該寄生誘導値情報と、該能動素子と該受動素子の間の該距離情報とからそれぞれの該受動素子のインダクタンス値を決定する受動素子インダクタンス値決定手段と、
該受動素子インダクタンス値決定手段により決定されたそれぞれの該受動素子のインダクタンス値と、該入力手段に入力された該電源層および該グランド層に接続した該受動素子の該個数情報、該受動素子の該それぞれの該寄生誘導値情報、該能動素子と該それぞれの該受動素子間の該距離情報、および、該回路基板の該電源層と該グランド層との間の該誘電体の該誘電率情報とから該回路基板の該電源層および該グランド層のインダクタンス値を決定する回路基板インダクタンス値決定手段と、
該回路基板インダクタンス値決定手段により決定された該回路基板の該電源層および該グランド層のインダクタンス値と、該入力手段に入力された該電源層および該グランド層に接続した該受動素子の該個数情報、該受動素子の該それぞれの該寄生誘導値情報、該能動素子と該それぞれの該受動素子間の該距離情報、および、該回路基板の該電源層と該グランド層との間の該誘電体の該誘電率情報とから該回路基板の該電源層と該グランド層との間の静電容量値を決定する回路基板静電容量決定手段と、
該受動素子インダクタンス値決定手段にて決定された各受動素子のインダクタンス値、該入力手段に入力された各受動素子の容量値情報が示す静電容量値、該回路基板インダクタンス値決定手段により決定された該回路基板の該電源層および該グランド層のインダクタンス値、および、該回路基板静電容量決定手段にて決定された該回路基板の該電源層と該グランド層との間の静電容量値を、それぞれそのインダクタンス値もしくは静電容量値を有するインダクタ、コンデンサとした直並列回路としてモデル化するモデル化手段と、
モデル化した該直並列回路から該回路の該インピーダンスを計算する回路インピーダンス計算手段と
を備えることを特徴とするインピーダンス計算装置。 - 誘電体を挟む電源層およびグランド層を有する回軽基板に能動素子と１以上の受動素子とが接続された回路のインピーダンスを計算するインピーダンス計算装置が、
入力された該電源層および該グランド層に接続した該受動素子の個数情報と、該受動素子のそれぞれの寄生誘導値情報と、該能動素子とそれぞれの該受動素子との間の距離情報と、該回路基板の該電源層と該グランド層との間の誘電体の誘電率情報と、該それぞれの該受動素子の容量値情報を取得し、
該取得した該回路基板の該電源層と該グランド層との間の該誘電体の該誘電率情報と、該受動素子の該個数情報と、該受動素子の該寄生誘導値情報と、該能動素子と該受動素子の間の該距離情報とからそれぞれの該受動素子のインダクタンス値を決定し、
該決定したそれぞれの該受動素子のインダクタンス値と、該取得した該電源層および該グランド層に接続した該受動素子の該個数情報、該受動素子の該それぞれの該寄生誘導値情報、該能動素子と該それぞれの該受動素子間の該距離情報、および、該回路基板の該電源層と該グランド層との間の該誘電体の該誘電率情報とから該回路基板の該電源層および該グランド層のインダクタンス値を決定し、
該決定した該回路基板の該電源層および該グランド層のインダクタンス値と、該取得した該電源層および該グランド層に接続した該受動素子の該個数情報、該受動素子の該それ ぞれの該寄生誘導値情報、該能動素子と該それぞれの該受動素子間の該距離情報、および、該回路基板の該電源層と該グランド層との間の該誘電体の該誘電率情報とから該回路基板の該電源層と該グランド層との間の静電容量値を決定し、
該決定した各受動素子のインダクタンス値、該取得した各受動素子の容量値情報が示す静電容量値、該決定した該回路基板の該電源層および該グランド層のインダクタンス値、および、該決定した該回路基板の該電源層と該グランド層との間の静電容量値を、それぞれそのインダクタンス値もしくは静電容量値を有するインダクタ、コンデンサとした直並列回路としてモデル化し、
該モデル化した直並列回路から、回路のインピーダンスを計算する
ことを特徴とするインピーダンス計算方法。 - 誘電体を挟む電源層およびグランド層を有する回軽基板に能動素子と１以上の受動素子とが接続された回路のインピーダンスを計算するインピーダンス計算装置を、
該電源層および該グランド層に接続した該受動素子の個数情報と、該受動素子のそれぞれの寄生誘導値情報と、該能動素子とそれぞれの該受動素子との間の距離情報と、該回路基板の該電源層と該グランド層との間の誘電体の誘電率情報と、該それぞれの該受動素子の容量値情報が入力される入力手段と、
該入力手段に入力された該回路基板の該電源層と該グランド層との間の該誘電体の該誘電率情報と、該受動素子の該個数情報と、該受動素子の該寄生誘導値情報と、該能動素子と該受動素子の間の該距離情報とからそれぞれの該受動素子のインダクタンス値を決定する受動素子インダクタンス値決定手段と、
該受動素子インダクタンス値決定手段により決定されたそれぞれの該受動素子のインダクタンス値と、該入力手段に入力された該電源層および該グランド層に接続した該受動素子の該個数情報、該受動素子の該それぞれの該寄生誘導値情報、該能動素子と該それぞれの該受動素子間の該距離情報、および、該回路基板の該電源層と該グランド層との間の該誘電体の該誘電率情報とから該回路基板の該電源層および該グランド層のインダクタンス値を決定する回路基板インダクタンス値決定手段と、
該回路基板インダクタンス値決定手段により決定された該回路基板の該電源層および該グランド層のインダクタンス値と、該入力手段に入力された該電源層および該グランド層に接続した該受動素子の該個数情報、該受動素子の該それぞれの該寄生誘導値情報、該能動素子と該それぞれの該受動素子間の該距離情報、および、該回路基板の該電源層と該グランド層との間の該誘電体の該誘電率情報とから該回路基板の該電源層と該グランド層との間の静電容量値を決定する回路基板静電容量決定手段と、
該受動素子インダクタンス値決定手段にて決定された各受動素子のインダクタンス値、該入力手段に入力された各受動素子の容量値情報が示す静電容量値、該回路基板インダクタンス値決定手段により決定された該回路基板の該電源層および該グランド層のインダクタンス値、および、該回路基板静電容量決定手段にて決定された該回路基板の該電源層と該グランド層との間の静電容量値を、それぞれそのインダクタンス値もしくは静電容量値を有するインダクタ、コンデンサとした直並列回路としてモデル化するモデル化手段と、
モデル化した該直並列回路から該回路の該インピーダンスを計算する回路インピーダンス計算手段と
して機能させることを特徴とするインピーダンス計算プログラム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003034243A JP4216088B2 (ja) | 2003-02-12 | 2003-02-12 | 回路基板のインピーダンスを計算する装置および方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003034243A JP4216088B2 (ja) | 2003-02-12 | 2003-02-12 | 回路基板のインピーダンスを計算する装置および方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004246503A JP2004246503A (ja) | 2004-09-02 |
| JP4216088B2 true JP4216088B2 (ja) | 2009-01-28 |
Family
ID=33019992
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003034243A Expired - Fee Related JP4216088B2 (ja) | 2003-02-12 | 2003-02-12 | 回路基板のインピーダンスを計算する装置および方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4216088B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4697445B2 (ja) * | 2006-04-26 | 2011-06-08 | 日本電気株式会社 | 共振周波数算出装置および共振周波数算出方法 |
| JP5029351B2 (ja) * | 2007-12-28 | 2012-09-19 | 富士通株式会社 | 解析モデル作成技術および基板モデル作成技術 |
| WO2013038511A1 (ja) * | 2011-09-13 | 2013-03-21 | 富士通株式会社 | 半導体集積回路の設計方法及び半導体集積回路の設計プログラム |
| WO2022239275A1 (ja) * | 2021-05-10 | 2022-11-17 | 日本たばこ産業株式会社 | エアロゾル生成装置の電源ユニット |
-
2003
- 2003-02-12 JP JP2003034243A patent/JP4216088B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004246503A (ja) | 2004-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Chen et al. | An RLC interconnect model based on Fourier analysis | |
| Laour et al. | Modeling and analysis of conducted and radiated emissions due to common mode current of a buck converter | |
| US7689944B2 (en) | Method for designing semiconductor apparatus, system for aiding to design semiconductor apparatus, computer program product therefor and semiconductor package | |
| JP2002518763A (ja) | コンピュータ・システムを使用した電力分配システムのために所望の減結合構成要素を決定するシステムおよび方法 | |
| JP2010204869A (ja) | 積層チップインダクタの等価回路モデルの回路定数解析方法及び回路シミュレーション方法 | |
| Koo et al. | Fast algorithm for minimizing the number of decap in power distribution networks | |
| US20030083856A1 (en) | Model analyzing method and apparatus, and storage medium | |
| US9507906B2 (en) | Metal interconnect modeling | |
| US20030109995A1 (en) | Method of deducing equivalent circuit and system for the same | |
| JP4671173B2 (ja) | プリント回路基板設計支援装置、プリント回路基板設計支援方法およびプリント回路基板設計支援用プログラム | |
| Bondarenko et al. | Development of simple physics-based circuit macromodel from PEEC | |
| de Jesús Leal-Romo et al. | Surrogate-based analysis and design optimization of power delivery networks | |
| JP4216088B2 (ja) | 回路基板のインピーダンスを計算する装置および方法 | |
| JP2007207168A (ja) | Ｅｍｉシミュレーションモデル、ｅｍｉシミュレーションシステムと方法 | |
| JP5304460B2 (ja) | プリント配線基板電源回路設計装置、プリント配線基板電源回路設計方法及びプログラム | |
| JP4169755B2 (ja) | 電子基板の発生雑音模擬測定装置及び発生雑音模擬測定方法 | |
| Schierholz et al. | Engineering-informed design space reduction for PCB based power delivery networks | |
| Sanaullah et al. | A new real pole delay model for RLC interconnect using second order approximation | |
| Roy et al. | Macromodeling of multilayered power distribution networks based on multiconductor transmission line approach | |
| JP5082793B2 (ja) | プリント基板設計支援装置、プリント基板設計支援方法およびプリント基板設計支援プログラム | |
| Baisden et al. | High frequency modeling of a converter with an RF-EMI filter | |
| JP4614094B2 (ja) | 共振周波数算出装置および共振周波数算出方法 | |
| JP6252494B2 (ja) | 設計支援装置、設計支援方法及びプログラム | |
| Mandhana | Modeling, analysis and design of resonant free power distribution network for modern microprocessor systems | |
| JP4120555B2 (ja) | ノイズ対策部品の選択方法およびプログラム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060202 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080701 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080708 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080903 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081104 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081105 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111114 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111114 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121114 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121114 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131114 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |