JP4213444B2 - ベアチップ実装用トレイを用いたベアチップ実装方法 - Google Patents
ベアチップ実装用トレイを用いたベアチップ実装方法 Download PDFInfo
- Publication number
- JP4213444B2 JP4213444B2 JP2002279188A JP2002279188A JP4213444B2 JP 4213444 B2 JP4213444 B2 JP 4213444B2 JP 2002279188 A JP2002279188 A JP 2002279188A JP 2002279188 A JP2002279188 A JP 2002279188A JP 4213444 B2 JP4213444 B2 JP 4213444B2
- Authority
- JP
- Japan
- Prior art keywords
- bare chip
- tray
- recess
- substrate
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/75—Apparatus for connecting with bump connectors or layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Description
【０００１】
【発明の属する技術分野】
本発明は、ＩＣ等のベアチップを基板に実装する際に用いられるベアチップ実装用トレイを用いたベアチップ実装方法に関する。
【０００２】
【従来の技術】
従来、ＩＣ等のベアチップを基板上に搭載し、実装する場合、ベアチップが収納されたトレイからベアチップを１つずつ取り出し、基板に対して位置決めした後、ベアチップを加熱及び加圧することにより、ベアチップを基板上に実装している。
【０００３】
このようなベアチップの実装方法を実行するための実装装置においては、ベアチップを吸引するノズルによって、トレイに収納されたベアチップを１つずつ吸引保持して取り出し、基板上の所定の位置に位置決めしている（例えば、特許文献１参照。）。
【０００４】
【特許文献１】
特開２０００−１１４３２０号公報
【０００５】
【発明が解決しようとする課題】
しかしながら、上述したようなベアチップの実装方法においては、ベアチップが収納されたトレイからベアチップを１つずつ取り出し、基板上に搭載、実装しているため、特に、ベアチップの数が多い場合、多大な労力と時間が費やされてしまうという問題点がある。
【０００６】
本発明は、上述したような従来の技術が有する問題点に鑑みてなされたものであって、複数のベアチップの基板上への搭載及び実装を効率的に行うことができるベアチップ実装用トレイを用いたベアチップ実装方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
上記目的を達成するために本発明は、
一方の面にベアチップの外形よりも大きな形状を有する複数の第１の凹部が形成され、他方の面の前記第１の凹部に対向する領域に前記第１の凹部と外形が等しい複数の第２の凹部が形成されたトレイが、前記第１の凹部が形成された面を上にして複数段積み重ねられて形成され、前記第１及び第２の凹部の底面には、前記第１の凹部と前記第２の凹部とが連通するような貫通穴が形成され、前記第１の凹部の深さと前記第２の凹部の深さとの和がベアチップの高さよりも大きく、前記第２の凹部の深さがベアチップの高さよりも浅いベアチップ実装用トレイを用いたベアチップ実装方法であって、
前記トレイが複数段積み重ねられることにより上段のトレイの前記第２の凹部と下段のトレイの前記第１の凹部とによって形成された空間に収納されたベアチップを、前記上段のトレイの前記第１の凹部側から前記貫通穴を介して吸引し、前記上段のトレイの前記第２の凹部の底面に吸着させる工程と、
前記上段のトレイのみを離脱させる工程と、
前記離脱したトレイを、ベアチップが実装される基板上に移動させる工程と、
前記貫通穴を介しての吸引を停止することによりベアチップを前記基板上に搭載する工程と、
前記トレイを前記基板上から退避させる工程と、
前記基板上に搭載されたベアチップを加熱及び加圧により実装する工程とを有する。
【０００８】
また、前記第１の凹部の深さがベアチップの高さよりも浅いことを特徴とする。
【０００９】
また、前記複数の第１及び第２の凹部のピッチは、ベアチップが実装される基板上におけるベアチップの実装ピッチと等しいことを特徴とする。
【００１１】
（作用）
上記のように構成された本発明においては、一方の面にベアチップの外形よりも大きな形状を有する複数の第１の凹部が形成され、他方の面の第１の凹部に対向する領域に第１の凹部と外形が等しい複数の第２の凹部が形成され、また、第１及び第２の凹部の底面に、第１の凹部と第２の凹部とが連通するような貫通穴が形成され、第１の凹部の深さと第２の凹部の深さとの和がベアチップの高さよりも大きく、かつ、第２の凹部の深さがベアチップの高さよりも浅くなるように構成されたトレイが、第１の凹部が形成された面を上にして複数段積み重ねられて形成されるベアチップ実装用トレイを用いて基板上にベアチップを実装する場合、トレイが複数段積み重ねられることにより上段のトレイの第２の凹部と下段のトレイの第１の凹部とによって形成された空間に収納されたベアチップを、上段の第１の凹部側から貫通穴を介して吸引し、上段のトレイの第２の凹部の底面に吸着させ、次に、上段のトレイのみを離脱させ、次に、離脱したトレイを、ベアチップが実装される基板上に移動させ、次に、貫通穴を介しての吸引を停止することによりベアチップを基板上に搭載し、次に、トレイを基板上から退避させ、その後、基板上に搭載されたベアチップを加熱及び加圧により実装する。
【００１２】
このように、複数の第１及び第２の凹部が形成されたトレイに収納されたベアチップをトレイに吸着させた状態で基板上に搭載し、基板に実装するため、１つのトレイに形成された第１及び第２の凹部の数だけのベアチップを同時に基板上に搭載することができ、複数のベアチップの基板上への実装を効率的に行うことができる。
【００１３】
【発明の実施の形態】
以下に、本発明の実施の形態について図面を参照して説明する。
【００１４】
図１は、本発明のベアチップ実装用トレイの実施の一形態を示す図であり、（ａ）は上面図、（ｂ）は（ａ）に示したＡ−Ａ’断面図、（ｃ）は（ｂ）に示したトレイが３段積み重ねられた状態を示す図、（ｄ）はＩＣチップが収納された状態を示す図である。
【００１５】
本形態は図１に示すように、一方の面にベアチップの外形よりも大きな形状を有する３つの第１の凹部１１ａが一列に並ぶように形成され、他方の面の凹部１１ａに対向する領域に凹部１１ａと外形が等しい第２の凹部１１ｂが形成され、また、凹部１１ａ，１１ｂの底面に凹部１１ａと凹部１１ｂとが連通するような貫通穴１２が形成されたトレイ１０が、凹部１１ａが形成された面を上にして３段積み重ねられて形成されている。また、このトレイ１０が積み重ねられた場合、凹１１ａ，１１ｂによってチップ収納部１３が形成されるが、チップ収納部１３にはＩＣチップ２０が収納されるため、凹部１１ａの深さＡと凹部１１ｂの深さＢとの和がＩＣチップ２０の高さＣよりも大きくなるように構成されている。また、後述するが、ＩＣチップ２０は貫通穴１２を介しての吸引によって上側のトレイ１０の凹部１０ｂの底面に吸着された状態で基板上に搭載されるため、凹部１１ｂの深さＢは、ＩＣチップ２０の高さよりも浅くなるように構成されている。また、トレイ１０を反転させて検査を行う場合や、トレイ１０のＩＣチップ２０の搭載面が汚れた場合等において、トレイ１０を上下反転させて使用した場合でも同様に使用可能とするために、凹部１１ａの深さＡについても、ＩＣチップ２０の高さよりも浅くなるように構成されている。また、凹部１１ａ，１１ｂのピッチは、ＩＣチップ２０が実装される基板上におけるＩＣチップ２０の実装ピッチと等しくなるように構成されている。
【００１６】
以下に、上記のように構成されたベアチップ実装用トレイを用いたＩＣチップ２０の実装方法について説明する。
【００１７】
図２は、図１に示したベアチップ実装用トレイを用いたＩＣチップ２０の実装方法を説明するための図である。
【００１８】
まず、吸引機能を有する吸引手段３０の吸引口３１によって、図１に示したベアチップ実装用トレイの上面を覆うとともに、積み重ねられたトレイ１０のうち最上段のトレイ１０を保持する。この状態で、吸引手段３０の吸引管３２を介して吸引を行うと、最上段のトレイ１０の凹部１１ｂと次段のトレイ１０の凹部１１ａとによって形成されたチップ収納部１３に収納されたＩＣチップ２０が貫通穴１２を介して吸引され、最上段のトレイ１０の凹部１１ｂの底面に吸着される（図２（ａ））。なお、トレイ１０の側面については、吸引手段３０によって保持されやすくするために、例えば、凹凸を設けたり、突起を設けたりすることが好ましい。
【００１９】
次に、吸引手段３０によって、最上段のトレイ１０のみをベアチップ実装用トレイから離脱させ、離脱したトレイ１０を、ＩＣチップ２０が実装される基板４０上に移動させる（図２（ｂ））。
【００２０】
ＩＣチップ２０が吸着されたトレイ１０を基板４０上に移動させた後、吸引手段３０による吸引を停止し、それにより、ＩＣチップ２０がトレイ１０の凹部１１ｂの底面に吸着されない状態とし、ＩＣチップ２０を基板４０上に搭載する（図２（ｃ））。
【００２１】
次に、吸引手段３０によってトレイ１０のみを基板４０上から退避させる（図２（ｄ））。
【００２２】
その後、基板４０上に搭載されたＩＣチップ２０を加熱及び加圧することにより、ＩＣチップ２０の端子２１を基板４０上の配線パターン（不図示）に接続した状態で、ＩＣチップ２０を基板４０上に実装する。
【００２３】
上述したように本形態においては、複数の凹部１１ａ，１１ｂが形成されたトレイ１０に収納されたＩＣチップ２０をトレイ１０に吸着させた状態で基板４０上に搭載し、基板に実装するため、１つのトレイ１０に形成された凹部１１ａ，１１ｂの数だけのＩＣチップ２０を同時に基板４０上に搭載することができ、それにより、複数のＩＣチップ２０の基板４０上への搭載を効率的に行うことができる。
【００２４】
なお、凹部１１ａ，１１ｂの深さについては、凹部１１ａと凹部１１ｂとによって形成されるチップ収納部１３にＩＣチップ２０が収納されるため、凹部１１ａの深さＡと凹部１１ｂの深さＢとの和がＩＣチップ２０の高さＣよりも大きく構成されている必要があるが、吸引手段３０によって吸引が行われた場合に、ＩＣチップ２０が凹部１１ｂの底面に吸着しやすくするために、凹部１１ａの深さＡと凹部１１ｂの深さＢとの和が、ＩＣチップ２０の高さＣより大きく、かつ、ＩＣチップ２０の高さＣに限りなく近くなるように構成することが好ましい。
【００２５】
また、凹部１１ｂの深さについては、ＩＣチップ２０の高さよりも浅く形成されているが、凹部１１ｂの底面に吸着されたＩＣチップ２０を基板４０上に搭載するため、深すぎることは好ましくなく、ＩＣチップ２０が固定できる程度の深さであることが好ましい。
【００２６】
また、ＩＣチップ２０と基板４０との接着は、例えば、異方導電性ペースト等の接着手段を用いて行われ、その場合、ＩＣチップ２０が基板４０上に搭載される前に、基板４０のＩＣチップ２０が実装される領域に異方導電性ペーストを塗布しておき、異方導電性ペーストが塗布された基板４０上にＩＣチップ２０を搭載し、その後、ＩＣチップ２０に対して加熱及び加圧することにより異方導電性ペーストを硬化させ、ＩＣチップ２０を基板４０上に実装する。
【００２７】
また、吸引手段３０の吸引口３１においては、例えば、トレイ１０の凹部１１ａ，１１ｂが並ぶ方向にその幅が可変となるような構成とすれば、トレイ１０の形状が異なる場合であっても、適応することができる。
【００２８】
また、本形態においては、吸引手段３０として吸引管３２が１本のものを用いたが、トレイ１０の大きさや吸引手段３０における吸引力に応じて、吸引管３２を複数設けることも考えられる。
【００２９】
また、凹部１１ｂの底面のうち、貫通穴１２の周辺に、粘着剤や、ゴム等の弾性体を設ければ、吸引手段３０によって吸引を行った場合に、ＩＣチップ２０を確実に凹部１１ｂの底面に吸着させることができる。
【００３０】
また、本形態においては、１つのトレイ１０に３つの凹部１１ａ，１１ｂが形成され、また、このトレイ１０が３段積み重ねられたものを例に挙げて説明したが、１つのトレイ１０に形成される凹部１１ａ，１１ｂの数及び積み重ねられるトレイ１０の数はこれらに限定されるものではない。
【００３１】
また、本形態においては、凹部１１ａ，１１ｂが一列に並ぶようにトレイ１０に形成されているが、凹部１１ａ，１１ｂがマトリクス状に形成されていることも考えられる。
【００３２】
【発明の効果】
以上説明したように本発明においては、一方の面にベアチップの外形よりも大きな形状を有する複数の第１の凹部が形成され、他方の面の第１の凹部に対向する領域に第１の凹部と外形が等しい複数の第２の凹部が形成されたトレイが、第１の凹部が形成された面を上にして複数段積み重ねられて形成されるベアチップ実装用トレイであって、第１及び第２の凹部の底面には、第１の凹部と第２の凹部とが連通するような貫通穴が形成され、第１の凹部の深さと第２の凹部の深さとの和がベアチップの高さよりも大きく、かつ、第２の凹部の深さがベアチップの高さよりも浅くなるように構成されているため、このベアチップ実装用トレイを用いてベアチップを基板上に実装する場合、トレイが複数段積み重ねられることにより上段のトレイの第２の凹部と下段のトレイの第１の凹部とによって形成された空間に収納されたベアチップを、上段の第１の凹部側から貫通穴を介して吸引し、上段のトレイの第２の凹部の底面に吸着させる工程と、上段のトレイのみを離脱させる工程と、離脱したトレイを、ベアチップが実装される基板上に移動させる工程と、貫通穴を介しての吸引を停止することによりベアチップを基板上に搭載する工程と、トレイを基板上から退避させる工程と、基板上に搭載されたベアチップを加熱及び加圧により実装する工程とを順次行うことにより、１つのトレイに形成された第１及び第２の凹部の数だけのベアチップを同時に基板上に搭載することができ、それにより、複数のベアチップの基板上への搭載を効率的に行うことができる。
【図面の簡単な説明】
【図１】本発明のベアチップ実装用トレイの実施の一形態を示す図であり、（ａ）は上面図、（ｂ）は（ａ）に示したＡ−Ａ’断面図、（ｃ）は（ｂ）に示したトレイが３段積み重ねられた状態を示す図、（ｄ）はＩＣチップが収納された状態を示す図である。
【図２】図１に示したベアチップ実装用トレイを用いたＩＣチップの実装方法を説明するための図である。
【符号の説明】
１０ トレイ
１１ａ，１１ｂ 凹部
１２ 貫通穴
１３ チップ収納部
２０ ＩＣチップ
２１ 端子
３０ 吸引手段
３１ 吸引口
３２ 吸引管
４０ 基板
【発明の属する技術分野】
本発明は、ＩＣ等のベアチップを基板に実装する際に用いられるベアチップ実装用トレイを用いたベアチップ実装方法に関する。
【０００２】
【従来の技術】
従来、ＩＣ等のベアチップを基板上に搭載し、実装する場合、ベアチップが収納されたトレイからベアチップを１つずつ取り出し、基板に対して位置決めした後、ベアチップを加熱及び加圧することにより、ベアチップを基板上に実装している。
【０００３】
このようなベアチップの実装方法を実行するための実装装置においては、ベアチップを吸引するノズルによって、トレイに収納されたベアチップを１つずつ吸引保持して取り出し、基板上の所定の位置に位置決めしている（例えば、特許文献１参照。）。
【０００４】
【特許文献１】
特開２０００−１１４３２０号公報
【０００５】
【発明が解決しようとする課題】
しかしながら、上述したようなベアチップの実装方法においては、ベアチップが収納されたトレイからベアチップを１つずつ取り出し、基板上に搭載、実装しているため、特に、ベアチップの数が多い場合、多大な労力と時間が費やされてしまうという問題点がある。
【０００６】
本発明は、上述したような従来の技術が有する問題点に鑑みてなされたものであって、複数のベアチップの基板上への搭載及び実装を効率的に行うことができるベアチップ実装用トレイを用いたベアチップ実装方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
上記目的を達成するために本発明は、
一方の面にベアチップの外形よりも大きな形状を有する複数の第１の凹部が形成され、他方の面の前記第１の凹部に対向する領域に前記第１の凹部と外形が等しい複数の第２の凹部が形成されたトレイが、前記第１の凹部が形成された面を上にして複数段積み重ねられて形成され、前記第１及び第２の凹部の底面には、前記第１の凹部と前記第２の凹部とが連通するような貫通穴が形成され、前記第１の凹部の深さと前記第２の凹部の深さとの和がベアチップの高さよりも大きく、前記第２の凹部の深さがベアチップの高さよりも浅いベアチップ実装用トレイを用いたベアチップ実装方法であって、
前記トレイが複数段積み重ねられることにより上段のトレイの前記第２の凹部と下段のトレイの前記第１の凹部とによって形成された空間に収納されたベアチップを、前記上段のトレイの前記第１の凹部側から前記貫通穴を介して吸引し、前記上段のトレイの前記第２の凹部の底面に吸着させる工程と、
前記上段のトレイのみを離脱させる工程と、
前記離脱したトレイを、ベアチップが実装される基板上に移動させる工程と、
前記貫通穴を介しての吸引を停止することによりベアチップを前記基板上に搭載する工程と、
前記トレイを前記基板上から退避させる工程と、
前記基板上に搭載されたベアチップを加熱及び加圧により実装する工程とを有する。
【０００８】
また、前記第１の凹部の深さがベアチップの高さよりも浅いことを特徴とする。
【０００９】
また、前記複数の第１及び第２の凹部のピッチは、ベアチップが実装される基板上におけるベアチップの実装ピッチと等しいことを特徴とする。
【００１１】
（作用）
上記のように構成された本発明においては、一方の面にベアチップの外形よりも大きな形状を有する複数の第１の凹部が形成され、他方の面の第１の凹部に対向する領域に第１の凹部と外形が等しい複数の第２の凹部が形成され、また、第１及び第２の凹部の底面に、第１の凹部と第２の凹部とが連通するような貫通穴が形成され、第１の凹部の深さと第２の凹部の深さとの和がベアチップの高さよりも大きく、かつ、第２の凹部の深さがベアチップの高さよりも浅くなるように構成されたトレイが、第１の凹部が形成された面を上にして複数段積み重ねられて形成されるベアチップ実装用トレイを用いて基板上にベアチップを実装する場合、トレイが複数段積み重ねられることにより上段のトレイの第２の凹部と下段のトレイの第１の凹部とによって形成された空間に収納されたベアチップを、上段の第１の凹部側から貫通穴を介して吸引し、上段のトレイの第２の凹部の底面に吸着させ、次に、上段のトレイのみを離脱させ、次に、離脱したトレイを、ベアチップが実装される基板上に移動させ、次に、貫通穴を介しての吸引を停止することによりベアチップを基板上に搭載し、次に、トレイを基板上から退避させ、その後、基板上に搭載されたベアチップを加熱及び加圧により実装する。
【００１２】
このように、複数の第１及び第２の凹部が形成されたトレイに収納されたベアチップをトレイに吸着させた状態で基板上に搭載し、基板に実装するため、１つのトレイに形成された第１及び第２の凹部の数だけのベアチップを同時に基板上に搭載することができ、複数のベアチップの基板上への実装を効率的に行うことができる。
【００１３】
【発明の実施の形態】
以下に、本発明の実施の形態について図面を参照して説明する。
【００１４】
図１は、本発明のベアチップ実装用トレイの実施の一形態を示す図であり、（ａ）は上面図、（ｂ）は（ａ）に示したＡ−Ａ’断面図、（ｃ）は（ｂ）に示したトレイが３段積み重ねられた状態を示す図、（ｄ）はＩＣチップが収納された状態を示す図である。
【００１５】
本形態は図１に示すように、一方の面にベアチップの外形よりも大きな形状を有する３つの第１の凹部１１ａが一列に並ぶように形成され、他方の面の凹部１１ａに対向する領域に凹部１１ａと外形が等しい第２の凹部１１ｂが形成され、また、凹部１１ａ，１１ｂの底面に凹部１１ａと凹部１１ｂとが連通するような貫通穴１２が形成されたトレイ１０が、凹部１１ａが形成された面を上にして３段積み重ねられて形成されている。また、このトレイ１０が積み重ねられた場合、凹１１ａ，１１ｂによってチップ収納部１３が形成されるが、チップ収納部１３にはＩＣチップ２０が収納されるため、凹部１１ａの深さＡと凹部１１ｂの深さＢとの和がＩＣチップ２０の高さＣよりも大きくなるように構成されている。また、後述するが、ＩＣチップ２０は貫通穴１２を介しての吸引によって上側のトレイ１０の凹部１０ｂの底面に吸着された状態で基板上に搭載されるため、凹部１１ｂの深さＢは、ＩＣチップ２０の高さよりも浅くなるように構成されている。また、トレイ１０を反転させて検査を行う場合や、トレイ１０のＩＣチップ２０の搭載面が汚れた場合等において、トレイ１０を上下反転させて使用した場合でも同様に使用可能とするために、凹部１１ａの深さＡについても、ＩＣチップ２０の高さよりも浅くなるように構成されている。また、凹部１１ａ，１１ｂのピッチは、ＩＣチップ２０が実装される基板上におけるＩＣチップ２０の実装ピッチと等しくなるように構成されている。
【００１６】
以下に、上記のように構成されたベアチップ実装用トレイを用いたＩＣチップ２０の実装方法について説明する。
【００１７】
図２は、図１に示したベアチップ実装用トレイを用いたＩＣチップ２０の実装方法を説明するための図である。
【００１８】
まず、吸引機能を有する吸引手段３０の吸引口３１によって、図１に示したベアチップ実装用トレイの上面を覆うとともに、積み重ねられたトレイ１０のうち最上段のトレイ１０を保持する。この状態で、吸引手段３０の吸引管３２を介して吸引を行うと、最上段のトレイ１０の凹部１１ｂと次段のトレイ１０の凹部１１ａとによって形成されたチップ収納部１３に収納されたＩＣチップ２０が貫通穴１２を介して吸引され、最上段のトレイ１０の凹部１１ｂの底面に吸着される（図２（ａ））。なお、トレイ１０の側面については、吸引手段３０によって保持されやすくするために、例えば、凹凸を設けたり、突起を設けたりすることが好ましい。
【００１９】
次に、吸引手段３０によって、最上段のトレイ１０のみをベアチップ実装用トレイから離脱させ、離脱したトレイ１０を、ＩＣチップ２０が実装される基板４０上に移動させる（図２（ｂ））。
【００２０】
ＩＣチップ２０が吸着されたトレイ１０を基板４０上に移動させた後、吸引手段３０による吸引を停止し、それにより、ＩＣチップ２０がトレイ１０の凹部１１ｂの底面に吸着されない状態とし、ＩＣチップ２０を基板４０上に搭載する（図２（ｃ））。
【００２１】
次に、吸引手段３０によってトレイ１０のみを基板４０上から退避させる（図２（ｄ））。
【００２２】
その後、基板４０上に搭載されたＩＣチップ２０を加熱及び加圧することにより、ＩＣチップ２０の端子２１を基板４０上の配線パターン（不図示）に接続した状態で、ＩＣチップ２０を基板４０上に実装する。
【００２３】
上述したように本形態においては、複数の凹部１１ａ，１１ｂが形成されたトレイ１０に収納されたＩＣチップ２０をトレイ１０に吸着させた状態で基板４０上に搭載し、基板に実装するため、１つのトレイ１０に形成された凹部１１ａ，１１ｂの数だけのＩＣチップ２０を同時に基板４０上に搭載することができ、それにより、複数のＩＣチップ２０の基板４０上への搭載を効率的に行うことができる。
【００２４】
なお、凹部１１ａ，１１ｂの深さについては、凹部１１ａと凹部１１ｂとによって形成されるチップ収納部１３にＩＣチップ２０が収納されるため、凹部１１ａの深さＡと凹部１１ｂの深さＢとの和がＩＣチップ２０の高さＣよりも大きく構成されている必要があるが、吸引手段３０によって吸引が行われた場合に、ＩＣチップ２０が凹部１１ｂの底面に吸着しやすくするために、凹部１１ａの深さＡと凹部１１ｂの深さＢとの和が、ＩＣチップ２０の高さＣより大きく、かつ、ＩＣチップ２０の高さＣに限りなく近くなるように構成することが好ましい。
【００２５】
また、凹部１１ｂの深さについては、ＩＣチップ２０の高さよりも浅く形成されているが、凹部１１ｂの底面に吸着されたＩＣチップ２０を基板４０上に搭載するため、深すぎることは好ましくなく、ＩＣチップ２０が固定できる程度の深さであることが好ましい。
【００２６】
また、ＩＣチップ２０と基板４０との接着は、例えば、異方導電性ペースト等の接着手段を用いて行われ、その場合、ＩＣチップ２０が基板４０上に搭載される前に、基板４０のＩＣチップ２０が実装される領域に異方導電性ペーストを塗布しておき、異方導電性ペーストが塗布された基板４０上にＩＣチップ２０を搭載し、その後、ＩＣチップ２０に対して加熱及び加圧することにより異方導電性ペーストを硬化させ、ＩＣチップ２０を基板４０上に実装する。
【００２７】
また、吸引手段３０の吸引口３１においては、例えば、トレイ１０の凹部１１ａ，１１ｂが並ぶ方向にその幅が可変となるような構成とすれば、トレイ１０の形状が異なる場合であっても、適応することができる。
【００２８】
また、本形態においては、吸引手段３０として吸引管３２が１本のものを用いたが、トレイ１０の大きさや吸引手段３０における吸引力に応じて、吸引管３２を複数設けることも考えられる。
【００２９】
また、凹部１１ｂの底面のうち、貫通穴１２の周辺に、粘着剤や、ゴム等の弾性体を設ければ、吸引手段３０によって吸引を行った場合に、ＩＣチップ２０を確実に凹部１１ｂの底面に吸着させることができる。
【００３０】
また、本形態においては、１つのトレイ１０に３つの凹部１１ａ，１１ｂが形成され、また、このトレイ１０が３段積み重ねられたものを例に挙げて説明したが、１つのトレイ１０に形成される凹部１１ａ，１１ｂの数及び積み重ねられるトレイ１０の数はこれらに限定されるものではない。
【００３１】
また、本形態においては、凹部１１ａ，１１ｂが一列に並ぶようにトレイ１０に形成されているが、凹部１１ａ，１１ｂがマトリクス状に形成されていることも考えられる。
【００３２】
【発明の効果】
以上説明したように本発明においては、一方の面にベアチップの外形よりも大きな形状を有する複数の第１の凹部が形成され、他方の面の第１の凹部に対向する領域に第１の凹部と外形が等しい複数の第２の凹部が形成されたトレイが、第１の凹部が形成された面を上にして複数段積み重ねられて形成されるベアチップ実装用トレイであって、第１及び第２の凹部の底面には、第１の凹部と第２の凹部とが連通するような貫通穴が形成され、第１の凹部の深さと第２の凹部の深さとの和がベアチップの高さよりも大きく、かつ、第２の凹部の深さがベアチップの高さよりも浅くなるように構成されているため、このベアチップ実装用トレイを用いてベアチップを基板上に実装する場合、トレイが複数段積み重ねられることにより上段のトレイの第２の凹部と下段のトレイの第１の凹部とによって形成された空間に収納されたベアチップを、上段の第１の凹部側から貫通穴を介して吸引し、上段のトレイの第２の凹部の底面に吸着させる工程と、上段のトレイのみを離脱させる工程と、離脱したトレイを、ベアチップが実装される基板上に移動させる工程と、貫通穴を介しての吸引を停止することによりベアチップを基板上に搭載する工程と、トレイを基板上から退避させる工程と、基板上に搭載されたベアチップを加熱及び加圧により実装する工程とを順次行うことにより、１つのトレイに形成された第１及び第２の凹部の数だけのベアチップを同時に基板上に搭載することができ、それにより、複数のベアチップの基板上への搭載を効率的に行うことができる。
【図面の簡単な説明】
【図１】本発明のベアチップ実装用トレイの実施の一形態を示す図であり、（ａ）は上面図、（ｂ）は（ａ）に示したＡ−Ａ’断面図、（ｃ）は（ｂ）に示したトレイが３段積み重ねられた状態を示す図、（ｄ）はＩＣチップが収納された状態を示す図である。
【図２】図１に示したベアチップ実装用トレイを用いたＩＣチップの実装方法を説明するための図である。
【符号の説明】
１０ トレイ
１１ａ，１１ｂ 凹部
１２ 貫通穴
１３ チップ収納部
２０ ＩＣチップ
２１ 端子
３０ 吸引手段
３１ 吸引口
３２ 吸引管
４０ 基板
Claims (3)
- 一方の面にベアチップの外形よりも大きな形状を有する複数の第１の凹部が形成され、他方の面の前記第１の凹部に対向する領域に前記第１の凹部と外形が等しい複数の第２の凹部が形成されたトレイが、前記第１の凹部が形成された面を上にして複数段積み重ねられて形成され、前記第１及び第２の凹部の底面には、前記第１の凹部と前記第２の凹部とが連通するような貫通穴が形成され、前記第１の凹部の深さと前記第２の凹部の深さとの和がベアチップの高さよりも大きく、前記第２の凹部の深さがベアチップの高さよりも浅いベアチップ実装用トレイを用いたベアチップ実装方法であって、
前記トレイが複数段積み重ねられることにより上段のトレイの前記第２の凹部と下段のトレイの前記第１の凹部とによって形成された空間に収納されたベアチップを、前記上段のトレイの前記第１の凹部側から前記貫通穴を介して吸引し、前記上段のトレイの前記第２の凹部の底面に吸着させる工程と、
前記上段のトレイのみを離脱させる工程と、
前記離脱したトレイを、ベアチップが実装される基板上に移動させる工程と、
前記貫通穴を介しての吸引を停止することによりベアチップを前記基板上に搭載する工程と、
前記トレイを前記基板上から退避させる工程と、
前記基板上に搭載されたベアチップを加熱及び加圧により実装する工程とを有するベアチップ実装方法。 - 請求項１に記載のベアチップ実装方法において、
前記第１の凹部の深さがベアチップの高さよりも浅いことを特徴とするベアチップ実装方法。 - 請求項１または請求項２に記載のベアチップ実装方法において、
前記複数の第１及び第２の凹部のピッチは、ベアチップが実装される基板上におけるベアチップの実装ピッチと等しいことを特徴とするベアチップ実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002279188A JP4213444B2 (ja) | 2002-09-25 | 2002-09-25 | ベアチップ実装用トレイを用いたベアチップ実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002279188A JP4213444B2 (ja) | 2002-09-25 | 2002-09-25 | ベアチップ実装用トレイを用いたベアチップ実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004115044A JP2004115044A (ja) | 2004-04-15 |
| JP4213444B2 true JP4213444B2 (ja) | 2009-01-21 |
Family
ID=32274266
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002279188A Expired - Fee Related JP4213444B2 (ja) | 2002-09-25 | 2002-09-25 | ベアチップ実装用トレイを用いたベアチップ実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4213444B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102004027489B4 (de) | 2004-06-04 | 2017-03-02 | Infineon Technologies Ag | Verfahren zum Anordnen von Chips eines ersten Substrats auf einem zweiten Substrat |
-
2002
- 2002-09-25 JP JP2002279188A patent/JP4213444B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004115044A (ja) | 2004-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20100110274A (ko) | 박형 다이 분리 및 픽업 장치 | |
| JP6685245B2 (ja) | 半導体製造装置および半導体装置の製造方法 | |
| JP6621771B2 (ja) | 半導体製造装置および半導体装置の製造方法 | |
| JP6234277B2 (ja) | 圧着ヘッド、それを用いた実装装置および実装方法 | |
| JP4213444B2 (ja) | ベアチップ実装用トレイを用いたベアチップ実装方法 | |
| JP6211359B2 (ja) | フリップチップボンダ及びボンディング方法 | |
| KR101209306B1 (ko) | 세라믹 기판 및 그의 제조 방법과 이미지 센서 패키지 및 그의 제조 방법 | |
| KR20120132461A (ko) | 비균일 진공 프로파일 다이 부착 팁 | |
| JP2016219573A (ja) | ピックアップ装置及び方法 | |
| JP3314663B2 (ja) | チップのボンディング装置 | |
| JP2008060489A (ja) | 電子部品吸着保持具 | |
| JP2001196792A (ja) | フレキシブル基板への電子部品の実装方法 | |
| JP5052085B2 (ja) | ピックアップ装置 | |
| JP5005403B2 (ja) | 電子部品の実装ツール、実装装置 | |
| JP2004146637A (ja) | 半導体装置組立用の樹脂接着材 | |
| CN217316309U (zh) | 封装焊线夹具 | |
| TWI719896B (zh) | 黏晶裝置，剝離單元，夾頭及半導體裝置的製造方法 | |
| JP2004259811A (ja) | ダイピックアップ方法及び装置 | |
| CN217693885U (zh) | 一种摄像模组fpc贴片固定治具 | |
| TW201015646A (en) | Ball-mounting method | |
| KR20110014066A (ko) | 흡착 장치 | |
| KR101033771B1 (ko) | 순차적 진공흡착 방식에 의한 다이 접착 장비 및 픽업 방법 | |
| JP3031084B2 (ja) | チップの位置ずれ補正装置 | |
| TWI646020B (zh) | 指紋辨識模組包裝方法 | |
| JP2007294803A (ja) | 接合装置および接合方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050825 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050825 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080729 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080813 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080908 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081022 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081030 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121107 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121107 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131107 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |