JP4212811B2 - 情報処理システム、インタフェース装置、情報処理装置、情報記憶装置 - Google Patents
情報処理システム、インタフェース装置、情報処理装置、情報記憶装置 Download PDFInfo
- Publication number
- JP4212811B2 JP4212811B2 JP2002003397A JP2002003397A JP4212811B2 JP 4212811 B2 JP4212811 B2 JP 4212811B2 JP 2002003397 A JP2002003397 A JP 2002003397A JP 2002003397 A JP2002003397 A JP 2002003397A JP 4212811 B2 JP4212811 B2 JP 4212811B2
- Authority
- JP
- Japan
- Prior art keywords
- tasks
- task
- stored
- address
- host
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
Description
【発明の属する技術分野】
本発明はドライブ装置、特にATA(AT Attachment)方式ドライブ装置を有する情報処理システム、インタフェース装置、情報記憶装置に接続する情報処理装置、情報記憶装置に関する。
【0002】
【従来の技術】
ディスク装置を制御する規格として、従来からSCSI(Small Computer System Interface)方式とATA(AT Attachment)方式とがある。これらの2つの方式で異なるのは上位装置であるCPU(Central Processing Unit)からディスク装置に対して行うコマンドの発行方法であり、SCSI方式では、複数のコマンドをキューイングするコマンドキューイング機能が規定されているので、CPUが1つの実行終了を待たずに次のコマンドを発行することができる。ところがATA方式では、SCSI方式のように複数のコマンドを受け付ける仕組みはないためCPUがコマンドをひとつずつ発行しなければならない。このATA方式におけるCPUのコマンド発行方法の例を図1を用いて説明する。図1には、例として説明するためのパソコンの一部であるCPU14と、RAM(Random Access Memory)であるメインメモリ16と、ATバスとシステムバスとをインタフェースするインタフェース13と、ATドライブ装置12とが示され、それらはシステムバス及びATバスで接続されている。この構成において、CPU14のコマンド発行方法を図2に示す。まず、CPU14は、ATドライブ装置12のステータスレジスタを参照し、ATドライブ装置12のステータスがビジィでないことを確認できた場合、▲1▼でATドライブ装置12に対するコマンドであるATレジスタセットをATドライブ装置12のタスクファイルに直接に書き込む。▲2▼で、もしステータスがビジィであれば、CPU12はステータスレジスタをポーリングし、ビジィ状態ではなくなると上記の▲1▼を行う。▲1▼により、ATレジスタセットをタスクファイルに書き込まれたATドライブ装置12は、コマンド処理を開始し、処理が終了するとCPU14へINTRQ信号(割り込み信号)をアサートする。INTRQ信号を受けたCPU14は、▲3▼でATレジスタセットを読み出して処理結果を確認する。そして▲2▼でステータスレジスタがビジィ状態でなければ、次に実行するコマンドをATドライブ装置12のタスクファイルへ書き込む。
【0003】
【発明が解決しようとする課題】
このようにCPU14はコマンドごとに▲1▼から▲3▼の処理を行わなければならないため、近年のATドライブ装置の高速化及びバス転送速度に伴い、CPU14の使用頻度が増大している。
【0004】
本発明は、このような問題点に鑑み、ドライブ装置に対するコマンドをCPUがまとめて発行することを可能とする情報処理システム、ドライブ装置に接続する情報処理装置、インタフェース装置及び情報記憶装置を提供することを目的とする。
【0005】
【課題を解決するための手段】
請求項1に記載の発明は、上位装置が発行した複数のタスクをドライブ装置が実行する情報処理システムにおいて、上位装置が発行した複数のタスクと、複数のタスクのタスク実行結果と、複数のタスクのチェーン情報を含む付加情報とが上位装置により格納され、複数のタスクを順次ドライブ装置へ転送するとともに、複数のタスクのタスク実行結果を上位装置に転送するタスクキューと、上位装置により前記タスクキューに格納した前記複数のタスクの先頭アドレスが書き込まれるアドレスレジスタとを有し、アドレスレジスタに書き込まれた先頭アドレス、及び、タスクキューに格納された付加情報に基づいて上位装置が発行した複数のタスクを順次実行することを特徴とする。
【0006】
請求項1によれば、上位装置が発行した複数のタスクと、複数のタスクのタスク実行結果と、複数のタスクのチェーン情報を含む付加情報とが上位装置により格納され、複数のタスクを順次ドライブ装置へ転送するとともに、複数のタスクのタスク実行結果を上位装置に転送するタスクキューと、上位装置によりタスクキューに格納した複数のタスクの先頭アドレスが書き込まれるアドレスレジスタとを有し、アドレスレジスタに書き込まれた先頭アドレス、及び、タスクキューに格納された付加情報に基づいて上位装置が発行した複数のタスクを順次実行することにより、上位装置はドライブ装置に対する処理の負荷を軽減することが可能な情報処理システムを提供することができる。
【0007】
請求項2に記載の発明は、上位装置により複数のタスクをタスクキューに格納するとともに、複数のタスクのアドレスをアドレスレジスタに通知し、アドレスレジスタに格納されたアドレスに基づいてタスクキューからタスクを読み込んで、実行することを特徴とする。
【0008】
請求項2によれば、上位装置により複数のタスクをタスクキューに格納するとともに、複数のタスクのアドレスをアドレスレジスタに通知し、アドレスレジスタに格納されたアドレスに基づいてタスクキューからタスクを読み込んで、実行することによりドライブ装置にタスクを通知することが可能な情報処理システムを提供することができる。
【0011】
請求項3に記載の発明は、ドライブ装置に対し、タスクを発行する情報処理装置であって、上位装置が発行した複数のタスクと、複数のタスクのタスク実行結果と、複数のタスクのチェーン情報を含む付加情報とが上位装置により格納され、複数のタスクを順次前記ドライブ装置へ転送するとともに、複数のタスクのタスク実行結果を上位装置に転送するタスクキューと、上位装置によりタスクキューに格納した複数のタスクの先頭アドレスが書き込まれるアドレスレジスタとを有し、アドレスレジスタに書き込まれたアドレス、及び、タスクキューに格納された付加情報に基づいて上位装置が発行した複数のタスクをドライブ装置に順次実行させることを特徴とする。
【0012】
請求項3によれば、アドレスレジスタに書き込まれた先頭アドレス、及び、タスクキューに格納された付加情報に基づいて上位装置が発行した複数のタスクをドライブ装置に順次実させることにより複数のタスクを発行することが可能とする情報処理装置が提供できる。
【0013】
請求項4に記載の発明は、上位装置から発行された複数のタスクを実行する情報記憶装置であって、上位装置が発行した複数のタスクと、複数のタスクのタスク実行結果と、複数のタスクのチェーン情報を含む付加情報とが上位装置により格納され、複数のタスクを順次ドライブ装置へ転送するとともに、複数のタスクのタスク実行結果を上位装置に転送するタスクキューに格納した複数のタスクの先頭アドレスが書き込まれるアドレスレジスタに書き込まれた先頭アドレスに基づいて上位装置が発行した複数のタスクを順次実行することを特徴とする。
【0014】
請求項4によれば、上位装置が複数のタスクを発行することが可能なため、上位装置の負荷が軽減できる情報記憶装置を提供することができる。
【0015】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。
【0016】
最初に本発明の実施の形態におけるインタフェース装置(以下HBA(Host Bus Adaptor)と記す)を搭載したパソコンのブロック図を図3に示す。図3には、HBA10と、ATドライブ装置12と、CPU14と、RAMであるメインメモリ16と、ファームウェアが格納されるROM(Read Only Memory)15と、表示装置20とが示されている。このうちATドライブ装置12は、ATA方式のハードディスク装置である。表示装置20は、コンピュータを操作するために必要な各種情報などを表示する。キーボード18は、パソコンを利用者が操作する入力装置である。CPU14は、ROM15に格納されたファームウェアを実行するとともに、周辺機器を制御してデータを受け取り、そのデータを演算や加工をし、メインメモリ16に記憶したり結果を周辺機器に出力したりするまでの一連の動作を行う。そして、HBA10はCPU14からのコマンドであるATレジスタセットなどが格納された後述するタスクファイルキューから情報を順次読み出してATドライブ装置12へ転送し制御する。このATレジスタセットは、後述するようにメインメモリ16に書き込まれるが、HBA10にメモリを備え、そのメモリにATレジスタセットを書き込んでも良い。
【0017】
以上のような構成でCPU14がコマンドをまとめて発行しHBA10がそのコマンドを転送する一連の流れを図4と図5とを用いて説明した後、それらの詳細について説明する。
【0018】
CPU14がコマンドであるATレジスタセットを発行する場合は、従来のようにATドライブ装置12のタスクファイルに直接に書き込むのではなく、▲1▼に示されるように、ATレジスタセットと後述する付加情報とをシステムバスを介してメインメモリ16上にタスクファイルとして書き込む。タスクファイルを書き込んだCPU14は、先ほど書き込んだATレジスタセットの先頭アドレスを▲2▼でHBA10が有するタスクファイルアドレスレジスタに書き込む。タスクファイルアドレスレジスタにアドレスが書き込まれたHBA10は、▲3▼でCPU14が書き込んだATレジスタセットをメインメモリ16から読み込む。そしてHBA10は、図5の▲5▼でそのATレジスタセットをATドライブ装置12のタスクファイルへ書き込む。ATレジスタセットを書き込まれたATドライブ装置12は、その処理を行い終了する。その実行結果をHBA10は、▲4▼でATドライブ装置12から読み込み、▲6▼でメインメモリ16に書き込む。そしてCPU14は、▲7▼でその結果を読み出す。このように、メインメモリ16を用い、ATドライブ装置12の制御をHBA10が行うことにより、CPU14の負荷が軽くなっていることが分かる。
【0019】
次に、以上説明した処理の詳細と、CPU14がATレジスタセットをメインメモリに書き込んだタスクファイルについて説明する。まず図6を用いてタスクファイルについて説明する。上述したようにCPU14は、コマンドをまとめて発行することを可能とする。そのため複数のタスクファイルからなるタスクファイルキューは図6に示されるように複数のタスクファイル24から構成され、タスクファイル24はタスク26とタスク結果28と付加情報30から構成される。タスク26にはATレジスタセットが格納され、タスク結果28にはATレジスタセットをATドライブ装置12が実行した結果である実行結果が格納される。また、付加情報はチェーン情報であるバッファアドレスからなる。このバッファアドレスは、次のタスクファイルの先頭アドレス又は最後のタスクファイルであることを示す値が格納されている。HBA10は、このアドレスにより複数のタスクファイルを読み込むことができる。
【0020】
このタスクファイルキュー22をCPU14がセットする例として、3つのコマンドをキューへセットする場合の説明をする。まず、CPU14は、1つめのコマンドを格納するためのメモリを確保し、その確保したメモリの先頭アドレスを保持する。この先頭アドレスは、先ほど説明したHBA10のタスクファイルアドレスレジスタへ書き込まれるアドレスである。そしてCPU14は、確保した1つめのメモリのタスク26にATレジスタセットを格納する。次に、CPU14は、2つめのメモリを確保し、その先頭アドレスを1つめのタスクファイルの付加情報30に格納する。そして1つめのタスクファイルと同様に、2つめのタスクファイルのタスク26にATレジスタセットが格納される。そしてCPU14は、最後の3つめのメモリを確保し、その先頭アドレスを2つめのタスクファイルの付加情報30に格納する。そして今までのタスクファイルと同様に、CPU14は3つめのタスクファイルのタスク26にATレジスタセットを格納する。そしてこの3つめのタスクファイルでタスクファイルキューは終了するので、3つめのタスクファイルの付加情報30には、最後のタスクファイルであることを示す値である例えばすべて0とかすべてf(16進数)が格納される。このようにしてCPU14は、タスクキュー22を書き込むようになっている。
【0021】
次にCPU14の一連の処理について図7のフローチャートを用いて説明する。CPU14は、ステップS101でメインメモリ16上のタスクファイル24へタスクと付加情報を書き込む。この書き込み方法は上述したとおりである。次にステップS102で、付加情報の書き込みが終わると、ステップS103でHBA10のタスクファイルアドレスレジスタにタスクファイルキュー22の先頭アドレスを書き込む。ここまでの処理が終了すると、これからのATドライブ装置12に対する処理はHBA10が行うため、ステップS105で割り込み信号をアサートされるまで、CPU14はステップS104で他のプロセスを実行することが可能となる。ステップS105で割り込み信号をアサートされた場合、CPU14は、ステップS106でメインメモリ16上のタスクファイル24のタスク結果28を読み込み処理の結果を認識することができる。これでタスクキュー22にCPU14が格納したコマンドの処理が終了し、再びコマンドを発行する場合は、ステップS101から同様に処理を実行する。
【0022】
次に、図8のフローチャートを用いて、HBA10の処理を説明する。ステップS201でCPU14からタスクファイルアドレスレジスタにタスクファイルキュー22の先頭アドレスを書き込まれると、ステップS202でタスクファイル24のタスク26をキューイングして、そのタスク26に格納されたATレジスタセットをATドライブ装置12に書き込み、ステップS203で最後にコマンドレジスタへ書き込むことでATドライブ装置12は処理を開始する。次にステップS204でATドライブ装置12のステータスレジスタへのポーリングをビジィが解除されるまで行う。ステップS205でビジィが解除されるとステップS206でタスクファイル24のタスク結果28に処理の結果を書き込む。このときステップS207でエラーレジスタにエラーがある場合は、ステップS210で割り込み信号をCPU14へアサートし処理を終了する。ステップS207でエラーレジスタにエラーがない場合は、ステップS208で付加情報に格納された次に実行するタスクファイル24のアドレスを読み込む。この付加情報に、最後のタスクファイル24を示す値ではなく、アドレスが格納されているときは、再びステップS202から処理を行う。もし最後のタスクファイルを示す値が格納されていた場合、及びステップS207でエラーレジスタにエラーが有った場合は、ステップS210で割り込み信号をCPU14へアサートし処理を終了する。
【0023】
以下、本発明の要旨の一部を以下に列挙する。
【0024】
(付記1) 上位装置が発行したコマンドをドライブ装置が実行する情報処理システムにおいて、
前記上位装置から1つ以上のコマンドが発行され、発行された前記コマンドを前記ドライブ装置へ順次通知するインタフェース部を設けたことを特徴とする情報処理システム。
【0025】
付記1によれば、ドライブ装置への1つ以上のコマンドの通知を上位装置の代わりに行うインタフェース部を設けたことにより、上位装置はドライブ装置に対する処理の負荷を軽減することが可能な情報処理システムを提供することができる。
【0026】
(付記2) 前記コマンドを記憶する記憶部を有し、
前記上位装置は、前記1つ以上のコマンドを該記憶部に記憶させ、前記1つ以上のコマンドを前記記憶部に記憶させたことを前記インタフェース部に通知し、前記インタフェース部は、前記記憶部に記憶されたコマンドを読み込んで前記ドライブ装置へ順次通知することを特徴とする付記1に記載の情報処理システム。
【0027】
付記2によれば、上位装置がインタフェース部へ1つ以上のコマンドを通知するための1つの方法として、上位装置が記憶部にコマンドを記憶させ、インタフェース部にコマンドを記憶させたことを通知することによりドライブ装置にコマンドを通知することが可能な情報処理システムを提供することができる。
【0028】
(付記3) 前記インタフェース部は、前記ドライブ装置に対して発行したコマンドによる前記ドライブ装置の処理結果を前記記憶部に記憶させ、
前記上位装置は、前記インタフェース装置からの通知により前記記憶部に記憶された処理結果を確認することを特徴とする付記2に記載の情報処理システム。
【0029】
付記3によれば、コマンドの通知により処理を行ったドライブ装置の処理結果も上位装置が認識することが可能な情報処理システムを提供することができる。
【0030】
(付記4) コマンドを発行する上位装置と該コマンドを実行するドライブ装置とのインタフェースを行うインタフェース装置であって、
前記上位装置から1つ以上のコマンドを通知され、通知された前記コマンドを前記ドライブ装置へ順次通知することを特徴とするインタフェース装置。
【0031】
付記4によれば、ドライブ装置へ機能を追加することなく、上位装置の負荷を軽減することが可能なインタフェース装置を提供することができる。
【0032】
(付記5) 前記上位装置が前記コマンドを記憶させるための記憶部を有し、前記記憶部に前記1つ以上のコマンドを記憶させ、
前記インタフェース装置は、前記1つ以上のコマンドを前記記憶部に記憶させたことを前記上位装置から通知され、
前記記憶部に記憶された前記コマンドを前記ドライブ装置へ順次通知することを特徴とする付記4に記載のインタフェース装置。
【0033】
付記5によれば、インタフェース装置がコマンドを認識するための1つの方法として、上位装置がコマンドを記憶部に記憶させたことによって、コマンドを認識することが可能なインタフェース装置を提供することができる。
【0034】
(付記6) 前記ドライブ装置に対して通知したコマンドによる前記ドライブ装置の処理結果を前記記憶部に記憶させ、
前記上位装置が前記インタフェース装置からの通知により前記記憶部に記憶された処理結果を確認できることを特徴とする付記4または5に記載のインタフェース装置。
【0035】
付記6によれば、コマンドの通知により処理を行ったドライブ装置の処理結果も上位装置に認識させることが可能なインタフェース装置を提供することができる。
【0036】
(付記7) ドライブ装置に対し、コマンドを発行する情報処理装置であって、
前記コマンドを記憶させるための記憶部を有し、前記記憶部に前記1つ以上のコマンドを記憶し、
前記1つ以上のコマンドを前記記憶部に記憶したことを通知することを特徴とする情報処理装置。
【0037】
付記7によれば、1つ以上のコマンドを発行するための1つの方法として、記憶部にコマンドを記憶させ、記憶させたことを通知することにより1つ以上のコマンドを発行することが可能とする情報処理装置が提供できる。
【0038】
(付記8) 上位装置からコマンドが発行され、該コマンドを実行する情報記憶装置であって、
前記上位装置から1つ以上のコマンドを発行され、発行された前記コマンドを順次実行することを特徴とする情報記憶装置。
【0039】
付記8によれば、上位装置が1つ以上のコマンドを発行することが可能なため、上位装置の負荷が軽減できる情報記憶装置を提供することができる。
【0040】
(付記9) 1つの処理が終了してから次のコマンドを受け付けるドライブ装置と、前記ドライブ装置への前記コマンドの通知を行う上位装置とのインタフェース方法において、
前記上位装置から1つ以上のコマンドが通知され、通知された前記コマンドを前記ドライブ装置へ順次通知することを特徴とするインタフェース方法。
【0041】
付記9によれば、1つの処理が終了してから次のコマンドを受け付けるドライブ装置に対して、上位装置が1つ以上のコマンドの発行が可能なインタフェース方法を提供することができる。
【0042】
【発明の効果】
以上説明したように、ドライブ装置に対するコマンドをCPUがまとめて発行することを可能とする情報処理システム、ドライブ装置に接続する情報処理装置、インタフェース装置及び情報記憶装置が得られる。
【図面の簡単な説明】
【図1】ATドライブを制御するための従来のブロック図である。
【図2】ATドライブの従来の制御方法を示す図である。
【図3】パソコンのハードウェアブロック図である。
【図4】ATドライブの制御方法を示す図である。
【図5】ATドライブとHBA間における制御方法を示す図である。
【図6】タスクファイルキューを示す図である。
【図7】CPUの処理を示すフローチャートである。
【図8】HBAの処理を示すフローチャートである。
【符号の説明】
10…HBA
12…ATドライブ装置
14…CPU
16…メインメモリ
18…キーボード
22…タスクファイルキュー
24…タスクファイル
26…タスク
28…タスク結果
30…付加情報
Claims (4)
- 上位装置が発行した複数のタスクをドライブ装置が実行する情報処理システムにおいて、
前記上位装置が発行した複数のタスクと、前記複数のタスクのタスク実行結果と、前記複数のタスクのチェーン情報を含む付加情報とが前記上位装置により格納され、前記複数のタスクを順次前記ドライブ装置へ転送するとともに、前記複数のタスクのタスク実行結果を前記上位装置に転送するタスクキューと、
前記上位装置により前記タスクキューに格納した前記複数のタスクの先頭アドレスが書き込まれるアドレスレジスタとを有し、
前記アドレスレジスタに書き込まれた先頭アドレス、及び、前記タスクキューに格納された付加情報に基づいて前記上位装置が発行した複数のタスクを順次実行することを特徴とする情報処理システム。 - 前記上位装置は、前記複数のタスクを前記タスクキューに格納するとともに、前記複数のタスクのアドレスを前記アドレスレジスタに通知し、
前記ドライブ装置は、前記アドレスレジスタに格納されたアドレスに基づいて前記タスクキューからタスクを読み込んで、実行することを特徴とする請求項1に記載の情報処理システム。 - ドライブ装置に対し、タスクを発行する情報処理装置であって、
上位装置が発行した複数のタスクと、前記複数のタスクのタスク実行結果と、前記複数のタスクのチェーン情報を含む付加情報とが前記上位装置により格納され、前記複数のタスクを順次前記ドライブ装置へ転送するとともに、前記複数のタスクのタスク実行結果を前記上位装置に転送するタスクキューと、
前記上位装置により前記タスクキューに格納した前記複数のタスクの先頭アドレスが書き込まれるアドレスレジスタとを有し、
前記アドレスレジスタに書き込まれたアドレス、及び、前記タスクキューに格納された付加情報に基づいて前記上位装置が発行した複数のタスクを前記ドライブ装置に順次実行させることを特徴とする情報処理装置。 - 上位装置から発行された複数のタスクを実行する情報記憶装置であって、
前記上位装置が発行した複数のタスクと、前記複数のタスクのタスク実行結果と、前記複数のタスクのチェーン情報を含む付加情報とが前記上位装置により格納され、前記複数のタスクが順次転送されるとともに、前記複数のタスクのタスク実行結果を前記上位装置に転送するタスクキューに格納した前記複数のタスクの先頭アドレスが書き込まれるアドレスレジスタに書き込まれた先頭アドレスに基づいて前記上位装置が発行した複数のタスクを順次実行することを特徴とする情報記憶装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002003397A JP4212811B2 (ja) | 2002-01-10 | 2002-01-10 | 情報処理システム、インタフェース装置、情報処理装置、情報記憶装置 |
US10/273,528 US20030131166A1 (en) | 2002-01-10 | 2002-10-18 | Information processing system and interface apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002003397A JP4212811B2 (ja) | 2002-01-10 | 2002-01-10 | 情報処理システム、インタフェース装置、情報処理装置、情報記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003208394A JP2003208394A (ja) | 2003-07-25 |
JP4212811B2 true JP4212811B2 (ja) | 2009-01-21 |
Family
ID=19190872
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002003397A Expired - Fee Related JP4212811B2 (ja) | 2002-01-10 | 2002-01-10 | 情報処理システム、インタフェース装置、情報処理装置、情報記憶装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20030131166A1 (ja) |
JP (1) | JP4212811B2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7526587B2 (en) * | 2004-02-09 | 2009-04-28 | Lsi Corporation | Dual port serial advanced technology attachment (SATA) disk drive |
US7539797B2 (en) * | 2003-06-11 | 2009-05-26 | Lsi Corporation | Route aware Serial Advanced Technology Attachment (SATA) Switch |
US7523235B2 (en) * | 2003-06-11 | 2009-04-21 | Lsi Corporation | Serial Advanced Technology Attachment (SATA) switch |
US7149823B2 (en) * | 2003-08-29 | 2006-12-12 | Emulex Corporation | System and method for direct memory access from host without processor intervention wherein automatic access to memory during host start up does not occur |
US7783802B1 (en) | 2004-02-09 | 2010-08-24 | Lsi Corporation | Serial advanced technology attachment (SATA) switch that toggles with power control to hard disk drive while avolding interruption to system |
US7986630B1 (en) | 2004-02-09 | 2011-07-26 | Lsi Corporation | High performance architecture for fiber channel targets and target bridges |
US8499308B2 (en) * | 2006-12-22 | 2013-07-30 | Lsi Corporation | Initiator notification method and apparatus |
US7761642B2 (en) | 2006-12-22 | 2010-07-20 | Lsi Corporation | Serial advanced technology attachment (SATA) and serial attached small computer system interface (SCSI) (SAS) bridging |
US7962676B2 (en) | 2006-12-22 | 2011-06-14 | Lsi Corporation | Debugging multi-port bridge system conforming to serial advanced technology attachment (SATA) or serial attached small computer system interface (SCSI) (SAS) standards using idle/scrambled dwords |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5208745A (en) * | 1988-07-25 | 1993-05-04 | Electric Power Research Institute | Multimedia interface and method for computer system |
US5251303A (en) * | 1989-01-13 | 1993-10-05 | International Business Machines Corporation | System for DMA block data transfer based on linked control blocks |
US6088740A (en) * | 1997-08-05 | 2000-07-11 | Adaptec, Inc. | Command queuing system for a hardware accelerated command interpreter engine |
US6128674A (en) * | 1997-08-08 | 2000-10-03 | International Business Machines Corporation | Method of minimizing host CPU utilization in driving an adapter by residing in system memory a command/status block a soft interrupt block and a status block queue |
US6636922B1 (en) * | 1999-03-17 | 2003-10-21 | Adaptec, Inc. | Methods and apparatus for implementing a host side advanced serial protocol |
US6434630B1 (en) * | 1999-03-31 | 2002-08-13 | Qlogic Corporation | Host adapter for combining I/O completion reports and method of using the same |
US6697885B1 (en) * | 1999-05-22 | 2004-02-24 | Anthony E. B. Goodfellow | Automated DMA engine for ATA control |
US6388591B1 (en) * | 1999-09-24 | 2002-05-14 | Oak Technology, Inc. | Apparatus and method for receiving data serially for use with an advanced technology attachment packet interface (atapi) |
US6421744B1 (en) * | 1999-10-25 | 2002-07-16 | Motorola, Inc. | Direct memory access controller and method therefor |
-
2002
- 2002-01-10 JP JP2002003397A patent/JP4212811B2/ja not_active Expired - Fee Related
- 2002-10-18 US US10/273,528 patent/US20030131166A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
JP2003208394A (ja) | 2003-07-25 |
US20030131166A1 (en) | 2003-07-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5128079B2 (ja) | ユニバーサルストレージバスアダプタ | |
KR101035225B1 (ko) | 개량 데이터 전송을 위한 제어기 장치 및 방법 | |
US6859856B2 (en) | Method and system for a compact flash memory controller | |
US20070088864A1 (en) | RAID performance using command descriptor block pointer forwarding technique | |
US8131921B2 (en) | Command suspension in response, at least in part, to detected acceleration and/or orientation change | |
US20090172264A1 (en) | System and method of integrating data accessing commands | |
JP4212811B2 (ja) | 情報処理システム、インタフェース装置、情報処理装置、情報記憶装置 | |
US5996045A (en) | IDE disk drive arrangement that combines the capacity of a master drive and slave drive while hiding the presence of slave drive to a host computer | |
KR100928037B1 (ko) | 저장 용량과 파일 시스템을 동적으로 확장, 축소가 가능한반도체 저장매체 디스크 | |
JP5074676B2 (ja) | デバイスコントローラ | |
US7600058B1 (en) | Bypass method for efficient DMA disk I/O | |
US20060277353A1 (en) | Virtual tape library device, virtual tape library system, and method for writing data to a virtual tape | |
JP2013515982A (ja) | データ転送システム及びデータ転送方法 | |
JPH0981424A (ja) | 情報処理装置 | |
JPH1063442A (ja) | 半導体ディスク装置 | |
JP2007193886A (ja) | ディスク装置、データ書込み制御方法およびコマンド制御方法 | |
JP2006323541A (ja) | データ転送回路及びデータ転送方法 | |
JP2003288317A (ja) | 端数ブロックデータ転送を検出し補償するシステムおよび方法 | |
JP2001166994A (ja) | 早期データ転送完了を利用してデータ記憶装置性能を改善するデータ記憶装置および方法 | |
JP2842837B2 (ja) | ミラーディスクシステム | |
US8667188B2 (en) | Communication between a computer and a data storage device | |
JP2002183675A (ja) | データ記録媒体の制御装置とその方法、データ記録装置および制御装置 | |
KR100692958B1 (ko) | 에물레이터를 갖는 휴대용 반도체 메모리 저장 장치 | |
JP2008299425A (ja) | データ転送装置及びデータ転送方法 | |
US20030145133A1 (en) | SCSI - handling of I/O scans to multiple LUNs during write/read command disconnects |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040825 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061026 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061114 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070112 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070904 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071105 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20071108 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081024 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081029 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |