JP2003208394A - 情報処理システム、インタフェース装置、情報処理装置、情報記憶装置 - Google Patents

情報処理システム、インタフェース装置、情報処理装置、情報記憶装置

Info

Publication number
JP2003208394A
JP2003208394A JP2002003397A JP2002003397A JP2003208394A JP 2003208394 A JP2003208394 A JP 2003208394A JP 2002003397 A JP2002003397 A JP 2002003397A JP 2002003397 A JP2002003397 A JP 2002003397A JP 2003208394 A JP2003208394 A JP 2003208394A
Authority
JP
Japan
Prior art keywords
command
commands
drive device
information processing
storage unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002003397A
Other languages
English (en)
Other versions
JP4212811B2 (ja
Inventor
Shinichi Utsunomiya
晋一 宇都宮
Hirohide Sugawara
博英 菅原
Katsuhiko Takeuchi
克彦 竹内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2002003397A priority Critical patent/JP4212811B2/ja
Priority to US10/273,528 priority patent/US20030131166A1/en
Publication of JP2003208394A publication Critical patent/JP2003208394A/ja
Application granted granted Critical
Publication of JP4212811B2 publication Critical patent/JP4212811B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)

Abstract

(57)【要約】 【課題】 ドライブ装置に対するコマンドをＣＰＵがま
とめて発行することを可能とする情報処理システム、ド
ライブ装置に接続する情報処理装置、インタフェース装
置及び情報記憶装置を提供する。 【解決手段】 上位装置１４が発行したコマンドをドラ
イブ装置１２が実行する情報処理システムにおいて、前
記上位装置１４から１つ以上のコマンドが発行され、発
行された前記コマンドを前記ドライブ装置１２へ順次通
知するインタフェース部１０を設ける。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はドライブ装置、特に
ＡＴＡ（AT Attachment）方式ドライブ装置を有する情
報処理システム、インタフェース装置、情報記憶装置に
接続する情報処理装置、情報記憶装置に関する。
【０００２】
【従来の技術】ディスク装置を制御する規格として、従
来からＳＣＳＩ（Small Computer System Interface）
方式とＡＴＡ（AT Attachment）方式とがある。これら
の２つの方式で異なるのは上位装置であるＣＰＵ（Cent
ral Processing Unit）からディスク装置に対して行う
コマンドの発行方法であり、ＳＣＳＩ方式では、複数の
コマンドをキューイングするコマンドキューイング機能
が規定されているので、ＣＰＵが１つの実行終了を待た
ずに次のコマンドを発行することができる。ところがＡ
ＴＡ方式では、ＳＣＳＩ方式のように複数のコマンドを
受け付ける仕組みはないためＣＰＵがコマンドをひとつ
ずつ発行しなければならない。このＡＴＡ方式における
ＣＰＵのコマンド発行方法の例を図１を用いて説明す
る。図１には、例として説明するためのパソコンの一部
であるＣＰＵ１４と、ＲＡＭ（Random Access Memory）
であるメインメモリ１６と、ＡＴバスとシステムバスと
をインタフェースするインタフェース１３と、ＡＴドラ
イブ装置１２とが示され、それらはシステムバス及びＡ
Ｔバスで接続されている。この構成において、ＣＰＵ１
４のコマンド発行方法を図２に示す。まず、ＣＰＵ１４
は、ＡＴドライブ装置１２のステータスレジスタを参照
し、ＡＴドライブ装置１２のステータスがビジィでない
ことを確認できた場合、でＡＴドライブ装置１２に対
するコマンドであるＡＴレジスタセットをＡＴドライブ
装置１２のタスクファイルに直接に書き込む。で、も
しステータスがビジィであれば、ＣＰＵ１２はステータ
スレジスタをポーリングし、ビジィ状態ではなくなると
上記のを行う。により、ＡＴレジスタセットをタス
クファイルに書き込まれたＡＴドライブ装置１２は、コ
マンド処理を開始し、処理が終了するとＣＰＵ１４へIN
TRQ信号（割り込み信号）をアサートする。INTRQ信号を
受けたＣＰＵ１４は、でＡＴレジスタセットを読み出
して処理結果を確認する。そしてでステータスレジス
タがビジィ状態でなければ、次に実行するコマンドをＡ
Ｔドライブ装置１２のタスクファイルへ書き込む。
【０００３】
【発明が解決しようとする課題】このようにＣＰＵ１４
はコマンドごとにからの処理を行わなければならな
いため、近年のＡＴドライブ装置の高速化及びバス転送
速度に伴い、ＣＰＵ１４の使用頻度が増大している。
【０００４】本発明は、このような問題点に鑑み、ドラ
イブ装置に対するコマンドをＣＰＵがまとめて発行する
ことを可能とする情報処理システム、ドライブ装置に接
続する情報処理装置、インタフェース装置及び情報記憶
装置を提供することを目的とする。
【０００５】
【課題を解決するための手段】請求項１に記載の発明
は、上位装置が発行したコマンドをドライブ装置が実行
する情報処理システムにおいて、前記上位装置から１つ
以上のコマンドが発行され、発行された前記コマンドを
前記ドライブ装置へ順次通知するインタフェース部を設
けたことを特徴とする。
【０００６】請求項１によれば、ドライブ装置への１つ
以上のコマンドの通知を上位装置の代わりに行うインタ
フェース部を設けたことにより、上位装置はドライブ装
置に対する処理の負荷を軽減することが可能な情報処理
システムを提供することができる。
【０００７】請求項２に記載の発明は、前記コマンドを
記憶する記憶部を有し、前記上位装置は、前記１つ以上
のコマンドを該記憶部に記憶させ、前記１つ以上のコマ
ンドを前記記憶部に記憶させたことを前記インタフェー
ス部に通知し、前記インタフェース部は、前記記憶部に
記憶されたコマンドを読み込んで前記ドライブ装置へ順
次通知することを特徴とする。
【０００８】請求項２によれば、上位装置がインタフェ
ース部へ１つ以上のコマンドを通知するための１つの方
法として、上位装置が記憶部にコマンドを記憶させ、イ
ンタフェース部にコマンドを記憶させたことを通知する
ことによりドライブ装置にコマンドを通知することが可
能な情報処理システムを提供することができる。
【０００９】請求項３に記載の発明は、コマンドを発行
する上位装置と該コマンドを実行するドライブ装置との
インタフェースを行うインタフェース装置であって、前
記上位装置から１つ以上のコマンドを通知され、通知さ
れた前記コマンドを前記ドライブ装置へ順次通知するこ
とを特徴とする。
【００１０】請求項３によれば、ドライブ装置へ機能を
追加することなく、上位装置の負荷を軽減することが可
能なインタフェース装置を提供することができる。
【００１１】請求項４に記載の発明は、ドライブ装置に
対し、コマンドを発行する情報処理装置であって、前記
コマンドを記憶させるための記憶部を有し、前記記憶部
に前記１つ以上のコマンドを記憶し、前記１つ以上のコ
マンドを前記記憶部に記憶したことを通知することを特
徴とする。
【００１２】請求項４によれば、１つ以上のコマンドを
発行するための１つの方法として、記憶部にコマンドを
記憶させ、記憶させたことを通知することにより１つ以
上のコマンドを発行することが可能とする情報処理装置
が提供できる。
【００１３】請求項５に記載の発明は、上位装置からコ
マンドが発行され、該コマンドを実行する情報記憶装置
であって、前記上位装置から１つ以上のコマンドを発行
され、発行された前記コマンドを順次実行することを特
徴とする。
【００１４】請求項５によれば、上位装置が１つ以上の
コマンドを発行することが可能なため、上位装置の負荷
が軽減できる情報記憶装置を提供することができる。
【００１５】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。
【００１６】最初に本発明の実施の形態におけるインタ
フェース装置（以下ＨＢＡ（Host Bus Adaptor）と記
す）を搭載したパソコンのブロック図を図３に示す。図
３には、ＨＢＡ１０と、ＡＴドライブ装置１２と、ＣＰ
Ｕ１４と、ＲＡＭであるメインメモリ１６と、ファーム
ウェアが格納されるＲＯＭ（Read Only Memory）１５
と、表示装置２０とが示されている。このうちＡＴドラ
イブ装置１２は、ＡＴＡ方式のハードディスク装置であ
る。表示装置２０は、コンピュータを操作するために必
要な各種情報などを表示する。キーボード１８は、パソ
コンを利用者が操作する入力装置である。ＣＰＵ１４
は、ＲＯＭ１５に格納されたファームウェアを実行する
とともに、周辺機器を制御してデータを受け取り、その
データを演算や加工をし、メインメモリ１６に記憶した
り結果を周辺機器に出力したりするまでの一連の動作を
行う。そして、ＨＢＡ１０はＣＰＵ１４からのコマンド
であるＡＴレジスタセットなどが格納された後述するタ
スクファイルキューから情報を順次読み出してＡＴドラ
イブ装置１２へ転送し制御する。このＡＴレジスタセッ
トは、後述するようにメインメモリ１６に書き込まれる
が、ＨＢＡ１０にメモリを備え、そのメモリにＡＴレジ
スタセットを書き込んでも良い。
【００１７】以上のような構成でＣＰＵ１４がコマンド
をまとめて発行しＨＢＡ１０がそのコマンドを転送する
一連の流れを図４と図５とを用いて説明した後、それら
の詳細について説明する。
【００１８】ＣＰＵ１４がコマンドであるＡＴレジスタ
セットを発行する場合は、従来のようにＡＴドライブ装
置１２のタスクファイルに直接に書き込むのではなく、
に示されるように、ＡＴレジスタセットと後述する付
加情報とをシステムバスを介してメインメモリ１６上に
タスクファイルとして書き込む。タスクファイルを書き
込んだＣＰＵ１４は、先ほど書き込んだＡＴレジスタセ
ットの先頭アドレスをでＨＢＡ１０が有するタスクフ
ァイルアドレスレジスタに書き込む。タスクファイルア
ドレスレジスタにアドレスが書き込まれたＨＢＡ１０
は、でＣＰＵ１４が書き込んだＡＴレジスタセットを
メインメモリ１６から読み込む。そしてＨＢＡ１０は、
図５のでそのＡＴレジスタセットをＡＴドライブ装置
１２のタスクファイルへ書き込む。ＡＴレジスタセット
を書き込まれたＡＴドライブ装置１２は、その処理を行
い終了する。その実行結果をＨＢＡ１０は、でＡＴド
ライブ装置１２から読み込み、でメインメモリ１６に
書き込む。そしてＣＰＵ１４は、でその結果を読み出
す。このように、メインメモリ１６を用い、ＡＴドライ
ブ装置１２の制御をＨＢＡ１０が行うことにより、ＣＰ
Ｕ１４の負荷が軽くなっていることが分かる。
【００１９】次に、以上説明した処理の詳細と、ＣＰＵ
１４がＡＴレジスタセットをメインメモリに書き込んだ
タスクファイルについて説明する。まず図６を用いてタ
スクファイルについて説明する。上述したようにＣＰＵ
１４は、コマンドをまとめて発行することを可能とす
る。そのため複数のタスクファイルからなるタスクファ
イルキューは図６に示されるように複数のタスクファイ
ル２４から構成され、タスクファイル２４はタスク２６
とタスク結果２８と付加情報３０から構成される。タス
ク２６にはＡＴレジスタセットが格納され、タスク結果
２８にはＡＴレジスタセットをＡＴドライブ装置１２が
実行した結果である実行結果が格納される。また、付加
情報はチェーン情報であるバッファアドレスからなる。
このバッファアドレスは、次のタスクファイルの先頭ア
ドレス又は最後のタスクファイルであることを示す値が
格納されている。ＨＢＡ１０は、このアドレスにより複
数のタスクファイルを読み込むことができる。
【００２０】このタスクファイルキュー２２をＣＰＵ１
４がセットする例として、３つのコマンドをキューへセ
ットする場合の説明をする。まず、ＣＰＵ１４は、１つ
めのコマンドを格納するためのメモリを確保し、その確
保したメモリの先頭アドレスを保持する。この先頭アド
レスは、先ほど説明したＨＢＡ１０のタスクファイルア
ドレスレジスタへ書き込まれるアドレスである。そして
ＣＰＵ１４は、確保した１つめのメモリのタスク２６に
ＡＴレジスタセットを格納する。次に、ＣＰＵ１４は、
２つめのメモリを確保し、その先頭アドレスを１つめの
タスクファイルの付加情報３０に格納する。そして１つ
めのタスクファイルと同様に、２つめのタスクファイル
のタスク２６にＡＴレジスタセットが格納される。そし
てＣＰＵ１４は、最後の３つめのメモリを確保し、その
先頭アドレスを２つめのタスクファイルの付加情報３０
に格納する。そして今までのタスクファイルと同様に、
ＣＰＵ１４は３つめのタスクファイルのタスク２６にＡ
Ｔレジスタセットを格納する。そしてこの３つめのタス
クファイルでタスクファイルキューは終了するので、３
つめのタスクファイルの付加情報３０には、最後のタス
クファイルであることを示す値である例えばすべて０と
かすべてｆ（１６進数）が格納される。このようにして
ＣＰＵ１４は、タスクキュー２２を書き込むようになっ
ている。
【００２１】次にＣＰＵ１４の一連の処理について図７
のフローチャートを用いて説明する。ＣＰＵ１４は、ス
テップＳ１０１でメインメモリ１６上のタスクファイル
２４へタスクと付加情報を書き込む。この書き込み方法
は上述したとおりである。次にステップＳ１０２で、付
加情報の書き込みが終わると、ステップＳ１０３でＨＢ
Ａ１０のタスクファイルアドレスレジスタにタスクファ
イルキュー２２の先頭アドレスを書き込む。ここまでの
処理が終了すると、これからのＡＴドライブ装置１２に
対する処理はＨＢＡ１０が行うため、ステップＳ１０５
で割り込み信号をアサートされるまで、ＣＰＵ１４はス
テップＳ１０４で他のプロセスを実行することが可能と
なる。ステップＳ１０５で割り込み信号をアサートされ
た場合、ＣＰＵ１４は、ステップＳ１０６でメインメモ
リ１６上のタスクファイル２４のタスク結果２８を読み
込み処理の結果を認識することができる。これでタスク
キュー２２にＣＰＵ１４が格納したコマンドの処理が終
了し、再びコマンドを発行する場合は、ステップＳ１０
１から同様に処理を実行する。
【００２２】次に、図８のフローチャートを用いて、Ｈ
ＢＡ１０の処理を説明する。ステップＳ２０１でＣＰＵ
１４からタスクファイルアドレスレジスタにタスクファ
イルキュー２２の先頭アドレスを書き込まれると、ステ
ップＳ２０２でタスクファイル２４のタスク２６をキュ
ーイングして、そのタスク２６に格納されたＡＴレジス
タセットをＡＴドライブ装置１２に書き込み、ステップ
Ｓ２０３で最後にコマンドレジスタへ書き込むことでＡ
Ｔドライブ装置１２は処理を開始する。次にステップＳ
２０４でＡＴドライブ装置１２のステータスレジスタへ
のポーリングをビジィが解除されるまで行う。ステップ
Ｓ２０５でビジィが解除されるとステップＳ２０６でタ
スクファイル２４のタスク結果２８に処理の結果を書き
込む。このときステップＳ２０７でエラーレジスタにエ
ラーがある場合は、ステップＳ２１０で割り込み信号を
ＣＰＵ１４へアサートし処理を終了する。ステップＳ２
０７でエラーレジスタにエラーがない場合は、ステップ
Ｓ２０８で付加情報に格納された次に実行するタスクフ
ァイル２４のアドレスを読み込む。この付加情報に、最
後のタスクファイル２４を示す値ではなく、アドレスが
格納されているときは、再びステップＳ２０２から処理
を行う。もし最後のタスクファイルを示す値が格納され
ていた場合、及びステップＳ２０７でエラーレジスタに
エラーが有った場合は、ステップＳ２１０で割り込み信
号をＣＰＵ１４へアサートし処理を終了する。
【００２３】以下、本発明の要旨の一部を以下に列挙す
る。
【００２４】（付記１） 上位装置が発行したコマンド
をドライブ装置が実行する情報処理システムにおいて、
前記上位装置から１つ以上のコマンドが発行され、発行
された前記コマンドを前記ドライブ装置へ順次通知する
インタフェース部を設けたことを特徴とする情報処理シ
ステム。
【００２５】付記１によれば、ドライブ装置への１つ以
上のコマンドの通知を上位装置の代わりに行うインタフ
ェース部を設けたことにより、上位装置はドライブ装置
に対する処理の負荷を軽減することが可能な情報処理シ
ステムを提供することができる。
【００２６】（付記２） 前記コマンドを記憶する記憶
部を有し、前記上位装置は、前記１つ以上のコマンドを
該記憶部に記憶させ、前記１つ以上のコマンドを前記記
憶部に記憶させたことを前記インタフェース部に通知
し、前記インタフェース部は、前記記憶部に記憶された
コマンドを読み込んで前記ドライブ装置へ順次通知する
ことを特徴とする付記１に記載の情報処理システム。
【００２７】付記２によれば、上位装置がインタフェー
ス部へ１つ以上のコマンドを通知するための１つの方法
として、上位装置が記憶部にコマンドを記憶させ、イン
タフェース部にコマンドを記憶させたことを通知するこ
とによりドライブ装置にコマンドを通知することが可能
な情報処理システムを提供することができる。
【００２８】（付記３） 前記インタフェース部は、前
記ドライブ装置に対して発行したコマンドによる前記ド
ライブ装置の処理結果を前記記憶部に記憶させ、前記上
位装置は、前記インタフェース装置からの通知により前
記記憶部に記憶された処理結果を確認することを特徴と
する付記２に記載の情報処理システム。
【００２９】付記３によれば、コマンドの通知により処
理を行ったドライブ装置の処理結果も上位装置が認識す
ることが可能な情報処理システムを提供することができ
る。
【００３０】（付記４） コマンドを発行する上位装置
と該コマンドを実行するドライブ装置とのインタフェー
スを行うインタフェース装置であって、前記上位装置か
ら１つ以上のコマンドを通知され、通知された前記コマ
ンドを前記ドライブ装置へ順次通知することを特徴とす
るインタフェース装置。
【００３１】付記４によれば、ドライブ装置へ機能を追
加することなく、上位装置の負荷を軽減することが可能
なインタフェース装置を提供することができる。
【００３２】（付記５） 前記上位装置が前記コマンド
を記憶させるための記憶部を有し、前記記憶部に前記１
つ以上のコマンドを記憶させ、前記インタフェース装置
は、前記１つ以上のコマンドを前記記憶部に記憶させた
ことを前記上位装置から通知され、前記記憶部に記憶さ
れた前記コマンドを前記ドライブ装置へ順次通知するこ
とを特徴とする付記４に記載のインタフェース装置。
【００３３】付記５によれば、インタフェース装置がコ
マンドを認識するための１つの方法として、上位装置が
コマンドを記憶部に記憶させたことによって、コマンド
を認識することが可能なインタフェース装置を提供する
ことができる。
【００３４】（付記６） 前記ドライブ装置に対して通
知したコマンドによる前記ドライブ装置の処理結果を前
記記憶部に記憶させ、前記上位装置が前記インタフェー
ス装置からの通知により前記記憶部に記憶された処理結
果を確認できることを特徴とする付記４または５に記載
のインタフェース装置。
【００３５】付記６によれば、コマンドの通知により処
理を行ったドライブ装置の処理結果も上位装置に認識さ
せることが可能なインタフェース装置を提供することが
できる。
【００３６】（付記７） ドライブ装置に対し、コマン
ドを発行する情報処理装置であって、前記コマンドを記
憶させるための記憶部を有し、前記記憶部に前記１つ以
上のコマンドを記憶し、前記１つ以上のコマンドを前記
記憶部に記憶したことを通知することを特徴とする情報
処理装置。
【００３７】付記７によれば、１つ以上のコマンドを発
行するための１つの方法として、記憶部にコマンドを記
憶させ、記憶させたことを通知することにより１つ以上
のコマンドを発行することが可能とする情報処理装置が
提供できる。
【００３８】（付記８） 上位装置からコマンドが発行
され、該コマンドを実行する情報記憶装置であって、前
記上位装置から１つ以上のコマンドを発行され、発行さ
れた前記コマンドを順次実行することを特徴とする情報
記憶装置。
【００３９】付記８によれば、上位装置が１つ以上のコ
マンドを発行することが可能なため、上位装置の負荷が
軽減できる情報記憶装置を提供することができる。
【００４０】（付記９） １つの処理が終了してから次
のコマンドを受け付けるドライブ装置と、前記ドライブ
装置への前記コマンドの通知を行う上位装置とのインタ
フェース方法において、前記上位装置から１つ以上のコ
マンドが通知され、通知された前記コマンドを前記ドラ
イブ装置へ順次通知することを特徴とするインタフェー
ス方法。
【００４１】付記９によれば、１つの処理が終了してか
ら次のコマンドを受け付けるドライブ装置に対して、上
位装置が１つ以上のコマンドの発行が可能なインタフェ
ース方法を提供することができる。
【００４２】
【発明の効果】以上説明したように、ドライブ装置に対
するコマンドをＣＰＵがまとめて発行することを可能と
する情報処理システム、ドライブ装置に接続する情報処
理装置、インタフェース装置及び情報記憶装置が得られ
る。
【図面の簡単な説明】
【図１】ＡＴドライブを制御するための従来のブロック
図である。
【図２】ＡＴドライブの従来の制御方法を示す図であ
る。
【図３】パソコンのハードウェアブロック図である。
【図４】ＡＴドライブの制御方法を示す図である。
【図５】ＡＴドライブとＨＢＡ間における制御方法を示
す図である。
【図６】タスクファイルキューを示す図である。
【図７】ＣＰＵの処理を示すフローチャートである。
【図８】ＨＢＡの処理を示すフローチャートである。
【符号の説明】
１０…ＨＢＡ １２…ＡＴドライブ装置 １４…ＣＰＵ １６…メインメモリ １８…キーボード ２２…タスクファイルキュー ２４…タスクファイル ２６…タスク ２８…タスク結果 ３０…付加情報
フロントページの続き (72)発明者 竹内 克彦 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 Ｆターム(参考） 5B014 EB03 EB04 FA04 FB03 GD05 GD12 GD22 5B065 BA01 CA15 CH05

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 上位装置が発行したコマンドをドライブ
    装置が実行する情報処理システムにおいて、 前記上位装置から１つ以上のコマンドが発行され、発行
    された前記コマンドを前記ドライブ装置へ順次通知する
    インタフェース部を設けたことを特徴とする情報処理シ
    ステム。
  2. 【請求項２】 前記コマンドを記憶する記憶部を有し、 前記上位装置は、前記１つ以上のコマンドを該記憶部に
    記憶させ、前記１つ以上のコマンドを前記記憶部に記憶
    させたことを前記インタフェース部に通知し、 前記インタフェース部は、前記記憶部に記憶されたコマ
    ンドを読み込んで前記ドライブ装置へ順次通知すること
    を特徴とする請求項１に記載の情報処理システム。
  3. 【請求項３】 コマンドを発行する上位装置と該コマン
    ドを実行するドライブ装置とのインタフェースを行うイ
    ンタフェース装置であって、 前記上位装置から１つ以上のコマンドを通知され、通知
    された前記コマンドを前記ドライブ装置へ順次通知する
    ことを特徴とするインタフェース装置。
  4. 【請求項４】 ドライブ装置に対し、コマンドを発行す
    る情報処理装置であって、 前記コマンドを記憶させるための記憶部を有し、前記記
    憶部に前記１つ以上のコマンドを記憶し、 前記１つ以上のコマンドを前記記憶部に記憶したことを
    通知することを特徴とする情報処理装置。
  5. 【請求項５】 上位装置からコマンドが発行され、該コ
    マンドを実行する情報記憶装置であって、 前記上位装置から１つ以上のコマンドを発行され、発行
    された前記コマンドを順次実行することを特徴とする情
    報記憶装置。
JP2002003397A 2002-01-10 2002-01-10 情報処理システム、インタフェース装置、情報処理装置、情報記憶装置 Expired - Fee Related JP4212811B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002003397A JP4212811B2 (ja) 2002-01-10 2002-01-10 情報処理システム、インタフェース装置、情報処理装置、情報記憶装置
US10/273,528 US20030131166A1 (en) 2002-01-10 2002-10-18 Information processing system and interface apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002003397A JP4212811B2 (ja) 2002-01-10 2002-01-10 情報処理システム、インタフェース装置、情報処理装置、情報記憶装置

Publications (2)

Publication Number Publication Date
JP2003208394A true JP2003208394A (ja) 2003-07-25
JP4212811B2 JP4212811B2 (ja) 2009-01-21

Family

ID=19190872

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002003397A Expired - Fee Related JP4212811B2 (ja) 2002-01-10 2002-01-10 情報処理システム、インタフェース装置、情報処理装置、情報記憶装置

Country Status (2)

Country Link
US (1) US20030131166A1 (ja)
JP (1) JP4212811B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7523236B1 (en) * 2003-06-11 2009-04-21 Lsi Corporation Switching serial advanced technology attachment (SATA) to a parallel interface
US7526587B2 (en) * 2004-02-09 2009-04-28 Lsi Corporation Dual port serial advanced technology attachment (SATA) disk drive
US7523235B2 (en) * 2003-06-11 2009-04-21 Lsi Corporation Serial Advanced Technology Attachment (SATA) switch
US7149823B2 (en) * 2003-08-29 2006-12-12 Emulex Corporation System and method for direct memory access from host without processor intervention wherein automatic access to memory during host start up does not occur
US7986630B1 (en) 2004-02-09 2011-07-26 Lsi Corporation High performance architecture for fiber channel targets and target bridges
US7783802B1 (en) 2004-02-09 2010-08-24 Lsi Corporation Serial advanced technology attachment (SATA) switch that toggles with power control to hard disk drive while avolding interruption to system
US8499308B2 (en) * 2006-12-22 2013-07-30 Lsi Corporation Initiator notification method and apparatus
US7962676B2 (en) 2006-12-22 2011-06-14 Lsi Corporation Debugging multi-port bridge system conforming to serial advanced technology attachment (SATA) or serial attached small computer system interface (SCSI) (SAS) standards using idle/scrambled dwords
US7761642B2 (en) * 2006-12-22 2010-07-20 Lsi Corporation Serial advanced technology attachment (SATA) and serial attached small computer system interface (SCSI) (SAS) bridging

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5208745A (en) * 1988-07-25 1993-05-04 Electric Power Research Institute Multimedia interface and method for computer system
US5251303A (en) * 1989-01-13 1993-10-05 International Business Machines Corporation System for DMA block data transfer based on linked control blocks
US6088740A (en) * 1997-08-05 2000-07-11 Adaptec, Inc. Command queuing system for a hardware accelerated command interpreter engine
US6128674A (en) * 1997-08-08 2000-10-03 International Business Machines Corporation Method of minimizing host CPU utilization in driving an adapter by residing in system memory a command/status block a soft interrupt block and a status block queue
US6636922B1 (en) * 1999-03-17 2003-10-21 Adaptec, Inc. Methods and apparatus for implementing a host side advanced serial protocol
US6434630B1 (en) * 1999-03-31 2002-08-13 Qlogic Corporation Host adapter for combining I/O completion reports and method of using the same
US6697885B1 (en) * 1999-05-22 2004-02-24 Anthony E. B. Goodfellow Automated DMA engine for ATA control
US6388591B1 (en) * 1999-09-24 2002-05-14 Oak Technology, Inc. Apparatus and method for receiving data serially for use with an advanced technology attachment packet interface (atapi)
US6421744B1 (en) * 1999-10-25 2002-07-16 Motorola, Inc. Direct memory access controller and method therefor

Also Published As

Publication number Publication date
JP4212811B2 (ja) 2009-01-21
US20030131166A1 (en) 2003-07-10

Similar Documents

Publication Publication Date Title
US7484016B2 (en) Apparatus and method for high performance volatile disk drive memory access using an integrated DMA engine
JP5128079B2 (ja) ユニバーサルストレージバスアダプタ
JP4748610B2 (ja) 取り出されたデータをメモリに直接に書き込むストレージコントローラによるバッファスペースの最適な使用
TWI747886B (zh) 使用nvme介面存取元件的同時核心模式和使用者模式的方法、非暫時性電腦可讀取媒體及主機電腦系統
TWI407300B (zh) 電源管理控制器與方法
JPH09237138A (ja) 消費電力の管理装置及び方法
US5555437A (en) Read-write state machine in a host interface for controlling read and write operations in a disk drive
US20130054840A1 (en) Tag allocation for queued commands across multiple devices
CN112416250A (zh) 基于NVMe的固态硬盘的命令处理方法及相关设备
US5687389A (en) System for controlling an automatic read operation of read cache control circuit in a disk drive controller utilizing a start counter, a working counter, and a sector counter
JP2003208394A (ja) 情報処理システム、インタフェース装置、情報処理装置、情報記憶装置
US20090276647A1 (en) Storage device power consumption state
US7600058B1 (en) Bypass method for efficient DMA disk I/O
JPH0981424A (ja) 情報処理装置
JP4972212B2 (ja) ブリッジ回路
JP2001166994A (ja) 早期データ転送完了を利用してデータ記憶装置性能を改善するデータ記憶装置および方法
JP2018106573A (ja) ストレージ制御装置及び制御プログラム
US20040177183A1 (en) Interface circuit, disc controller, disc drive apparatus and interface control method
JP2008299425A (ja) データ転送装置及びデータ転送方法
US20120131236A1 (en) Communication between a computer and a data storage device
US7694004B2 (en) Bit-granular writes of control registers
JP2006059201A (ja) データ転送システム及びインターフェイス
US11669268B2 (en) Information processing apparatus and control method therefor
JP2012068808A (ja) 可搬記憶装置
JP2020140562A (ja) 省電力モードに移行可能な記憶装置を備える情報処理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040825

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061114

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070112

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070904

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071105

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20071108

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081024

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081029

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111107

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111107

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111107

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees