JP2013515982A - データ転送システム及びデータ転送方法 - Google Patents
データ転送システム及びデータ転送方法 Download PDFInfo
- Publication number
- JP2013515982A JP2013515982A JP2012530012A JP2012530012A JP2013515982A JP 2013515982 A JP2013515982 A JP 2013515982A JP 2012530012 A JP2012530012 A JP 2012530012A JP 2012530012 A JP2012530012 A JP 2012530012A JP 2013515982 A JP2013515982 A JP 2013515982A
- Authority
- JP
- Japan
- Prior art keywords
- data
- transfer
- data transfer
- parameter
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Bus Control (AREA)
Abstract
Description
転送元装置及び転送先装置の夫々と通信可能に接続される第1データ転送装置と、
前記第1データ転送装置に転送パラメータを設定する転送パラメータ設定装置と
を備えるデータ転送システムであって、
前記転送パラメータ設定装置は、
1つ以上の第2データ部と当該第2データ部の前記転送パラメータの設定に際して用いられる情報を含んだ第1データ部とを含む転送対象データを前記転送元装置から前記転送先装置に転送するに際し、
前記転送元装置から前記第1データ部を取得し、
取得した前記第1データ部に基づき、前記第1データ部を付帯させた、前記第2データ部を前記転送元装置から前記転送先装置に転送するための転送パラメータを前記第1データ転送装置に設定し、
前記第1データ転送装置は、前記転送パラメータに付帯する前記第1データ部を前記転送先装置に格納し、前記転送パラメータに従い前記第2データ部を前記転送元装置から前記転送先装置に転送することにより、前記転送対象データを前記転送元装置から前記転送先装置に転送することとする。
第1実施形態
図1に第1実施形態として説明する情報処理システム1の概略的な構成を示している。同図に示すように、情報処理システム1は、一つ以上のホスト装置3(外部装置)、及び一つ以上のストレージ装置10を含んで構成されている。
つまりMP122は、C部1411の第1DMA用転送パラメータ1800を生成する代わりに、K部1412の第1DMA用転送パラメータ1800を第1DMA1142に設定することにより
C部1411(C部1411の実体)を第1DMA1142に供給する。
Claims (12)
- 転送元装置及び転送先装置の夫々と通信可能に接続される第1データ転送装置と、
前記第1データ転送装置に転送パラメータを設定する転送パラメータ設定装置と
を備えるデータ転送システムであって、
前記転送パラメータ設定装置は、
1つ以上の第2データ部と当該第2データ部の前記転送パラメータの設定に際して用いられる情報を含んだ第1データ部とを含む転送対象データを前記転送元装置から前記転送先装置に転送するに際し、
前記転送元装置から前記第1データ部を取得し、
取得した前記第1データ部に基づき、前記第1データ部を付帯させた、前記第2データ部を前記転送元装置から前記転送先装置に転送するための転送パラメータを前記第1データ転送装置に設定し、
前記第1データ転送装置は、前記転送パラメータに付帯する前記第1データ部を前記転送先装置に格納し、前記転送パラメータに従い前記第2データ部を前記転送元装置から前記転送先装置に転送することにより、前記転送対象データを前記転送元装置から前記転送先装置に転送する
データ転送システム。 - 請求項1に記載のデータ転送システムであって、
前記第1データ転送装置は、
前記第1データ部について保証コードを算出し、
前記第1データ部について算出された前記保証コードを引き継いで前記第2データ部について保証コードを算出し、
算出した前記保証コードを、前記転送先装置に格納される前記第1データ部及び前記第2データ部に付帯させ、
当該データ転送システムは、
ホスト装置と通信するチャネル制御部と、
記憶装置と通信するドライブ制御部と、
キャッシュメモリと、
前記チャネル制御部、前記ドライブ制御部、及び前記キャッシュメモリの間のデータ転送を行うプロセッサ部と、
前記チャネル制御部及び前記プロセッサ部を通信可能に接続する内部スイッチと、
を備え、
前記転送先装置は、前記チャネル制御部が備えるメモリであり、
前記転送元装置は、前記キャッシュメモリであり、
前記転送パラメータ設定装置は、前記プロセッサ部が備えるマイクロプロセッサであり、
前記転送対象データは、前記第1データ部としてC部を、前記第2データ部としてK部及びD部を含むCKD形式(Count Key Data architecture)のデータであり、
前記C部は、前記第2データ部の前記転送パラメータの設定に際して用いられる情報として、前記K部のデータ長及び前記D部のデータ長を含み、
当該データ転送システムは、前記ホスト装置と、前記チャネル制御部が備える前記メモリと、前記第1データ転送装置とに通信可能に接続され、前記転送パラメータ設定装置による転送パラメータの設定を受け付け、受け付けた前記転送パラメータに従い前記メモリに格納されている前記転送対象データを前記ホスト装置に転送する、第2データ転送装置をさらに備え、
前記プロセッサ部は、メモリと複数の前記マイクロプロセッサとを備え、
前記第1データ転送装置は、前記データ転送の終了後、前記転送パラメータを設定した前記マイクロプロセッサに割り当てられている前記メモリの記憶領域に前記データ転送についての第1終了ステータスを書き込み、
前記第2データ転送装置は、前記データ転送の終了後、前記転送パラメータを設定した前記マイクロプロセッサに割り当てられている前記メモリの記憶領域に前記データ転送についての第2終了ステータスを書き込み、
前記第1データ転送装置は、前記転送パラメータに従い前記データ転送を行う第1DMA(Direct Memory Access)を備え、
前記第2データ転送装置は、前記転送パラメータに従い前記データ転送を行う第2DMAを備える
データ転送システム。 - 請求項1に記載のデータ転送システムであって、
前記第1データ転送装置は、
前記第1データ部について保証コードを算出し、
前記第1データ部について算出された前記保証コードを引き継いで前記第2データ部について保証コードを算出し、
算出した前記保証コードを、前記転送先装置に格納される前記第1データ部及び前記第2データ部に付帯させる
データ転送システム。 - 請求項1に記載のデータ転送システムであって、
ホスト装置と通信するチャネル制御部と、
記憶装置と通信するドライブ制御部と、
キャッシュメモリと、
前記チャネル制御部、前記ドライブ制御部、及び前記キャッシュメモリの間のデータ転送を行うプロセッサ部と、
前記チャネル制御部及び前記プロセッサ部を通信可能に接続する内部スイッチと、
を備え、
前記転送先装置は、前記チャネル制御部が備えるメモリであり、
前記転送元装置は、前記キャッシュメモリであり、
前記転送パラメータ設定装置は、前記プロセッサ部が備えるマイクロプロセッサである
データ転送システム。 - 請求項4に記載のデータ転送システムであって、
前記転送対象データは、前記第1データ部としてC部を、前記第2データ部としてK部及びD部を含むCKD形式(Count Key Data architecture)のデータであり、
前記C部は、前記第2データ部の前記転送パラメータの設定に際して用いられる情報として、前記K部のデータ長及び前記D部のデータ長を含む
データ転送システム。 - 請求項4に記載のデータ転送システムであって、
前記ホスト装置と、前記チャネル制御部が備える前記メモリと、前記第1データ転送装置とに通信可能に接続され、前記転送パラメータ設定装置による転送パラメータの設定を受け付け、受け付けた前記転送パラメータに従い前記メモリに格納されている前記転送対象データを前記ホスト装置に転送する、第2データ転送装置をさらに備える
データ転送システム。 - 請求項6に記載のデータ転送システムであって、
前記プロセッサ部は、メモリと複数の前記マイクロプロセッサとを備え、
前記第1データ転送装置は、前記データ転送の終了後、前記転送パラメータを設定した前記マイクロプロセッサに割り当てられている前記メモリの記憶領域に前記データ転送についての第1終了ステータスを書き込み、
前記第2データ転送装置は、前記データ転送の終了後、前記転送パラメータを設定した前記マイクロプロセッサに割り当てられている前記メモリの記憶領域に前記データ転送についての第2終了ステータスを書き込む
データ転送システム。 - 請求項6に記載のデータ転送システムであって、
前記第1データ転送装置は、前記転送パラメータに従い前記データ転送を行う第1DMA(Direct Memory Access)を備え、
前記第2データ転送装置は、前記転送パラメータに従い前記データ転送を行う第2DMAを備える
データ転送システム。 - 転送元装置及び転送先装置の夫々と通信可能に接続される第1データ転送装置と、
前記第1データ転送装置に転送パラメータを設定する転送パラメータ設定装置と
を備えるデータ転送システムによるデータ転送方法であって、
前記転送パラメータ設定装置が、
1つ以上の第2データ部と当該第2データ部の前記転送パラメータの設定に際して用いられる情報を含んだ第1データ部とを含む転送対象データを前記転送元装置から前記転送先装置に転送するに際し、
前記転送元装置から前記第1データ部を取得し、
取得した前記第1データ部に基づき、前記第1データ部を付帯させた、前記第2データ部を前記転送元装置から前記転送先装置に転送するための転送パラメータを前記第1データ転送装置に設定し、
前記第1データ転送装置が、前記転送パラメータに付帯する前記第1データ部を前記転送先装置に格納し、前記転送パラメータに従い前記第2データ部を前記転送元装置から前記転送先装置に転送することにより、前記転送対象データを前記転送元装置から前記転送先装置に転送する
データ転送方法。 - 請求項9に記載のデータ転送方法であって、
前記第1データ転送装置は、
前記第1データ部について保証コードを算出し、
前記第1データ部について算出された前記保証コードを引き継いで前記第2データ部について保証コードを算出し、
算出した前記保証コードを、前記転送先装置に格納される前記第1データ部及び前記第2データ部に付帯させる
データ転送方法。 - 請求項9に記載のデータ転送方法であって、
前記データ転送システムは、
ホスト装置と通信するチャネル制御部と、
記憶装置と通信するドライブ制御部と、
キャッシュメモリと、
前記チャネル制御部、前記ドライブ制御部、及び前記キャッシュメモリの間のデータ転送を行うプロセッサ部と、
前記チャネル制御部及び前記プロセッサ部を通信可能に接続する内部スイッチと、
を備え、
前記転送先装置は、前記チャネル制御部が備えるメモリであり、
前記転送元装置は、前記キャッシュメモリであり、
前記転送パラメータ設定装置は、前記プロセッサ部が備えるマイクロプロセッサである
データ転送方法。 - 請求項11に記載のデータ転送方法であって、
前記転送対象データは、前記第1データ部としてC部を、前記第2データ部としてK部及びD部を含むCKD形式(Count Key Data architecture)のデータであり、
前記C部は、前記第2データ部の前記転送パラメータの設定に際して用いられる情報として、前記K部のデータ長及び前記D部のデータ長を含む
データ転送方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2010/004208 WO2011161722A1 (en) | 2010-06-24 | 2010-06-24 | Data transfer system and data transfer method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013515982A true JP2013515982A (ja) | 2013-05-09 |
JP5351340B2 JP5351340B2 (ja) | 2013-11-27 |
Family
ID=43303863
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012530012A Expired - Fee Related JP5351340B2 (ja) | 2010-06-24 | 2010-06-24 | データ転送システム及びデータ転送方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8296478B2 (ja) |
JP (1) | JP5351340B2 (ja) |
WO (1) | WO2011161722A1 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
BR112013020341B1 (pt) * | 2011-03-02 | 2021-06-08 | Nec Corporation | sistema de controle de dados e método de controle de dados |
US20140244934A1 (en) * | 2013-02-25 | 2014-08-28 | Hitachi, Ltd. | Storage apparatus |
JP5695126B2 (ja) * | 2013-05-14 | 2015-04-01 | 株式会社日立製作所 | 計算機システム、サーバモジュール及びストレージモジュール |
KR102226522B1 (ko) * | 2014-11-04 | 2021-03-11 | 삼성전자주식회사 | 네트워크 상태를 판단하는 장치 및 방법 |
CN104503738B (zh) * | 2014-11-28 | 2018-03-06 | 华为技术有限公司 | 参数传递方法、单板加载器、单板和单板仿真器 |
US20190042797A1 (en) * | 2017-12-28 | 2019-02-07 | Intel Corporation | Security Hardware Access Management |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08235102A (ja) * | 1994-11-16 | 1996-09-13 | Apple Computer Inc | Dma転送期間に代替デバイス・ストリームとメモリ・スペースを指定するメカニズムを備えたdmaコントローラ |
JP2005275538A (ja) * | 2004-03-23 | 2005-10-06 | Fujitsu Ltd | ダイレクトメモリアクセス制御装置および方法 |
US20050226238A1 (en) * | 2004-03-31 | 2005-10-13 | Yatin Hoskote | Hardware-based multi-threading for packet processing |
JP2006164141A (ja) * | 2004-12-10 | 2006-06-22 | Fujitsu Ltd | データ書込み方法とチャネルアダプタ |
JP2006323541A (ja) * | 2005-05-17 | 2006-11-30 | Hitachi Ltd | データ転送回路及びデータ転送方法 |
US20100036977A1 (en) * | 2008-08-11 | 2010-02-11 | International Business Machines Corporation | Ckd partial record handling |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0877099A (ja) | 1994-09-02 | 1996-03-22 | Fuji Xerox Co Ltd | Dmaコントローラ |
JPH0962610A (ja) | 1995-08-22 | 1997-03-07 | Mitsubishi Electric Corp | Dmaコントローラ |
JP2005078596A (ja) | 2003-09-03 | 2005-03-24 | Hitachi Ltd | データ転送装置の制御方法、データ転送装置、チャネル制御装置、及び記憶デバイス制御装置 |
JP2008225558A (ja) * | 2007-03-08 | 2008-09-25 | Fujitsu Ltd | データ中継集積回路、データ中継装置およびデータ中継方法 |
-
2010
- 2010-06-24 WO PCT/JP2010/004208 patent/WO2011161722A1/en active Application Filing
- 2010-06-24 US US12/811,500 patent/US8296478B2/en active Active
- 2010-06-24 JP JP2012530012A patent/JP5351340B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08235102A (ja) * | 1994-11-16 | 1996-09-13 | Apple Computer Inc | Dma転送期間に代替デバイス・ストリームとメモリ・スペースを指定するメカニズムを備えたdmaコントローラ |
JP2005275538A (ja) * | 2004-03-23 | 2005-10-06 | Fujitsu Ltd | ダイレクトメモリアクセス制御装置および方法 |
US20050226238A1 (en) * | 2004-03-31 | 2005-10-13 | Yatin Hoskote | Hardware-based multi-threading for packet processing |
JP2006164141A (ja) * | 2004-12-10 | 2006-06-22 | Fujitsu Ltd | データ書込み方法とチャネルアダプタ |
JP2006323541A (ja) * | 2005-05-17 | 2006-11-30 | Hitachi Ltd | データ転送回路及びデータ転送方法 |
US20100036977A1 (en) * | 2008-08-11 | 2010-02-11 | International Business Machines Corporation | Ckd partial record handling |
Also Published As
Publication number | Publication date |
---|---|
JP5351340B2 (ja) | 2013-11-27 |
US8296478B2 (en) | 2012-10-23 |
WO2011161722A1 (en) | 2011-12-29 |
US20120036286A1 (en) | 2012-02-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5351340B2 (ja) | データ転送システム及びデータ転送方法 | |
US6813688B2 (en) | System and method for efficient data mirroring in a pair of storage devices | |
TWI699696B (zh) | 具有介面控制機構之電子系統及其操作方法 | |
JP4068798B2 (ja) | 記憶サブシステム及びi/oインタフェースの制御方法ならびに情報処理システム | |
US10114688B2 (en) | System and method for peripheral bus device failure management | |
US9304710B2 (en) | Storage system and data transfer method of storage system | |
US11287983B2 (en) | Raid performance by offloading tasks to expanders | |
US20110282963A1 (en) | Storage device and method of controlling storage device | |
US8683130B2 (en) | Fabricating key fields | |
WO2014094250A1 (zh) | 数据处理方法和设备 | |
US20110258406A1 (en) | Storage apparatus and control method of storage apparatus | |
US20110154165A1 (en) | Storage apparatus and data transfer method | |
US20150058658A1 (en) | Storage apparatus and method for controlling storage apparatus | |
US20060265523A1 (en) | Data transfer circuit and data transfer method | |
US7293139B2 (en) | Disk array system generating a data guarantee code on data transferring | |
US8041850B2 (en) | Storage apparatus and data integrity assurance method | |
WO2017072868A1 (ja) | ストレージ装置 | |
US8495164B2 (en) | Data transfer device and data transfer method | |
JP2005293478A (ja) | 記憶制御システム、記憶制御システムに備えられるチャネル制御装置、データ転送装置 | |
US9304842B2 (en) | Computer system, control method for computer system and coupling module | |
JP2009205347A (ja) | 情報処理システム、情報処理システムの制御方法、および情報処理システムの制御プログラム | |
US8566551B2 (en) | Information apparatus and method for controlling the same | |
JP2005346426A (ja) | データ共有ディスク装置 | |
CN115951830A (zh) | 一种创建虚拟磁盘vd的方法和服务器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130802 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130813 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130822 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5351340 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |