JP4212268B2 - 液晶表示モジュールの輝度自動制御装置及び方法 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は液晶表示（ｌｉｑｕｉｄ ｃｒｙｓｔａｌ ｄｉｓｐｌａｙ：ＬＣＤ）モジュールに関し、さらにはＬＣＤモジュールの輝度を自動に調節する装置及び方法に関する。
【０００２】
【従来の技術】
薄膜トランジスタ液晶表示（ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ ｌｉｑｕｉｄ ｃｒｙｓｔａｌ ｄｉｓｐｌａｙ： ＴＦＴ−ＬＣＤ） は携帯型コンピュータ、ＴＶセット及びモニタのようなシステムの表示装置として使用される。図１はＬＣＤモジュール１００の構造を示す。図１を参照すると、ＬＣＤモジュール１００は２つのガラスの間に液晶物質が注入されたＬＣＤパネル１０とＬＣＤパネル１０を駆動させるための駆動回路２０，３０及びその駆動回路２０，３０を制御する制御信号を発生するタイミング制御器４０を含む駆動ユニット、そして、バックライト６０を含み、ＬＣＤパネル１０を支持し、保護するためのシャーシ構造物（図示しない）で構成される。
【０００３】
バックライト６０はインバータ６２、蛍光ランプ６４、反射板６６等からなって、光源として使用される蛍光ランプ６４から明るさが均一である平面光を形成する。ランプ６４はＣＣＦＴ（ｃｏｌｄ ｃａｔｈｏｄｅ ｆｌｕｏｒｅｓｃｅｎｅ ｔｕｂｅ）とＨＣＦＴ（ｈｏｔ ｃａｔｈｏｄｅ ｆｌｕｏｒｅｓｃｅｎｅ ｔｕｂｅ）に分けられ、反射板６６は光の反射角を変化させる役割を果たす。ＬＣＤパネル１０は駆動回路２０，３０から入力された各々の画素信号電圧に応じて、バックライト６０に入射された白い平面光が画素に透過される光を制御することによって、色影像を表示する。
【０００４】
図２はＬＣＤモジュール１００を携帯型コンピュータ又はデスクトップコンピュータで表示装置として使用する場合、ＬＣＤモジュール１００に対する輝度調節スキームを示すための構成図である。一般に、携帯型コンピュータ又はデスクトップコンピュータシステムは直流電圧で駆動されるのに対して、バックライト６０は交流電圧で点灯される。従って、ＬＣＤモジュール１００には、図に示すように、直流電圧を交流電流に変換するためのインバータ６２が必ず要求される。インバータ６２は直流電流を交流電流に変換する動作の外に、当業者に周知のように、その内部にディミング回路（図示しない）があって、ランプ６４の輝度を調節する。
【０００５】
図２を参照すると、使用者がコンピュータを操作することによって輝度調節命令を入力すると、コンピュータ本体部２００は輝度を調節するための輝度調節電圧ＣＴＬ＿Ｖをインバータ６２に発生する。コンピュータ本体部２００から輝度調節電圧ＣＴＬ＿Ｖが発生すると、インバータ６２に備えられたディミング回路は輝度調節電圧ＣＴＬ＿Ｖに応じてランプ６４の電流を制限してバックライト６０の輝度を調節する。例えば、コンピュータが携帯型コンピュータである場合、輝度調節電圧ＣＴＬ＿Ｖは０−３．３Ｖである。この時、輝度調節電圧ＣＴＬ＿Ｖが０Ｖである時、一番暗い輝度（黒：Ｂ）であり、輝度調節電圧ＣＴＬ＿Ｖが３．３Ｖである時、一番明るい輝度（白：Ｗ）である。
【０００６】
しかし、このような従来技術による輝度調節スキームは、ＬＣＤモジュール１００を通じて表示される各画面（又は、フレーム）のデータ特性が異なるにもかかわらず、輝度が調節された後は調節された輝度をそのままに維持する特性を有する。即ち、従来技術による輝度調節スキームは、動画像のように急激に画面が変化し、各画面ごとに全体的な明暗が引き続いて変化するにもかかわらず、一律的に輝度を維持するので、不要な電力消費を誘発する問題点がある。又、低電導性の赤（Ｒ）と青（Ｂ）の画面では、輝度を増加しても、あまり明るくならない。従って、バックライトの輝度を増加しても、透過度が低くて、消費電力の増加に比べて明るさの効果が少ない。
【０００７】
【発明が解決しようとする課題】
本発明は、前述した問題点を解決するために提案されたものであり、各画面別デューティレート（ｄｕｔｙ ｒａｔｅ）を自動に調節することによって、ＬＣＤ装置の輝度を自動に調節できる自動輝度調節装置及び方法を提供することを目的とする。
【０００８】
本発明は、使用者の要請に従う輝度調節と自動に実行される各画面別輝度調節との間の衝突を防止し、前記輝度調節方法を適切に併合できる装置及び方法を提供することを他の目的とする。
本発明は、ＬＣＤモジュールに表示される各画面別コントラストを向上できる自動輝度調節装置及び方法を提供することを他の目的とする。
【０００９】
本発明は、各画面のデータ特性に従って輝度を調節することによって、ＬＣＤモジュールの消費電力を低減できる自動輝度調節装置及び方法を提供することを他の目的とする。
本発明は、ＬＣＤ装置に表示された画面の赤（Ｒ）、緑（Ｇ）、青（Ｎ）の状態に従ってバックライトの明るさを調節することによって、ＬＣＤ装置の消費電力を低減できる自動輝度調節装置及び方法を提供することを他の目的とする。
【００１０】
【課題を解決するための手段】
前述の目的を達成するための本発明の一によると、バックライトを備える液晶表示装置は、液晶表示装置に表示される画素を取り込み、画素の平均階調値を算出して平均階調値に比例する輝度調節信号を発生する制御信号発生手段と制御信号発生手段から出力される輝度調節信号に応じてバックライトの輝度を自動に調節するインバータを含む。
【００１１】
前述した本発明の他の目的を達成するための本発明によると、バックライトを備える液晶表示装置は、液晶表示装置に表示される画素を取り込み、画素の平均階調値を算出して平均階調値に比例する第１輝度調節信号を発生する第１制御信号発生手段と、使用者の操作によってバックライトの輝度を調節するための第２輝度調節信号を発生する第２制御信号発生手段と、第１及び第２制御信号発生手段から出力される第１及び第２輝度調節信号に応じて第３輝度調節信号を発生する第３制御信号発生手段、そして、第３輝度調節信号に応じてバックライトの輝度を調節するインバータを含む。
【００１２】
前述した本発明の他の目的を達成するための本発明の他によると、液晶表示装置のバックライト輝度調節方法は、液晶表示装置に表示される画素の階調値を算出する段階と、階調値に対応する第１輝度調節信号を発生する段階と、コンピュータ本体部を通じて第２輝度調節信号を発生する段階と、そして、第１及び第２輝度調節信号に応じて発生した第３輝度調節信号によってバックライトの輝度を自動に調節する段階とを含む。
【００１３】
本発明の他によると、ホストからのビデオ情報を取り込み、バックライトを備える液晶表示装置は、ホストからのビデオ情報に対応する画素データを取り込み、画素データの色状態を判別して、判別された色状態に対応するデューティレートを有する輝度調節信号を発生する制御信号発生装置及び制御信号発生装置からの輝度調節信号を取り込んでバックライトユニットの輝度を自動に調節するインバータを含む。
【００１４】
この実施形態において、制御信号発生回路は色状態が緑、赤及び青で判別される時、緑、赤及び青順にデューティレートが減少する輝度調節信号を発生する。輝度制御信号のデューティレートは緑：赤：青＝１：０．６６；０．４９に設定される。制御信号発生回路はタイミング制御器で実現される。
この望ましい実施形態において、制御信号発生回路は画素データの色状態を判別し、輝度調節信号を発生するように制御信号発生回路の動作を制御する制御部と、ホストから画素データを取り込み、制御部の制御によって判別された色状態に従って画素データを変換するデータ獲得及び変換部と、制御部の制御下に変換されたデータを論理演算して特定データを出力する演算部と、制御部の制御下に特定データをダウンカウントするダウンカウンタと、ダウンカウンタの出力信号に対応する輝度調節信号を発生するパルス発生器とを含み、制御部はダウンカウンタの出力信号がロジックローレベルである時まで、ダウンカウンタの出力信号に対応する輝度調節信号を出力するように制御する。
【００１５】
前述した目的を達成するための本発明の他によると、輝度自動調節装置とバックライトユニットを備え、ビデオ情報を出力するホストと共に使用する液晶表示モジュールで、輝度自動調節装置の輝度調節方法において、ホストからビデオ情報に対する画素データを取り込み、画素データの色状態を判別する段階と、判別された色状態に対応して画素データを変換する段階と、画素データがラインの最後のデータであるかを判別する段階と、判別の結果、ラインの最後の画素データであると、画素データに対応する輝度調節信号を出力する段階とを含み、輝度調節信号に対応してバックライトユニットの輝度を自動調節する。
【００１６】
この望ましい実施形態において、変換する段階は判別された色状態に従って緑、赤及び青順に減少する輝度に対応するデューティレートを有するように画素データを変換する段階を含む。
この実施形態において、画素データは判別された色状態が緑であると、最大輝度の１００％、赤であると、最大輝度の６６％、青であると、最大輝度の４９％に対応するデータに変換される。
【００１７】
以下、添付した図を参照して、本発明の望ましい実施形態を詳細に説明する。本発明の新たな液晶表示装置は、液晶表示装置に表示される画素の階調値に比例して発生するデューティレート信号に従ってバックライトの輝度を自動に調節する。
【００１８】
［発明の詳細な説明］
図３はＬＣＤモジュールを携帯型コンピュータ又はデスクトップコンピュータで表示装置として使用する場合、本発明の第１実施形態によるＬＣＤモジュールのバックライト輝度調節スキームを示すための構成図である。図３を参照すると、本発明によるＬＣＤモジュールは、ＬＣＤモジュールに表示される１つの画面に対する階調値の平均を１Ｈ時間（水平周期時間）単位で算出し、算出された階調値に対応するデューティレート信号ＤＵＴＹを発生するデューティ調節部４２０を備えるタイミング制御器４００と、タイミング制御器４００から発生する１Ｈ時間単位のデューティレート信号ＤＵＴＹを１フレームにかけて合算して、表示される画面の階調値に比例してその電位が異なる可変輝度調節電圧Ｖｄｕｔｙを発生するＲ−Ｃ回路５００を含む。Ｒ−Ｃ回路５００は、デューティレート信号ＤＵＴＹに一端を接続され、他端をインバータ６２に接続された抵抗Ｒ１と、抵抗Ｒ１と接地端子との間に接続されたキャパシタＣ１を含んでいる。Ｒ−Ｃ回路５００に連結されたインバータ６２は可変輝度調節電圧Ｖｄｕｔｙに応じて、その内部に備えられたディミング回路（図示しない）を通じてランプ６４の電流を制限してバックライトの輝度を調節する。以降、このようなＬＣＤモジュールの詳細な動作を説明する。
【００１９】
先ず、タイミング制御器４００は１Ｈ時間の間、画素データの階調に対応するデューティレートを有する１Ｈ周期のパルス波を出力する。例えば、水平画素数が６４０個であるＶＧＡ解像度のＬＣＤモジュールで１Ｈ時間の間に全ての画素値が黒（Ｂ）になったら、０個の画素クロック数ほどハイ値が出力される０％のデューティレート信号ＤＵＴＹが発生し、１Ｈ時間の間に全ての画素値が白（Ｗ）になったら、６４０個の画素クロック数ほどハイ値が出力される１００％のデューティレート信号ＤＵＴＹが発生する。１Ｈ時間の間に全ての画素の平均値が中間階調であったら、５０％のデューティレート信号が発生する。
【００２０】
下記の表１及び表２は１水平ラインの平均階調が１６段階であり、水平画素数が６４０個であるＶＧＡの解像度のＬＣＤモジュールでのデューティレートを百分率に示すものである。表１はガンマ常数が１である場合のデューティレートを示し、表２は現在ＬＣＤ製品で幅広く採択するガンマ常数が２．２である場合のデューティレートを示す。
【００２１】
【表１】

【００２２】
【表２】

【００２３】
表１及び表２に示すデューティレートは、１Ｈ時間（水平周期時間）の間、ハイレベルの画素の個数を百分率に示すものであり、タイミング制御器４００から発生するデューティレート信号ＤＵＴＹは１Ｈ時間の間の画素データの階調値に従って、表１及び表２のように所定の画素クロックの個数ほどハイ値を有するパルス波を出力する。
【００２４】
タイミング制御器４００に備えられたデューティ調節部４２０は前記のようなデューティレート信号ＤＵＴＹを発生するために、その内部に記憶レジスタを備え、次のように１Ｈ時間の間の画素データの階調値を算出する。例えば、１６階調を表現できる４ビット画素データが入力される時、１フレームのデータのうち、１水平ラインに対する階調値を算出する場合、デューティ調節部４２０は１Ｈ時間（水平周期時間）ごとに記憶レジスタを消去する。続いて、４ビット画素データを取り込み、入力された４ビット画素データを記憶レジスタに貯蔵されている値と合算して、合算された結果を再び記憶レジスタに貯蔵する。この時、１水平ラインの端に該当する画素データが入力されないと（即ち、１水平ラインの画素データが全部入力されないと）、水平ラインの端に該当する画素データが入力される時まで４ビット画素データを続いて取り込み、入力された４ビット画素データと記憶レジスタに貯蔵されている値を合算して、合算された結果を記憶レジスタに貯蔵する段階を繰り返す。そして、水平ラインの端に該当する画素データが入力されると（即ち、１水平ラインの画素データが全部入力されると）、記憶レジスタの上位４ビットを取って表１及び表２に示す画素クロックの個数ほどハイ値を出力する１Ｈ周期のデューティレート信号ＤＵＴＹを発生する。前述したのは１６階調を示す４ビット画素データの場合を例にして説明したものであり、前述のようなデューティレートの調節に対する基本的な６ビット及び８ビットの画素データにも同様に適用できる。
【００２５】
前述のように、デューティ調節部４２０が１Ｈ時間単位の階調値に対応するデューティレート信号ＤＵＴＹを発生すると、Ｒ−Ｃ回路５００はタイミング制御器４００から発生する１Ｈ時間単位のデューティレート信号ＤＵＴＹを１フレームにかけて合算する。Ｒ−Ｃ回路５００のより詳細な動作は次のとおりである。先ず、キャパシタＣ１の初期充電電圧をＶｏとすると、ハイ区間Ｔ１を有するＶｃの振幅を有する１Ｈ周期の信号、即ち、高デューティレート信号Ｄ＝Ｔ１／１Ｈ＊１００％がタイミング制御器４００から出力されると仮定すると、１Ｈ周期ごとにＲ−Ｃ回路５００から出力される可変輝度調節電圧Ｖｄｕｔｙは下記の
【００２６】
式１である。
（式１）
Ｖｄｕｔｙ＝｛Ｖｏ＋（Ｖｃ−Ｖｏ）×［１−ＥＸＰ［−Ｔ１／
（Ｒ×Ｃ）］］｝×ＥＸＰ［（Ｔ１−１Ｈ）／（Ｒ×Ｃ）］
このようなバックライト輝度調節のための可変輝度調節電圧Ｖｄｕｔｙはタイミング制御器４００から発生するデューティレート信号ＤＵＴＹのハイレベル区間Ｔ１に比例する電圧レベルを有し、可変輝度調節電圧Ｖｄｕｔｙの応答速度はＲ−Ｃ回路５００のＲＣ時定数（ＲＣ ｔｉｍｅ ｃｏｓｔａｎｔ）によって決定される。
【００２７】
図４は図３に示すデューティ調節部４２０及びＲ−Ｃ回路５００によって出力される可変輝度調節電圧Ｖｄｕｔｙの波形を示す図である。図４を参照すると、▲１▼で表示されたグラフはＲＣ時定数が１Ｈ時間の１０倍である時、０−１５階調（ＤＵＴＹは１００％）の時の可変輝度調節電圧Ｖｄｕｔｙの波形を示し、▲２▼で表示されたグラフはＲＣ時定数が１Ｈ時間の１０倍である時、中間階調（ＤＵＴＹは５０％）の時の可変輝度調節電圧Ｖｄｕｔｙの波形を示す。この場合、５０Ｈで可変輝度調節電圧Ｖｄｕｔｙは飽和状態になり、これは５０ＨのビットレートがＲＣ時定数によって決定されることを意味する。
【００２８】
図６は図３に示すデューティ調節部４２０及びＲ−Ｃ回路５００によって出力される可変輝度調節電圧Ｖｄｕｔｙに従って線形的に決定されるランプ６４の電流及び輝度の関係を示す図である。図６を参照すると、Ｒ−Ｃ回路５００から発生する可変輝度調節電圧Ｖｄｕｔｙをバックライトインバータ６２の入力電圧で使用すると、インバータ６２は入力された可変輝度調節電圧Ｖｄｕｔｙに対応する電流を発生し、電流量に比例してバックライトの輝度が決定される。このような関係から分かるように、本発明によるＬＣＤモジュールは、ＬＣＤモジュールに表示される１つの画面に対するデューティレートを自動に調節して可変輝度調節電圧Ｖｄｕｔｙを発生し、可変輝度調節電圧Ｖｄｕｔｙによってインバータ６２を通じて発生するランプ６４の電流が調節されて、バックライトの輝度が自動に調節される。
【００２９】
本発明の他によると、ＬＣＤモジュールはデューティ制御器からの画素データの色状態に対応するデューティレートを有する可変輝度調節電圧を発生し、可変輝度調節電圧に応じてバックライト（例えば、蛍光ランプ）の電流量を調節することによって、バックライトの輝度を自動に調節できる。従って、本発明のＬＣＤモジュールは画素データの色状態に従ってデューティレートを自動に調節して可変輝度調節電圧を発生し、これに応じてインバータはバックライトユニット、即ち、蛍光ランプの電流を調節してバックライトの輝度を自動に調節する。
【００３０】
図７を参照すると、白い輝度は緑、赤及び青の３つの色の輝度が混合された場合に決定されるものであるので、各色の輝度、即ち、緑（Ｇ）が７３．６２、赤（Ｒ）が２９．４５、そして、青（Ｂ）が２１．２４の輝度である場合、白（Ｗ）は１２４．３の輝度になる。これは薄膜液晶表示モジュールの色フィルタ（図示しない）で、赤、緑、青各々の透過度が緑＞赤＞青順に決定されることを意味する。従って、本発明では同一階調の表現の時、緑（Ｇ）である時、最大輝度が発生し、赤（Ｒ）、青（Ｂ）順に輝度を調節することによって画面がさらに明るくなるように実現する。そして、赤（Ｒ）、青（Ｂ）の時にはバックライトの輝度を減少させて消費電力を低減する効果が得ることができる。これは緑（Ｇ）の画面ではバックライト輝度をすこしだけ増加しても透過度が高いので明るく見え、赤（Ｒ）、青（Ｂ）の画面ではいくら輝度を増加してもあまり明るくならないので、バックライトの輝度を増加しても透過度が低くて、消費電力の増加に比べて明るさの効果が少ないためである。
【００３１】
図３は本発明の第２実施形態による液晶表示モジュールのバックライト輝度調節スキームを示す構成図である。第２実施形態によるＬＣＤモジュールの構成及び動作は図１実施形態と同一であるので、デューティ制御器からの画素データの色状態に対応するデューティレートを有する可変輝度調節電圧を発生することと、可変輝度調節電圧に従ってバックライトの電流を調節することに対する説明は省略する。この実施形態では透過率の比をＧ：Ｒ：Ｂ＝１：０．６６：０．４９にして緑（Ｇ）の画面では最大輝度を発生させ、赤（Ｒ）、青（Ｂ）の画面では各々最大輝度の約１／２、約１／４の輝度を発生させる。
【００３２】
図３を参照すると、ＬＣＤモジュールはタイミング制御器４００とＲ−Ｃ回路５００、インバータ６２、そしてランプ６４を含む。
タイミング制御器４００はデューティ調節部４２０を含む。そして、図示しないが、入力処理部、信号処理部、クロック処理部及びデータ処理部等、一般的なタイミング制御器集積回路の構成要素を含む。デューティ調節部４２０はホスト（図示しない。例えば、コンピュータ等）から入力される画素データの色に対応してバックライトユニットの輝度を自動に調節するためのデューティ信号Ｄｕｔｙを発生する。
【００３３】
図８に示すように、デューティ調節部４２０は画素データ獲得及び変換部４２１、加算器４２２、合算器４２３と割り算器４２４とデューティレジスタ／ダウンカウンタ４２６とパルス発生器４２７及び制御部４２８を含む。
画素データ獲得及び変換器４２１は複数の記憶レジスタ（例えば、Ｒ、Ｇ、Ｂレジスタ及び集積レジスタ）を含み、ビデオ情報を出力するホスト（図示しない）から画素データ（Ｒ［５：０］、Ｇ［５：０］、Ｂ［５：０］）を取り込み、Ｒ、Ｇ、Ｂの色状態に従って図９に記する所定の処理過程Ｓ４０〜Ｓ５４によって変換されたデータ（Ｒ’［５：０］、Ｇ’［５：０］、Ｂ’［５：０］）を出力する。加算器４２２は画素データ獲得及び変換部４２１から変換された画素データ（Ｒ’［５：０］、Ｇ’［５：０］、Ｂ’［５：０］）を加えてこれを貯蔵する。合算器４２３は加算された画素データＳＵＭ［７：０］が１ラインの間のデータであると、これを合算して貯蔵する。割り算器４２４は合算器４２３から出力された１ラインの画素データの合ＴＳＵＭ［１７：０］を３で割り算する。デューティレジスタ／ダウンカウンタ４２６は割り算器４２４から出力されたデータのうち、上位６ビットデータＭＳＢ［１５：１０］をロードし、これをダウンカウントする。これは上位６ビットデータＭＳＢ［１５：１０］が白から黒までの６４階調に対応するので、これによって色状態に従う輝度を調節するためのレベルを設定できる。パルス発生器４２７はデューティレジスタ／ダウンカウンタ４２６の出力信号に対応してデューティ信号Ｄｕｔｙを発生する。
【００３４】
制御部４２８はホストから画素クロック信号ＣＬＫと１ラインの周期情報を有するビデオ信号ＤＥを取り込んで周期的に画素データ獲得及び変換部４２１のレジスタ（図示しない）をクリアし、デューティ調節部４２０は各構成要素の動作が適切に実行されるようにロード信号ＤＡＴＡ＿ＬＯＡＤ１、ＤＡＴＡ＿ＬＯＡＤ２及びクロック信号ＣＬＫ＿ＣＯＵＮＴと特定データを出力するように演算動作（即ち、加算、合算、割り算等）を制御するための制御信号ＰＩＸＥＬ＿ＡＤＤ，ＬＩＮＥ＿ＡＤＤ，ＤＩＶＩＤＥを発生する。
【００３５】
以降、前記実施形態の動作処理過程を詳細に説明する。
先ず、画素データ獲得及び変換部４２１は６ビットのＧ、Ｒ、Ｂデータが、例えば、Ｇ［５：０］＝１１１１１１であり、Ｒ［５：０］＝Ｂ［５：０］＝００００００である画素データが入力されると、制御部４２８の制御によってＧ’［５：０］＝Ｒ’［５：０］＝Ｂ’［５：０］＝１１１１１１に変換する。続いて、加算器４２２はＧ’［５：０］＋Ｒ’［５：０］＋Ｂ’［５：０］を実行する。この場合、画素データの加算結果、ＳＵＭ［７：０］＝１０１１１１０１になる。合算器４２３はＳＵＭ［７：０］を取り込んで１ラインの間に集積する。例えば、１ラインが１０２４画素であるＸＧＡ表示モードの液晶表示モジュールの場合、１ラインの画素データがＧ［５：０］＝１１１１１１であり、Ｒ［５：０］＝Ｂ［５：０］＝００００００であると、１ラインの間の集積されたデータＴＳＵＭ［１７：０］は１０１１１１０１００００００００００になる。続いて、割り算器４２４はＴＳＵＭ［１７：０］を３で割り算する。ＴＳＵＭ［１７：０］を３で割り算した結果は１１１１１１００００００００００になる。デューティレジスタ／ダウンカウンタ４２６は割り算器４２４の出力データのうち、上位６ビットデータＭＳＢ［１５：１０］をデューティレジスタにロードし、これを制御部４２８から出力されるダウンカウンタクロック信号ＣＬＫ＿ＣＯＵＮＴに同期されてダウンカウントする。この時、ダウンカウントクロック信号ＣＬＫ＿ＣＯＵＮＴは１ライン時間を６ビットによって発生できる２⁶（６４）で割り算した周期のクロック信号である。従って、パルス発生器４２７はデューティレジスタ値をダウンカウントする間、デューティレジスタ／ダウンカウンタの出力信号に対応してデューティ信号Ｄｕｔｙを出力する。即ち、パルス発生器４２７はデューティレジスタの値が００００００になる時まで、出力信号をハイレベルに維持する。これはデューティレジスタの各ビットを入力とする１ビット入力ＯＲゲートで形成され得る。前記画素データが入力されると、１ライン時間（１Ｈ）の間、ハイレベル状態である１００％デューティ信号が出力される。画素データＲ［５：０］＝１１１１１１であり、Ｇ［５：０］＝Ｂ［５：０］＝００００００である場合と、Ｂ［５：０］＝１１１１１１であり、Ｇ［５：０］＝Ｒ［５：０］＝００００００である場合も１ライン時間の間、各々最大輝度の６６％と４９％のデューティ信号が出力される。
【００３６】
図３を参照すると、Ｒ−Ｃ回路５００はデューティ調節部４２０からのデューティ信号Ｄｕｔｙに対応する可変輝度調節電圧Ｖｄｕｔｙを出力する。例えば、前述のように、画素データの色状態が緑、赤及び青である時、デューティレート信号Ｄｕｔｙは最大輝度の各々１００％、６６％及び４９％のデューティレートを有する。
【００３７】
インバータ６２はＲ−Ｃ回路５００からの可変輝度調節電圧Ｖｄｕｔｙを取り込み、バックライト６０、即ち、蛍光ランプ６４の輝度を調節するための電流ＣＴＬ＿Ｉを出力する。
従って、本発明の液晶表示モジュールは、タイミング制御器４００のデューティ調節部４２０が表示される画面の色状態に従ってデューティレートを有するデューティ信号Ｄｕｔｙを出力し、Ｒ−Ｃ回路５００がデューティ信号Ｄｕｔｙに対応する可変輝度調節電圧Ｖｄｕｔｙを発生する。そして、可変輝度調節電圧Ｖｄｕｔｙに応じてインバータはバックライトユニット、即ち、蛍光ランプ６４の電流ＣＴＬ＿Ｉを調節してバックライトの輝度が自動に調節される。
【００３８】
図５及び図６は可変輝度調節電圧Ｖｄｕｔｙとインバータ６２の出力電流ＣＴＬ＿Ｉを示す波形である。
図５及び図６を参照すると、Ｒ−Ｃ回路５００はデューティ信号Ｄｕｔｙに比例して電圧が決定される可変輝度調節電圧Ｖｄｕｔｙを出力する。従って、インバータ６２は可変輝度調節電圧Ｖｄｕｔｙに対応してバックライトユニットの輝度を調節するための電流ＣＴＬ＿Ｉを出力することによって、液晶表示モジュール（ＬＣＤモジュール１００）はＲ、Ｇ、Ｂの色に従って出力されるデューティ信号Ｄｕｔｙに対応して自動輝度調節機能を実行する。
【００３９】
図９は本発明の実施形態によるデューティ調節部４２０のＲ、Ｇ、Ｂの色に対する自動輝度調節プログラムを示すフローチャートである。このプログラムはデューティ調節部４２０の制御部４２８が実行するプログラムであるので、制御部４２８の内部メモリ（図示しない）に貯蔵される。
図９を参照すると、段階Ｓ４０で制御部４２８は画素データ獲得及び変換部４２１のＲ、Ｇ、Ｂレジスタをクリアする。段階Ｓ４２でＲ、Ｇ、Ｂレジスタはホストから出力される画素データＲ［５：０］，Ｇ［５：０］，Ｂ［５：０］をラッチする。続いて、段階Ｓ４４で制御部４２８はＧレジスタの値が０ではなく、Ｒ、Ｂレジスタの値が各々０であるかを判別する。判別の結果がＹＥＳであると、手順は段階Ｓ４６に進行して、Ｒ、ＢレジスタにＧレジスタの値をロードする。判別の結果がＹＥＳではないと、手順は段階Ｓ４８に進行する。段階Ｓ４８で制御部４２８はＲレジスタの値が０ではなく、Ｇ、Ｂレジスタの値が各々０であるかを判別する。判別の結果がＹＥＳであると、手順は段階Ｓ５０に進行して、Ｇ、ＢレジスタにＲレジスタの値の１／２値を各々ロードする。判別の結果がＹＥＳではないと、手順はＳ５２に進行する。段階Ｓ５２で制御部４２８はＢレジスタの値が０ではなく、Ｒ、Ｇレジスタの値が各々０であるかを判別する。判別の結果がＹＥＳであると、手順は段階Ｓ５４に進行して、Ｒ、ＧレジスタにＢレジスタの値の１／４値を各々ロードする。このような手順は画素データＲ［５：０］，Ｇ［５：０］，Ｂ［５：０］の色状態に従って画素データＲ［５：０］，Ｇ［５：０］，Ｂ［５：０］を画素データＲ’［５：０］，Ｇ’［５：０］，Ｂ’［５：０］に変換することを示す。
【００４０】
続いて、段階Ｓ５２の判別の結果がＹＥＳではないと、制御は段階Ｓ５６に進行する。段階Ｓ５６で制御部４２８は加算器４２２を制御して、Ｒ、Ｇ、Ｂレジスタの値を加える。続いて、段階Ｓ５８で制御部４２８は現在画素データが１ライン（１Ｈ）の最後のデータであるかを判別し、判別の結果が１ライン（１Ｈ）の最後の画素データではないと、手順はＳ４２に戻って、１ライン（１Ｈ）の最後まで段階Ｓ４２〜Ｓ５６を反復実行する。
【００４１】
判別の結果、現在画素データが１ライン（１Ｈ）の最後画素データであると、手順は段階Ｓ６０に進行する。段階Ｓ６０で割り算器４２４はＲ、Ｇ、Ｂレジスタの集積された値ＴＳＵＭ［１７：０］を３で割り算して、その結果の上位６ビットの値ＭＳＢ［１５：１０］をデューティレジスタに貯蔵する。続いて、段階Ｓ６２でデューティレジスタ／ダウンカウンタ４２６はデューティレジスタの値ＭＳＢ［１５：１０］をダウンカウントする。
【００４２】
段階Ｓ６４でパルス発生器４２７はダウンカウントされたデューティレジスタの値が０であるかを判別する。判別の結果、０ではないと、段階Ｓ６６でパルス発生器４２７はデューティレジスタのダウンカウントされた値に対応するデューティ信号Ｄｕｔｙを出力する。そして、０であると、手順は終了される。
続いて、図８に示すＲ、Ｇ、Ｂ画素データが各々６ビットデータである例を利用して詳細に制御部４２８の動作を説明する。
【００４３】
先ず、制御部４２８は画素データ獲得及び変換部４２１のＲ、Ｇ、Ｂレジスタをクリアする。続いて、画素データＲ［５：０］，Ｇ［５：０］，Ｂ［５：０］をＲ、Ｇ、Ｂレジスタにラッチする。
ここで、Ｇレジスタの値が０ではなく、Ｒ、Ｂレジスタの値が各々０であると、Ｒ、ＢレジスタにＧレジスタの値をロードする。Ｒレジスタの値が０ではなく、Ｇ、Ｂレジスタの値が各々０であると、Ｇ、ＢレジスタにＲレジスタの値の１／２値を各々ロードする。Ｂレジスタの値が０ではなく、Ｒ、Ｇレジスタの値が各々０であると、Ｒ、ＧレジスタにＢレジスタの値の１／４値を各々ロードする。例えば、画素データが６ビットである場合、ＧレジスタＧ［５：０］＝１０１０１０であり、Ｒ、ＢレジスタＲ［５：０］＝Ｂ［５：０］＝００００００であると、各レジスタはＧ［５：０］＝Ｒ［５：０］＝Ｂ［５：０］＝１０１０１０をロードする。又、ＲレジスタＲ［５：０］＝１０１０１０であり、Ｇ、ＢレジスタＧ［５：０］＝Ｂ［５：０］＝００００００であると、ＲレジスタはＲ［５：０］＝１０１０１０であり、Ｇ、ＢレジスタはＲレジスタの値の１／２（例えば、Ｒレジスタの値を右側に一度シフトした値）であるＧ［５：０］＝Ｂ［５：０］＝０１０１０１をロードする。そして、ＢレジスタＢ［５：０］＝１０１０１０であり、Ｒ、ＧレジスタＲ［５：０］＝Ｇ［５：０］＝００００００であると、ＢレジスタはＢ［５：０］＝１０１０１０であり、Ｒ、ＧレジスタはＢレジスタの値の１／４（例えば、Ｂレジスタの値を右側に二度シフトした値）であるＲ［５：０］＝Ｇ［５：０］＝００１０１０をロードする。又、前記３つの場合ではない他の場合にはこの過程をスキップする。
【００４４】
制御部４２８は加算器４２２がＲ、Ｇ、Ｂレジスタの値を加えるように制御する。加えられた値ＳＵＭ［７：０］は合算器４２３に取り込まれ、Ｒ、Ｇ、Ｂレジスタに集積されるＴＳＵＮ［１７：０］となる。現在画素データが１ラインの最後のデータになると、レジスタの値を３で割り算し、その結果の上位６ビットＭＳＢ［１５：１０］をデューティレジスタに貯蔵する。続いて、デューティレジスタの値をダウンカウントしながら、００００００になる時まで出力信号がロジック１になるデューティレジスタの値に対応するデューティレートを有するデューティ信号Ｄｕｔｙを発生する。この時、デューティ信号は１ライン時間の周期を有する。又、ダウンカウントの時のダウンカウントクロック信号ＣＬＫ＿ＣＯＵＮＴは１ライン時間を６ビットによって発生できる２⁶（即ち、６４）で割り算した周期のクロック信号である。
【００４５】
このような過程を経て、Ｒ［５：０］＝Ｇ［５：０］＝Ｂ［５：０］＝１１１１１１、即ち、白である場合、Ｒ［５：０］＋Ｇ［５：０］＋Ｂ［５：０］＝１８９であり、これを１００％のデューティレートを有すると仮定すると、Ｇ［５：０］＝１１１１１１、Ｒ［５：０］＝Ｂ［５：０］＝００００００である画素データの場合、Ｒ［５：０］＝Ｇ［５：０］＝Ｂ［５：０］＝１１１１１１になり、［５：０］＋Ｇ［５：０］＋Ｂ［５：０］＝１８９になって１００％のデューティレートを有するデューティ信号を発生する。そして、Ｒ［５：０］＝１１１１１１、Ｇ［５：０］＝Ｂ［５：０］＝００００００である画素データの場合、Ｒ［５：０］＝１１１１１１、Ｇ［５：０］＝Ｂ［５：０］＝０１１１１１になり、Ｒ［５：０］＋Ｇ［５：０］＋Ｂ［５：０］＝１２５になって、６６％のデューティレートを有するデューティ信号を発生する。又、Ｂ［５：０］＝１１１１１１、Ｒ［５：０］＝Ｇ［５：０］＝００００００である画素データの場合、Ｂ［５：０］１１１１１１、Ｒ［５：０］＝Ｇ［５：０］＝００１１１１になり、Ｒ［５：０］＋Ｇ［５：０］＋Ｂ［５：０］＝９３になって、４９％のデューティレートを有するデューティ信号を発生する。即ち、Ｒ、Ｇ、Ｂ各々の輝度が白である場合の最大輝度の６６％、１００％、４９％に発生されて、Ｒ、Ｇ、Ｂ色状態に従う他の輝度が出力される。従って、緑の場合、最大輝度が発生し、赤、青順に輝度量を減少させて画面がさらに明るく感じられ、赤、青の時にはバックライトの輝度を減少させて消費電力を低減する。
【００４６】
図１０は一例としてＤＶＤフォーマットファイルの実行の時、液晶表示モジュールの消費電力を実時間モニタリングした結果を示す。図１０を参照すると、本発明の実施形態による液晶表示モジュールでの消費電力（約４．１Ｗ程度）は従来の輝度調節方式の消費電力（約５．４Ｗ程度）より平均１．３Ｗの消費電力を低減する効果がある。従って、図３に示すように電力容量が３８Ｗｈの同一のバッテリを使用する場合、約２．２３時間程度の駆動時間を延長できる。
【００４７】
【表３】

本発明によるＬＣＤモジュールは各画面別自動輝度調節の機能の他にも使用者の要請による輝度調節機能を実行できる。又、本発明のＬＣＤモジュールは２つの輝度調節が互いに衝突しないで、適切に併合され得るようにする併合回路を含む。これに対する構成は次のとおりである。
【００４８】
図１１はＬＣＤモジュールを携帯型コンピュータ又はデスクトップコンピュータで表示装置として使用する場合、本発明の第３実施形態によるＬＣＤモジュールのバックライト輝度調節スキームを示すための構成図である。図１１に示すＬＣＤモジュールの構成は図３に示すＬＣＤモジュールと比較すると、タイミング制御器４００に備えられたデューティ調節部４２０から発生するデューティレート信号ＤＵＴＹと、コンピュータ本体部２００から発生する輝度調節電圧ＣＴＬ＿Ｖに応じて、Ｒ−Ｃ回路５００から可変輝度調節電圧Ｖｄｕｔｙを発生する併合回路６００を有する点で異なる。従って、同一の機能を実行するブロックは同一の参照番号で示し、これに対する詳細な説明は省略する。
【００４９】
併合回路６００は抵抗Ｒ３を通じてタイミング制御器４００に連結されて、１Ｈ単位のデューティレート信号ＤＵＴＹを取り込むためのベースと、Ｒ−Ｃ回路５００の入力端に連結されたエミッタ、そして、コンピュータ本体部２００から輝度調節電圧を取り込むコレクタを備える第１トランジスタＴ１を含み、第１トランジスタＴ１のエミッタは抵抗Ｒ２を通じて接地に連結される。ここで、第１トランジスタＴ１はＮＰＮトランジスタで構成される。しかし、これは回路構成の一例に過ぎなく、回路の設計方法に従って、ＮＭＯＳトランジスタ、演算増幅器ＯＰ ＡＭＰ等のような回路素子でも構成できる。
【００５０】
併合回路６００のトランジスタＴ１は、デューティ調節部４２０から発生するデューティレート信号ＤＵＴＹ及びコンピュータ本体部２００から輝度調節電圧ＣＴＬ＿Ｖを取り込み、デューティレート信号ＤＵＴＹがハイレベルである時、輝度調節電圧ＣＴＬ＿ＶをＲ−Ｃ回路５００に選択的に出力するゲート回路としての役割を果たす。Ｒ−Ｃ回路５００は併合回路６００から選択的に出力される輝度調節電圧ＣＴＬ＿Ｖを取り込んでキャパシタＣ１を充電し、キャパシタＣ１に充電された電圧によって可変輝度調節電圧Ｖｄｕｔｙを発生する。ここで、コンピュータ本体部２００から発生する輝度調節電圧ＣＴＬ＿Ｖは使用者によって所定の範囲内で任意に設定でき、併合回路６００に備えられたＲ−Ｃ回路５００を通じて出力される可変輝度調節電圧Ｖｄｕｔｙは表示される画面の階調値に従って電位が変化する。
【００５１】
例えば、第１トランジスタＴ１のコレクタ端子にコンピュータ本体部２００から発生した２Ｖの輝度調節電圧ＣＴＬ＿Ｖを印加する場合、併合回路６００は第１トランジスタＴ１のベースに印加されるデューティレート信号ＤＵＴＹに応じて輝度調節電圧ＣＴＬ＿ＶをＲ−Ｃ回路５００に出力する。Ｒ−Ｃ回路５００はデューティレート信号ＤＵＴＹに従って選択的に出力される輝度調節電圧ＣＴＬ＿ＶによってキャパシタＣ１を充電し、キャパシタＣ１に充電された０−２Ｖの電圧を可変輝度調節電圧Ｖｄｕｔｙとして出力する。そして、第１トランジスタＴ１のコレクタ端子にコンピュータ本体部２００から発生した１Ｖの輝度調節電圧ＣＴＬ＿Ｖを印加する場合、併合回路６００は第１トランジスタＴ１のベースに印加されるデューティレート信号ＤＵＴＹのレベルに応じて０−１Ｖの間の輝度調節電圧ＶｄｕｔｙをＲ−Ｃ回路５００を通じて出力する。
【００５２】
ここで、第１トランジスタＴ１のベースに印加されるデューティレート信号ＤＵＴＹは、図に示すように、タイミング制御器４００から発生することもできるが、画素を直接取り込んで処理できるＬＣＤパネル、又は、コンピュータ本体部２００に備えられたグラフィック制御器（図示しない）から発生することもできる。従って、併合回路６００はＬＣＤモジュールの内部に備えられたインバータ６２回路基板の他にもＬＣＤパネル又はコンピュータ本体部２００に形成され得る。
【００５３】
図１２は図１１に示すＬＣＤモジュールによるバックライト輝度調節結果及びこれに従うコントラスト表示結果を示すための図であり、図１３は図１１に示すＬＣＤモジュールによって実行されるバックライト輝度調節に従う消費電力を示すための図である。
図１２を参照すると、本発明によるＬＣＤモジュールでのバックライト輝度調節の結果、黒のように暗い画面での輝度は従来技術に比べてさらに低くなり、黒白の対比を示すコントラストが従来技術に比べて非常に高くなる。その結果、黒白の対比が著しくなって、ＬＣＤモジュールを通じて表示される画面がさらに鮮明に感じられる。
【００５４】
図１３を参照すると、本発明によるＬＣＤモジュールでの輝度調節に従う消費電力は、黒及び白を表示する時の消費電力は従来技術に比べて２．２Ｗ減少し、一般的な画面の表示を体表するモザイクパターンでの消費電力は従来技術に比べて０．９Ｗ減少する。このように、本発明によるＬＣＤモジュールは併合回路６００を追加することによって、コンピュータ本体部２００から決定された輝度調節電圧の範囲内で画像に従う輝度の調節を能動的に実行できる。
【００５５】
ＮＰＮトランジスタＴ１で構成された併合回路６００を含むＬＣＤモジュールは、ＮＰＮトランジスタＴ１の代わりにＰＮＰトランジスタでも構成でき、これに対する回路の構成を図１４に示す。
図１４はＬＣＤモジュールを携帯型コンピュータ又はデスクトップコンピュータで表示装置として使用する場合、本発明の第４実施形態によるＬＣＤモジュールのバックライト輝度調節スキームを示すための構成図である。図１４に示すＬＣＤモジュールは図１１に示すＬＣＤモジュールと比較すると、ＮＰＮトランジスタＴ１で構成された併合回路６００の代わりＰＮＰトランジスタで構成された併合回路６００’を含むことと、Ｒ−Ｃ回路５００’の出力端に抵抗Ｒ６を１つ有する点で異なる。従って、同一の機能を実行するブロックは同一の参照番号で示し、これに対する詳細な説明は省略する。
【００５６】
併合回路６００’は、抵抗Ｒ４を通じてコンピュータ本体部２００から輝度調節電圧ＣＴＬ＿Ｖを取り込むためのエミッタ、抵抗Ｒ７を通じてタイミング制御器４００に連結されて１Ｈ単位のデューティレート信号ＤＵＴＹを取り込むためのベース、そして、接地に連結されたコレクタを含む第２トランジスタＴ２で構成され、第２トランジスタＴ２のエミッタはＲ−Ｃ回路５００’の入力端に連結される。
【００５７】
併合回路６００’を構成するトランジスタＴ２はデューティ調節部４２０から発生するデューティレート信号ＤＵＴＹ及びコンピュータ本体部２００から輝度調節電圧ＣＴＬ＿Ｖを取り込み、デューティレート信号ＤＵＴＹがハイレベルである時、輝度調節電圧ＣＴＬ＿ＶをＲ−Ｃ回路５００’に選択的に出力するゲート回路としての役割を果たす。Ｒ−Ｃ回路５００’は併合回路６００’から選択的に出力される輝度調節電圧ＣＴＬ＿Ｖを取り込んでキャパシタＣ２を充電し、キャパシタＣ２に充電された電圧によって可変輝度調節電圧Ｖｄｕｔｙを発生する。ここで、コンピュータ本体部２００から発生する輝度調節電圧ＣＴＬ＿Ｖは使用者によって所定の範囲内で任意に設定でき、Ｒ−Ｃ回路５００’を通じて出力される可変
可変輝度調節電圧Ｖｄｕｔｙは表示される画面の階調値に従って電位が変化する。Ｒ−Ｃ回路５００’の出力端に連結された抵抗Ｒ６は、Ｒ−Ｃ回路５００’を通じて出力される可変輝度調節電圧Ｖｄｕｔｙを所定比率で割り算する役割を果たす。
【００５８】
第２トランジスタＴ２はＰＮＰトランジスタで構成され、これは回路の構成の一例に過ぎなく、回路の設計方法に従ってＰＭＯＳトランジスタ、演算増幅器等のような回路素子でも構成できる。
前述のような構成を有するＬＣＤモジュールの場合、コンピュータ本体部２００から０Ｖの輝度調節電圧ＣＴＬ＿Ｖを印加する時、併合回路６００’に備えられたトランジスタＴ２のベースエミッタ電圧ＶＢＥによって０Ｖの輝度調節電圧ＣＴＬ＿Ｖ’がＲ−Ｃ回路５００’に印加されないこともある。従って、前記回路にはこのようなベースエミッタ電圧ＶＢＥの影響を除去するために図１５のようにレベルシフタを追加する。
【００５９】
図１５はＬＣＤモジュールを携帯型コンピュータ又はデスクトップコンピュータで表示装置として使用する場合、本発明の第５実施形態によるＬＣＤモジュールのバックライト輝度調節スキームを示すための構成図である。図１５に示すＬＣＤモジュールは図１４に示すＬＣＤモジュールと比較すると、タイミング制御器４００と併合回路６００’の間にレベルシフタ７００を有する点で異なる。従って、同一の機能を実行するブロックは同一の参照番号で示し、これに対する詳細な説明は省略する。
【００６０】
レベルシフタ７００は、併合回路６００’の入力端に連結されたエミッタと、抵抗Ｒ８を通じてタイミング制御器４００に連結されたベース、そして、電源電圧ＶＤＤに連結されたコレクタを備えるＮＰＮタイプの第３トランジスタＴ３と、一端がエミッタに連結された抵抗Ｒ９と、抵抗Ｒ９の他端と接地との間に連結されたダイオードＤ１、そして、抵抗Ｒ９の他端とトランジスタのターンオフ電圧Ｖｏｆｆ端子との間に連結された抵抗Ｒ１０を含む。
【００６１】
このように、ＮＰＮトランジスタＴ３、ダイオードＤ１及び所定の抵抗Ｒ９，Ｒ１０で構成されたレベルシフタ７００は、接地−ダイオードＤ１−抵抗Ｒ９，Ｒ１０−薄膜トランジスタのターンオフ電圧（例えば、−５Ｖ以下の電圧）に至る電流経路で、第３トランジスタＴ３のベースエミッタ電圧ＶＢＥほどダイオードＤ１の電圧降下を発生し、この値を第３トランジスタＴ３のエミッタ端子と抵抗Ｒ９に提供する。その結果、併合回路６００’に備えられたトランジスタＴ２はフルスイングし、０Ｖの輝度調節電圧ＣＴＬ＿Ｖを印加する場合、０Ｖの輝度調節電圧ＣＴＬ＿Ｖ’がＲ−Ｃ回路５００’に印加される。
【００６２】
図１６に示す各ノードでの出力波形を参照して、レベルシフタ７００を備えるＬＣＤモジュールの動作を説明すると、タイミング制御器４００から発生する０乃至３Ｖのデューティレート信号ＤＵＴＹがレベルシフタ７００に入力されると、デューティレート信号ＤＵＴＹが０Ｖである時、−０．６Ｖ（即ち、−ＶＢＥ）のレベルシフタ電圧Ｖｓｈｉｆｔが出力され、デューティレート信号ＤＵＴＹが３Ｖ（即ち、電源電圧レベルＶＤＤ）である時、３Ｖ−ＶＢＥである２．４Ｖのレベルシフタ電圧Ｖｓｈｉｆｔが出力される。即ち、レベルシフタ７００は０乃至３Ｖのデューティレート信号ＤＵＴＹに応じて−０．６Ｖ（即ち、−ＶＢＥ）乃至２．４（即ち、３Ｖ−ＶＢＥ）のレベルシフタ電圧Ｖｓｈｉｆｔを発生する。
【００６３】
このように、レベルシフタ７００から発生したレベルシフタ電圧ＶｓｈｉｆｔがＰＮＰトランジスタＴ２で構成される併合回路６００’に入力される時、Ｒ−Ｃ回路５００’から出力される可変輝度調節電圧Ｖｄｕｔｙは次のとおりである。例えば、−０．６Ｖ（即ち、−ＶＢＥ）のレベルシフタ電圧Ｖｓｈｉｆｔが入力される時、ＰＮＰトランジスタＴ２のエミッタの電位は−０．６Ｖ（−ＶＢＥ）＋ＶＢＥになって、０Ｖの輝度調節電圧ＣＴＬ＿Ｖ’がＲ−Ｃ回路５００’印加され、２．４Ｖのレベルシフタ電圧Ｖｓｈｉｆｔが入力される時、ＰＮＰトランジスタＴ２は３Ｖの輝度調節電圧ＣＴＬ＿ＶをＲ−Ｃ回路５００’に印加する。このようなＰＮＰトランジスタＴ２のエミッタ電圧ＣＴＬ＿Ｖ’（即ち、コンピュータ本体部２００から発生した輝度調節電圧）は、Ｒ−Ｃ回路５００’を経て充電された後、可変輝度調節電圧Ｖｄｕｔｙとして出力される。可変輝度調節電圧Ｖｄｕｔｙはインバータ６２に印加されて、バックライトの輝度を調節する。図１６のエミッタ電圧ＣＴＬ＿Ｖ’において、破線は使用者によって調節できる輝度調節電圧の範囲を各々示し、前記範囲内でバックライトの輝度が自動に調節される。
【００６４】
図１７は本発明によるＬＣＤモジュールの輝度調節方法を示すためのフローチャートである。図１７を参照すると、段階Ｓ１０でタイミング制御器４００のデューティ調節部４２０は１つの画面に表示される各画素データに対する階調値を１ライン単位（１Ｈ）で算出する。そして、段階Ｓ１２でデューティ調節部４２０は階調値に対応するデューティレート信号ＤＵＴＹを併合回路６００に発生する。続いて、段階Ｓ１４で併合回路６００はデューティレート信号ＤＵＴＹとコンピュータ本体部２００から発生した輝度調節電圧に応じて可変輝度調節電圧Ｖｄｕｔｙを発生し、インバータ６２は可変輝度調節電圧Ｖｄｕｔｙを取り込んでバックライトの輝度を自動に調節する。
【００６５】
このように、本発明によるＬＣＤモジュールはタイミング制御器４００のデューティ調節部４２０によって発生するデューティレート信号ＤＵＴＹ及び使用者の設定によってコンピュータ本体部２００から発生する輝度調節電圧ＣＴＬ＿Ｖを併合してバックライトの輝度を自動に調節する。その結果、図１２及び図１３に示すように、ＬＣＤモジュールに表示される各画面別コントラストを向上でき、ＬＣＤモジュールの消費電力を低減できる。
【００６６】
以上、本発明による回路の構成及び動作を説明したが、これは一例に過ぎない。本発明の技術的な思想から逸脱しない範囲内で様々に変化及び変更できる。
【００６７】
【発明の効果】
本発明によると、各画面別デューティレートを自動に調節することによって、各画面別輝度調節が自動に実行され得る。
そして、使用者の要請による輝度調節と自動に実行される各画面別輝度調節との間の衝突を防止し、前記輝度調節方法を適切に併合できる。
【００６８】
そして、ＬＣＤモジュールに表示される各画面別コントラストを向上でき、ＬＣＤモジュールの消費電力を低減できる。
又、本発明は液晶表示モジュールの画素データのＲ、Ｇ、Ｂ色に従ってデューティレートを制御して輝度を自動調節することによって、液晶表示モジュールの消費電力を低減でき、これによってバッテリを使用する携帯型電子装置の場合、バッテリ使用時間を延長できる。
【００６９】
そして、Ｒ、Ｇ、Ｂ色に従って輝度を調節することによって、Ｒ、Ｇ、Ｂ色に対する黒白の輝度変化が非常に向上されて、暗い画面から明るい画面に変化する時、さらに明るく感じられるので、立体感を感じることができる。
【図面の簡単な説明】
【図１】一般的なＬＣＤモジュールの構成を示す図である。
【図２】ＬＣＤモジュールに対する従来技術による輝度調節スキームを示す構成図である。
【図３】本発明の第１及び第２実施形態によるＬＣＤモジュールのバックライト輝度調節スキームを示す構成図である。
【図４】図３に示すバックライト輝度調節スキームが本発明の第１実施形態に適用される時、デューティ調節部及びＲ−Ｃ回路から出力される輝度調節電圧の波形を示す図である。
【図５】図３に示すバックライト輝度調節スキームが本発明の第２実施形態に適用される時、デューティ調節部及びＲ−Ｃ回路から出力される輝度調節電圧の波形を示す図である。
【図６】図３に示すバックライト輝度調節スキームが本発明の第１及び第２実施形態に適用される時、デューティ調節部及びＲ−Ｃ回路から出力される輝度調節電圧に従って線形的に決定されるランプの電流及び輝度の間の関係を示す図である。
【図７】一般的な６４階調ＴＦＴ ＬＣＤの各色に対する輝度を示す図である。
【図８】図３に示す本発明の第２実施形態によるＬＣＤモジュールのバックライト輝度調節スキームでのデューティ調節部を示す構成図である。
【図９】本発明の第２実施形態によるＬＣＤモジュールのバックライト輝度調節スキームによるデューティ調節部の自動輝度調節プログラムを示すフローチャートである。
【図１０】本発明の実施形態による液晶表示モジュールの消費電流量を実時間モニタリングした結果を示す波形図である。
【図１１】本発明の第３実施形態によるＬＣＤモジュールのバックライト輝度調節スキームを示す構成図である。
【図１２】図１１に示すＬＣＤモジュールのバックライト輝度調節スキームによるバックライト輝度調節結果及びこれに従うコントラスト表示結果を示す図である。
【図１３】バックライト輝度が図１１に示すＬＣＤモジュールのバックライト輝度調節スキームによって制御される時の消費電力を示す図である。
【図１４】本発明の第４実施形態によるＬＣＤモジュールのバックライト輝度調節スキームを示す構成図である。
【図１５】本発明の第５実施形態によるＬＣＤモジュールのバックライト輝度調節スキームを示す構成図である。
【図１６】図１５に示す各機能ブロックの出力波形を示す図である。
【図１７】本発明によるＬＣＤモジュールの輝度調節方法を示すフローチャートである。
【符号の説明】
１０ ＬＣＤパネル
２０，３０ 駆動回路
４０ ４００ タイミング制御器
６０ バックライト
６２ インバータ
６４ ランプ
６６ 反射板
２００ コンピュータ本体部
４２０ デューティ調節部
４２１ 画素データ獲得及び変換部
４２２ 加算器
４２３ 合算器
４２４ 割り算器
４２６ デューティレジスタ／ダウンカウンタ
４２７ パルス発生器
４２８ 制御部
５００ Ｒ−Ｃ回路
６００ 併合回路
７００ レベルシフタ

Claims (23)

1. バックライトを備える液晶表示装置の輝度を自動的に調節する装置であり、
   前記液晶表示装置に表示される画像データを取り込んで前記画素データの色状態を判別し、判別された前記画素データの色状態に応じて前記画像データの平均階調値を１水平周期単位で算出し、第１輝度調節信号を１水平周期単位で発生させて、前記平均階調値に応じて前記第１輝度調節信号のデューティレートを調節する第１制御信号発生手段と、
   使用者の操作に応じて、前記バックライトの輝度を調節するための第２輝度調節信号を発生させる第２制御信号発生手段と、
   前記第１輝度調節信号及び前記第２輝度調節信号に応じて第３輝度調節信号を発生させる第３制御信号発生手段と、
   前記第３輝度調節信号に応じて前記バックライトの輝度を調節するインバータと、
   を含む自動輝度調節装置。
2. 前記第１制御信号発生手段は、タイミング制御器、グラフィック制御器、及びＬＣＤパネルのいずれかであり、
   前記第２制御信号発生手段はコンピュータである、
   請求項１に記載の自動輝度調節装置。
3. 前記第３制御信号発生手段は、
   前記第１輝度調節信号がハイレベルである間、前記第２輝度調節信号を選択的に出力するゲート回路と、
   前記ゲート回路から選択的に出力される前記第２輝度調節信号の電圧を加算して前記第３輝度調節信号を発生させるＲ−Ｃ回路と、
   を含む、請求項１に記載の自動輝度調節装置。
4. 前記Ｒ−Ｃ回路は、
   前記第１制御信号発生手段と前記インバータとの間に連結された抵抗と、
   前記抵抗と接地端子との間に連結されたキャパシタと、
   を含む、請求項３に記載の自動輝度調節装置。
5. 前記ゲート回路は、
   第１抵抗を通じて前記第１制御信号発生手段に連結された第１端と、
   前記第２制御信号発生手段に連結された第２端と、
   第２抵抗を通じて接地端子に連結された第３端と、
   を含む、請求項３に記載の自動輝度調節装置。
6. 前記ゲート回路は、
   第１抵抗を通じて前記第１制御信号発生手段に連結された第１端と、
   第２抵抗を通じて前記第２制御信号発生手段に連結された第２端と、
   接地端子に連結された第３端と、
   を含む、請求項３に記載の自動輝度調節装置。
7. 前記ゲート回路はＮ型トランジスタ及びＰ型トランジスタのいずれかである、請求項３に記載の自動輝度調節装置。
8. 前記液晶表示装置は、
   前記ゲート回路がＰ型トランジスタである場合、前記第１制御信号発生手段から出力される前記第１輝度調節信号の電圧レベルを所定レベルだけ減少させることによって、前記ゲート回路をフルスイングさせるレベルシフタ回路、
   を含む、請求項７に記載の自動輝度調節装置。
9. 前記レベルシフタ回路は、
   電源電圧供給源に連結された入力端子と、前記第３制御信号発生手段に連結された出力端子と、前記第１制御信号発生手段に連結された制御端子とを備えるトランジスタと、
   前記トランジスタの出力端子に一端が連結された第１抵抗と、
   アノードが前記第１抵抗の他端に連結され、カソードが接地端子に連結されたダイオードと、
   前記ダイオードのアノードと所定の電圧端子との間に連結された第２抵抗と、
   を含む、請求項８に記載の自動輝度調節装置。
10. 前記第３輝度調節信号は可変輝度調節電圧Ｖｄｕｔｙであり、前記第１輝度調節信号の振幅Ｖｃ、前記第１輝度調節信号のハイ区間の長さＴ１、前記第１輝度調節信号の周期１Ｈ、前記抵抗の抵抗値Ｒ、前記キャパシタの容量Ｃ、及び前記キャパシタの初期の両端電圧Ｖｏと共に次式
    Ｖｄｕｔｙ＝｛Ｖｏ＋（Ｖｃ−Ｖｏ）×［１−ＥＸＰ［−Ｔ１／（Ｒ×Ｃ）］］｝
    ×ＥＸＰ［（Ｔ１−１Ｈ）／（Ｒ×Ｃ）］
    を満たす、請求項４に記載の自動輝度調節装置。
11. 前記判別された色状態が、緑、赤、そして青である時、前記第１制御信号発生手段は前記第１輝度調節信号のデューティレートを、緑、赤、青の順に減少させる、請求項１に記載の自動輝度調節装置。
12. 前記第１制御信号発生手段は、緑、赤、青の間での前記第１輝度調節信号のデューティレートの比を、緑：赤：青＝１：０．６６：０．４９に設定する、請求項１１に記載の自動輝度調節装置。
13. 前記第１制御信号発生手段はタイミング制御器である、請求項１に記載の自動輝度調節装置。
14. 前記第１制御信号発生手段は、
    前記第１制御信号発生手段の各構成要素の動作タイミングを制御する制御部と、
    外部から画素データを取り込み、前記画素データの色状態を判別し、判別された色状態に従って前記画素データを変換するデータ獲得及び変換部と、
    前記データ獲得及び変換部によって変換された画素データを論理演算によって特定のデータとして出力する演算部と、
    前記特定のデータをダウンカウントするダウンカウンタと、
    前記ダウンカウンタのカウントが所定値に達するまで前記第１輝度調節信号をハイレベルに維持し、前記ダウンカウンタのカウントが所定値に達した時に前記第１輝度調節信号をローレベルに戻すパルス発生器と、
    を含む、請求項１に記載の自動輝度調節装置。
15. 液晶表示装置のバックライトの輝度を自動的に調節する方法であり、
    前記液晶表示装置に表示される画像データを取り込んで前記画素データの色状態を判別する段階と、
    判別された前記画素データの色状態に応じて前記画素データの平均階調値を１水平周期単位で算出する段階と、
    第１輝度調節信号を１水平周期単位で発生させて、前記平均階調値に応じて前記第１輝度調節信号のデューティレートを調節する段階と、
    前記第１輝度調節信号とコンピュータ本体部から発生する第２輝度調節信号とに応じて第３輝度調節信号を発生させる段階と、
    前記第３輝度調節信号に応じて前記バックライトの輝度を自動的に調節する段階と、
    を含む自動輝度調節方法。
16. バックライトユニットを備え、外部のホストからビデオ情報を入力して表示する液晶表示装置の輝度を自動的に調節する装置であり、
    前記ビデオ情報から１ラインの画素データを取り込み、前記１ラインの画素データの色状態を判別し、前記バックライトユニットの輝度を調節するための輝度調節信号を１水平周期単位で発生させ、判別された色状態に応じて前記輝度調節信号のデューティレートを調節する制御信号発生装置と、
    前記輝度調節信号に応じて前記バックライトユニットの輝度を調節するインバータ回路と、
    を含む自動輝度調節装置。
17. 前記判別された色状態が、緑、赤、そして青である時、前記制御信号発生装置は前記輝度調節信号のデューティレートを、緑、赤、青の順に減少させる、請求項１６に記載の自動輝度調節装置。
18. 前記制御信号発生装置は、緑、赤、青の間での前記輝度調節信号のデューティレートの比を、緑：赤：青＝１：０．６６：０．４９に設定する、請求項１７に記載の自動輝度調節装置。
19. 前記制御信号発生装置はタイミング制御器である、請求項１６に記載の自動輝度調節装置。
20. 前記制御信号発生装置は、
    前記制御信号発生装置の各構成要素の動作タイミングを制御する制御部と、
    前記ホストから画素データを取り込み、前記画素データの色状態を判別し、判別された色状態に従って前記画素データを変換するデータ獲得及び変換部と、
    前記データ獲得及び変換部によって変換された画素データを論理演算によって特定のデータとして出力する演算部と、
    前記特定のデータをダウンカウントするダウンカウンタと、
    前記ダウンカウンタのカウントが所定値に達するまで前記輝度調節信号をハイレベルに維持し、前記ダウンカウンタのカウントが所定値に達した時に前記輝度調節信号をローレベルに戻すパルス発生器と、
    を含む、請求項１６に記載の自動輝度調節装置。
21. バックライトユニットを備え、外部のホストからビデオ情報を入力して表示する液晶表示装置の輝度を自動的に調節する方法であり、
    前記ビデオ情報から１ラインの画素データを取り込む段階と、
    前記１ラインの画素データに含まれる１つの画素データの色状態を判別する段階と、
    判別された色状態に応じて前記１つの画素データを変換する段階と、
    変換された画素データを蓄積する段階と、
    変換された画素データが前記１ラインの最後の画素データであるか否かを判別する段階と、
    前記変換された画素データが前記１ラインの最後の画素データであると判別されるごとに、蓄積された画素データに基づいて輝度調節信号を出力する段階と、
    前記輝度調節信号に応じて前記バックライトユニットの輝度を自動的に調節する段階と、
    を含む自動輝度調節方法。
22. 前記１つの画素データを変換する段階では、前記判別された色状態が、緑、赤、そして青である時、前記輝度調節信号のデューティレートが、緑、赤、青の順に減少するように前記１つの画素データが変換される、請求項２１に記載の自動輝度調節方法。
23. 前記判別された色状態が緑である時は、前記輝度調節信号のデューティレートが前記バックライトユニットの最大輝度の１００％を示すように前記１つの画素データが変換され、前記判別された色状態が赤である時は、前記輝度調節信号のデューティレートが前記バックライトユニットの最大輝度の６０％を示すように前記１つの画素データが変換され、前記判別された色状態が青である時は、前記輝度調節信号のデューティレートが前記バックライトユニットの最大輝度の４９％を示すように前記１つの画素データが変換される、請求項２２に記載の自動輝度調節方法。

Images