JP4211378B2

JP4211378B2 - Capacitor element

Info

Publication number: JP4211378B2
Application number: JP2002362717A
Authority: JP
Inventors: 孝彦小瀬村; 輝武藤; 邦幸林
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2002-12-13
Filing date: 2002-12-13
Publication date: 2009-01-21
Anticipated expiration: 2022-12-13
Also published as: JP2004193501A

Description

【０００１】
【発明の属する技術分野】
本発明は、基板の主面上にパターン導体を複数積層させることで得られるキャパシタ素子に関する。
【０００２】
【従来の技術】
近年においては、音楽や、音声、画像等のデータがデジタル化され、パーソナルコンピュータやモバイルコンピュータで容易に扱えるようになってきている。また、音声コーデックや画像コーデックにより帯域が圧縮され、デジタル通信やデジタル放送を利用してそれらのデータを容易に配信できる環境が整ってきている。
【０００３】
これらオーディオ−ビデオ（ＡＶ）データの通信においては、セルラー電話やコードレスフォン等により戸外での送受信が可能になってきている他、家庭内でも様々なホームネットワークが提案されている。このような通信のためのネットワークとしては、例えばIEEE802.11において提案されているような５ＧＨｚ帯のホームネットワークや、２．４５ＧＨｚ帯のＬＡＮ、更には“Bluetooth”と呼ばれる近距離通信、ワイヤレスコミュニケーション方式等が提唱されており、次世代ワイヤレスネットワークとして期待されている。
【０００４】
また、家庭内や戸外でこれらのワイヤレスネットワークを用いることにより、シームレスに様々なデータのやり取りや、インターネットへのアクセス、インターネット上へのデータの送受信等が可能になる。
【０００５】
このような環境を実現するためには、上述した音楽や画像の再生・記録を行う、いわゆるＡＶ機器に通信機能を持たせる必要があり、小型軽量且つ携帯性に優れたものとするためには、通信機能の更なる小型化や低コスト化等が望まれている。
【０００６】
一方、通信用の高周波フロントエンド部においては、高周波アナログ信号の変復調が必要なことから、送受信時に中間周波数への変復調を伴う、いわゆるスーパーヘテロダイン方式を採用する場合が多い。この場合、段間のフィルタや、局発装置（ＶＣＯ）、ＳＡＷフィルタ等の大型の機能部品や、整合回路、バイアス回路等の高周波アナログ回路に特有なインダクタ、キャパシタ、抵抗等の受動部品が多くなり、通信機能の小型化を図る上で大変不利となっている。
【０００７】
そこで、近年では、通信用の高周波フロントエンド部を簡便且つ小型化するために、Ｓｉ−ＣＭＯＳ回路等をベースにした様々な試みがなされており、例えばＳｉＧｅバイポーラ技術や、更にベース領域にＣを添加したＳｉＧｅＣ技術、ＭＥＭＳ技術を応用した共鳴器ＢＰＦ等の研究が盛んに行われている。
【０００８】
ところで、上述した通信用の高周波フロントエンド部を小型化する試みの１つとして、良好な特性を有する受動素子をＳｉ基板上に形成すると共に、フィルタ回路や共振器等をＬＳＩ上に作り込み、ベースバンド部のロジックＬＳＩも集積化することで、１チップ化した高周波モジュール等が提案されている。
【０００９】
しかしながら、この高周波モジュールでは、受動素子等をＳｉ基板上に形成されていることから、加工コストが増加してしまうといった問題がある。
【００１０】
このような問題を解決するために、近年では、Ｓｉ基板の代わりに廉価な多層配線基板を用い、多層配線基板上に受動素子等を形成させた高周波モジュール等が提案されている（例えば、特許文献１を参照。）。
【００１１】
【特許文献１】
特開２００２−９４２４７号公報（第５−６頁）
【００１２】
【発明が解決しようとする課題】
このような高周波モジュールでは、低コスト化を図るために、例えば多層配線基板の主面等を有効に活用できる構造、すなわち受動素子等が設けられる領域に対応した多層配線基板の配線層にグランドプレーン等を設けたマイクロストリップ構造にさせている。
【００１３】
具体的に、図１１及び図１２に示す高周波モジュール２００は、高周波素子部２０１と多層配線基板２０２とを有し、高周波素子部２０１に受動素子としてキャパシタ素子２０３が設けられている。また、高周波モジュール２００においては、多層配線基板２０２の主面２０２ａ側の配線層がグランドプレーン層２０２ｂとして機能している。
【００１４】
高周波素子部２０１は、導電性金属等からなる複数の配線層２０４の間に誘電絶縁材料等からなる絶縁層２０５が介在された状態で積層形成されたものである。そして、キャパシタ素子２０３は、隣り合う配線層２０４の一部に設けられた一対の上電極２０６及び下電極２０７が絶縁層２０５を介して積層されることで構成されている。
【００１５】
キャパシタ素子２０３おいて、上電極２０６は、所定の配線層２０４の一部に略矩形シート状にパターン形成され、外周側縁に電気信号を入力させるためにパターン配線が信号入力ライン２０８として接続されている。
【００１６】
一方、下電極２０７は、上電極２０６が形成された配線層２０４と隣り合う配線層２０４の一部に略矩形シート状にパターン形成され、信号入力ライン２０８より上電極２０６に入力されて絶縁層２０５を通った電気信号を出力させるパターン配線が信号出力ライン２０９として外周側縁に接続されている。
【００１７】
そして、信号出力ライン２０９は、下電極２０７の外周側縁に接続された一端部とは反対の他端部が、例えば下電極２０７と同一層の配線層２０４に設けられたグランド部２１０に接続されている。すなわち、この高周波モジュール２００では、キャパシタ素子２０３がグランド部２１０に接続されるシャントタイプのキャパシタを構成していることになる。
【００１８】
このような構成のキャパシタ素子２０３では、信号入力ライン２０８及び信号出力ライン２０９が接続連続性を優先させた設計になっている。すなわち、信号入力ライン２０８と信号出力ライン２０９とに流れる電気信号が同一なインピーダンスをもって流れるような設計になっている。
【００１９】
このため、キャパシタ素子２０３においては、信号入力ライン２０８の絶縁層２０５を介したグランドプレーン層２０２ｂまでの距離が、信号出力ライン２０９のグランドプレーン層２０２ｂまでの距離より遠いことから、信号出力ライン２０９が信号入力ライン２０８より幅を狭く及び／又は厚みを薄くして設計されることになる。このような、キャパシタ素子２０３では、信号出力ライン２０８に電気信号が流れる際の電気抵抗、すなわち下電極２０７とグランド部２１０との間のインピーダンスが大きくなる。これにより、キャパシタ素子２０３では、信号出力ライン２０９が下電極２０７とグランド部２１０との間でインダクタンス成分として作用してしまい、自己共振周波数が小さくなって高周波特性を低下させる不具合が生じることになる。
【００２０】
また、図１３に示す高周波モジュール３００のように、ロードタイプのキャパシタ素子３０１、すなわち下電極３０２から導出される信号出力ライン３０３が例えば下電極３０２と同一層の配線層３０４のパターン配線３０４ａに接続された構造のキャパシタ素子３０１でも、信号出力ライン３０３が上電極３０５に接続された信号入力ライン３０６より幅を狭く及び／又は厚みを薄くして設計される。このため、キャパシタ素子３０１でも、信号出力ライン３０３が下電極３０２とパターン配線３０４ａとの間でインダクタンス成分として作用することから、自己共振周波数が小さくなって高周波特性を低下させる不具合が生じることになる。
【００２１】
そこで、本発明はこのような従来の事情に鑑みて提案されたものであり、自己共振周波数を大きくさせて高周波特性に優れたキャパシタ素子を提供することを目的とする。
【００２２】
【課題を解決するための手段】
この目的を達成する本発明に係るキャパシタ素子は、基板の主面上にパターン配線と共に設けられ、シート状のパターン導体からなる第１の電極及び第２の電極が誘電絶縁層を介して積層されたキャパシタ素子であって、第１の電極に電気的に接続されることで第１の電極に対して電気信号を入力させる信号入力ラインと、一端が第２の電極に電気的に接続され、他端が接地導体又はパターン配線に電気的に接続され、信号入力ラインより第１の電極に入力されて誘電絶縁層を通った電気信号を、第２の電極より接地導体又はパターン配線に出力させる信号出力ラインとを有し、信号出力ラインが、信号入力ラインより幅を広く及び／又は厚みを厚くするようになっていることを特徴としている。
【００２３】
このキャパシタ素子では、信号出力ラインが信号入力ラインより幅を広く及び／又は厚みを厚くするようになっていることより、信号出力ラインが第２の電極と接地導体又はパターン配線との間におけるインピーダンスの増大を抑制させた電気信号を接地導体又はパターン配線に出力できる。したがって、このキャパシタ素子では、信号出力ラインが第２の電極と接地導体又はパターン配線との間でインダクタンス成分となることを防止できることから、自己共振周波数が高域側に広げられることになる。
【００２４】
本発明に係るキャパシタ素子は、基板の主面上にパターン配線と共に設けられ、シート状のパターン導体からなる第１の電極及び第２の電極が誘電絶縁層を介して積層されたキャパシタ素子であって、第１の電極に電気的に接続されることで第１の電極に対して電気信号を入力させる信号入力ラインを有し、第２の電極が、信号入力ラインを第１の電極に接続させた範囲よりも広い範囲の外周側縁を接地導体に接続させることで、信号入力ラインより第１の電極に入力されて誘電絶縁層を通った電気信号を、接地導体に出力させていることを特徴としている。
【００２５】
このキャパシタ素子では、第２の電極が、信号入力ラインを第１の電極に接続させた範囲よりも広い範囲の外周側縁で接地導体に接続されることより、第２の電極と接地導体との間におけるインピーダンスの増大を抑制させた電気信号が接地導体に出力される。したがって、このキャパシタ素子では、第２の電極と接地導体との間のインピーダンスがインダクタンス成分となることを防止でき、自己共振周波数を高域側に広げることができる。
【００２６】
【発明の実施の形態】
以下、本発明を適用したキャパシタ素子について図１に示す高周波モジュールを参照にして説明する。高周波モジュール１は、マザーボード（ベース基板）やインターポーザ（中間期板）に対する高密度実装を実現するためのパッケージ形態（ＢＧＡ等）を有し、この装置自体が１つの機能部品として動作するものである。
【００２７】
具体的に、この高周波モジュール１は、誘電層を介して導体パターンが積層されてなる多層配線基板２と、この多層配線基板２の高精度に平坦化された主面２ａ上に薄膜形成技術により形成された高周波素子層３とを備えている。
【００２８】
多層配線基板２は、いわゆるプリント配線基板であり、誘電層となる第１の誘電基板４の両面に導電パターンとなる第１及び第２の配線層５ａ，５ｂが形成された第１の配線基板６と、誘電層となる第２の誘電基板７の両面に導電パターンとなる第３及び第４の配線層８ａ，８ｂが形成された第２の配線基板９とが、誘電層となるプリプレグ（接着樹脂）１０を介して貼り合わされてなる４層ビルトアップ構造を有している。
【００２９】
このうち、第１の誘電基板４及び第２の誘電基板７は、低誘電率且つ低損失（低tanδ）な材料、すなわち高周波特性に優れた材料により形成されていることが好ましく、このような材料として、例えばポリフェニールエチレン（ＰＰＥ）や、ビスマレイドトリアジン（ＢＴ−ｒｅｓｉｎ）、ポリテトラフルオロエチレン、ポリイミド、液晶ポリマー（ＬＣＰ）、ポリノルボルネン（ＰＮＢ）等の有機材料や、セラミック或いはセラミックと有機材料との混合材料等を挙げることができる。また、第１の誘電基板４及び第２の誘電基板７は、上述した材料の他に、耐熱性及び耐薬品性を有する材料により形成されていることが好ましく、このような材料からなる誘電基板として、廉価なエポキシ系基板ＦＲ−５等を挙げることができる。
【００３０】
第１及び第２の配線層５ａ，５ｂ並びに第３及び第４の配線層８ａ，８ｂは、例えばフィルタ１１といった機能素子と、これらを繋ぐ信号配線パターン１２、電源パターン１３及びグランドパターン１４とが、例えば銅箔により薄膜形成されてなる。また、第１及び第２の配線層５ａ，５ｂ並びに第３及び第４の配線層８ａ，８ｂには、上述したフィルタ１１の他に、例えばキャパシタ、インダクタ、レジスタ等といった受動素子、アンテナパターン等も形成可能である。
【００３１】
また、フィルタ１１は、これらを繋ぐ信号配線パターン１２、電源パターン１３及びグランドパターン１４と、第１の誘電基板４及び第２の誘電基板７を貫通して形成された、例えば銅等の導線性金属等からなるビアホール１５やスルーホール１６を介して電気的に接続されている。具体的に、これらビアホール１５やスルーホール１６は、多層配線基板２の一部に、この多層配線基板２を貫通する孔をドリル加工やレーザー加工により穿設し、この穿設された孔に導電性金属等のめっきを施すことで形成される。
【００３２】
この多層配線基板２では、廉価な有機材料からなる第１の配線基板６及び第２の配線基板９を従来と同様の多層配線基板化技術によって積層形成することで、従来のような比較的高価とされるＳｉ基板やガラス基板を用いた場合と比べて、低コスト化を図ることができる。
【００３３】
なお、この多層配線基板２は、上述した４層ビルトアップ構造のものに限定されず、その積層数については任意である。また、多層配線基板２は、上述した両面配線基板６，９がプリプレグ１０を介して貼り合わされたものに限定されず、例えば両面配線基板の両主面側に樹脂付銅箔を積み重ねていく構造のものであってもよい。
【００３４】
多層配線基板２の主面２ａは、多層配線基板２の最上層、すなわち第２の誘電基板７の第４の配線層８ｂ側が高精度に平坦化されたものである。具体的には、多層配線基板２の主面２ａの全面に亘って、高周波特性に優れた有機材料からなる絶縁膜１７を成膜した後に、この最上層に形成された第４の配線層８ｂが露出するまで絶縁膜１７を研磨する。これにより、第２の誘電基板７と第４の配線層８ｂとの間に絶縁膜１７が埋め込まれ、第２の誘電基板７上の第４の配線層８ｂが形成されていない部分との段差が無くなり、この多層配線基板２の主面２ａが高精度に平坦化されることになる。
【００３５】
高周波素子層３は、高精度に平坦化された多層配線基板２の主面２ａ上に、絶縁層１８が積層され、この積層された絶縁層１８の内層或いは外層に、薄膜形成技術等によって、例えばキャパシタ１９，２０，２１，２２や、インダクタ、レジスタ等といった受動素子が設けられている。そして、高周波素子層３は、これら受動素子を繋ぐ第１のパターン配線２３及び第２のパターン配線２４が薄膜パターンとして形成されると共に、これら第１のパターン配線２３及び第２のパターン配線２４がビア２５によって層間接続されている。
【００３６】
このうち、絶縁層１８は、多層配線基板２の主面２ａ上に第１の絶縁層１８ａ及び第２の絶縁層１８ｂが順次積層されたものである。これら絶縁層１８ａ，１８ｂは、低誘電率且つ低損失（低tanδ）な材料、すなわち高周波特性に優れると共に、耐熱性及び耐薬品性を有する有機材料等により形成されている。このような有機材料としては、例えばベンゾシクロブテン（ＢＣＢ）や、ポリイミド、ポリノルボルネン（ＰＮＢ）、液晶ポリマー（ＬＣＰ）、エポキシ系樹脂、アクリル系樹脂等を挙げることができる。そして、これら絶縁層１８ａ，１８ｂは、このような有機材料を、例えばスピンコート法や、カーテンコート法、ロールコート法、ディップコート法等の塗布均一性及び膜厚制御に優れた方法により、高精度に平坦化された多層配線基板２の主面２ａ上に、それぞれ精度良く形成されることになる。
【００３７】
また、これら高周波素子層３に形成された受動素子は、第１のパターン配線２３及び第２のパターン配線２４を介して、多層配線基板２側の第４の配線層８ｂと電気的に接続されている。そして、第１のパターン配線２３及び第２のパターン配線２４は、絶縁層１８上に所定の形状にパターン形成させためっき等からなるレジストを覆うようにめっきや、スパッタリング等といった薄膜形成技術で導電性金属等からなる金属膜を成膜させた後に、レジストを除去することで形成される、いわゆるセミアディティブ法等で形成されている。
【００３８】
ビア２５は、上述したビアホール１５やスルーホール１６と同様に、絶縁層１８の一部に、第１の絶縁層１８ａ及び第２の絶縁層１８ｂを貫通する孔をドリル加工やレーザー加工により第１のパターン配線２３及び第２のパターン配線２４と接するように穿設し、この穿設された孔に導電性金属等のめっきを施すことで形成される。
【００３９】
このような構成の高周波モジュール１では、多層配線基板２が多層化されることによって、高周波素子層３における積層数を削減することができる。すなわち、この高周波モジュール１では、高周波素子層３の内層或いは外層に形成された、例えば受動素子や第１のパターン配線２３、第２のパターン配線２４等の薄膜パターンとは別に、多層配線基板２の内層或いは外層に、例えば機能素子や信号配線パターン１２等の導体パターンが形成されることによって、これらを従来のようなＳｉ基板やガラス基板上にまとめて形成する場合に比べて、高周波素子層３にかかる負担を大幅に低減することができる。これにより、高周波素子層３の積層数を低減することが可能となり、装置全体の更なる小型化及び低コスト化が可能となっている。
【００４０】
また、この高周波モジュール１では、上述した多層配線基板２の導電パターンと高周波素子層３の薄膜パターンとが分離されることによって、これらの間で発生する電気的干渉を抑制することができ、その特性の向上が図られている。
【００４１】
さらに、この高周波モジュール１では、多層配線基板２の主面２ａが高精度に平坦化されることから、この上に高周波素子層３を精度良く形成することがで、優れた高周波特性を有する受動素子を得ることができる。
【００４２】
ここで、高周波素子層３に設けられたキャパシタ１９，２０，２１，２２について説明する。先ず、キャパシタ１９について説明する。このキャパシタ１９は、図２及び図３に示すように、第２のパターン配線２４の一部に設けられた略矩形シート状の上電極１９ａと、第１のパターン配線２３の一部に設けられた略矩形シート状の下電極１９ｂとが、第２の絶縁層１８ｂを介して互いに対向するように積層されたものである。また、キャパシタ１９は、多層配線基板２の主面２ａの配線禁止領域２６、すなわち多層配線基板２の第４の配線層８ｂが形成されていない領域の直上に設けられている。
【００４３】
上電極１９ａは、その外周側縁の一部に電気信号を入力させるための信号入力ライン２７が設けられ、この信号入力ライン２７によって第２のパターン配線２４に接続されている。
【００４４】
下電極１９ｂは、第１のパターン配線２３の一部に設けられたグランド部２８が外周側縁の周りを囲むようにされている。グランド部２８は、信号入力ライン２７が接続された第２のパターン配線２４と対向する位置を避けるように配置されている。そして、下電極１９ｂには、その外周側縁の一部に、信号入力ライン２７より第１の電極１８ａに入力されて第２の絶縁層１８ｂを通った電気信号を、グランド部２８に出力させる信号出力ライン２９が設けられている。
ところで、従来のキャパシタ素子においては、上述したように、電気信号の伝達効率を良好にさせるために信号入力ラインと信号出力ラインとに流れる電気信号が同一なインピーダンスをもって流れるような設計させている。
【００４５】
しかしながら、上述した構成のキャパシタ１９においては、下電極１９ｂとグランド部２８との間が狭い、すなわち図２及び図３中矢印Ａで示す信号出力ライン２９の長さが短いことから、信号入力ライン２７と信号出力ライン２９とに流れる電気信号のインピーダンスが異なっても電気信号の伝達効率が低下することが抑制される。
【００４６】
こらにより、キャパシタ１９では、信号出力ライン２９が信号入力ライン２７より幅を広く及び／又は厚みを厚くすることが可能である。したがって、キャパシタ１９では、信号出力ライン２９が下電極１９ｂとグランド部２８との間におけるインピーダンスの増大を抑制させた電気信号をグランド部２８に出力することが可能となる。すなわち、このキャパシタ１９では、信号出力ライン２９が下電極１９ｂとグランド部２８との間でインダクタンス成分となってしまうことを防止できることから、自己共振周波数が高域側に広げられて優れた高周波特性が得られることになる。
【００４７】
また、このキャパシタ１９は、配線禁止領域２６の直上に位置する高周波素子層３内に形成されている。これにより、キャパシタ１９では、下電極１９ｂとグランドパターン１４との間の距離を離すことができ、下電極１９ｂとグランドパターン１４との結合容量が大幅に低減されて高いＱ値を得ることができる。
【００４８】
なお、上述した実施の形態においては、信号出力ライン２９が下電極１９ｂをグランド部２８に接続させるシャントタイプのキャパシタ１９を例に挙げて説明しているが、このことに限定されることはなく、例えば信号出力ラインをパターン配線等に接続させたロードタイプのキャパシタにも適用可能である。
【００４９】
次に、キャパシタ２０，２１について説明する。キャパシタ２０は、図４及び図５に示すように、第２のパターン配線２４の一部に設けられた略矩形シート状の上電極２０ａと、第１のパターン配線２３の一部に設けられた略矩形シート状の下電極２０ｂとが、第２の絶縁層１８ｂを介して互いに対向するように積層されたものである。また、キャパシタ２０は、下層に第１の絶縁層１８ａを介して第４の配線層８ｂの一部がグランドプレーン部３０として設けられている。
【００５０】
上電極２０ａは、上述したキャパシタ１９の上電極１９ａと同様に、その外周側縁の一部に電気信号を入力させるための信号入力ライン３１が設けられ、この信号入力ライン２９によって第２のパターン配線２４に接続されている。
【００５１】
下電極２０ｂは、上述したキャパシタ１９の下電極１９ｂと同様に、第１のパターン配線２３の一部に設けられたグランド部３２が外周側縁の周りを囲むようにされている。このグランド部３２は、上述したキャパシタ１９と同様に、信号入力ライン２９が接続された第２のパターン配線２４と対向する位置を避けるように配置されている。
【００５２】
このような構成のキャパシタ２０は、下電極２０ｂが４辺の外周側縁うちの２辺をグランド部３２に接続させ、信号入力ライン３１より上電極２０ａに入力されて第２の絶縁層１８ｂを通った電気信号を、下電極２０ｂよりグランド部３２に出力させる構成になっている。
【００５３】
一方、キャパシタ２１は、図６及び図７に示すように、第２のパターン配線２４の一部に設けられた略矩形シート状の上電極２１ａと、第１のパターン配線２３の一部に設けられた略矩形シート状の下電極２１ｂとが、第２の絶縁層１８ｂを介して互いに対向するように積層されたものである。そして、キャパシタ２１も、下層に第１の絶縁層１８ａを介して第４の配線層８ｂの一部がグランドプレーン部３３として設けられている。
【００５４】
上電極２１ａは、上述したキャパシタ２０の上電極２０ａと同様の構成となっており、外周側縁の一部に信号入力ライン３４が設けられ、この信号入力ライン３４により第２のパターン配線２４に接続されている。また、下電極２１ｂも、上述したキャパシタ２０の下電極２０ｂと同様に、信号入力ライン３４が接続された第２のパターン配線２４と対向する位置を避けるようにされたグランド部３５で外周側縁の周りを囲まれている。
【００５５】
このような構成のキャパシタ２１は、下電極２１ｂが４辺の外周側縁うちの３辺をグランド部３５に接続させ、信号入力ライン３４より上電極２１ａに入力されて第２の絶縁層１８ｂを通った電気信号を、下電極２１ｂよりグランド部３５に出力させる構成になっている。
【００５６】
これらのキャパシタ２０，２１では、下電極２０ｂ，２１ｂが、信号入力ライン３１，３４を上電極２０ａ，２１ａに接続させた範囲よりも広い範囲の外周側縁でグランド部３２，３４に接続されることより、下電極２０ｂ，２１ｂとグランド部３２，３５との間におけるインピーダンスの増大を抑制させた電気信号をグランド部３２，３５に出力できる。
【００５７】
したがって、これらのキャパシタ２０，２１では、下電極２０ｂ，２１ｂとグランド部３２，３５との間のインピーダンスがインダクタンス成分となることを防止でき、自己共振周波数が高域側に広げられて優れた高周波特性を得ることができる。
【００５８】
また、キャパシタ２０，２１では、上述したキャパシタ１９に比べ、下電極２０ｂ，２１ｂとグランド部３２，３５との接続範囲が広く、下電極２０ｂ，２１ｂとグランド部３２，３５との間におけるインピーダンスが更に低くなっていることから、下層に配線禁止領域等を設けなくても高いＱ値を得ることができる。したがって、キャパシタ２０，２１では、その下層にグランドプレーン部３０，３３の代わりに導体パターン等からなる第４の配線層８ｂを設けることが可能となり、高周波モジュール１全体の更なる小型化及び低コスト化を図ることができる。
【００５９】
なお、以上では、上電極２０ａ，２１ａ及び下電極２０ｂ，２１ｂが略矩形状シート状に形成されたキャパシタ２０，２１を例に挙げて説明したが、上電極及び下電極が略矩形シート状に形成されていることに限定されず、例えば略円シート状、三角形シート状、多角形シート状等に形成されてもよい。この場合も、キャパシタ２０，２１と同様に、下電極の外周側縁を、信号入力ラインを上電極に接続させた範囲よりも広い範囲でグランド部に接続させることで、優れた高周波特性を有するキャパシタが得られる。
【００６０】
次に、キャパシタ２２について説明する。このキャパシタ２２は、図８及び図９に示すように、第１のパターン配線２３の一部に設けられた略矩形シート状の下電極３６と、下電極３６上に積層された誘電絶縁層３７と、誘電絶縁層３７上に積層された上電極３８とによって構成されている。また、キャパシタ２２は、上述したキャパシタ１９と同様に、多層配線基板２の主面２ａにおける配線禁止領域３９の直上に設けられて高いＱ値が得られるようにされている。
【００６１】
下電極３６は、第１のパターン配線２３の一部に設けられたグランド部４０が外周側縁の周りを囲むようにされている。グランド部４０は、後述する信号入力ラインとなる第２のパターン配線２４と対向する位置を避けるように配置されている。そして、下電極３６には、その外周側縁の一部に、信号入力ラインとなる第２のパターン配線２４より上電極３８に入力されて誘電絶縁層３７を通った電気信号を、グランド部４０に出力させる信号出力ライン４１が設けられている。
【００６２】
誘電絶縁層３７は、例えばタンタル、窒化タンタル等からなる抵抗体膜３７ａと、この抵抗体膜３７ａの表面を酸化させることで得られる酸化タンタル（タンタルオキサイト）等からなる誘電体膜３７ｂとを有している。
【００６３】
抵抗体膜３７ａは、例えば下電極３６の所定の範囲を臨むような開口部を有するめっきレジスト等からなるマスクを第１の絶縁層１８ａ及び第１のパターン配線２３を覆うように設けた後に、スパッタリング法等でタンタル、窒化タンタル等を開口部から臨む下電極３６上に２０００Å程度の厚みになるように成膜させ、マスクを除去することで形成される。
【００６４】
誘電体膜３７ｂは、抵抗体膜３７ａに例えば陽極酸化処理等が施されることで抵抗体膜３７aの表面に設けられる。具体的には、抵抗体膜３７ａの所定の範囲を臨むような開口部を有するマスクを第１の絶縁層１８ａ及び第１のパターン配線２３を覆うように設けた後に、例えばホウ酸化アンモニウム等の電解液中でマスクの開口部から臨む抵抗体膜３７ａが陽極となるように１００〜２００Ｖの電圧が３０分程度印加されることによって抵抗体膜３７ａの開口部から臨む部分が酸化され、マスクを除去することで抵抗体膜３７ａの表面にタンタルオキサイトからなる誘電体膜３７ｂが形成される。なお、誘電体膜３７ｂは、抵抗体膜３７ａに印加される電圧や印可している時間等を調節することで所望の厚みに形成させることが可能である。
【００６５】
上電極３８は、誘電絶縁層３７上に例えば銅等の導電性金属で略矩形シート状に積層形成され、略中央部付近でビア２５により第２のパターン配線２４と電気的に接続されている。ビア２５により上電極３８と接続された第２のパターン配線２４は、上電極３８に対して電気信号を入力させることから信号入力ラインとして機能することになる。
【００６６】
このような構成のキャパシタ２２においては、キャパシタ１９の信号出力ライン２９と同様に、図８及び図９中矢印Ｂで示す信号出力ライン４１の長さが短くなっており、信号入力ラインとなる第２のパターン配線２４と信号出力ライン４１とに流れる電気信号のインピーダンスが異なっても電気信号の伝達効率が低下することが抑制される。
【００６７】
したがって、キャパシタ２２では、信号出力ライン４１が信号入力ラインとなる第２のパターン配線２４より幅を広く及び／又は厚みを厚くすることが可能であり、信号出力ライン４１が下電極３６とグランド部４０との間におけるインピーダンスの増大を抑制させた電気信号をグランド部４０に出力できる。すなわち、このキャパシタ２２では、信号出力ライン４１が下電極３６とグランド部４０との間でインダクタンス成分となってしまうことが防止され、自己共振周波数が高域側に広げられて優れた高周波特性を得ることができる。
【００６８】
なお、以上では、下電極３６に信号出力ライン４１が設けられたキャパシタ２２を例に挙げて説明したが、このことに限定されることはなく、例えば信号出力ライン４１を設けずに、下電極３６とグランド部４０との接続を、下電極３６における４辺の外周側縁のうちの１辺以上をグランド部４０に接続させることで行うことも可能である。この場合、信号出力ライン４１により下電極３６とグランド部４０との接続を行うときより、下電極３６とグランド部４１との間におけるインピーダンスを更に低くさせることから、下電極３６とグランド部４１との間でインダクタンス成分が生じることを適切に防止でき、更に優れた高周波特性を得ることができる。
【００６９】
ここで、略矩形シート状の下電極における４辺の外周側縁のうち３辺をグランド部に接続させた、すなわち本発明を適用したシャントタイプのキャパシタ素子と、信号入力ラインと信号出力ラインとに流れる電気信号が同一なインピーダンスされた状態でグランド部に出力される、すなわち従来のシャントタイプのキャパシタ素子について、同等の静電容量値にしたときにそれぞれが有する周波数帯域を測定した結果を図１０に示す。なお、図１０では、横軸に周波数を示し、縦軸にそれぞれのキャパシタ素子が有する静電容量値を示している。また、図１０中１００は、本発明を適用したキャパシタ素子の周波数帯域を示し、図１０中１０１は、信号入力ラインと信号出力ラインとに流れる電気信号を同一なインピーダンスにさせた、すなわち信号出力ラインを信号入力ラインより幅を狭く及び厚みを薄くさせた従来のキャパシタ素子の周波数帯域を示している。
【００７０】
図１０の評価結果から、本発明を適用したキャパシタ素子では、従来のキャパシタ素子に比べ、周波数帯域が高域側に広がっていることがわかる。
【００７１】
従来のキャパシタ素子においては、信号出力ラインが信号入力ラインより幅が狭く及び厚みが薄くされており、信号出力ラインが下電極とグランド部との間でインピーダンスを大きくさせるインダクタンス成分となって自己共振周波数を小さくさせてしまう。
【００７２】
一方、本発明を適用したキャパシタ素子においては、略矩形シート状の下電極における４辺の外周側縁のうち３辺がグランド部に接続されており、下電極とグランド部との間におけるインピーダンスの増大が抑制された電気信号をグランド部に出力できることから、下電極とグランド部との間のインピーダンスがインダクタンス成分となることが防止されて自己共振周波数を大きくできる。
【００７３】
したがって、本発明を適用したキャパシタ素子では、有効に使用できる周波数帯域が広がり、高周波特性が向上されていることがわかる。
【００７４】
【発明の効果】
以上詳細に説明したように、本発明に係るキャパシタ素子では、電気信号のインピーダンスの増大を抑制させた状態で接地導体又はパターン配線に出力させることで、第２の電極と接地導体又はパターン配線との間のインピーダンスがインダクタンス成分となることを防止できる。したがって、このキャパシタ素子では、自己共振周波数を高域側に広げることが可能となり、優れた高周波特性を得ることができる。
【図面の簡単な説明】
【図１】本発明を適用したキャパシタを備える高周波モジュールの一例を示す断面図である。
【図２】同キャパシタを階層毎に分解して示す高周波モジュールの要部斜視図である。
【図３】同キャパシタを拡大して示す高周波モジュールの要部断面図である。
【図４】同キャパシタの他の例を階層毎に分解して示す高周波モジュールの要部斜視図である。
【図５】同キャパシタの他の例を拡大して示す高周波モジュールの要部断面図である。
【図６】同キャパシタの他の例を階層毎に分解して示す高周波モジュールの要部斜視図である。
【図７】同キャパシタの他の例を拡大して示す高周波モジュールの要部断面図である。
【図８】同キャパシタの他の例を階層毎に分解して示す高周波モジュールの要部斜視図である。
【図９】同キャパシタの他の例を拡大して示す高周波モジュールの要部断面図である。
【図１０】所定の静電容量値を有するキャパシタ素子の高周波帯域を示した特性図である。
【図１１】従来のキャパシタ素子を示す高周波モジュールの要部斜視図である。
【図１２】同キャパシタ素子を示す高周波モジュールの要部断面図である。
【図１３】同キャパシタ素子の他の例を示す高周波モジュールの要部斜視図である。
【符号の説明】
１高周波モジュール、２多層配線基板、３高周波素子層、８ｂ第４の配線層、１７絶縁膜，１８絶縁層、１８ａ第１の絶縁層、１８ｂ第２の絶縁層、１９，２０，２１，２２キャパシタ、１９ａ，２０ａ，２１ａ，３８上電極、１９ｂ，２０ｂ，２１ｂ，３６下電極、２３第１のパターン配線、２４第２のパターン配線、２５ビア、２６，３９配線禁止領域、２７，３１，３４信号入力ライン、２８，３２，３５，４０グランド部、２９，４１信号出力ライン、３０，３３グランドプレーン部、３７誘電絶縁層、３７ａ抵抗体膜、３７ｂ誘電体膜[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a capacitor element obtained by laminating a plurality of pattern conductors on a main surface of a substrate.
[0002]
[Prior art]
In recent years, data such as music, voice, and images have been digitized and can be easily handled by personal computers and mobile computers. In addition, a band is compressed by an audio codec or an image codec, and an environment in which such data can be easily distributed using digital communication or digital broadcasting has been established.
[0003]
In audio-video (AV) data communication, it has become possible to transmit and receive outdoors using cellular phones, cordless phones, and the like, and various home networks have been proposed in the home. As a network for such communication, for example, a 5 GHz band home network proposed in IEEE802.11, a 2.45 GHz band LAN, a short-range communication called “Bluetooth”, and a wireless communication system. Etc. have been proposed and are expected as next-generation wireless networks.
[0004]
In addition, by using these wireless networks at home and outdoors, various data can be exchanged seamlessly, the Internet can be accessed, and data can be transmitted and received on the Internet.
[0005]
In order to realize such an environment, it is necessary to provide a communication function to a so-called AV device that reproduces and records the music and images described above, and in order to achieve a small size, light weight, and excellent portability. Therefore, further miniaturization and cost reduction of communication functions are desired.
[0006]
On the other hand, since a high frequency front end unit for communication requires modulation / demodulation of a high frequency analog signal, a so-called superheterodyne system that involves modulation / demodulation to an intermediate frequency during transmission / reception is often employed. In this case, there are many large functional components such as interstage filters, local oscillators (VCOs), and SAW filters, and passive components such as inductors, capacitors, and resistors that are unique to high-frequency analog circuits such as matching circuits and bias circuits. Therefore, it is very disadvantageous to reduce the size of the communication function.
[0007]
Therefore, in recent years, various attempts based on Si-CMOS circuits and the like have been made in order to simplify and miniaturize the high-frequency front end for communication. For example, SiGe bipolar technology and C in the base region have been used. Research on the resonator BPF using the added SiGeC technology and MEMS technology has been actively conducted.
[0008]
By the way, as one of the attempts to downsize the high-frequency front end for communication described above, a passive element having good characteristics is formed on the Si substrate, and a filter circuit, a resonator, and the like are built on the LSI. A high-frequency module or the like made into a single chip by integrating a logic LSI of a baseband unit has been proposed.
[0009]
However, this high-frequency module has a problem that processing costs increase because passive elements and the like are formed on the Si substrate.
[0010]
In order to solve such a problem, in recent years, a high-frequency module or the like in which an inexpensive multilayer wiring board is used instead of a Si substrate and passive elements are formed on the multilayer wiring board has been proposed (for example, patents). See reference 1.)
[0011]
[Patent Document 1]
JP 2002-94247 A (page 5-6)
[0012]
[Problems to be solved by the invention]
In such a high-frequency module, in order to reduce the cost, for example, a structure in which the main surface of the multilayer wiring board can be effectively used, that is, a ground plane in the wiring layer of the multilayer wiring board corresponding to the region where the passive elements are provided. The microstrip structure is provided with the like.
[0013]
Specifically, the high-frequency module 200 shown in FIGS. 11 and 12 includes a high-frequency element unit 201 and a multilayer wiring board 202, and a capacitor element 203 is provided as a passive element in the high-frequency element unit 201. In the high frequency module 200, the wiring layer on the main surface 202a side of the multilayer wiring board 202 functions as the ground plane layer 202b.
[0014]
The high-frequency element unit 201 is formed by laminating a plurality of wiring layers 204 made of a conductive metal or the like with an insulating layer 205 made of a dielectric insulating material or the like interposed therebetween. The capacitor element 203 is configured by stacking a pair of upper electrode 206 and lower electrode 207 provided in a part of the adjacent wiring layer 204 with an insulating layer 205 interposed therebetween.
[0015]
In the capacitor element 203, the upper electrode 206 is patterned in a part of a predetermined wiring layer 204 in a substantially rectangular sheet shape, and the pattern wiring is connected as a signal input line 208 to input an electric signal to the outer peripheral side edge. ing.
[0016]
On the other hand, the lower electrode 207 is patterned in a substantially rectangular sheet shape on a part of the wiring layer 204 adjacent to the wiring layer 204 on which the upper electrode 206 is formed, and is input to the upper electrode 206 from the signal input line 208 and is then an insulating layer. A pattern wiring for outputting an electric signal passing through 205 is connected to the outer peripheral side edge as a signal output line 209.
[0017]
The signal output line 209 is connected at the other end opposite to one end connected to the outer peripheral side edge of the lower electrode 207 to, for example, the ground portion 210 provided in the wiring layer 204 in the same layer as the lower electrode 207. Has been. That is, in the high-frequency module 200, the capacitor element 203 constitutes a shunt type capacitor connected to the ground part 210.
[0018]
In the capacitor element 203 having such a configuration, the signal input line 208 and the signal output line 209 are designed to give priority to connection continuity. That is, the design is such that the electrical signals flowing through the signal input line 208 and the signal output line 209 flow with the same impedance.
[0019]
For this reason, in the capacitor element 203, the distance from the signal input line 208 to the ground plane layer 202b through the insulating layer 205 is longer than the distance from the signal output line 209 to the ground plane layer 202b. Is designed to be narrower and / or thinner than the signal input line 208. In such a capacitor element 203, an electric resistance when an electric signal flows through the signal output line 208, that is, an impedance between the lower electrode 207 and the ground portion 210 is increased. As a result, in the capacitor element 203, the signal output line 209 acts as an inductance component between the lower electrode 207 and the ground portion 210, and the self-resonant frequency is reduced, resulting in a problem that the high frequency characteristics are deteriorated. .
[0020]
Further, as in the high-frequency module 300 shown in FIG. 13, the load type capacitor element 301, that is, the signal output line 303 derived from the lower electrode 302 is connected to the pattern wiring 304 a of the wiring layer 304 in the same layer as the lower electrode 302, for example. Also in the capacitor element 301 having the above structure, the signal output line 303 is designed to be narrower and / or thinner than the signal input line 306 connected to the upper electrode 305. For this reason, also in the capacitor element 301, since the signal output line 303 acts as an inductance component between the lower electrode 302 and the pattern wiring 304a, the self-resonance frequency is reduced, resulting in a problem that the high frequency characteristics are deteriorated. .
[0021]
Therefore, the present invention has been proposed in view of such a conventional situation, and an object thereof is to provide a capacitor element having an excellent high frequency characteristic by increasing a self-resonance frequency.
[0022]
[Means for Solving the Problems]
A capacitor element according to the present invention that achieves this object is provided with a pattern wiring on the main surface of a substrate, and a first electrode and a second electrode made of a sheet-like pattern conductor are laminated via a dielectric insulating layer. A capacitor input element that is electrically connected to the first electrode to input an electric signal to the first electrode, and one end is electrically connected to the second electrode, The other end is electrically connected to the ground conductor or pattern wiring, and an electric signal input to the first electrode from the signal input line and passed through the dielectric insulating layer is output from the second electrode to the ground conductor or pattern wiring. And a signal output line, wherein the signal output line is wider and / or thicker than the signal input line.
[0023]
In this capacitor element, since the signal output line is wider and / or thicker than the signal input line, the signal output line has an impedance between the second electrode and the ground conductor or the pattern wiring. It is possible to output an electric signal in which the increase in the resistance is suppressed to the ground conductor or the pattern wiring. Therefore, in this capacitor element, since the signal output line can be prevented from becoming an inductance component between the second electrode and the ground conductor or the pattern wiring, the self-resonant frequency is widened to the high frequency side.
[0024]
A capacitor element according to the present invention is a capacitor element that is provided on a main surface of a substrate together with a pattern wiring and in which a first electrode and a second electrode made of a sheet-like pattern conductor are laminated via a dielectric insulating layer. A signal input line for inputting an electric signal to the first electrode by being electrically connected to the first electrode, and the second electrode connecting the signal input line to the first electrode By connecting the outer peripheral edge of a wider range than the range to the ground conductor, an electrical signal input to the first electrode from the signal input line and passing through the dielectric insulating layer is output to the ground conductor. It is characterized by.
[0025]
In this capacitor element, since the second electrode is connected to the ground conductor at the outer peripheral side edge in a range wider than the range in which the signal input line is connected to the first electrode, the second electrode, the ground conductor, An electric signal in which an increase in impedance during the period is suppressed is output to the ground conductor. Therefore, in this capacitor element, the impedance between the second electrode and the ground conductor can be prevented from becoming an inductance component, and the self-resonance frequency can be widened to the high frequency side.
[0026]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, a capacitor element to which the present invention is applied will be described with reference to the high-frequency module shown in FIG. The high-frequency module 1 has a package form (BGA or the like) for realizing high-density mounting on a mother board (base board) or an interposer (intermediate board), and this apparatus itself operates as one functional component. .
[0027]
Specifically, the high-frequency module 1 includes a multilayer wiring board 2 in which conductor patterns are laminated via a dielectric layer, and a thin film forming technique on the main surface 2a of the multilayer wiring board 2 flattened with high accuracy. The formed high frequency element layer 3 is provided.
[0028]
The multilayer wiring board 2 is a so-called printed wiring board, and is a first wiring board in which first and second wiring layers 5a and 5b serving as conductive patterns are formed on both surfaces of a first dielectric board 4 serving as a dielectric layer. 6 and a second wiring substrate 9 in which third and fourth wiring layers 8a and 8b serving as conductive patterns are formed on both surfaces of a second dielectric substrate 7 serving as a dielectric layer are prepregs serving as dielectric layers. (Adhesive resin) 10 has a four-layer built-up structure bonded together.
[0029]
Of these, the first dielectric substrate 4 and the second dielectric substrate 7 are preferably formed of a material having a low dielectric constant and a low loss (low tan δ), that is, a material excellent in high frequency characteristics. Examples of materials include organic materials such as polyphenylethylene (PPE), bismaleidotriazine (BT-resin), polytetrafluoroethylene, polyimide, liquid crystal polymer (LCP), polynorbornene (PNB), ceramic or ceramic and organic Examples thereof include mixed materials with materials. The first dielectric substrate 4 and the second dielectric substrate 7 are preferably formed of a material having heat resistance and chemical resistance in addition to the above-described materials, and the dielectric substrate made of such a material. As an example, an inexpensive epoxy substrate FR-5 may be used.
[0030]
The first and second wiring layers 5a and 5b and the third and fourth wiring layers 8a and 8b are composed of, for example, a functional element such as a filter 11, and a signal wiring pattern 12, a power supply pattern 13, and a ground pattern 14 that connect them. For example, a thin film is formed with copper foil. In addition to the filter 11 described above, the first and second wiring layers 5a and 5b and the third and fourth wiring layers 8a and 8b include passive elements such as capacitors, inductors, resistors, antenna patterns, and the like. Can also be formed.
[0031]
In addition, the filter 11 is formed by penetrating the signal wiring pattern 12, the power supply pattern 13, the ground pattern 14, and the first dielectric substrate 4 and the second dielectric substrate 7 that connect them, such as copper, for example. They are electrically connected through via holes 15 and through holes 16 made of metal or the like. Specifically, the via hole 15 and the through hole 16 are formed by forming a hole penetrating the multilayer wiring board 2 in a part of the multilayer wiring board 2 by a drilling process or a laser process, and electrically conducting the holes. It is formed by plating with a conductive metal or the like.
[0032]
In this multilayer wiring board 2, the first wiring board 6 and the second wiring board 9 made of an inexpensive organic material are laminated and formed by a multilayer wiring board technique similar to the conventional one, so that it is relatively expensive as in the past. The cost can be reduced as compared with the case of using a Si substrate or a glass substrate.
[0033]
The multilayer wiring board 2 is not limited to the above-described four-layer built-up structure, and the number of stacked layers is arbitrary. Further, the multilayer wiring board 2 is not limited to the above-described double-sided wiring boards 6 and 9 bonded together via the prepreg 10, for example, a structure in which resin-coated copper foils are stacked on both main surfaces of the double-sided wiring board. It may be.
[0034]
The main surface 2a of the multilayer wiring board 2 is obtained by flattening the uppermost layer of the multilayer wiring board 2, that is, the fourth wiring layer 8b side of the second dielectric substrate 7 with high accuracy. Specifically, an insulating film 17 made of an organic material having excellent high frequency characteristics is formed over the entire main surface 2a of the multilayer wiring board 2, and then the fourth wiring layer 8b formed in the uppermost layer. The insulating film 17 is polished until is exposed. As a result, the insulating film 17 is buried between the second dielectric substrate 7 and the fourth wiring layer 8b, and the level difference from the portion where the fourth wiring layer 8b on the second dielectric substrate 7 is not formed. The main surface 2a of the multilayer wiring board 2 is flattened with high accuracy.
[0035]
The high-frequency element layer 3 is formed by laminating an insulating layer 18 on the main surface 2a of the multilayer wiring board 2 flattened with high accuracy, and a thin film forming technique or the like is formed on an inner layer or an outer layer of the laminated insulating layer 18. For example, passive elements such as capacitors 19, 20, 21, 22 and inductors, resistors, and the like are provided. In the high-frequency element layer 3, the first pattern wiring 23 and the second pattern wiring 24 that connect these passive elements are formed as a thin film pattern, and the first pattern wiring 23 and the second pattern wiring 24 are Layers are connected by vias 25.
[0036]
Among these, the insulating layer 18 is formed by sequentially laminating a first insulating layer 18 a and a second insulating layer 18 b on the main surface 2 a of the multilayer wiring board 2. These insulating layers 18a and 18b are formed of a material having a low dielectric constant and a low loss (low tan δ), that is, an organic material having excellent high frequency characteristics, heat resistance and chemical resistance. Examples of such an organic material include benzocyclobutene (BCB), polyimide, polynorbornene (PNB), liquid crystal polymer (LCP), epoxy resin, and acrylic resin. These insulating layers 18a and 18b are made of such an organic material by a method excellent in coating uniformity and film thickness control such as a spin coat method, a curtain coat method, a roll coat method, and a dip coat method. It is formed with high precision on the main surface 2a of the multilayer wiring board 2 flattened with high precision.
[0037]
The passive elements formed in the high-frequency element layer 3 are electrically connected to the fourth wiring layer 8b on the multilayer wiring board 2 side via the first pattern wiring 23 and the second pattern wiring 24. ing. The first pattern wiring 23 and the second pattern wiring 24 are conductive by a thin film formation technique such as plating or sputtering so as to cover a resist made of plating or the like patterned in a predetermined shape on the insulating layer 18. It is formed by a so-called semi-additive method, which is formed by removing a resist after forming a metal film made of a conductive metal or the like.
[0038]
As in the via hole 15 and the through hole 16 described above, the via 25 has a first hole formed in a part of the insulating layer 18 through the first insulating layer 18a and the second insulating layer 18b by drilling or laser processing. The pattern wiring 23 and the second pattern wiring 24 are formed in contact with each other, and the formed holes are plated with a conductive metal or the like.
[0039]
In the high-frequency module 1 having such a configuration, the number of layers in the high-frequency element layer 3 can be reduced by multilayering the multilayer wiring board 2. That is, in the high-frequency module 1, the multilayer wiring board 2 is formed separately from thin film patterns such as passive elements, first pattern wirings 23, and second pattern wirings 24 formed in the inner layer or the outer layer of the high-frequency element layer 3. Compared with the conventional case where conductor patterns such as functional elements and signal wiring patterns 12 are formed on the inner layer or the outer layer of the substrate, these are collectively formed on a Si substrate or a glass substrate. 3 can be greatly reduced. This makes it possible to reduce the number of stacked high-frequency element layers 3 and further reduce the size and cost of the entire apparatus.
[0040]
Moreover, in this high frequency module 1, the electric interference which generate | occur | produces between these can be suppressed by isolate | separating the conductive pattern of the multilayer wiring board 2 and the thin film pattern of the high frequency element layer 3 which were mentioned above, The improvement of the characteristic is aimed at.
[0041]
Further, in the high frequency module 1, the main surface 2a of the multilayer wiring board 2 is flattened with high accuracy, and therefore, the high frequency element layer 3 can be accurately formed on the main surface 2a. An element can be obtained.
[0042]
Here, the capacitors 19, 20, 21, and 22 provided in the high-frequency element layer 3 will be described. First, the capacitor 19 will be described. As shown in FIGS. 2 and 3, the capacitor 19 is provided on the substantially rectangular sheet-like upper electrode 19 a provided on a part of the second pattern wiring 24 and on a part of the first pattern wiring 23. In addition, a substantially rectangular sheet-like lower electrode 19b is laminated so as to face each other through the second insulating layer 18b. Further, the capacitor 19 is provided immediately above the wiring prohibited area 26 of the main surface 2a of the multilayer wiring board 2, that is, the area where the fourth wiring layer 8b of the multilayer wiring board 2 is not formed.
[0043]
The upper electrode 19 a is provided with a signal input line 27 for inputting an electric signal at a part of an outer peripheral side edge thereof, and is connected to the second pattern wiring 24 by the signal input line 27.
[0044]
The lower electrode 19b is configured such that a ground portion 28 provided in a part of the first pattern wiring 23 surrounds the outer peripheral side edge. The ground portion 28 is disposed so as to avoid a position facing the second pattern wiring 24 to which the signal input line 27 is connected. The lower electrode 19b is caused to output to the ground part 28 an electric signal that is input to the first electrode 18a from the signal input line 27 and passes through the second insulating layer 18b at a part of the outer peripheral side edge. A signal output line 29 is provided.
By the way, in the conventional capacitor element, as described above, in order to improve the transmission efficiency of the electric signal, the electric signal flowing through the signal input line and the signal output line is designed to flow with the same impedance.
[0045]
However, in the capacitor 19 configured as described above, the distance between the lower electrode 19b and the ground portion 28 is narrow, that is, the length of the signal output line 29 indicated by the arrow A in FIGS. Even if the impedance of the electrical signal flowing through the signal output line 29 differs from that of the signal output line 29, the transmission efficiency of the electrical signal is prevented from decreasing.
[0046]
Accordingly, in the capacitor 19, the signal output line 29 can be wider and / or thicker than the signal input line 27. Therefore, in the capacitor 19, the signal output line 29 can output an electrical signal in which an increase in impedance between the lower electrode 19 b and the ground portion 28 is suppressed to the ground portion 28. That is, in this capacitor 19, since the signal output line 29 can be prevented from becoming an inductance component between the lower electrode 19b and the ground portion 28, the self-resonance frequency is widened to the high frequency side and excellent high frequency characteristics. Will be obtained.
[0047]
The capacitor 19 is formed in the high-frequency element layer 3 located immediately above the wiring prohibited area 26. Thereby, in the capacitor 19, the distance between the lower electrode 19b and the ground pattern 14 can be increased, and the coupling capacitance between the lower electrode 19b and the ground pattern 14 can be greatly reduced to obtain a high Q value. .
[0048]
In the above-described embodiment, the shunt type capacitor 19 in which the signal output line 29 connects the lower electrode 19b to the ground portion 28 is described as an example. However, the present invention is not limited to this. For example, the present invention can also be applied to a load type capacitor in which a signal output line is connected to a pattern wiring or the like.
[0049]
Next, the capacitors 20 and 21 will be described. As shown in FIGS. 4 and 5, the capacitor 20 is provided on a substantially rectangular sheet-shaped upper electrode 20 a provided on a part of the second pattern wiring 24 and on a part of the first pattern wiring 23. A substantially rectangular sheet-like lower electrode 20b is laminated so as to face each other with the second insulating layer 18b interposed therebetween. In addition, the capacitor 20 has a part of the fourth wiring layer 8b provided as a ground plane portion 30 in the lower layer via the first insulating layer 18a.
[0050]
Similarly to the upper electrode 19a of the capacitor 19 described above, the upper electrode 20a is provided with a signal input line 31 for inputting an electric signal to a part of the outer peripheral side edge thereof, and the second pattern is formed by the signal input line 29. It is connected to the wiring 24.
[0051]
Similarly to the lower electrode 19b of the capacitor 19 described above, the lower electrode 20b is configured such that a ground portion 32 provided in a part of the first pattern wiring 23 surrounds the outer peripheral side edge. Similar to the capacitor 19 described above, the ground portion 32 is disposed so as to avoid a position facing the second pattern wiring 24 to which the signal input line 29 is connected.
[0052]
In the capacitor 20 having such a configuration, the lower electrode 20b connects two of the four outer peripheral edges to the ground portion 32, and is input to the upper electrode 20a from the signal input line 31 to connect the second insulating layer 18b. The passing electric signal is output from the lower electrode 20b to the ground portion 32.
[0053]
On the other hand, as shown in FIGS. 6 and 7, the capacitor 21 is provided on the upper electrode 21 a provided in a part of the second pattern wiring 24 and in a part of the first pattern wiring 23. The substantially rectangular sheet-shaped lower electrode 21b is laminated so as to face each other through the second insulating layer 18b. The capacitor 21 is also provided with a part of the fourth wiring layer 8b as a ground plane portion 33 in the lower layer via the first insulating layer 18a.
[0054]
The upper electrode 21 a has the same configuration as the upper electrode 20 a of the capacitor 20 described above, and a signal input line 34 is provided at a part of the outer peripheral side edge, and the second pattern wiring 24 is formed by the signal input line 34. It is connected. Similarly to the lower electrode 20b of the capacitor 20 described above, the lower electrode 21b also has a ground portion 35 that avoids a position facing the second pattern wiring 24 to which the signal input line 34 is connected. Surrounded by
[0055]
In the capacitor 21 having such a configuration, the lower electrode 21b connects three of the four outer peripheral edges to the ground portion 35, and is input to the upper electrode 21a from the signal input line 34 to connect the second insulating layer 18b. The passing electric signal is output from the lower electrode 21b to the ground portion 35.
[0056]
In these capacitors 20 and 21, the lower electrodes 20 b and 21 b are connected to the ground portions 32 and 34 at outer peripheral side edges in a wider range than the range in which the signal input lines 31 and 34 are connected to the upper electrodes 20 a and 21 a. Thus, an electrical signal in which an increase in impedance between the lower electrodes 20b and 21b and the ground portions 32 and 35 is suppressed can be output to the ground portions 32 and 35.
[0057]
Therefore, in these capacitors 20 and 21, it is possible to prevent the impedance between the lower electrodes 20b and 21b and the ground portions 32 and 35 from becoming an inductance component, and the self-resonant frequency is widened to the high frequency side, resulting in an excellent high frequency. Characteristics can be obtained.
[0058]
In addition, the capacitors 20 and 21 have a wider connection range between the lower electrodes 20b and 21b and the ground portions 32 and 35 than the capacitor 19, and the impedance between the lower electrodes 20b and 21b and the ground portions 32 and 35 is larger. Since it is further lower, a high Q value can be obtained without providing a wiring prohibition region or the like in the lower layer. Therefore, in the capacitors 20 and 21, it is possible to provide the fourth wiring layer 8 b made of a conductor pattern or the like instead of the ground plane portions 30 and 33 on the lower layer, thereby further reducing the size and cost of the entire high-frequency module 1. Can be achieved.
[0059]
In the above description, the capacitors 20 and 21 in which the upper electrodes 20a and 21a and the lower electrodes 20b and 21b are formed in a substantially rectangular sheet shape have been described as examples. However, the upper electrode and the lower electrode are formed in a substantially rectangular sheet shape. It is not limited to being formed, for example, it may be formed in a substantially circular sheet shape, a triangular sheet shape, a polygonal sheet shape, or the like. Also in this case, like the capacitors 20 and 21, the outer peripheral side edge of the lower electrode is connected to the ground portion in a range wider than the range in which the signal input line is connected to the upper electrode, thereby having excellent high frequency characteristics. A capacitor is obtained.
[0060]
Next, the capacitor 22 will be described. As shown in FIGS. 8 and 9, the capacitor 22 includes a substantially rectangular sheet-like lower electrode 36 provided on a part of the first pattern wiring 23, and a dielectric insulating layer 37 stacked on the lower electrode 36. And an upper electrode 38 stacked on the dielectric insulating layer 37. Similarly to the capacitor 19 described above, the capacitor 22 is provided immediately above the wiring prohibited area 39 on the main surface 2a of the multilayer wiring board 2 so as to obtain a high Q value.
[0061]
The lower electrode 36 is configured such that a ground portion 40 provided in a part of the first pattern wiring 23 surrounds the periphery of the outer peripheral side edge. The ground portion 40 is disposed so as to avoid a position facing a second pattern wiring 24 that becomes a signal input line to be described later. The lower electrode 36 receives an electrical signal that is input to the upper electrode 38 from the second pattern wiring 24 serving as a signal input line and passes through the dielectric insulating layer 37 at a part of the outer peripheral side edge. A signal output line 41 is provided to output the signal.
[0062]
The dielectric insulating layer 37 includes, for example, a resistor film 37a made of tantalum, tantalum nitride, and the like, and a dielectric film 37b made of tantalum oxide (tantalum oxide) obtained by oxidizing the surface of the resistor film 37a. Have.
[0063]
The resistor film 37a is formed by, for example, providing a mask made of a plating resist having an opening facing the predetermined range of the lower electrode 36 so as to cover the first insulating layer 18a and the first pattern wiring 23. Tantalum, tantalum nitride, or the like is formed on the lower electrode 36 facing the opening by sputtering or the like to a thickness of about 2000 mm, and the mask is removed.
[0064]
The dielectric film 37b is provided on the surface of the resistor film 37a by, for example, anodizing the resistor film 37a. Specifically, after providing a mask having an opening that faces a predetermined range of the resistor film 37a so as to cover the first insulating layer 18a and the first pattern wiring 23, for example, ammonium borate or the like By applying a voltage of 100 to 200 V for about 30 minutes so that the resistor film 37a facing from the opening of the mask becomes an anode in the electrolyte, the portion facing the opening of the resistor film 37a is oxidized, and the mask is removed. By removing, the dielectric film 37b made of tantalum oxide is formed on the surface of the resistor film 37a. The dielectric film 37b can be formed to a desired thickness by adjusting the voltage applied to the resistor film 37a, the applied time, and the like.
[0065]
The upper electrode 38 is laminated and formed in a substantially rectangular sheet shape with a conductive metal such as copper on the dielectric insulating layer 37, and is electrically connected to the second pattern wiring 24 by the via 25 in the vicinity of the substantially central portion. . The second pattern wiring 24 connected to the upper electrode 38 via the via 25 functions as a signal input line because an electric signal is input to the upper electrode 38.
[0066]
In the capacitor 22 having such a configuration, like the signal output line 29 of the capacitor 19, the length of the signal output line 41 indicated by the arrow B in FIGS. Even if the impedances of the electrical signals flowing through the second pattern wiring 24 and the signal output line 41 are different, the electrical signal transmission efficiency is suppressed from decreasing.
[0067]
Therefore, in the capacitor 22, the signal output line 41 can be wider and / or thicker than the second pattern wiring 24 that serves as the signal input line, and the signal output line 41 is connected to the lower electrode 36 and the ground portion. An electrical signal in which an increase in impedance with respect to 40 is suppressed can be output to the ground unit 40. That is, in this capacitor 22, it is prevented that the signal output line 41 becomes an inductance component between the lower electrode 36 and the ground portion 40, and the self-resonance frequency is widened to the high frequency side, and excellent high frequency characteristics are obtained. Obtainable.
[0068]
In the above description, the capacitor 22 in which the signal output line 41 is provided on the lower electrode 36 has been described as an example. However, the present invention is not limited to this. For example, the lower electrode without the signal output line 41 is provided. It is also possible to connect 36 and the ground portion 40 by connecting one or more of the four outer peripheral edges of the lower electrode 36 to the ground portion 40. In this case, since the impedance between the lower electrode 36 and the ground portion 41 is further lowered than when the lower electrode 36 and the ground portion 40 are connected by the signal output line 41, the lower electrode 36 and the ground portion 41 It is possible to appropriately prevent an inductance component from being generated between them, and to obtain further excellent high frequency characteristics.
[0069]
Here, three sides of the outer peripheral side edges of the four sides of the substantially rectangular sheet-shaped lower electrode are connected to the ground portion, that is, a shunt type capacitor element to which the present invention is applied, a signal input line, a signal output line, Fig. 5 shows the result of measuring the frequency band of each of the electrical signals flowing in the output of the ground part in the same impedance state, that is, when the conventional shunt type capacitor element has the same capacitance value. 10 shows. In FIG. 10, the horizontal axis represents frequency, and the vertical axis represents the capacitance value of each capacitor element. Further, 100 in FIG. 10 indicates the frequency band of the capacitor element to which the present invention is applied, and 101 in FIG. 10 indicates that the electric signals flowing in the signal input line and the signal output line have the same impedance, that is, the signal output. The frequency band of the conventional capacitor element in which the line is made narrower and thinner than the signal input line is shown.
[0070]
From the evaluation result of FIG. 10, it can be seen that the capacitor element to which the present invention is applied has a higher frequency band than the conventional capacitor element.
[0071]
In conventional capacitor elements, the signal output line is narrower and thinner than the signal input line, and the signal output line is self-resonating as an inductance component that increases the impedance between the lower electrode and the ground portion. The frequency will be reduced.
[0072]
On the other hand, in the capacitor element to which the present invention is applied, three sides of the outer peripheral side edges of the four sides of the substantially rectangular sheet-like lower electrode are connected to the ground portion, and the impedance between the lower electrode and the ground portion is reduced. Since the electrical signal whose increase is suppressed can be output to the ground portion, the impedance between the lower electrode and the ground portion is prevented from becoming an inductance component, and the self-resonance frequency can be increased.
[0073]
Therefore, it can be seen that in the capacitor element to which the present invention is applied, the frequency band that can be effectively used is widened and the high frequency characteristics are improved.
[0074]
【The invention's effect】
As described above in detail, in the capacitor element according to the present invention, the second electrode and the ground conductor or pattern wiring are output by outputting to the ground conductor or pattern wiring while suppressing an increase in the impedance of the electric signal. Can be prevented from becoming an inductance component. Therefore, in this capacitor element, the self-resonance frequency can be expanded to the high frequency side, and excellent high frequency characteristics can be obtained.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view showing an example of a high-frequency module including a capacitor to which the present invention is applied.
FIG. 2 is a perspective view of a main part of a high-frequency module showing the capacitor exploded for each layer.
FIG. 3 is an essential part cross-sectional view of the high-frequency module showing the capacitor in an enlarged manner.
FIG. 4 is a perspective view of a main part of a high-frequency module showing another example of the capacitor exploded for each layer.
FIG. 5 is a fragmentary cross-sectional view of a high-frequency module showing another example of the capacitor in an enlarged manner.
FIG. 6 is a perspective view of a main part of a high-frequency module showing another example of the capacitor exploded for each layer.
FIG. 7 is an essential part cross-sectional view of a high-frequency module showing another example of the capacitor in an enlarged manner.
FIG. 8 is a perspective view of a main part of a high-frequency module showing another example of the capacitor exploded for each layer.
FIG. 9 is an essential part cross-sectional view of a high-frequency module showing another example of the capacitor in an enlarged manner.
FIG. 10 is a characteristic diagram showing a high frequency band of a capacitor element having a predetermined capacitance value.
FIG. 11 is a perspective view of a main part of a high-frequency module showing a conventional capacitor element.
FIG. 12 is a fragmentary cross-sectional view of the high-frequency module showing the capacitor element.
FIG. 13 is a perspective view of main parts of a high-frequency module showing another example of the capacitor element.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 High frequency module, 2 Multilayer wiring board, 3 High frequency element layer, 8b 4th wiring layer, 17 Insulating film, 18 Insulating layer, 18a 1st insulating layer, 18b 2nd insulating layer, 19, 20, 21, 22 Capacitor, 19a, 20a, 21a, 38 upper electrode, 19b, 20b, 21b, 36 lower electrode, 23 first pattern wiring, 24 second pattern wiring, 25 via, 26, 39 wiring prohibited area, 27, 31, 34 signal input line, 28, 32, 35, 40 ground portion, 29, 41 signal output line, 30, 33 ground plane portion, 37 dielectric insulating layer, 37a resistor film, 37b dielectric film

Claims

In the capacitor element that is provided together with the pattern wiring on the main surface of the substrate and in which the first electrode and the second electrode made of the sheet-like pattern conductor are stacked via the dielectric insulating layer,
A signal input line for inputting an electrical signal to the first electrode by being electrically connected to the first electrode;
One end is electrically connected to the second electrode, the other end is electrically connected to the ground conductor or the pattern wiring, and is input to the first electrode from the signal input line and passes through the dielectric insulating layer. A signal output line for outputting the electrical signal from the second electrode to the ground conductor or the pattern wiring,
The capacitor element, wherein the signal output line is wider and / or thicker than the signal input line.

2. The capacitor element according to claim 1, wherein the substrate is a multi-layer wiring substrate in which the main surface is flattened.

The capacitor element according to claim 1, wherein the dielectric insulating layer contains tantalum oxide.

In the capacitor element that is provided together with the pattern wiring on the main surface of the substrate and in which the first electrode and the second electrode made of the sheet-like pattern conductor are stacked via the dielectric insulating layer,
A signal input line for inputting an electric signal to the first electrode by being electrically connected to the first electrode;
The second electrode is connected to the first electrode from the signal input line by connecting an outer peripheral edge in a range wider than a range where the signal input line is connected to the first electrode to the ground conductor. A capacitor element, wherein the electric signal that has been input and passed through the dielectric insulating layer is output to the ground conductor.

5. The capacitor element according to claim 4, wherein the substrate is a multilayer wiring substrate in which the main surface is flattened.

5. The capacitor element according to claim 4, wherein the dielectric insulating layer contains tantalum oxide.